JPH1174226A - 半導体装置の配線形成方法及び半導体装置 - Google Patents

半導体装置の配線形成方法及び半導体装置

Info

Publication number
JPH1174226A
JPH1174226A JP9231028A JP23102897A JPH1174226A JP H1174226 A JPH1174226 A JP H1174226A JP 9231028 A JP9231028 A JP 9231028A JP 23102897 A JP23102897 A JP 23102897A JP H1174226 A JPH1174226 A JP H1174226A
Authority
JP
Japan
Prior art keywords
layer
contact hole
tion
depositing
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9231028A
Other languages
English (en)
Other versions
JP3277855B2 (ja
Inventor
Takahisa Yamaha
隆久 山葉
Tetsuya Kuwajima
哲哉 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP23102897A priority Critical patent/JP3277855B2/ja
Priority to TW087113176A priority patent/TW399244B/zh
Priority to US09/138,552 priority patent/US6146998A/en
Priority to US09/223,534 priority patent/US6150720A/en
Publication of JPH1174226A publication Critical patent/JPH1174226A/ja
Application granted granted Critical
Publication of JP3277855B2 publication Critical patent/JP3277855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 コンタクトホール内にバリアメタル層及び埋
込プラグを形成し、安定した電気的接続を得ることがで
きる配線形成方法を提供する。 【解決手段】 半導体基板の上に層間絶縁膜４を堆積
し、層間絶縁膜にコンタクトホールを形成する。層間絶
縁膜の表面上、及びコンタクトホールの内面上にＴｉ層
６ａを堆積する。コンタクトホール内を含むＴｉ層の表
面上に、実質的に酸素を含まない雰囲気中で第１のＴｉ
Ｎ層６ｂを堆積する。第１のＴｉＮ層の上にＴｉＯＮ層
６ｃを堆積する。ＴｉＯＮ層の上に第２のＴｉＮ層６ｄ
を堆積する。コンタクトホール内の第２のＴｉＮ層６ｄ
の表面上に、埋込プラグ７Ｓ，７Ｄを形成する。層間絶
縁膜４の上に、埋込プラグに接続された配線９Ｓ，９Ｄ
を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の配線
形成方法及び半導体装置に関し、特に層間絶縁膜に形成
されたコンタクトホールを介して下層の導電性領域と上
層の配線とを接続する配線形成方法及び半導体装置に関
する。
【０００２】
【従来の技術】半導体集積回路装置において、半導体基
板と配線層との接触部分にバリアメタル層を介在させ、
両者間の反応を防止して安定な電気的接触を得る技術が
知られている。このバリアメタル層としてＴｉ層とＴｉ
ＯＮ層との積層を用いる技術が提案されている（特開平
４−２１４６５３号公報参照）。Ｔｉ層は、半導体基板
と配線層との接触抵抗を低下させ、ＴｉＯＮ層は、配線
層と半導体基板との間の反応を防止する。
【０００３】また、バリアメタル層として、Ｔｉ層、Ｔ
ｉＮ層、及びＴｉＮ層の表面を酸化して形成したＴｉＯ
Ｎ層の３層構造を用いる技術が提案されている（特開平
５−６８６５号公報、及び特開平５−１２１３５６号公
報参照）。
【０００４】なお、本明細書において、「ＴｉＯＮ」
は、「Ｏ」と「Ｎ」の組成比が１：１であることを意味
するものではない。通常、バリアメタル層として使用さ
れるＴｉＯＮは、ＴｉＯx Ｎ1-x （ｘは約０．１程度）
である。ＴｉＯＮ層をスパッタリングにより堆積する場
合には、スパッタリング時のＯ2 の添加量を変えること
により、ｘが変わる。
【０００５】
【発明が解決しようとする課題】Ｔｉ層とＴｉＯＮ層の
２層構造をバリアメタル層として用いる場合には、Ｔｉ
層の上にＴｉＯＮ層を堆積する。本願発明者らの実験に
よると、この方法で安定して良好な電気的接続を得るこ
とが困難であった。
【０００６】本発明の目的は、コンタクトホール内にバ
リアメタル層及び埋込プラグを形成し、安定した電気的
接続を得ることができる配線形成方法及び半導体装置を
提供することである。
【０００７】
【課題を解決するための手段】本発明の一観点による
と、半導体基板の上に層間絶縁膜を堆積し、該層間絶縁
膜にコンタクトホールを形成する工程と、前記層間絶縁
膜の表面上、及び前記コンタクトホールの内面上にＴｉ
層を堆積する工程と、前記コンタクトホール内を含む前
記Ｔｉ層の表面上に、実質的に酸素を含まない雰囲気中
で第１のＴｉＮ層を堆積する工程と、前記第１のＴｉＮ
層の上にＴｉＯＮ層を堆積する工程と、前記ＴｉＯＮ層
の上に第２のＴｉＮ層を堆積する工程と、前記コンタク
トホール内の前記第２のＴｉＮ層の表面上に、埋込プラ
グを形成する工程と、前記層間絶縁膜の上に、前記埋込
プラグに接続された配線を形成する工程とを有する半導
体装置の配線形成方法が提供される。
【０００８】Ｔｉ層の表面に第１のＴｉＮ層を堆積する
ときの雰囲気が酸素を含まないため、Ｔｉ層の表面の酸
化を防止することができる。ＴｉＯＮ層堆積開始時に
は、Ｔｉ層が露出していないため、ＴｉＯＮ層堆積時の
酸化性雰囲気によるＴｉ層の表面の酸化が防止される。
【０００９】埋込プラグの形成時には、ＴｉＯＮ層の表
面が第２のＴｉＮ層で覆われている。このため、ＴｉＯ
Ｎ層からの酸素の放出が防止され、酸素による悪影響を
抑制することができる。
【００１０】本発明の他の観点によると、一部の表面に
半導体材料からなる導電性領域が表出した基板と、前記
基板の上に形成され、前記導電性領域の表面の一部を底
面とするコンタクトホールを設けられた層間絶縁膜と、
前記コンタクトホールの内面上に形成されたＴｉ層と、
前記コンタクトホール内の前記Ｔｉ層の表面上に形成さ
れた第１のＴｉＮ層と、前記コンタクトホール内の前記
第１のＴｉＮ層の表面上に形成されたＴｉＯＮ層と、前
記コンタクトホール内の前記ＴｉＯＮ層の上に形成され
た第２のＴｉＮ層と、前記コンタクトホール内の前記第
２のＴｉＮ層の表面上に形成された埋込プラグと、前記
層間絶縁膜の上に形成され、埋込プラグに電気的に接続
された配線とを有する半導体装置が提供される。
【００１１】Ｔｉ層は、導電性領域と配線との接触抵抗
を低下させる。第１のＴｉＮ層は、ＴｉＯＮ層堆積時に
おけるＴｉ層表面の酸化を防止する。ＴｉＯＮ層は、バ
リアメタル層として作用する。第２のＴｉＮ層は、埋込
プラグ形成時におけるＴｉＯＮ層からの酸素の放出を防
止する。
【００１２】
【発明の実施の形態】本発明の実施例を説明する前に、
バリアメタル層としてＴｉＯＮ層を用いた配線構造の接
触抵抗の評価実験結果について説明する。
【００１３】シリコン基板表面にｎ型及びｐ型の不純物
拡散領域と配線層とを、直径０．４５μｍ、アスペクト
比１．８のコンタクトホールを介して接続した。ｎ型領
域は、ドーズ量５×１０15ｃｍ-2になるようにＰ+ イオ
ンを注入し、ｐ型領域は、ドーズ量２×１０15ｃｍ-2に
なるようにＢＦ2 + イオンを注入し、その後約９５０℃
で活性化のための熱処理を行って形成した。コンタクト
ホールの底面には、配線層とシリコン基板との間に、基
板側から厚さ２０ｎｍのＴｉ層及び厚さ１００ｎｍのＴ
ｉＯＮ層が積層されている。ＴｉＯＮ層は、Ｔｉ層をス
パッタリングにより堆積した後、スパッタガスにＯ2 と
Ｎ2 を混入させて反応性スパッタリングを行うことによ
り堆積した。
【００１４】ｎ型領域と配線層との間の接触抵抗は５５
Ω、ｐ型領域と配線層との間の接触抵抗は１５７Ωであ
り、両者とも電流が電圧に比例しない非オーミック接触
であった。
【００１５】本願発明者らは、良好な電気的接触が得ら
れなかったのは、Ｔｉ層とＴｉＯＮ層との界面にＴｉＯ
層が形成されているためと考えた。下記の実施例では、
ＴｉＯ層の形成を防止することができる。
【００１６】さらに、バリアメタル層としてＴｉＯＮ層
を用い、コンタクトホール内をタングステン（Ｗ）プラ
グで埋め込む場合、下記のような不都合が生じ易いこと
を見い出した。
【００１７】図４は、コンタクトホール内をＷプラグで
埋め込んだ状態のＷプラグ部分の断面図を示す。シリコ
ン基板１００の表面上に層間絶縁膜１１０が形成され、
層間絶縁膜１１０にコンタクトホール１１１が設けられ
ている。層間絶縁膜１１０の表面上及びコンタクトホー
ル１１１の内面上に、Ｔｉ層１１２とＴｉＯＮ層１１３
がこの順番に積層されている。
【００１８】ＴｉＯＮ層１１３の表面上の全領域を覆う
Ｗ層を堆積し、このＷ層をエッチバックしてコンタクト
ホール１１１内にＷプラグ１１４ｂを残す。図４は、コ
ンタクトホール１１１以外の領域上に、Ｗ層の一部１１
４ａが薄く残っている状態を示している。
【００１９】Ｗ層のエッチバック中にコンタクトホール
１１１内のＷプラグ１１４ｂの上面が、層間絶縁膜１１
０の上に堆積しているＷ層１１４ａの上面よりも低くな
り、プラグロス１１５が発生する場合がある。また、コ
ンタクトホール１１１の内周面の開口部近傍領域に、Ｔ
ｉＯＮ層１１３の表面を露出させるトレンチ１１６が発
生したり、コンタクトホール１１１の中央部にシーム１
１７が発生する場合もある。
【００２０】プラグロス１１５、トレンチ１１６、及び
シーム１１７の発生は、ＴｉＯＮ層１１３から放出され
る酸素の影響により、Ｗ層のエッチング速度が急増した
ためと考えられる。プラグロス１１５、トレンチ１１
６、及びシーム１１７は、コンタクト抵抗上昇の要因に
なる。下記の実施例では、このような不具合の発生を防
止することができる。
【００２１】図１〜図３を参照して、本発明の実施例に
よる配線形成方法を、金属−酸化膜−半導体構造電界効
果トランジスタ（ＭＯＳＦＥＴ）のソース／ドレイン領
域と上層配線とを接続する場合を例にとって説明する。
【００２２】図１（Ａ）に示すように、シリコン基板１
の表面に形成されたフィールド酸化膜２によって、シリ
コン基板１の表面に活性領域が画定されている。この活
性領域に、ソース領域３Ｓ、ドレイン領域３Ｄ、ゲート
絶縁膜３Ｉ、及びゲート電極３ＧからなるＭＯＳＦＥＴ
が形成されている。ゲート電極３Ｇの両側の側壁上に
は、サイドウォール絶縁体３Ｗが形成されている。サイ
ドウォール絶縁体３Ｗは、低濃度ドレイン（ＬＤＤ）構
造を形成するためのイオン注入時のマスクとして使用さ
れる。
【００２３】図１（Ｂ）に示すように、ＭＯＳＦＥＴを
覆うように基板全面に化学気相成長（ＣＶＤ）により、
フォスフォシリケートガラス（ＰＳＧ）とボロフォスフ
ォシリケートガラス（ＢＰＳＧ）との積層構造を有する
厚さ約０．８μｍの層間絶縁膜４を堆積する。層間絶縁
膜４に直径約０．４５μｍのコンタクトホール５Ｓ及び
５Ｄを形成し、コンタクトホール５Ｓ及び５Ｄの各々の
底面に、それぞれソース領域３Ｓ及びドレイン領域３Ｄ
の表面の一部を露出させる。
【００２４】図１（Ｃ）に示すように、層間絶縁膜４の
表面上及びコンタクトホール５Ｓ、５Ｄの内面上に、厚
さ約２０ｎｍのＴｉ層６ａ、厚さ約２５ｎｍの第１のＴ
ｉＮ層６ｂ、厚さ５０〜７５ｎｍのＴｉＯＮ層６ｃ、及
び厚さ約２５ｎｍの第２のＴｉＮ層６ｄをこの順番に積
層する。
【００２５】Ｔｉ層６ａの堆積は、スパッタガスとして
Ａｒを用い、基板温度を１５０℃、雰囲気圧力を４ｍＴ
ｏｒｒ、スパッタガス流量を１５ｓｃｃｍ、成膜速度を
約１００ｎｍ／分とした条件でスパッタリングにより行
う。第１のＴｉＮ層６ｂの堆積は、ターゲットとしてＴ
ｉ、スパッタガスとしてＮ2 とＡｒの混合ガスを用い、
基板温度を１５０℃、雰囲気圧力を４ｍＴｏｒｒ、Ａｒ
ガス流量を４０ｓｃｃｍ、Ｎ2 ガス流量を８５ｓｃｃ
ｍ、成膜速度を約７５ｎｍ／分とした条件で反応性スパ
ッタリングにより行う。ＴｉＯＮ層６ｃの堆積は、第１
のＴｉＮ層６ｂの堆積後、Ａｒガス流量を３０ｓｃｃｍ
に減少させ、ＡｒとＮ2 の混合ガスに流量１０ｓｃｃｍ
のＯ2 ガスを新たに導入して同じＴｉターゲットを用い
て反応性スパッタリングにより行う。第２のＴｉＮ層６
ｄの堆積は、Ｏ2 ガスの導入を停止し、第１のＴｉＮ層
６ｂの堆積条件と同一の条件で行う。
【００２６】ＴｉＮ層６ａから第２のＴｉＮ層６ｄまで
を同一チャンバ内で連続して堆積することも可能である
が、Ｔｉ層６ａの堆積と第１のＴｉＮ層６ｂから第２の
ＴｉＮ層６ｄまでの堆積とを異なるチャンバ内で行うこ
とが好ましい。Ｔｉ層６ａとその他の３層６ｂ〜６ｄと
の堆積を異なるチャンバで行うことにより、Ｔｉ層６ａ
の堆積用のＴｉターゲットの表面の酸化もしくは窒化を
防止することができる。また、Ｔｉ層６ａの堆積用のチ
ャンバから第１のＴｉＮ層６ｂ〜第２のＴｉＮ層６ｄの
堆積用のチャンバへの基板の搬送は、大気に晒すことな
く真空雰囲気中または非酸化性雰囲気中で行うことが好
ましい。これにより、Ｔｉ層６ａの表面酸化を防止する
ことができる。
【００２７】図２（Ａ）に示すように、第２のＴｉＮ層
６ｄの表面上に成長核を形成した後、コンタクトホール
５Ｓ及び５Ｄの内部を埋め尽くすのに十分な厚さ、例え
ば５５０ｎｍのＷ層７をＣＶＤにより堆積する。成長核
の形成は、例えば圧力４Ｔｏｒｒ、基板温度４３０℃の
条件で、流量４ｓｃｃｍのＳｉＨ4 及び７〜２０ｓｃｃ
ｍのＷＦ6 を基板表面に約３５秒間供給することにより
行う。Ｗ層７の堆積は、例えば原料ガスとして流量８０
ｓｃｃｍのＷＦ6 、還元ガスとして流量７２０ｓｃｃｍ
のＨ2 を用い、成長温度を４５０℃、圧力を５０〜８０
Ｔｏｒｒ、成膜速度を０．３〜０．５μｍ／分とした条
件で行う。コンタクトホール５Ｓ及び５Ｄの内部が、Ｗ
層７により埋め尽くされる。
【００２８】図２（Ｂ）に示すように、Ｗ層７をエッチ
バックしてコンタクトホール５Ｓ及び５Ｄ以外の領域に
堆積したＷ層７をすべて除去する。Ｗ層７のエッチバッ
クは、例えば、電子サイクロトロン共鳴を利用したプラ
ズマエッチング装置（ＥＣＲプラズマエッチング装置）
を使用し、エッチングガスとしてＳＦ6 を用い、ＳＦ 6
ガスの流量１４０ｓｃｃｍ、圧力２７０Ｐａ、高周波バ
イアス用印加電力２００Ｗ、基板温度３０℃の条件で約
１４０秒間行う。コンタクトホール５Ｓ及び５Ｄの内部
に、それぞれＷプラグ７Ｓ及び７Ｄが残り、コンタクト
ホール５Ｓおよび５Ｄ以外の領域では第２のＴｉＮ層６
ｄの表面が露出する。
【００２９】このとき、コンタクトホール５Ｓ及び５Ｄ
以外の領域に不要なＷ膜７が残留することを防止するた
めに、ややオーバエッチングすることが好ましい。オー
バエッチングすると、Ｗプラグ７Ｓ及び７Ｄの上面が第
２のＴｉＮ層６ｄの上面よりも僅かに下がり、コンタク
トホール５Ｓ及び５Ｄが形成された領域に浅い窪みが形
成される。
【００３０】図３（Ａ）において、Ｗプラグ７Ｓ及び７
Ｄの上面を含む基板全面にＴｉからなる厚さ約１５ｎｍ
の下地層８を堆積する。下地層８の堆積は、例えば図１
（Ｃ）で説明したＴｉ層６ａと同様の方法で行う。
【００３１】下地層８の上に、Ｓｉを１重量％、Ｃｕを
０．５重量％含むＡｌ合金からなる厚さ約４００ｎｍの
配線層９をスパッタリングにより堆積する。配線層９の
堆積は、例えばターゲットとしてＡｌ合金、スパッタガ
スとしてＡｒを用い、基板温度を１５０℃、圧力を２ｍ
Ｔｏｒｒ、スパッタガス流量を２０ｓｃｃｍ、成膜速度
を約１μｍ／分とした条件で行う。
【００３２】配線層９の成膜後、大気に晒すことなく、
温度４５０〜５００℃程度で約１２０秒間の熱処理を行
う。この熱処理によりＡｌ合金がリフローし、コンタク
トホール５Ｓ及び５Ｄの開口部に形成された窪み部分の
カバレッジ率が改善される。
【００３３】図３（Ｂ）に示すように、配線層９をパタ
ーニングし、Ｗプラグ７Ｓを介してソース領域３Ｓに接
続された配線９Ｓ、及びＷプラグ７Ｄを介してドレイン
領域３Ｄに接続された配線９Ｄを形成する。配線９Ｓ及
び９Ｄを覆うように基板全面に、ＰＳＧ等の絶縁材料か
らなる層間絶縁膜１０をＣＶＤ等により堆積する。
【００３４】上記実施例では、図２（Ａ）に示す工程に
おいてＷ層７を堆積する前に、基板表面が第２のＴｉＮ
層６ｄで覆われており、ＴｉＯＮ層６ｃが表出していな
い。また、図２（Ｂ）に示すＷ層７のエッチバック工程
において、第２のＴｉＮ層６ｄがエッチング停止層とし
て作用するため、エッチバック中もＴｉＯＮ層６ｃが基
板表面に表出しない。このため、ＴｉＯＮ層６ｃからの
酸素の放出を防止でき、酸素によるＷ層７のエッチング
速度の局所的な増大を防止することができる。このた
め、基板全面にわたってほぼ均一なエッチングが行わ
れ、図４に示すプラグロス１１５、トレンチ１１６、及
びシーム１１７の発生を防止することができる。
【００３５】上記実施例によると、Ｗプラグ７Ｓ及び７
Ｄとソース／ドレイン領域３Ｓ及び３Ｄとの間にＴｉ層
６ａ、第１のＴｉＮ層６ｂ、ＴｉＯＮ層６ｃ、及び第２
のＴｉＮ層６ｄの４層が介在する。ＴｉＯＮ層６ｃがバ
リアメタル層として作用し、Ｗプラグとシリコン基板表
面との間の反応を抑制する。
【００３６】また、上記実施例では、Ｔｉ層６ａの上に
直接ＴｉＯＮ層６ｃを堆積するのではなく、一旦第１の
ＴｉＮ層６ｂを堆積する。Ｔｉ層６ａの表面がＴｉＯＮ
層６ｃ堆積時の酸化性雰囲気に晒されないため、Ｔｉ層
６ａの酸化によるＴｉＯ層の形成を防止できる。このた
め、安定して良好な電気的接続を得ることが可能にな
る。
【００３７】Ｔｉ層６ａ、第１のＴｉＮ層６ｂ、ＴｉＯ
Ｎ層６ｃ、及び第２のＴｉＮ層６ｄの厚さをそれぞれ２
０ｎｍ、２５ｎｍ、５０ｎｍ、及び２５ｎｍとし、その
他の条件を前述の評価実験と同様にして、シリコン基板
表面の不純物拡散領域と配線層との接続を行った。その
結果、ｎ型領域と配線層との接触抵抗は１８Ω、ｐ型領
域と配線層との間の接触抵抗は１１０Ωであり、両者と
もオーミック接触であった。このように、ＴｉＯＮ層を
堆積する前に第１のＴｉＮ層を堆積してＴｉ層の表面を
覆い、Ｗ層の堆積前にＴｉＯＮ層の表面を第２のＴｉＮ
層で覆っておくことにより、良好な電気的接続を得るこ
とが可能になる。
【００３８】また、上記実施例では、ＴｉＯＮ層を反応
性スパッタリングにより堆積するため、ＴｉＮ層の表面
を酸化して形成する場合に比べて、厚い膜を容易に形成
することができる。
【００３９】上記実施例では、埋込プラグの材料として
Ｗを用いた場合を説明したが、その他の導電性材料、例
えばＭｏ、ＷＳｉx 等を用いても同様の効果が期待され
る。
【００４０】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
コンタクトホール内にＴｉ層を堆積した後、バリアメタ
ル層として作用するＴｉＯＮ層を堆積する前に、Ｔｉ層
の表面を第１のＴｉＮ層で覆う。このため、Ｔｉ層がＴ
ｉＯＮ層堆積時の酸化性雰囲気に晒されなくなり、Ｔｉ
層表面が酸化されることを防止できる。ＴｉＯＮ層を堆
積した後、埋込プラグを形成する前に、ＴｉＯＮ層の表
面を第２のＴｉＮ層で覆う。このため、埋込プラグ形成
時にＴｉＯＮ層からの酸素の放出を防止でき、酸素によ
る埋込プラグ形成への悪影響を防止できる。このように
して、安定して半導体基板表面と配線層との間の電気的
接続を得ることが可能になる。
【図面の簡単な説明】
【図１】 本発明の実施例による配線形成方法を説明す
るための半導体基板の断面図（その１）である。
【図２】 本発明の実施例による配線形成方法を説明す
るための半導体基板の断面図（その２）である。
【図３】 本発明の実施例による配線形成方法を説明す
るための半導体基板の断面図（その３）である。
【図４】 本願発明者らの実験により形成されたＷプラ
グの断面図である。
【符号の説明】
１、１００…シリコン基板、２…フィールド酸化膜、３
Ｓ…ソース領域、３Ｄ…ドレイン領域、３Ｇ…ゲート電
極、３Ｗ…サイドウォール絶縁体、３Ｉ…ゲート絶縁
膜、４、１１０…層間絶縁膜、５Ｓ、５Ｄ、１１１…コ
ンタクトホール、６ａ、１１２…Ｔｉ層、６ｂ、６ｄ…
ＴｉＮ層、６ｃ、１１３…ＴｉＯＮ層、７、１１４ａ…
Ｗ層、７Ｓ、７Ｄ、１１４ｂ…Ｗプラグ、８…下地層、
９…配線層、９Ｓ、９Ｄ…配線、１０…層間絶縁膜、１
１５…プラグロス、１１６…トレンチ、１１７…シーム

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の上に層間絶縁膜を堆積し、
    該層間絶縁膜にコンタクトホールを形成する工程と、 前記層間絶縁膜の表面上、及び前記コンタクトホールの
    内面上にＴｉ層を堆積する工程と、 前記コンタクトホール内を含む前記Ｔｉ層の表面上に、
    実質的に酸素を含まない雰囲気中で第１のＴｉＮ層を堆
    積する工程と、 前記第１のＴｉＮ層の上にＴｉＯＮ層を堆積する工程
    と、 前記ＴｉＯＮ層の上に第２のＴｉＮ層を堆積する工程
    と、 前記コンタクトホール内の前記第２のＴｉＮ層の表面上
    に、埋込プラグを形成する工程と、 前記層間絶縁膜の上に、前記埋込プラグに接続された配
    線を形成する工程とを有する半導体装置の配線形成方
    法。
  2. 【請求項２】 前記第１のＴｉＮ層を堆積する工程にお
    いて、窒素雰囲気中でＴｉターゲットをスパッタする反
    応性スパッタリングにより前記第１のＴｉＮ層を堆積
    し、 前記ＴｉＯＮ層を堆積する工程において、前記第１のＴ
    ｉＮ層を堆積した後、その雰囲気中に酸素を追加導入し
    て、反応性スパッタリングにより前記ＴｉＯＮ層を堆積
    する請求項１に記載の半導体装置の配線形成方法。
  3. 【請求項３】 前記埋込プラグを形成する工程が、 前記コンタクトホール内を含む前記第２のＴｉＮ層の表
    面上にＷ層を堆積する工程と、 前記Ｗ層をエッチバックし、前記コンタクトホール内に
    Ｗ層の一部からなる埋込プラグを残す工程とを含む請求
    項１または２に記載の半導体装置の配線形成方法。
  4. 【請求項４】 一部の表面に半導体材料からなる導電性
    領域が表出した基板と、 前記基板の上に形成され、前記導電性領域の表面の一部
    を底面とするコンタクトホールを設けられた層間絶縁膜
    と、 前記コンタクトホールの内面上に形成されたＴｉ層と、 前記コンタクトホール内の前記Ｔｉ層の表面上に形成さ
    れた第１のＴｉＮ層と、 前記コンタクトホール内の前記第１のＴｉＮ層の表面上
    に形成されたＴｉＯＮ層と、 前記コンタクトホール内の前記ＴｉＯＮ層の上に形成さ
    れた第２のＴｉＮ層と、 前記コンタクトホール内の前記第２のＴｉＮ層の表面上
    に形成された埋込プラグと、 前記層間絶縁膜の上に形成され、埋込プラグに電気的に
    接続された配線とを有する半導体装置。
JP23102897A 1997-08-27 1997-08-27 半導体装置の配線形成方法 Expired - Fee Related JP3277855B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23102897A JP3277855B2 (ja) 1997-08-27 1997-08-27 半導体装置の配線形成方法
TW087113176A TW399244B (en) 1997-08-27 1998-08-11 Method of manufacturing wiring structure having buried plugs in semiconductor device, and semiconductor device
US09/138,552 US6146998A (en) 1997-08-27 1998-08-24 Method of manufacturing wiring structure having buried plugs in semiconductor device, and semiconductor device
US09/223,534 US6150720A (en) 1997-08-27 1998-12-30 Semiconductor device having manufacturing wiring structure with buried plugs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23102897A JP3277855B2 (ja) 1997-08-27 1997-08-27 半導体装置の配線形成方法

Publications (2)

Publication Number Publication Date
JPH1174226A true JPH1174226A (ja) 1999-03-16
JP3277855B2 JP3277855B2 (ja) 2002-04-22

Family

ID=16917144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23102897A Expired - Fee Related JP3277855B2 (ja) 1997-08-27 1997-08-27 半導体装置の配線形成方法

Country Status (3)

Country Link
US (2) US6146998A (ja)
JP (1) JP3277855B2 (ja)
TW (1) TW399244B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333233B1 (en) 1997-09-09 2001-12-25 Fujitsu Limited Semiconductor device with self-aligned contact and its manufacture
US6475907B1 (en) 1999-04-20 2002-11-05 Nec Corporation Semiconductor device having a barrier metal layer and method for manufacturing the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
US6316353B1 (en) * 1999-02-18 2001-11-13 Micron Technology, Inc. Method of forming conductive connections
US6316132B1 (en) * 1999-09-02 2001-11-13 Xilinx, Inc. Structure and method for preventing barrier failure
US6569751B1 (en) * 2000-07-17 2003-05-27 Lsi Logic Corporation Low via resistance system
KR100555514B1 (ko) * 2003-08-22 2006-03-03 삼성전자주식회사 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법
JP3647853B1 (ja) * 2003-10-24 2005-05-18 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
JP4207749B2 (ja) * 2003-10-28 2009-01-14 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
US20060099800A1 (en) * 2004-11-09 2006-05-11 Chintamani Palsule Method for fabricating low leakage interconnect layers in integrated circuits
ES2693248T3 (es) * 2004-12-24 2018-12-10 Hexacath Pieza mecánica con deformabilidad mejorada
JP5037242B2 (ja) * 2007-07-06 2012-09-26 キヤノンアネルバ株式会社 半導体素子の製造方法
JP5824920B2 (ja) * 2011-07-06 2015-12-02 株式会社豊田中央研究所 透明導電膜、導電部材およびその製造方法
JP6576235B2 (ja) * 2015-12-21 2019-09-18 東京エレクトロン株式会社 Ｄｒａｍキャパシタの下部電極およびその製造方法
US10453747B2 (en) * 2017-08-28 2019-10-22 Globalfoundries Inc. Double barrier layer sets for contacts in semiconductor device
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
JPH04214653A (ja) * 1990-12-12 1992-08-05 Sony Corp 半導体装置の配線構造及びその形成方法
JPH056865A (ja) * 1991-06-27 1993-01-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH05121356A (ja) * 1991-09-12 1993-05-18 Sony Corp 配線形成方法
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
JP3240725B2 (ja) * 1993-02-15 2001-12-25 ソニー株式会社 配線構造とその製法
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
JP3586899B2 (ja) * 1994-09-22 2004-11-10 ソニー株式会社 半導体装置およびその製造方法
US5738917A (en) * 1995-02-24 1998-04-14 Advanced Micro Devices, Inc. Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc Halbleiterstrukturen
US5858184A (en) * 1995-06-07 1999-01-12 Applied Materials, Inc. Process for forming improved titanium-containing barrier layers
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333233B1 (en) 1997-09-09 2001-12-25 Fujitsu Limited Semiconductor device with self-aligned contact and its manufacture
US6475907B1 (en) 1999-04-20 2002-11-05 Nec Corporation Semiconductor device having a barrier metal layer and method for manufacturing the same

Also Published As

Publication number Publication date
US6150720A (en) 2000-11-21
JP3277855B2 (ja) 2002-04-22
US6146998A (en) 2000-11-14
TW399244B (en) 2000-07-21

Similar Documents

Publication Publication Date Title
US6020254A (en) Method of fabricating semiconductor devices with contact holes
JP3413876B2 (ja) 半導体装置
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
JP3277855B2 (ja) 半導体装置の配線形成方法
JP3582841B2 (ja) 半導体ダイの保護壁を形成する方法及び半導体ダイ
JP3049487B2 (ja) 金属配線構造及びその形成方法
JP2003163264A (ja) エアギャップの銅のインタコネクト
US5801096A (en) Self-aligned tungsen etch back process to minimize seams in tungsten plugs
US5843837A (en) Method of contact hole burying
JPH10294294A (ja) 半導体デバイスの金属配線の形成方法
JP2664757B2 (ja) 半導体装置の製造方法
JP3629954B2 (ja) 半導体装置及びその製造方法
US20050140012A1 (en) Method for forming copper wiring of semiconductor device
US5786637A (en) Interconnection with metal plug and reduced step
JPH1092924A (ja) 半導体装置及びその製造方法
US20100123190A1 (en) Semiconductor device and method for manufacturing the same
US6222267B1 (en) Semiconductor device and manufacturing thereof
JP3252397B2 (ja) 配線形成方法
US7344974B2 (en) Metallization method of semiconductor device
KR19980070785A (ko) 반도체 장치 및 그 제조 방법
EP0926741A2 (en) Gate structure and method of forming same
JPH09293790A (ja) 半導体装置およびその製造方法
US7524749B2 (en) Metallization method of semiconductor device
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
JPH10209074A (ja) 半導体装置の配線形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees