3532PIF.DOC/002 3532PIF.DOC/002 經濟部中央標準局貝工消費合作社印聚 _______B7^___ 五、發明説明（丨） · 本發明係有關半導體積體電路記憶體裝置，以及特別係 有關具有鐵電記憶體單元電容器之非揮發性半導體隨機 存取記憶體裝置，與當電源電壓處較低電位時，比如在開 機時，意外之電源減弱，或斷電狀態時，保護鐵電記憶體 單元電容器之資料免於受損之方法。 定義鐵電之特徵係其可被電場反轉之自然極性。已有各 種之習知鐵電材質，如锆酸鹽與鐵酸鹽化合物之pzt族， 第三相之氮化鉀，鉍鐵酸鹽或相類似物’各個具有 Perovskite結構。當有適當電場施加至鐵電材質時，其極 性係排成同一方向。此鐵電材質在電場去除後仍維持同一 極性。此現象稱爲自然極性。因爲電場之施加方向可改變 極性，鐵電材質具有將其極性反轉之兩個臨界電壓，其可 視爲雙穩態電容。 參考圖1，其顯示鐵電記憶單元MC。鐵電記憶單元MC 具有單元電容<^與當成開關裝置之存取電晶體Tr。（^包 括由鐵電材質組成之而當成電容介電物之絕緣板，與形成 於該板之相對兩表面上之板電極。鐵電電容Cf之一板電極 係經由存取電晶體Tr之源極-汲極導通路徑而耦合至位元 線BL，鐵電電容CF之另一板電極係耦合至板線PL。電晶 體Tr之閘極電極係耦合至字元線WL。
當有電壓施加至電容（^之鐵電板時’板係極化成電場 方向。改變鐵電電容CF之極性態之開關臨界係定義成“強 制電壓’’。鐵電材質具有展示遲滯現象之極性-電壓特徵’ 流至電容（^之電流係根據其極性態。如果施加至電容CF 4 (請先聞讀背面之注意事項再填寫本頁) 訂_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局貝工消费合作社印製 3532P1F.DOC/002 1 〇 / 五、發明説明（>) 之電壓係大於強制電壓，電容CF可能根據所施電壓之極性 而改變極性態。一旦由施加電壓來將其極化至一方向或反 方向，即使電壓不再施加時，鐵電電容CF仍維持極化。因 此，鐵電電容CF可根據兩板電極間之鐵電材質之極.性態而 儲存邏輯“1”或邏輯“〇”。 算2與圖3描繪根據電容之邏輯態，在電容CF內之鐵 電材質之極性之遲滯曲線。在各圖2或圖3中，橫軸（X軸) 代表施加於電容4之兩板電極之外部電壓V，縱軸(Y軸) 代表在兩板電極間之鐵電材質上之極性P。參考圖2與圖 3，可看出即使無電壓施加至鐵電電容CF，雙穩定態存在 於遲滯曲線上之點“a”與“e”。這是因爲，當電壓去除時， 先前施加至電容CF之電壓決定所導致之穩定態“a”或“e”。 所以，點“a”可代表邏輯“1”，而點“e”代表邏輯“〇”。 如圖2所示，首先，假設資料“0”係儲存於鐵電電容CF 中，其極化態係處於點“e”。當大於-Vc(強制電壓）之電壓-Ve係施加至鐵電電容CF之一板電極時，顧名思義地，如 果電壓Ve係以負方向施加至板線PL，而存取電晶體Tr 係導通，極性P係經由態點“c”而從態點“e”改變至態點 “a”，儲存於電容CF而符合於狀態轉變之電荷Q0係饋出至 位元線BL上。在位元線BL上所導致之電壓改變係由連接 至位元線BL之感應放大器（未示出）所偵測。這意味著資料 “〇”係從記憶體單元MC讀取出。 #圖3所示，假設資料“1”係儲存於鐵電電容匕中，其 極化態係處於點“a”，電壓-Ve係施加至板線而存取電晶體 5 本紙張尺度適用^國國家標準（CNS ) A4規格^ 210X29*7公釐） " ^ (請先閲讀背面之注意事項再填寫本頁}
、1T 3532PIF.DOC/002 A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明（多） - Tr係導通’極性P係經由態點“b”而從態點“a”改變至態點 “d”，儲存於電容CF而符合於狀態轉變之大量電荷qi係 經由電晶體Tr而饋出至位元線BL上。在位元線BL上所 導致之電壓改變係由連接至位元線BL之感應放大器所偵 測。這意味著資料“1”係從記憶體單元MC讀取出。在此例 中，在所施加之電壓-Ve終止後，電容cF之極性P仍維持 在態點“e”，也就是，電容（^之極性態係從點“a”改變至點 “e”。在資料“1”從記憶體單元MC讀取出後，因此，藉由 將板線PL之電壓降低來將位元線BL上之同一資料“1”寫 回至記億體單元MC。覆寫動作係在反相態從點“e”經由點 “f”與“g”改變至點“h”之後進行。 然而，如果在電壓下降或斷電狀態時，突然有電壓施加 至鐵電電容CF，儲存於記憶體單元MC中之資料有可能受 損。特別是，假設資料“1”係儲存於極性態在點“a”之鐵電 電容匕中，接著記憶體裝置之電源係下降。在電壓下降或 斷電狀態中，如果字元線之電壓因爲列解碼器之選擇而增 加，造成存取電晶體之導通，則負電壓-Ve係施加至鐵電 電容CF，使得板線PL上之電壓以電壓Vc之差距高於位 元線之電壓。因此，鐵電電容CF之極性p係從點“a”經過 點“b”與“c”而移至點“d”。因此，在關機後，極性P落在符 合資料値0之點“e”處，代表記憶體單元MC之內容已受 損。 克服上述問題之方法之一係揭露於由Ohtsuki等人在 1996年12月12日提出申請之美國專利第5,574,679號(鐵 6 (請先閲讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 3532PIF.DOC/002 ΑΊ B7 經濟部中央標隼局貝工消费合作社印製 五、發明説明（/f ) 電記憶體之記憶資料保護）中。根據Ohtsuki等人所提出之 案中，鐵電記憶體裝置係具有字元線選擇控制器」當電源 電壓低於既定之臨界電壓値時，其能避免所有字元線被選 擇。圖4描繪習知字元線選擇控制器之排列。參考圖4， 字元線選擇控制器1〇包括列控制器2，位址緩衝器4，列 解碼器6,以及MC保護電路8。列控制器2根據列控制信 號XC而控制位址緩衝器4之輸出入操作與列解碼器6之 解碼操作。列位址資料ADx係維持於位址緩衝器4中，接 著由列解碼器6解碼爲選擇信號與非選擇信號。也就是， 列解碼器6將選擇字元線WLl-WLn之一，並將儲存於位 址緩衝器4中之列位址資料ADx解碼以將選擇信號輸出至 所選擇之字元線。MC保護電路8係包括η個開關電晶體 STrl-STrn以及反相電路IV1。習知之鐵電記憶體裝置更包 括檢查電源電路之輸出電壓是否低於臨界電位之電源電 堅值測器〇如.果.電源電壓偵麗器12 低.重嚴翻!1信 號Vcd至字元線選擇控制器10。當有高電壓施加至開關電 晶體STrl-STrn之閘極時，開關電晶體STrl-STm係導通。 因此，當接收到電源電壓偵測器12所輸出之低電壓偵測 信號Vcd時，開關電晶體STrl-STrn係同時被強迫導通， 在無關於列解碼6之輸出信號下，將字元線WLl-WLn設 定在接地電位，所以，之後，記憶體裝置之讀/寫操作皆被 禁止。 然而，在讀取資料“1”之操作中，如果在鐵電電容cF 之極性P從點“a”經由點“b”，“C”與“d”而移至點“e”之同 7 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公t ) 3532PIF.DOC/002 Α7 Β7 經濟部中央標準局貝工消費合作社印製 五、發明説明（ζ:) ' 時，記憶體裝置係突然地關機’重寫操作將不執行。因此’ 在關機後，鐵電電容CF之極性Ρ仍設在點“e” ’因而可避 免記憶體單元MC之資料受損。 因此，本發明之目的之一係克服習知之半導體記憶ϋ中 之缺點，並提供不管關機與關機模式下，具有穩定非揮發 性特徵之非揮發性鐵電記憶體裝置。 本發明之另一目的係，在意外之關機或斷電狀態下，當 電源電壓低於臨界電壓時，提供保護鐵電記億體單元之資 料免於受損之方法。 根據本發明之觀點之一，一種鐵電記憶體裝置’包括： 偵測該電源電壓之裝置，其產生代表記億體裝置之供電態 之一電源態偵測信號；回應於一外部晶片致能信號而將該 記憶體裝置致能之裝置，以產生將複數內部電路致能之一 內部晶片致能信號；以及回應於該電源態偵測信號而藉由 控制該內部晶片致能信號產生裝置來保護記憶體存取之 裝置，以保護所儲存之資料免於受損。當該電源態偵測信 號係代表該記憶體裝置之不正常電源態以及該外部晶片 致能信號係去激活態時，該內部晶片致能產生裝置將該內 部晶片致能信號去激活，不管該外部晶片致能信號爲何。 當該電源態偵測信號係代表該記憶體裝置之不正常電源 態以及該外部晶片致能信號係激活態時，該內部晶片致能 產生裝置於一既定時間內將該內部晶片致能信號維持在 激活態。 根據本發明之另一觀點，一種鐵電記憶體裝置，包括： 8 ^n· «^^1 ^^^1 In 1^1 ^—^1 —Λ n^i— n (請先閲讀f·面之注t項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 3532PIF.DOC/002 A7 B7___ 五、發明説明（i?) · 供應一電源電壓至該記憶體裝置之裝置；偵測該電源電壓 以產生代表記憶體裝置之斷電態之一電源態偵測信號之 裝置；回應於一外部晶片致能信號而將該記憶體裝置致能 之裝置，以產生將複數內部電路致能之一內部晶片致_能信 號；以及回應於該電源態偵測信號與該外部晶片致能信 號，將該內部晶片致能信號去激活以使得該內部電路失 能。 本發明之另一觀點，一種鐵電記憶體裝置，包括：供應 一電源電壓至該記憶體裝置之裝置；將電源電壓與一既定 臨界電壓相比較’當該電源電壓低於該既定臨界電壓時， 產生第一與第二電源偵測信號，該第一與第二電源偵測信 ，號皆代表該半導體記憶體裝置之供電與斷電態’當該電源 電壓低於該既定臨界電壓時，該第一電源偵測信號係低電 位，而該第二電源電壓尾隨著該電源電壓；產生第一與第 二內部晶片致能信號之裝置，各信號同步於一外部輸入之 晶片致能信號；回應於該第一與第二內部晶片致能信號與 該第一電源偵測信號而產生一資料感應致能信號之裝 置；以及回應於該資料感應致能信號而將該儲存資料感應 與放大之裝置。該內部致能信號產生裝置回應於該第一與 第二電源偵測信號與該外部晶片致能信號而將該第一與 第二內部晶片致能信號激活化/去激活化。該記憶體裝置更 包括回應於該第一內部晶片致能信號而操作之複數內部 電路。當該第一電源偵測信號變爲低電位以及該外部晶片 致能信號爲去激活化時，該內部晶片致能信號產生裝置將 9 n· .H---1 - HI n K -- —l -R, In I HI HI 1^1 ^1« *"、ν9 /fu\ (請先閱讀f-面之注t事項再填寫本頁) 經濟部中央榡準局負工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 3532PIF.DOC/002 B7 經濟部中央標準局員工消费合作社印笨 五、發明説明（1 ) · 該第一內部晶片致能信號去激活化，不管該外部晶片致能 信號。該記憶體裝置更包括回應於該第一內部晶片致能信 號而操作之複數內部電路。當該第一電源偵測信號變爲激 活化以及該外部晶片致能信號爲激活化時，該內部晶片致 能信號產生裝置在該低電源偵測信號變爲激活化之一既 定時間後，維持該第一內部晶片致能信號。在供電態時， 該第一內部晶片致能信號之激活與去激活時間係由該外 部晶片致能信號所控制。在斷電態時，該第一內部晶片致 能信號之激活時間係由該外部晶片致能信號所控制，而該 第一內部晶片致能信號之去激活時間係由該第一電源偵 測信號所控制。該內部晶片致能信號產生裝置包括：產生 該第二內部晶片致能信號之裝置，該第二內部晶片致能信 號之相位係相反於該外部晶片致能信號；回應於該第二 內部晶片致能信號而產生控制該第一內部晶片致能信號 之激活時間之一第一時序.控制信號之裝置；回應於該第一 與第二電源偵測信號、該資料感應信號以及該第一內部晶 片致能信號而產生控制該第一內部晶片致能信號之去激 活時間之一第二時序控制信號之裝置；以及回應於該第一 與第二時序控制信號與該第二電源偵測信號而產生該第 一內部晶片致能信號之裝置。產生該第一時序控制信號之 裝置包括一第一時序產生器，其接收該第二內部晶片致能 信號而產生一短脈衝來當成該第一時序控制信號。產生該 第二時序控制信號之裝置包括：一第二時序產生器，回應 於該資料感應致能信號而產生控制該第一內部晶片致能 10 本紙張尺度適用中國國家標率（CNS ) A4規格（2I0X 297公釐) — (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 3532PIF.DOC/002 五、發明説明（$ ) · 信號之去激活時間之一第三時序控制信號；一第三時序產 生器，回應於該第一與第二電源偵測信號、該第一內部晶 片致能信號以及該第三時序控制信號而產生控制該第一 內部晶片致能信號之去激活時間之一第四時序.控制信 號；以及一多工器，回應於該第一電源偵測信號而選擇該 第三與第四時序控制之一，將所選擇之時序控制信號當成 該第二時序控制信號。 該第二時序產生器接收該資料感應致能信號而產生一短 脈衝來當成該第三時序控制信號。該第三時序產生器包括 一鎖相電路。該多工器可用AND-OR-反相器MOS邏輯電 路實施。 根據本發明之又另一觀點，提供保護儲存於一鐵電隨機 存取記憶體晶片裝置內之資料之方法。首先，將該記憶體 晶片之一電源電壓與一既定臨界電壓相比。接著，如果該 電源電壓低於該臨界電壓，則檢查是否該晶片處於一晶片 致能態。如果該晶片處於該晶片致能態，則使得該晶片進 入一晶片失能態。此外，如果該晶片正處於一正常操作周 期，強迫該晶片維持於該致能態，以及接著強迫該晶片完 成該現有周期；以及接著使得該晶片進入其失能態。甚 至，如果該電源電壓不低於該臨界電壓’檢查是否有晶 片致能之需要。如果需要使晶片致能’該晶片執行一正常 操作。如果不需要使晶片致能’強迫該晶片進入其待機模 式。 圖式之簡單說明： 11 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X297公釐） 讀 先 閲 讀 背- 意· 事 項 再 填 寫 本 頁 訂 經濟部中央楳準局貝工消费合作社印製 經濟部中央橾率局員工消費合作社印裝 A7 B7 五、發明説明（9 ) · 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉較佳實施例，並配合所附圖式，作詳細說明如 下： 圖1係包括一個電晶體與一個電容之習知鐵《記/億體 單兀之電路圖； 圖2與圖3描繪根據邏輯狀態，電容中之鐵電材質之極 性之磁滯曲線，圖2描繪資料“0”之讀取操作，以及圖3 描繪資料“1”之讀取操作； 圖4係習知之鐵電記憶資料保護電路之電路圖； 圖5係本發明之鐵電記憶體裝置之單元資料保護方法 之流程圖； 圖6係本發明之較佳實施例之鐵電記憶體裝置之方塊 圖； 圖7係圖6所示之資料保護規路與控制電路之信號間之 時序關係之時序圖； 圖8係圖6所示之電源開/關偵測電路之詳細電路圖； 圖9係圖6所示之資料保護電路之詳細電路圖； 圖10係本發明之記憶體裝置之時序圖，其爲裝置於待 機模式中關機之情形；以及 扉11係本發明之記憶體裝置之時序圖，其爲裝置於正 常模式中關機之情形。 符號說明： 200 :資料保護電路 300 :列位址鎖相器 12 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3532PIRDOC/002 (請先閲讀背面之注意事項再填寫本頁) '衣.
、1T 經濟部中央標率局貝工消费合作社印裝 3532PIF.DOC/002 B7 五、發明説明（ιϋ) ' 400 :行位址鎖相器 500 :控制電路 600 :輸出入鎖相器 700:行解碼器 .. 800 :感應放大器方塊 900 :行解碼器與板線驅動器方塊 1000 : FRAM單元陣列 1100 :電源 較佳實施例 在下列描敘中，先定位在特殊架構以對本發明有完整之 了解。然而，很明顯地，對熟知此技者而言，在無需特殊 細節下可實施本發明。在其他例子中，習知電路係以方塊 形式顯示以不使本發明之目的模糊。 圖5係根據本發明之較佳實施例之鐵電隨機存取記憶 體(FRAM)晶片裝置之單元資料保護方法。當電源電壓Vcc 變得低於臨界電壓Vt時，FRAM單元之內容係獲得保護而 免於受損。因此，雖然在執行讀/寫操作時，電源電壓Vcc 變得低於臨界電壓Vt，於意外之關機或斷電模式中，FRAM 晶片裝置可完成現有之讀/寫操作。 現在，將參考圖5來詳細描敘本發明之實施例之新 FRAM單元資料保護方法。在步驟S1中，晶片之電源電壓 Vcc係與臨界電壓Vt相比較。如果電源電壓Vcc不低於臨 界電壓Vt，流程將繼續至步驟S2，其檢查是否有將晶片 致能之需定。如果是如此，流程繼續至步驟S3，其中晶片 13 本紙張尺度適用中國國家標隼（CNS ) A4規格（2丨0X297公釐) in I- i— 1^1 1^1 m l\ 1^1 In In I^i ^ T° (請先閲讀r面之注r事項再填寫本頁) 3532PIF.DOC/002 A7 B7 五、發明説明（丨（） 執行如讀/寫操作之正常操作，接著流程回至步驟si。在 步驟S2時，如果不是的話，流程跳至步驟S4，其中晶片 進入待機模式（也就是低功率消耗模式），接著流程回至步 驟S1。在步驟S1’如果電源電壓VCC係低於臨界電壓_Vt， 流程跳至步驟S5，其檢查晶片是否處於晶片致自_態，也 就是晶片是否處於讀/寫操作周期。如畢不最的話，跳_至流 程斐A S6 .，_甚中晶.片進入晶佐失能狀態，里通_避免晶片執 行卫TJI造氐..星元之查避^損之額外讀/寫操作。在 步驟S5，如果晶片正處於讀/寫操作周期，晶片維持其致 能狀態並完成現有之周期，即使在意外之關機或斷電模式 中，電源電壓Vcc減少，接著流程跳至步驟S6，晶片進入 夫能狀態。 參考圖6,其描繪本發明之FRAM裝置之較佳實施例。 FRAM裝置包括電源開/關偵測電路100，資料保護電路 200,列位址鎖相器300,行位址鎖相器400,控制電路500， 輸出入鎖相器600，行解碼器700，感應放大器方塊800， 行解碼器與板線驅動器方塊900以及FRAM單元陣列 1000。FRAM裝置更包括供應電源電壓Vcc至各種內部電 路之電源1100。 FRAM單元陣列1000係包括以行與列排列之複數記憶 體單元。各記憶體單元包括當成開關裝置之存取電晶體以 及鐵電電容，雖未示於圖6。鐵電電容包括由鐵電材質所 組成而當成電容介電質之絕緣材，以及形成於該板之兩相 下表面上之兩導通板電極。鐵電電容之板電極之一係經由 _ 14 本紙張尺度適用中國國家樣準（CMS ) A4規格（210X297公釐） '- -- I. «^1. - - - I - I— IHV，'衣 —II 11 - I - 1^1. (請先閲讀^面之注舍事項再填寫本頁) 經濟部中央榡準局貝工消費合作社印裝 3532PIF.DOC/002 A7 B7 經濟部中央標準局貝工消费合作社印掣 五、發明説明（μ) ' 存取電晶體之源極-汲極導通路徑而耦合至位元線，另一個 鐵電電容之板電極係耦合至板線。電晶體之閘極係耦合至 字元線。複數外部信號，如晶片致能信號H，列位址 XAi，行位址XAj，寫入致能信號以及輸出致能信號 係輸入至FRAM裝置。 藉由檢查是否電源1100所輸出之電源電壓Vcc大於臨 界電壓Vt以及是否電源電壓Vcc低於臨界電壓Vt，電源 開/關偵測電路1〇〇係偵測供電態與斷電態。電源開/關偵 測電路100產生代表供電與斷電態之兩個電源態偵測信號 POFFL與PONH。在開機模式中，偵測信號POFFL與PONH 維持在接地電位Vss，直到電源電壓Vcc達臨界電壓Vt 爲止。之後，當電源電壓Vcc相等或高於臨界電壓Vt時， 各偵測信號POFFL與PONH之電位隨著電源電壓Vcc之 電位而變化。在關機模式中，如果電源電壓Vcc變爲或低 於臨界電壓Vt，偵測信號POFFL變爲接地電位Vss ’但偵 測信號PONH仍隨著電源電壓Vcc變化。 資料保護電路200(或晶片致能控制器)係接收外部輸入 之晶片致能信號ϋϋ!"，以及電源開/關偵測電路1〇〇所輸 出之偵測信號POFLL與PONH。資料保護電路200所產生 之內部晶片致能信號CE係同步於外部晶片致能信號 ，其相位相反於信號。資料保護電路200更藉 由使用信號CE來產生變化後信號ICE。信號ICE係輸入 至列位址鎖相器300，行位址鎖相器400以及控制電路 500 ’其直接相關於執行讀/寫操作。藉由應用電源電壓 15 (請先閲讀背面之注意事項再填寫本頁) 、?τ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 3532PIF.DOC/002 A7 B7 經濟部中央標準局貝工消費合作社印裝 五、發明説明（丨>) · Vcc，內部晶片致能信號ICE維持激活態，信號ICE所控 制內部電路300,400, 500與800係處正常模式。相反地， 如果信號ICE變成去激活態，雖然應用電源電壓Vcc，內 部電路3〇0，400與5〇0進入待機模式。內部晶片致能信 號ICE將於底下詳細描敘。 控制電路500係接收外部寫入致能信號與外部輸 出致能信號。控制電路500係接收電源開/關偵測電 路1〇〇所輸出之偵測信號POFFL與資料保護電路200所輸 出之內部晶片致能信號CE與ICE。控制電路500產生控 制輸出入鎖相器600之I/O鎖相控制信號IOLC以及控制 感應放大器方塊800之感應放大器致能信號SAEN。也就 是，當信號CE爲高電位時，信號IOLC與SAEN爲高電位， 但當信號CE爲低電位時，信號IOLC與SAEN爲低電位。 這將參考圖7而於底下描敘。感應放大器致能信號SAEN 係輸入至資料保護電路200。因爲列位址鎖相器300,行 位址鎖相器400，行解碼器700以及行解碼器與板線驅動 器方塊900係屬習知，其詳細描敘在此省略。 i 7係電源開/關偵測電路1〇〇與控制電路500之信號 間之時序關係之時序圖。由此圖可看出，在內部晶片致能 信號CE(或外部晶片致能信號與感應放大器致能信 號SAEN間有既定之延遲時間存在。感應放大器致能信號 SAEN係內步於內部晶片致能信號CE而變激活態。當供電 /斷電偵測信號POFFL持續高電位時，感應放大器致能信 號SAEN之邊緣轉態係由內部晶片致能信號CE所控制。 16 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（2]ΟΧ297公漤） 經濟部中央標準局貝工消费合作社印裝 A7 3532PIF.DOC/002 β? 五、發明説明（|(f) · 然而，在信號POFFL變爲低電位時’雖然信號CE仍持續 爲高電位，感應放大器致能信號SAEN將不管信號CE爲 何而被信號POFFL強迫爲低電位。 參考圖8，其描繪電源開/關偵測電路100之詳_細屬路 架構。電源開/關偵測電路1〇〇包括P通道MOS電晶體 M4，M6 與 M8，η 通道 MOS 電晶體 M5，M7，M9 與 M10， 電容CM，C2與C3以及反相器IV3，IV4與IV5。電晶體 M4與M5之源極-汲極導通路徑係串聯耦合於電源電壓 Vcc與接地電位Vss間。電晶體M4與M5之閘極電極係共 同耦合至其導通路徑之連接節點N1。電晶體M4與M5係 當成將電源電壓Vcc分壓之分壓電路.。電晶體M6之閘極 耦合至接地電位Vss。電晶體M7之閘極耦合係電晶體M4 與M5之連接節點N1。電晶體M6與M7之源極-汲極導通 路徑係耦合於電源電壓Vcc與接地電位Vss間。包括p通 道MOS裝置之電容C1係耦合於電源電壓Vcc以及電晶體 M6與M7之連接節點間。反相器IV3之輸入端耦合至電晶 體M6與M7之連接節點N2，其經由節點N3而輸出偵測 信號POFFL。電晶體MS-MIO之導通路徑係依序串聯耦合 於電源電壓Vcc與接地電位Vss間。電晶體M8與M9之 閘極係共同耦合至電晶體M6與M7之連接節點N2。包括 η通道MOS裝置之電容C2係耦合於接地電位Vss與電晶 體M8與M9之連接節點N4間。反相器IV4之輸入端耦合 至節點N4，輸出端耦合至節點N6。M10之閘極係耦合至 反相器IV4之輸出端，也就是節點N6。包括n通道MOS 17 >紙張尺度適用^國國家標準（CNS ) Α4規格（210Χ 297公^ ' * tm nn HI ^^^1 tf^ —4. 1 n^i ^ J. (請先閲讀背面之注^事項再填寫本頁) A7 B7 3532PIF.DOC/002 五、發明説明（<) · 裝置之電容C3係耦合於電源電壓Vcc與節點N6間。反相 器IV5之輸入端耦合至節點N6，其經由節點N5而輸出偵 測信號PONH。在此要注意的是反相器IV3_IV5係由電源 電壓Vcc供應電源，雖然圖中未示出。 電容C1-C3將節點N2 ’ N4與N6維持在電源電壓或接 地電壓，直到於開機與關機狀態，節點N2，N4與N6才 被設至正常邏輯電位。 在開機模式中，電晶體M7係關閉，直到電源電壓Vcc 達臨界電壓Vt之値。在此時，節點N2爲高電位，所以偵 測信號POFFL維持在接地電位Vss。同時地，電晶體M9 與M10導通，節點N4爲低電位，所以節點N6係鎖相至 電源電壓Vcc。因此，偵測信號PONH也維持在接地電位 Vss。當電源電壓Vcc達臨界電壓Vt値時，電晶體M7係 導通。所以節點N2變爲低電位，偵測信號POFFL尾隨著 電源電壓Vcc。在此例中，電晶體M8係通道，節點N4係 設爲高電位，因爲電容C2係充電至電源電壓Vcc。因此， 節點N6變成接地電位Vss，偵測信號PONH尾隨著電源 電壓Vcc。之後，如果電源電壓Vcc減少至臨界電壓Vt ’ 電晶體M7係關閉，節點N2再度設爲高電位。所以’（吳） 偵測信號POFFL係下拉至接地電位Vss。雖然節點N4再 次變爲高電位以及電晶體M8係關閉，節點N4因爲電容 C2之充電而持續爲高電位。節點N6因此設定至接地電位 Vss，造成偵測信號PONH尾隨著電源電壓Vcc。 如上述般，在開機模式中，如果電源電壓Vcc係相等 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 請 先 閱 讀 背- 寫 本 頁 訂 經濟部中央標準局貝工消費合作社印製 經濟部中央榡準局貝工消費合作社印装 A7 B7 五、發明説明（A) 或高於臨界電壓Vt，各偵測信號POFFL與PONH之電位 尾隨著電源電壓Vcc。在關機模式中，如果電源電壓Vcc 變爲或低於臨界電壓Vt，偵測信號POFFL下降至接地電 位Vss但偵測信號PONH仍尾隨著電源電壓Vcc。電源開/ 關偵測電路1〇〇之臨界電壓Vt可藉由改變電晶體M4，M5 與M7之臨界電壓而適當調整。 參考圖9，其描敘資料保護電路200之詳細電路架構。 資料保護電路200包括由反相器IV6所構成之晶片致能緩 衝器210。晶片致能緩衝器210所產生之內部晶片致能信 號CE係同步於外部晶片致能信號，並與信號ΙϊϋΤ 之相位相反。內部晶片致能信號CE係輸入至控制電路 500，如上述般(參考圖6)。控制電路500產生感應放大器 致能信號SAEN以控制感應放大器方塊800。當信號POFFL 爲激活態時，感應放大器致能信號SAEN之邊緣轉態係由 內部晶片致能信號CE所控制。然而，當信號POFFL變爲 去激活態時，感應放大器致能信號SAEN係由信號POFFL 變成去激活態，不管內部晶片致能信號CE。 資料保護電路200更包括產生內部晶片致能信號ICE 之ICE產生器212，產生控制ICE信號之激活時序之信號 IAT之ICE激活時序控制器214，以及產生控制ICE信號 之去激活時序之信號ITT之ICE去激活時序控制器215。 ICE產生器212係包括S-R鎖相器216以及反相器IV10。 S-R鎖相器216具有三個激活低電位輸入端，也就是兩個 “設定（S)”輸入端66與68，以及“重設(R)”輸入端70。S-R 19 3532PIF.DOC/002 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3532PIF.DOC/002 A7 B7 經濟部中央標準局貝工消費合作社印裂 五、發明説明（|Π ) · 鎖相器216之S輸入端66與68係分別接收電源開/關偵測 電路1〇〇所輸出之信號P〇NH(參考圖6)以及ICE去激活時 序控制器215所輸出之去激活時序控制信號ΠΤ。鎖相器 216之R輸入端70接收ICE激活時序控制器214.輸出之 ICE激活時序控制信號IAT。鎖相器216之輸出端(Q)72所 耦合之反相器IV10之輸出信號係點成內部晶片致能信號 ICE。如果鎖相器216之S輸入端66與68之一或兩者係 設成低電位，而其R輸入端70爲高電位，其輸出端72爲 局電位。另一'方面’如果R輸入贿70設爲低電位而S輸 入端66與68皆爲高電位，輸出端72爲低電位。與S與R 輸入端66, 68與70之低至高轉態之同時將造成輸出端72 處於中態。輸入端66，68與70係電位觸發，而不爲輸入 資料之轉態時間所影響。信號ICE之脈衝期間係隨著電源 電壓Vcc之電位而改變。 ICE激活時序控制器214包括由反相器IV7-IV9與 NAND閘G1所組成之短脈衝產生器。ICE激活時序控制器 214接收內部晶片致能信號CE，並產生ICE激活時序控制 信號IAT。信號IAT係信號CE之高至低轉態所產生之暫 時性脈衝信號(或短脈衝信號）之負極性。 ICE去激活時序控制器215包括第一去激活時序控制器 2【8,第二去激活時序控制器222以及AOI多工器230。第 一去激活時序控制器218包括反相器IV11，以及由反相器 IV12-IV14與NAND閘G2所組成之短脈衝產生器220。第 一去激活時序控制器218回應於控制電路500所產生之感 20 II - 1 ^^1 m 1 -I— n· i\ y^r n n ^^1 n n XV (請先閲讀f-面之注t'事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） 3532PIF.DOC/002 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（代） · 應放大器致能信號SAEN而產生第一去激活時序控制信號 TCS1。信號TCS1係信號SAEN之低至高轉態所產生之暫 時性脈衝信號之負極性。第二去激活時序控制器222包括 由反相器IVISIVI6與NAND閘G5所組成而當成OR閘 之輸入閘邏輯224 ’具有NAND閘G6與NAND閘G7之 R-S鎖相器60，以及由反相器IV17與NOR閘G8所組成 之輸出閘邏輯228。信號POFFL與TCS1係分別輸入至邏 輯224之輸入端(也就是反相器IV15-IV16之輸入端）。鎖 相器226之S輸入端60係耦合至邏輯224內之NAND閘 G5之輸出，其R輸入端62係接收信號PONH ^如果S輸 入端60係設成低電位而R輸入端62爲高電位，輸出端64 爲高電位。另一方面，如果R輸入端62係設成低電位而S 輸入端60爲高電位，輸出端64爲低電位。S與R輸入端 60與62之同時從低電位轉態至高電位將造成輸出端64處 於中態。輸入端6〇與62皆爲電位觸發’且不爲輸入資料 之轉態時間所影響。在邏輯228中，NOR閘G8之一輸入 端係經由反相器IV17而接收信號ICE，其另一個輸入端係 耦合至鎖相器226之輸出端。第二去激活時序控制器222 回應於信號TCS1，POFFL’ PONH與ICE而產生第二去激 活時序控制信號TCS2。AOI多工器230包括一般性反相 器IV18與IV19以及三閘反相器232與234。反相器232 包括P通道電晶體Mil與M12 ’以及η通道電晶體M13 與Μ14。電晶體Μ11-Μ14之導通路徑係串聯耦合於電源 電壓Vcc與接地電位Vss間。電晶體Μ12與Μ13之導通 21 (請先閲讀#'面之注意事項再填寫本頁)
、tT 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210X297公釐） 經濟部中央標準局貝工消费合作社印裝 A7 B7 _______ 五、發明説明（ή) · 路徑連接係耦合至反相器IV19之輸入端。電晶體Mil之 閘極接收邏輯228所輸出之信號TCS2，而電晶體M12與 M13之閘極接收電源開/關偵測電路1〇〇所輸出之信號 POFFL(參考圖6)。信號POFFL係當成AOI多工器.2〗0之 選擇控制信號。反相器234包括p通道電晶體M15與 M16，以及n通道電晶體M17與M18 <·電晶體M15-M18 之導通路徑係耦合串聯於電源電壓Vcc與接地電位Vss .間。電晶體M16與M17之導通路徑連接係耦合至反相器 IV19之輸入端。電晶體M15與M17之閘極接收信號 TCS1，而電晶體M18之閘極接收信號TCS2。反相器IV19 之輸出信號係當成ICE去激活控制信號ΠΤ而輸入至晶片 致能緩衝器210。AOI多工器230回應於信號POFFL而從 信號TCS1與TCS2中選擇一個信號當成ICE去激活控制 信號ΠΤ。 之後，參考圖6至11，其詳細描敘本發明之具有供電/ 斷電偵測電路與資料保護電路之FRAM裝置之操作。 首先參考圖10，其描繪本發明之鐵電記憶體裝置中， 在待機模式中，電源電壓Vcc低於臨界電壓Vt之時序圖。 於開機模式中，在電源電壓Vcc尙未達到臨界電壓Vt之 期間tO-tl中，偵測信號POFFL與PONH係設成接地電位 Vss(低電位）。在此期間，信號IAT係設成高電位，因爲外 部晶片致能信號持續爲高電位。因信號IAT爲高電 位且信號ΡΟΝΗ爲低電位，鎖相器216進入其“設定狀 態”，因而產生高電位之輸出，使得信號ICE爲低電位。 22 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 " 3532PIF.DOC/002 ——^ϋ ml m In 1^·^— ml l\ HI ml ml In n^i、一seJ (請先閱讀r面之注意事項再填寫本頁) 經濟部中央橾率局貝工消费合作杜印製 3532PIF.DOC/002 D. D / 五、發明説明（·^) · 此外，信號SAEN係由控制電路500設成低電位，如上 述般。藉由SAEN爲低電位，TCS信號變爲高電位，且當 成OR閘之邏輯224輸出高電位之輸出信號，鎖衝器226 進入“重設狀態”，並產生低電位之輸出，因此，邏.輯_ 228 之輸出信號TCS2之電位係由ICE電位決定。在期間tO-tl 間，電晶體Mil與M12係通道，因爲信號POFFL與TCS2 爲低電位，使得ΠΤ信號爲低電位。 在電源電壓VCC達臨界電壓Vt之時間tl時，信號 POFFL與PONH係立刻上拉至臨界電壓Vt，也就是，信號 POFFL與PONH皆爲高電位。在此時，因爲信號TCS1與 POFFL係高電位，電晶體M13與M14係導通，因而信號 IIT變爲高電位。因信號IAT，PONH與IIT皆爲高電位， 鎖相器216之輸出70係維持在前一狀態(也就是高電位）。 因此，ICE信號維持與期間tO-tl相同之電位。 對期間tl-t2而言，可執行如讀/寫等一般操作。信號 POFFL與PONH尾隨著電源電壓Vcc而變化。在此期間 中，如果外部晶片致能信號@1"變成低電位以執行一般性 操作，內部晶片致能信號CE與感應放大器致能信號SAEN 變爲高電位，在反相器IV17-IV19所決定之既定延遲時間 後’ IAT信號變爲低電位。低電位之IAT信號’高電位之 PONH信號，以及高電位之IIT信號，鎖相器216進入其 重設狀態，因此鎖相器輸出低電位，使得ICE信號爲高電 位。因此，包括感應放大器方法之所有內部電路係處一般 性操作。藉由同步於信號CE之信號SAEN之低電位至高 __ 23 本紙痕尺皮適用中國國家揉準（CNS ) A4規格（2丨0X297公釐） 1- - I ......... 1 -I 1.. m m ^^1 i— m +./\ (請先閱讀t-面之注'意事項再填寫本頁) A7 B7 3532PIF.DOC/002 五、發明説明（) ， 電位轉態，從信號IAT之高電位至低電位之轉態之既定時 間後，信號TCS1變爲低電位。藉由低電位之TCS1信號 與高電位之POFFL信號，電晶體M15與M16變導通。因 此，信號ΠΤ變爲低電位，所以鎖相器216進入其設_定態， 其輸出端72變爲高電位。因此，ICE信號變爲低電位，造 成內部電路300，400，5〇0與800進入待機模式，當信號 持續爲去激活態時，此待機模式係持續。 在電源電壓Vcc低於臨界電壓Vt之時間t2時，信號 POFFL係由電源開/關偵測電路1〇〇下拉至接地電位Vss。 在時間t2後，如果電源電壓Vcc緩慢地下降至臨界電壓 Vt之後，且信號爲激活態，內部晶片致能信號CE也 變爲激活態，而電源電壓Vcc比正常狀態時還低。在此例 中，因爲信號POFFL變爲低電位，控制電路500產生低電 位之信號SAEN，造成信號ICE持續爲低電位。因此，包 括感應放大器方塊800之所有內部電路係失能。這意味 著，在較低之電源電壓下，讀/寫操作係被禁止，而鐵電記 憶體單元資料可免於受損。使用不正常之低電源電壓之 FRAM裝置之讀/寫操作將造成相關於單元資料之電荷量 減少’這導致資料感應限度之減少。因此，根據本發明， 可克服此種缺點。 圖11係本發明之鐵電記憶體裝置之時序圖，該例爲在 一般操作模式下，電源電壓Vcc低於臨界電壓Vt。從圖11 可看出’在時間t2之前，裝置操作係相同於圖10。就是 說’信號CE，SAEN與ICE係根據信號而爲激活態 ___ 24 本紙張尺度適Α+ΐιϋ標?Α4規格121Gx297公楚1 _ ' 一 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中夾標準局負工消费合作社印製 3532PIF.DOC/002 A7 B7 五、發明説明Ul) · 與未激活態。因此，爲避免重複描敘，同一時期之詳細描 敘係省略。 在時間t2時，在信號H，CE與ICE變爲激活之後， 如果電源電壓Vcc減少至臨界電壓Vt，控制電路5〇0_同步 於信號CE而產生電源電壓之感應放大器致能信號 SAEN(約爲高電位），如上述般。即使在時間t2後，因爲 記憶體存取周期之不完整結束，可有對一般性操作所必需 之最小周期（也就是最小讀或寫周期），而不使資料受損。 在感應放大器致能信號SAEN之低電位至高電位轉態之時 間經過後，也就是，從ICE信號之激活時間之最少資料感 應時期經過後，TCS1信號暫時變爲低電位。因信號TCS1 與POFFL爲低電位，邏輯224(參考圖9)之輸出端60爲低 電位。因此，鎖相器220被設定，其輸出端64變爲高電 位，所以邏輯228產生低電位之信號TCS2。因此，電晶 體Mil與M12變爲導通態，因爲信號POFFL持續爲低電 位。因此，鎖相器216係被設定，其輸出端72變高電位。 所以，信號ICE變爲低電位，造成內部電路之失能，雖然 信號仍持續爲激活態。 如上述般，根據本發明，如果當FRAM裝置處讀/寫周 期時，發生斷電，裝置將持續其致能態以完成現有之周 期，當電源電壓Vcc往下降時，.使得FRAM單元資料免於 受損。 綜上所述，雖然本發明已以較佳實施例揭露如上，然其 並非用以限定本發明，任何熟習此技藝者，在不脫離本發 25 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公ί! 一 (請先閲讀背面之注意事項再填寫本頁) ，1Τ 經濟部中央標準局舅工消費合作社印製 A7 3532PIF.DOC/002 n. B / 五、發明説明（巧） ·明之精神和範圍內，當可作各種之更動與潤飾，因此本發 明之保護範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消费合作社印$» 26 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇χ297公釐）