TW388126B - Method for fabricating capacitors with hemispherical grains - Google Patents

Method for fabricating capacitors with hemispherical grains Download PDF

Info

Publication number
TW388126B
TW388126B TW087117134A TW87117134A TW388126B TW 388126 B TW388126 B TW 388126B TW 087117134 A TW087117134 A TW 087117134A TW 87117134 A TW87117134 A TW 87117134A TW 388126 B TW388126 B TW 388126B
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
lower electrode
gas
scope
Prior art date
Application number
TW087117134A
Other languages
English (en)
Inventor
Jung-Woo Pyun
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW388126B publication Critical patent/TW388126B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

發明背景 1.發明領域 本發明係有關於一種製造半導體元件的方 是一種製造具有半球粒結構電容器的方地 最小電容量對最大電容量比值的增加（從此以^^ /C最大比值作為參考）。 交UC最小 2.相關技藝描述 體二 =半元件中，譬如一個動態隨機存取記憶 體（dram)，包含許多記憶細胞，每一細胞由—個存取電晶 體和一個儲存電容器所組成，細胞電容量在改進細胞記2 特性上是重要的，當降低記憶體元件的軟誤率（SER)時/ 可用它來改進記憶元件的讀出能力β然而，近來半導體元 件的高整合傾向已不可避免地牵涉到每一細胞在細胞面積 的減少，由於導致電容器占有面積的減少。基於這個理 由，除了增加整合程度外，還必須要得到每一細胞面積電 容量的增加。 通常，電容量是與上下方電極層分享多少的面積成比例 關係。作了許多持續性的努力以增加有限空間内下方電極 層的表面積。大部份這類努力關係到下方電極層結構。由 於這類努力’電容器從最初提出的平面式電容器結構，發 展至三度空間電容器結構，譬如那些堆疊式電容器或溝渠 式電容器》不過’企圖藉著改進下方電極層結構以增加電 容量，正如前述會遭遇到譬如受限的設計規則和複雜的製 造方法等問題*最後’有建議提出利用下方電極層的物理
C:\Program Files\Patent\54939. ptd 第 5 頁
特性以得到電容量的 :表專::r:，r，863,以= ==壓層表面積。據此法，在晶 =。：:在_離子植==層而成接以 其表面以除去存於装卜认 饮石取味 處理好的晶圓放入二個界定：：=、氧化膜。接著將這個 沾—Α _ 界疋為超高真空化學氣相沈積元件 的至中。冑内維持在1〇-9托爾的超高真空下。將室内曰圓 加熱從500 °C至620 °c的必要π唐f . ^ s曰曰圓 體譬如钱⑻h4)或H ”情況，原始氣 〇兄〇矽烷（Si2H6)被注入室内使得晶體生 且非晶系梦層±。這個技術通常稱為"種晶法"。晶 ίίΐί後’這個已處理好的晶圓於高真空下交由熱處 #此讓晶體生長長成半球粒。結果，#晶系碎層轉變 成具有不規則表面的多晶發層。 現在，一種傳統製造具有半球粒.電容器的方法將隨圖1 和圖2—起被描述。下列描述將僅含一個單位細胞。 ，考圖1，首先絕緣層12在一個形成有電晶體（沒顯現） 的半導體基板上形成。接著用光刻法蝕刻絕緣層12，藉此 形成接觸孔，此孔能貫穿譬如電晶體源極區之曝光動作 區。接著用低壓化學氣相沈積法在包含接觸孔14在内的絕 緣層12上沈積一層非晶系矽層16。接著摻入磷（ρ)離子於 此非晶系矽層。其後’使用光阻膜圖形丨8在非晶系矽層i 6 上形成一個可構成電容器一部份的下方電極層。使用光阻 膜圖形18作為蝕刻罩幕，接著藉著氣（Cl2) 一基電漿乾蝕
C:\Program F i1es\Patent\54939. ptd 第6頁 五、發明說明（3) 非晶系矽層16，因此得到依圊所製之下方電極層外形。乾 姓非晶系矽層時，側壁受損毁。結果，得到一個下斜的側 壁外形》 如圖2所示，接著移去光阻膜圖形，由此露出圖形化之 非晶系石夕層16。接著，用著名的種晶法和熱處理法在非晶 系矽層1 6上長成半球粒。作用於非晶系矽層丨6的接著的熱 處理在約800 eC的溫度下進行，使之轉形成作為下方電極”、 層之用的多晶碎層。雖沒展示，但介質層和上方電極層是 接著在具有半球粒20的下方電極層後被形成，由此得到一 個電容器。 圖3是展示於圖2中之半球粒20，其中一個的放大圖。參 考圖3，發現沒有磷（Ρ)離子24移到半球粒20的表層22。這 是因乾蝕非晶系矽層1 6時，發生側壁蝕刻損毀，故半球粒 接著的成長期，使非晶系矽層容易結晶，由此，形成粒子 障壁干擾磷離子的移動》 當摻雜劑濃度’即磷離子，在半球粒2〇的表面22減少 時，電容器之電容量會跟隨作用於電容器中的偏壓方向改 變，亦即電場作用於介質層的方向。此將更仔細地描述 之。 典型地，當資料存於電容器中，因不同電位橫過介質層 的兩端而產生電場’使電子或電洞集中在電容器下方電極 層的表面。特別地，在介質層下方端點顯出比上方端點有 較高電位處，因電場作用於介質層使下方電極層的電洞移 向上方電極層。結果，電洞集中在下方電極層的表面上β
C:\Program Files\Patent\54939. ptd
第7頁 五、發明說明（4) Γ=面：：雜㈣度下降時，下方電極層表面的載 子一個跟者一個地偏移，由此形成空乏 為寄生電容和"Cc"分別代 量和由介質層所產生的雷袞晋，目吁玍冤今器之電备 關係式。 的電♦量則可建立恤遠小於Cc的 既然上方電接層，来自*多展 皙層的雷容器，at· 工 ’寄生電容器’和來自介 表示如下： 方電極層被串聯在一起，總電容量ct C绝吾=」c介質*c空乏） (C介質+c空乏） 遠的關係式，可從上式發現c“、於㈣ 關係式t k意味著c最小/c最大 具有非常重要的意義【·產高，量c最小 Η Π # ^ ^囚间電位水準用來存資料"1 "， 使用同電位水準意味著此"高" 下方端點。換句話說Kh/不早作用於電谷15的 赴。壯旲，芒主^ * 者方端點的電位高於下方端 I „ 〇 ；； ^ 料0的清况相比較，存資料,, :低此種不對稱的電容量導致整個半導 發明概述 因此，發明目標之一是提供一種製造電容器的方法，使 之能增加具有半球粒之下方雷極 石冤極層表面的摻雜劑濃度，藉 五、發明說明（5) 此得到一個高的c最小/C最大比值。 另一目標是提供一種製造電容器的方法，使之能移動下 方電極層令的推雜劑雒子到下方電極層表面所形成的半球 粒表：，藉此得到一個高的C最小/C最大比值。 ,另一目標是提供一種製造動態隨機存取記憶體元件的方 法’使之能增加儲存電容器内下方電極層表面的摻雜劑濃 度，藉此得到一個高的c最小/c最大比值。 ，據某觀點，此發明提供一種製造包含一個在表面上具 有半球粒之下方電極層，一個上方電極層，和一個介於上 下電極層間之介質層在内之半導體元件的方法，包含步驟 為.乾蝕一導電層以形成下方電極層，當極小化的蝕刻損 毀現象展現於下方電極層表面時，其表面擁有增加之摻雜 劑濃度。 在乾蝕步驟進行中使下方電極層擁有具垂直外形之側壁 是較好地。_ 乾姓步驟之進行係根據電漿蝕刻法使用溴化氫（HBr)氣 體、氣（Clz)氣’和二氧化氦（He〇2)氣體是較好的，溴化氫 氣、氣軋和二氧化氦氣具有8 :2 :1的使用比值也是較好 的。 根據另一個觀點，此發明提供一種製造包含一個下方電 極層’一個上方電’極層’和一個介於上下電極層間之介質 層在内之半導體元件的方法’包含步驟為：使用乾蝕法製 出導電層的圖形，藉此形成下方電極層，並在此下方電極 層之曝光面生長半球粒，且在此乾蝕法進行中展現出導電
C:\Program Files\Patent\54939. ptd 第9頁 五、發明說明（6) 層有極小化的蝕刻損毀現象，致使摻入下方電極層的摻雜 劑離子從下方電極層移到接著成長中之半球粒的曝光面。 根據另一個觀點，牝發明提供一種製造包含許多記憶趙 細胞在内之動態隨機存取記憶體元件之方法，每一記憶體 細胞包含一個由源極區、汲極區和柵極所組成的存取電晶 體，和一個由下方電極層、介質層和上方電極層所組成的 儲存電容器，包含步驟為：在一個具有電晶體形成之半導 體基板上形成一絕緣層；蝕刻此絕緣層，由此形成一個能 貫穿曝光源極區之接觸孔；此接觸孔形成後所得結構之整 個上方表面上沈積-導電層；乾蝕此導電層，當極小化的 蝕刻損毀現象展現於此導電層時，其表面擁有增加之摻雜 ，濃度，藉此形成一個能透過接觸孔和源極區接觸之電極 層；並於下方電極層上方表面上成長半球粒》 β =乾#法製造導電層’使之展現極小化的姓刻損毁現象 的’如f，摻入下方電極層的摻雜劑離子會從下方 電極層移至接著成長之半球粒的曝光面。 包ΐίΪ步驟進行中使下方電極層擁有具垂直外形之側壁 疋較好地。 根據低壓化學氣相沈藉、土认w # 軚棚•·士主二a * 積法於接觸孔形成後所得之結構的 較好的。 層摻雜的非晶系矽層以形成導電層是 在半球粒成長步驟時，非 成多晶石夕層是較好的。…層的某個表面部份轉形 進#匕含在半球粒成長步驟後的下方電極層上
C:\Program F i1es\Patent\54939. ptd
第10頁 五、發明說明（7) 形成一介質層和在此介質層上形成一上方電極層之步驟是 較好的》 如前述根據所發明之電容器製造方法，使用乾蝕法於極 小化多非晶系矽層之蝕刻損毀時製作電容器中下方電極層 之圖形。圖形化後’半球粒於下方電極層上成長。因此， 換入下方電極層之摻雜劑離子可以輕易地從下方電極層移 至半球粒表面，藉此阻止那些半球粒表面之摻雜劑濃度被 降低。如此’得到一個高的c最小/c最大比值。 圖式之簡單說明 發明之其他目標和觀點於下列具體實證例的描述與附圖 參考下變得明顯： 囷1和囷2係―基—於橫切....面.截>.點....說―明屬於半導體元件之雪六 器的傳統方法； 圖3是展示於圖2中之半球粒，其中一個的放大圏； 圖4係基於横切面觀點說明本發明應用之一個具體實例 中部份的動態邀機存取記憶體元件；而 圖5到9係基於橫切面觀點分別地說明一種根據本發明來 製造圖4中之動態隨機存取記憶體元件的方法。 較佳具體實施例之描述 圖4係基於橫切面觀點說明本發明應用之一個具趙實例 中部份的動態隨機存取記憶體元件β 曰曰 參考圖4，一對存取電晶體71和”分別成形在由場氧化 膜102界定之半導體底材1〇〇而成之動作區1〇4上。存取 «體Τ!和Τ2之源極區110在底材1〇〇的表面形成。共同的汲 第11頁 C:\Prograin Files\Patent\54939. ptd 五、發明說明（8) 極區112也在底材100表面形成，被各自之通道區in從源 極區110隔開。柵極氧化膜106於各自之通道區111上形 成。栅極電極108在夺自之栅極氧化膜1〇6上形成》側壁絕 緣膜109於每一柵極電極108之兩個側壁形成。栅極電極包 含一個摻雜多晶矽層10 8a和一個金屬矽化物層1〇 8b組成的 複合層會較好。字組線113置於各自之場氧化膜1〇2上，此 字組線他們從存取電晶體的栅極電極擴大至各自相連的存 取電晶體T1和T2上。 第一夾層絕緣膜114蓋住字组線113和存取電晶體T1和 T2。能穿透第一夹層絕緣膜114之第一接觸孔116於共同汲 極區112部份被曝光而穿透它時形成。塞子U8由摻雜之多 晶矽或鎢所製，填滿於第一接觸孔11 6和共同汲極區11 2接 觸’及由換雜多晶石夕、金屬、聚合物，或石夕化物所製之字 元線120相連接。 第二夾層絕緣膜12 2和絕緣層1 2 3接著沈積於位元線1 2 0 和第一夾層絕緣膜114上。穿透第一和第二夾層絕緣膜114 和絕緣層123之第·一接觸孔124也在源極區11〇部份被曝光 而穿透各自之第二接觸孔124時產生。置儲存電容器ci和 C2於絕緣層上。其中任何一個皆含有一個具半球粒Mg之 下方電極層126。亦有各自可透過第二接觸孔接觸到源極 區110之電極層126 »介質層130和上方電極層132接著沈積 於下方電極層126上。 一種根據本發明所製造具有前述結構的半導體元件之方 法，現在將連同圖5到9被仔細描述。
C:\Prograra F i1es\Patent\54939. ptd 第12頁 五、發明說明（9) 圖5說明絕緣層123和第二接觸孔124的形成步驟。第 一’準備一個P型半導體底材1〇〇。接著使用著名的元件隔 離法，例如’典型的石夕氧化（LOCOS)法或改良式矽氧化 法，在底材100上形成場氧化膜1〇2，藉此將底材1〇〇隔出 動作區104和非動作區《其後，使用乾式或濕式氧化法在 各自之動作區104上形成柵極氧化膜。接著，在上述結 構上沈積導電層，且接著使用光刻法製圖形，由此形成栅 極電極108 »柵極電極1〇8包含一個摻雜多晶矽層1〇8&和一 個金屬氧化層108b組成之複合層是較好的。使用柵極電極 108作為離子植入罩幕’ N型雜質離子接著植入動作區1〇4 表面’藉此形成源極區和共同汲極區112 ^如此，得到存 取電晶體T1和T2。 其後，在具有存取電晶體T1和T2結構上形成第一夾層絕 緣膜114。接著蝕刻第一夾層絕緣膜114以除置於汲極區 112上之部份，由此形成第一接觸孔ηδ，其能穿透汲極區 被部份曝光處。接著，塞子118填滿於第一接觸孔116中。 塞子118由摻雜多晶矽或鎢所製是較好的。接著在包含塞 子II8上方表面和第一夾層絕緣膜lu在内之結構的整個上 :表，上沈積導電層。使用光刻法製作該導電層圖形，由 此形成位兀線120。位元線120由多晶矽、 或矽化物所製是較好的。 隹厲複口物 玻著爽ίίϊ膜122，例如’包含一爛射酸鹽 埃t 線120之結構上沈積至約3，_ 埃厚X '邑緣層123，例如，包^一高溫氧化(Ητ〇)膜，在
五、發明說明（10) 第了炎層絕緣膜上沈積至約2, 〇〇〇埃的厚度。絕緣層123在 ，著形成之非晶系矽層中將作為乾蝕法的蝕刻終站。其 後’第一和第二夹層絕緣層丨14和丨22，及絕緣層123在源 極區11〇上的部份蝕去，藉此形成第二接觸孔124，其能穿 透源極區110各自部份曝光處。 圖6說明形成摻雜非晶系矽層125和光阻膜圖形127之步 驟。具有例如磷離子14〇般n型摻雜劑之非晶系矽層125藉 使用低壓化學氣相沈積法，在第二接觸孔124後，其所得 之結構上沈積此非晶系矽層125至約6,5〇〇埃厚度。非晶系 矽層125填滿第二接觸孔丨24。不同地，第二接觸孔IN填 入p摻雜多晶矽層會優先於非晶系矽層125之形成。非晶系 石夕層125推雜濃度為i X1俨原子/立方公分是較好的。 形成非晶系矽層1 25後，塗佈光阻膜於其上。接著，使 用微曝光顯影法製作光阻膜圖形，由此在電容器下方電極 層形成之區域上形成光阻膜圖形127。 圖7說明形成下方電極層126和半球粒128的步驟。使用 光阻膜1 2 7作為姓刻罩幕，乾姓非晶系石夕層} 2 5，形成電子 式隔離單位細胞電容器中之下方電極層126。根據電聚蝕 刻法，使用漠化氫（册）氣、氣（ci2)氣，和二氧化氣 (k〇2)氣進行蝕刻，致使下方電極層126具有垂直外形是 較好的。此將更仔細地描述之。首先置放晶圓於一個由應 用材料公司製造合乎P-5000元件界定之室内。此室内，乾 钱非晶系矽層125直至當流入室内之溴化氫氣流速約在12〇 CCM(標準立方公分每分鐘），氣氣流速約在sccm，及
五、發明說明（11) 二氧化氦氣流速約在15 SCCM時，其室壓約1〇〇毫米容限， 射頻功率約350瓦之條件下，偵測到蝕刻終站信號為止。 其後，當室内溴化氫氣流速約50 SCCM，氣氣流速約10 SCCM，及二氧化氦氣流速約5 SCCM時，在室壓約8〇毫米容 限，射頻功率約200瓦之條件下過度蝕刻非晶系矽層124'約 12 0 秒。 乾蝕法中，二氧化氦（He〇2)用於增強非晶系矽層丨25和 包含氧化膜在内之絕緣膜123間之蝕刻選擇性時，氣（ci2) 氣作為主蝕刻劑。溴化氫（⑽㈠氣用於增強非系 22 和光阻膜m間之姑刻選擇性。漠化氮氣、』 氦氣依8 :2 :1比例來使用是較好的。根據所發明之乾蝕 法’非晶系石夕層12 5被垂直地钱刻。據此，當下方電極層 126維持高水準磷離子濃度時，可能將其側壁蝕刻損毀減 至最小。 藉著降低兩相連下方電極層126間之空間以獲得增加記 憶體細胞整合程度，為此聚合物形成法可能優先於乾蝕非 晶系矽層125處理。聚合物形成法之聚合物膜在光阻圖形 127的每個側壁上形成。使用LRC公司在室内氬氣流速約 200 SCCM，三氟化氫碳氣流速約3〇 SCCM，及氟化碳氣流 速約15 SCCM時，於室壓約4〇〇毫米容限，射頻功率約8〇〇 瓦之條件下，製造之彩虹4528元件作為平行平面系統於形 成光阻膜圖形127後，進行聚合物形成法約45秒。藉此法 所產生之聚合物副產品被沈積在光阻膜圖形丨2 7之侧壁 上。根據前述乾蝕法使用具聚合物之光阻膜圖形127作為
姓刻罩幕來製作非晶系石夕層125圖形時，彳能會降低相鄰 的下方電極層空間至約0 2微米。 使用前述乾蝕法形或非晶系矽層之下方電極層126後， 使用剝灰法除去光阻膜圓形127。清潔下方電極層126之表 面。使用氫氟酸除去每一個下方電極層126表面上的一層 天然氧化膜。然後置放此晶圓於一個受限制之超高真空化 學氣相沈積室中。室中晶圓採用著名的種晶法和熱處理 法，在非晶系矽化物之下方電極層126表面上長出半球粒 128。此將更仔細地描述之。首先，超高真空cvd元件之室 中維持109托爾的超高真空。此情況下，加熱室中晶圓至 一個從500 °C到620 °C的必要範圍。此條件下，供應如矽烷 或乙矽烷之原始氣艎到室内’致使非晶系矽化物之下方電 極層上形成晶體生長。形成晶體生長後，在高真空中將晶 圓熱處理。由此，使晶體生長長成半球粒。結果，非晶系 石夕化物之下方電極層轉形成因8〇(rc之熱處理而產生不規 則表面之多晶石夕層。 圖8是半球粒128中’其中一個之放大圖。參考圖8，可 發現鱗離子140順利地移至半球粒128之表面129。此因乾 姓非晶系矽層1 25時產生極小化之蝕刻損毀，致使非晶系 石夕化物之下方電極層1 2 6側壁沒有缺損。據此，磷離子能 輕易地從下方電極層126移至半球粒128之表面129，由此 阻止其表面1 29之摻雜劑濃度降低。 圖9說明形成電容器C1和以之步驟。形成具有前述半球 粒128之下方電極層126後，具有如〇NO(氧化物/氮化物/氧
C:\Program Files\Patent\54939.ptd 第 16 頁
五、發明說明（13) 化物）結構般之介質層120，如圖9所示於各自之下方電極 層126上形成》其後’使用低壓化學氣相沈積法，在每個 介質層120上’沈積一個摻入如磷離子般具N型摻雜劑之多 晶碎層至約2，000埃厚度’由此形成上方電極層Η〗。如 此，得到儲存電容器C1和C2。 如前述顯示，根據所發明之電容器製造方法，使用乾姓 法製作電容器中下方電極層之圖形而極小化此非晶系^層 之蝕刻損毁。此圖形化後，下方電極層上長成半球粒。據 此，摻入下方電極層之摻雜劑離子能輕易地從下方電極層 移至半球粒表面’由此阻止半球粒表面之摻雜劑濃度降 低。如此’得到一個高的C最小/C最大比值。 雖然已揭示本發明較佳具體實施例以作為說明，且熟知 此項技藝之人士將了解到各種修改、增加或取代係為可 能’而不會跳脫附隨申請專利範圍所揭示之本發明範圍及 精神。
C:\Program F i1es\Patent\54939. ptd 第17頁

Claims (1)

  1. 六'申請專利範圍 I 一種用以製造—半導體元件之方法’此元主包含—個 ί表面上具有半球粒之下方電極層、一 L方電極層及一介 於上下電極層間之介質層，該方法包含步驟有： - 乾蝕_導電層，以形成下方電極層，當極小化之蝕刻 鈿毀現象展現於下方電極層表面時，該下方電極層於 面擁有增加之摻雜劑濃。 、 2. 如申請專利範圍第丨項之方法’其中該乾蝕步驟係以 如-下方式進行，下方電極層擁有具垂直外形之側壁。、 3. 如申請專利範圍第！項之方法，其中該乾蝕步驟 才一電漿蝕刻法使用溴化氫（HBr)氣體、氣（Ο?)氣以及一 氧化氦（H e 〇2 )氣體而進行。 — 申請專利範圍第3項之方法，其中溴化氫氣、 及一氧化氦氣具有8 : 2 : 1之比值。 、.氣^ 5思-種製造半導體元件之方法，&元件包含— 極層、一個上方電極層以及一於上 I電， 層，包含步驟有： y 电々曰間之介 —使用一乾飯程序來圖樣化一導電層’藉此 電極層；以及 x 下方 卜在下方電極層之一曝光面上生長半球粒；以及 ..其中在該乾蝕程序係以如下方式進行 極小㈣刻錢’致使在接著成長之半球粒之期=示〜 方電極4之摻雜劑離子從下方電極層移至該曝光入下 6.如申請專利範圍第5項之方法其中該 、面上。 如下方式進行時，下方電極展始 :、 L v帮係以 ^ 乃冤極層擁有具垂直外形之側壁。'
    C:\Program FiJes\Patent\54939. ptd 第 18 頁 I 六、申請專利範圍 據項化？法’ e中該乾钱程序係根 二氧化1(刻2)氣體而進、行乳⑽1")氣體、氣(Cl2)氣以及 8.如申請專利範圍第7項 甘山、自 Μ Α之比值。 一種用以製造一動離隨 含許多記億體細胞，取記憶體元在之方法，包 —基極區及嗜極意i成^2含—個由源極區： 方電極層 '-介質層及ί上J取電I體，以及-個由-下 器，該方法包含步驟為：$電極層所組成之儲存電容 層；在_個具有該電晶體形成之半導體基板上形成-絕緣 钱刻此絕緣層，由此形士、 導光該源極區.； ϋ觸孔..，透過該接觸孔可 在接觸孔形成後所得έ士捲 電層； 叮付、，。構之整個之表面上，沈積一導 乾蝕此導電層，當—杻， 屉拄 ^ Φ * 柽小化之蝕刻損毀-展現於此導電 層時，該導電層表面具有—择+ tA · 個令，* w a加之摻雜劑濃度，藉此形成一 於該下方電極層之— U = K電極層；以及 10…如申请專利範圍第9項 ^ 電層係以如下方式進行，此’显'中該乾蝕法‘造導 毁，致使在半球粒接續成手^電層展現—極小化飾刻損 成長期間’摻入下方電極層之摻雜 鄭離子從下方電極層移至半球粒的曝光面β
    C:\Program Files\Patent\54939. ptd
    第19頁 六、申請專利範圍 1 I.如申請專利範圍第9 如下方式進、行，下方電極=法，其中該乾蝕步騍係以 12.如申請專利範圍第9項垂直外形之側壁6 據-電漿钱刻程序使用漠化二其中該乾姓步帮係根 氧H(He02)氣體而進行。氧體、氣（CI2)氣及二 ' 1 3.如申請專利範圍第丨2項之 氧氣蚤二氧化氦氣具有8 ·· 2 ·· 1 ^ 枯八中溴化氫氣體， 1 4.如申請專利範圍第9項之方法甘 A相沈積赛序於接觸孔形成之蒋：:中根據一低壓化學 二如申V:，非晶“層以形成該導電層。 1.5 .如申efl專利# g第14項之方法 長步驟中，該非s $ a a +人± 具T在tl牛球粒成 ^驟中該非明系石夕層於-表面部份轉換成一多晶石夕 利範圍第9項之方法，進-步包含步驟有： 在该半球粒成長步驟後，在下 … 質▲;以及 又长^势佼&下方電極層上形成一個介 在介質層上形成一個上方電極層。
    C:\Program Files\Patent\54939. ptd
TW087117134A 1998-06-02 1998-10-15 Method for fabricating capacitors with hemispherical grains TW388126B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020444A KR100323990B1 (ko) 1998-06-02 1998-06-02 반구형결정입자들을갖는캐패시터의제조방법

Publications (1)

Publication Number Publication Date
TW388126B true TW388126B (en) 2000-04-21

Family

ID=19538188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087117134A TW388126B (en) 1998-06-02 1998-10-15 Method for fabricating capacitors with hemispherical grains

Country Status (5)

Country Link
US (1) US6238973B1 (zh)
JP (1) JPH11354754A (zh)
KR (1) KR100323990B1 (zh)
CN (1) CN1276494C (zh)
TW (1) TW388126B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434489B1 (ko) 2001-03-22 2004-06-05 삼성전자주식회사 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법
US7700454B2 (en) * 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
US20030020122A1 (en) * 2001-07-24 2003-01-30 Joo Jae Hyun Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby
JP2003243535A (ja) * 2002-02-15 2003-08-29 Mitsubishi Electric Corp 半導体記憶装置
CN1300829C (zh) * 2003-09-29 2007-02-14 中芯国际集成电路制造(上海)有限公司 静电蚀刻方法及其装置
US20050098536A1 (en) * 2003-11-12 2005-05-12 Applied Materials, Inc. Method of etching oxide with high selectivity
KR100623592B1 (ko) * 2004-10-30 2006-09-19 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
US8133783B2 (en) * 2007-10-26 2012-03-13 Hvvi Semiconductors, Inc. Semiconductor device having different structures formed simultaneously
KR102661837B1 (ko) 2018-07-23 2024-05-02 삼성전자주식회사 반도체 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930006730B1 (ko) 1991-03-20 1993-07-23 삼성전자 주식회사 고집적 반도체 메모리장치의 커패시터 제조방법
KR940007391B1 (ko) 1991-08-23 1994-08-16 삼성전자 주식회사 고집적 반도체 메모리장치의 제조방법
KR950009740B1 (ko) 1991-11-12 1995-08-26 금성일렉트론주식회사 메모리 캐패시터 제조방법 및 그 구조
DE4321638A1 (de) * 1992-09-19 1994-03-24 Samsung Electronics Co Ltd Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
US5407534A (en) 1993-12-10 1995-04-18 Micron Semiconductor, Inc. Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal
US5674782A (en) 1993-12-31 1997-10-07 Samsung Electronics Co., Ltd. Method for efficiently removing by-products produced in dry-etching
US5665203A (en) * 1995-04-28 1997-09-09 International Business Machines Corporation Silicon etching method
US5597754A (en) 1995-05-25 1997-01-28 Industrial Technology Research Institute Increased surface area for DRAM, storage node capacitors, using a novel polysilicon deposition and anneal process
US5650351A (en) 1996-01-11 1997-07-22 Vanguard International Semiconductor Company Method to form a capacitor having multiple pillars for advanced DRAMS
JP2790110B2 (ja) 1996-02-28 1998-08-27 日本電気株式会社 半導体装置の製造方法
US5618747A (en) 1996-06-03 1997-04-08 Industrial Technology Research Institute Process for producing a stacked capacitor having polysilicon with optimum hemispherical grains
US5814526A (en) 1996-06-14 1998-09-29 Vanguard International Semiconductor Corporation Method of forming a DRAM stacked capacitor with a two step ladder storage node
JP3156590B2 (ja) * 1996-06-28 2001-04-16 日本電気株式会社 半導体装置及びその製造方法
JPH1027887A (ja) * 1996-07-11 1998-01-27 Nec Corp 半導体装置およびその製造方法
US5849624A (en) 1996-07-30 1998-12-15 Mircon Technology, Inc. Method of fabricating a bottom electrode with rounded corners for an integrated memory cell capacitor
US5837579A (en) * 1996-08-21 1998-11-17 United Microelectronics Corporation Rugged polysilicon process for DRAM capacitors
US5716883A (en) 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US5843822A (en) 1997-02-05 1998-12-01 Mosel Vitelic Inc. Double-side corrugated cylindrical capacitor structure of high density DRAMs
US5759894A (en) 1997-02-28 1998-06-02 Vanguard International Semiconductor Corporation Method for forming a DRAM capacitor using HSG-Si
US5804480A (en) 1997-02-28 1998-09-08 Vanguard International Semiconductor Corporation method for forming a DRAM capacitor using HSG-Si technique and oxygen implant
US5869368A (en) 1997-09-22 1999-02-09 Yew; Tri-Rung Method to increase capacitance

Also Published As

Publication number Publication date
JPH11354754A (ja) 1999-12-24
CN1276494C (zh) 2006-09-20
CN1237784A (zh) 1999-12-08
US6238973B1 (en) 2001-05-29
KR20000000685A (ko) 2000-01-15
KR100323990B1 (ko) 2002-08-21

Similar Documents

Publication Publication Date Title
US5658818A (en) Semiconductor processing method employing an angled sidewall
US6329717B1 (en) Integrated circuit having selectivity deposited silicon oxide spacer layer formed therein
US8227311B2 (en) Method of forming enhanced capacitance trench capacitor
JPH05226605A (ja) キャパシタおよびその製造方法
US6143620A (en) Semiconductor processing method of providing a roughened polysilicon film and a capacitor construction
TW388126B (en) Method for fabricating capacitors with hemispherical grains
US6423593B1 (en) Semiconductor integrated circuit device and process for manufacturing the same
US6187659B1 (en) Node process integration technology to improve data retention for logic based embedded dram
CN207353225U (zh) 一种晶体管结构、存储单元及存储器阵列
US20050176213A1 (en) Hemi-spherical grain silicon enhancement
JP3058136B2 (ja) 半導体容量素子及びその製造方法
JP2530175B2 (ja) 半導体記憶装置の製造方法
KR20010008604A (ko) 고집적 반도체장치의 하부전극 형성방법
JP2565293B2 (ja) 容量素子の形成方法
JPH05226609A (ja) 半導体装置の製造方法
KR100384843B1 (ko) 캐패시터의 제조 방법
JPH0344068A (ja) 半導体装置の製造方法
TW436973B (en) Manufacturing method of shallow trench isolation
CN115988874A (zh) 半导体结构的制备方法、半导体结构和半导体存储器
US7652323B2 (en) Semiconductor device having step gates and method of manufacturing the same
KR100272506B1 (ko) 반도체소자의캐패시터제조방법
KR100620660B1 (ko) 반도체 소자의 저장전극 제조 방법
JPH05175448A (ja) Ｍｉｓ型半導体記憶装置
JP2003209188A (ja) 半導体装置の製造方法
KR20000055218A (ko) 반도체 장치의 캐패시터 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees