JP2003209188A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 プロセス整合性良くトレンチキャパシタにＨ
ＳＧ技術の適用を図る。 【解決手段】 シリコン基板１０１にトレンチ１０５を
形成するとともにその側壁上部に側壁絶縁膜１２１を形
成する工程と、側壁絶縁膜１２１が形成されている部分
を除くトレンチ１０５側壁に非晶質シリコン膜１０８を
形成する工程と、非晶質シリコン膜１０８をＨＳＧ化し
てＨＳＧ１０９を形成する工程と、ＨＳＧ１０９に不純
物を導入する工程と、トレンチ１０５のＨＳＧ１０９が
形成された領域の半導体基板１０１に拡散層からなるセ
ルプレート１１０を形成する工程と、前記トレンチ１０
５の内面にキャパシタ絶縁膜１１２を形成する工程と、
トレンチ１０５の内部にキャパシタ絶縁膜１１２を介し
て導電体膜１１３を埋め込む工程とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トレンチキャパシ
タの製造方法に関し、詳しくはＨＳＧ（Hemispherical
Silicon Grain）を用いたトレンチキャパシタの製造方
法に関する。

【０００２】

【従来の技術】従来のトレンチキャパシタセルにＨＳＧ
技術を適用した例を、図６の製造工程断面図によって、
以下に説明する。

【０００３】図６の（１）に示すように、通常のトレン
チを形成する技術により、シリコン基板６０１上に、エ
ッチングストッパとなる酸化シリコン膜６０２、ＳＴＩ
（Shallow Trench Isolation）形成時のマスクおよび研
磨ストッパとなる窒化シリコン膜６０３、エッチングハ
ードマスクとなる酸化シリコン膜６０４を順に形成す
る。その後、リソグラフィー技術とエッチングとによっ
て、上記酸化シリコン膜６０４から上記酸化シリコン膜
６０２までをエッチングしてトレンチを形成するための
開口部を形成した後、さらに上記シリコン基板６０１を
所定の深さまでエッチングして、トレンチ６０５を形成
する。

【０００４】次に、図６の（２）に示すように、トレン
チ６０５の内面および酸化シリコン６０４上にヒ素(Ａ
ｓ)もしくはリン（Ｐ）をドーピングした酸化シリコン
膜６０６を形成する。さらにトレンチ６０５をレジスト
（図示せず）で埋め込み、トレンチ６０５内のレジスト
をリセス（後退）させた後、トレンチ６０５内のレジス
トをマスクにして、トレンチ６０５内の上部に形成され
たヒ素(Ａｓ)もしくはリン（Ｐ）をドーピングした酸化
シリコン膜６０６を除去する。その際、酸化シリコン膜
６０４も除去される。その後、レジストを除去した後、
熱処理を行って、酸化シリコン膜６０６中の不純物をシ
リコン基板６０１に拡散させて拡散領域からなるセルプ
レート６０７を形成する。

【０００５】次に、図６の（３）に示すように、トレン
チ６０５の内面および窒化シリコン膜６０３上に非晶質
シリコン膜６０８を形成する。

【０００６】続いて、図６の（４）に示すように、トレ
ンチ６０５の内部を埋め込むようにレジスト（図示せ
ず）を塗布形成した後、そのレジストをエッチバックす
る。このエッチバックでは、トレンチ６０５内の所定の
深さよりも深い位置にレジストを残す。その後、トレン
チ６０５内に残したレジストをマスクにして不要な非晶
質シリコン膜６０８を除去する。その後トレンチ６０５
内のレジストも除去する。この結果、図示したように、
トレンチ６０５の所定の深さよりも深い位置の内壁のみ
に非晶質シリコン膜６０８が残される。

【０００７】次に、図６の（５）に示すように、超高真
空雰囲気でかつ６５０度程度の温度雰囲気で行なわれる
既知のＨＳＧ技術によって、トレンチ６０５内部に残存
させた非晶質シリコン膜６０８部分をＨＳＧ化してＨＳ
Ｇ６０９を生成する。次いで、ホスフィン（ＰＨ₃ ）雰
囲気中でＨＳＧ６０９にリンを導入する。このリンは、
シリコン基板６０１にも拡散し、セルプレート６０７に
接続する拡散領域６１０を形成する。上記拡散領域６１
０は基板プレートとして使用される。

【０００８】なお、トレンチセル内面の粗面化技術は特
開２０００−９１５２２号公報に開示されているが、こ
の公報にはＨＳＧ技術については記載も示唆も何らなさ
れていない。

【０００９】

【発明が解決しようとする課題】しかしながら、非晶質
シリコン膜のエッチングの際に、オーバエッチングによ
ってシリコン基板までエッチングされる。この結果、ト
レンチ上部においてシリコン基板が後退し、トレンチ上
部の開口が大きく形成される（前記図６の（４）参
照）。これによって、シリコン基板上に形成されている
酸化シリコン膜や窒化シリコン膜がトレンチ側に張り出
した状態になるので、その後のキャパシタ絶縁膜を形成
する際のカバリッジ性の悪化、キャパシタ電極を形成す
る時のカバリッジ性の悪化等が懸念される。

【００１０】また、ＨＳＧ形成された結晶粒（グレイ
ン）には不純物が含まれていないため、ＨＳＧ形成と連
続して不純物をドーピングする必要がある。通常はＨＳ
Ｇ形成と連続してｉｎ−ｓｉｔｕでリン（Ｐ）をドーピ
ングする。しかしながら、トレンチ２０５に形成された
ＨＳＧにドーピングする場合、メモリセルのウエル領域
にもリン（Ｐ）が拡散して、基板プレートとセルＬＤＤ
（Lightly Doped Drain）間の耐圧不良を引き起こすこ
とになる。また、ウエル濃度を高く設定する必要が生じ
る。

【００１１】さらに、ＤＲＡＭメモリセル構造のうちト
レンチキャパシタ構造は、ＣＯＢ（Capacitor On Bitla
in）構造のスタックセルに比べて、キャパシタの投影面
積が小さいうえに、トランジスタ形成前にキャパシタ形
成するために耐熱性の低い高誘電体膜をキャパシタ誘電
体材料として使用することが難しい。さらにまたキャパ
シタ絶縁膜の延命技術として、ＨＳＧ技術はトレンチセ
ルとの整合性が悪くその適用が非常に困難である。その
ため、微細化におけるセル容量確保のためにトレンチ深
さを深くせざるを得ず、加工限界に達しようとしてい
る。

【００１２】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたトレンチキャパシタの製造方法で
ある。

【００１３】本発明のトレンチキャパシタの製造方法
は、シリコン基板にトレンチを形成するとともに前記ト
レンチの側壁上部に側壁絶縁膜を形成する工程と、前記
側壁絶縁膜が形成されている部分を除く前記トレンチの
側壁に非晶質シリコン膜を形成する工程と、前記非晶質
シリコン膜を半球状シリコン結晶粒に成長させる工程
と、前記半球状シリコン結晶粒に不純物を導入する工程
と、前記トレンチの前記半球状シリコン結晶粒が形成さ
れた領域の前記半導体基板に拡散領域からなるセルプレ
ートを形成する工程と、前記トレンチの内面にキャパシ
タ絶縁膜を形成する工程と、前記トレンチの内部に前記
キャパシタ絶縁膜を介して電極を埋め込む工程とを備え
ている。

【００１４】上記半導体装置の製造方法では、ＨＳＧ形
成前にトレンチ上部領域に、エッチングおよび拡散のス
トッパとして機能する側壁絶縁膜を形成することから、
この側壁絶縁膜によって、トレンチ上部域におけるシリ
コン基板のオーバエッチングが回避できるとともに不純
物拡散も防止できる。しかも側壁絶縁膜は、デバイスと
しては、ウエルと基板プレートの絶縁の役割も果たす。

【００１５】

【発明の実施の形態】本発明のトレンチキャパシタの製
造方法に係る第１実施の形態を、図１および図２の製造
工程断面図によって説明する。図１、図２では、２つの
トレンチキャパシタを形成する場合を説明する。なお、
各図による説明は、代表して、一方のトレンチキャパシ
タに着目して説明しているが、他方のトレンチキャパシ
タも一方のトレンチキャパシタと同時にかつ同様に形成
される。

【００１６】図１の（１）に示すように、例えば熱酸化
によって、シリコン基板１０１上に所定膜厚の酸化シリ
コン膜１０２を形成する。次いで酸化シリコン膜１０２
表面に窒化シリコン膜１０３を形成する。上記酸化シリ
コン膜１０２は窒化シリコン膜１０３を除去する際のス
トッパの機能を果たし、窒化シリコン膜１０３は、素子
分離領域となるＳＴＩ（Shallow Trench Isolation）
（図示せず）を形成するためのマスクとして必要な膜厚
で、かつトレンチキャパシタを形成する過程における研
磨ストッパとして必要な膜厚に設定される。次に、上記
窒化シリコン膜１０３表面に酸化シリコン膜１０４をエ
ッチングハードマスクとして必要な膜厚に形成する。こ
の酸化シリコン膜１０４は、ウェットエッチングレート
の非常に早い膜種で形成されることが望まれるので、例
えばホウ素シリケートガラス（ＢＳＧ）、ホウ素リンシ
リケートガラス（ＢＰＳＧ）などで形成されることが好
ましい。

【００１７】次に、リソグラフィー技術とエッチングと
によって、上記酸化シリコン膜１０４から上記酸化シリ
コン膜１０２までをエッチングしてトレンチを形成する
ための開口部を形成した後、さらに上記シリコン基板１
０１を所定の深さまでエッチングして、記憶ノードを規
定する第１トレンチ１０６を形成する。この第１トレン
チ１０６の深さは素子分離領域としてけされるＳＴＩ
（図示せず）よりも深く、さらに後に形成されるメモリ
ウエルの深さよりも深くすることが望ましい。

【００１８】次に、第１トレンチ１０６の側壁に側壁絶
縁膜１２１を形成する。この側壁絶縁膜１２１は、酸化
シリコン膜もしくは窒化シリコン膜もしくは酸化シリコ
ン膜と窒化シリコン膜との複合膜で形成することができ
る。例えば、上記側壁絶縁膜１２１を窒化シリコン膜で
形成する場合には、例えば化学的気相成長法によって、
第１トレンチ１０６の内面および酸化シリコン膜１０４
の表面に窒化シリコン膜を形成した後、全面エッチバッ
クして、第１トレンチ１０６の側壁のみに窒化シリコン
膜を残し、その他の余剰な窒化シリコン膜を除去するこ
とによって形成することができる。

【００１９】次いで、図１の（２）に示すように、トレ
ンチキャパシタの必要容量を得るために、上記酸化シリ
コン膜１０４、上記側壁絶縁膜１２１等をマスクにし
て、蒸気第１トレンチ１０６の底部に所定の深さの第２
トレンチ１０７を形成して、上記第１トレンチ１０６と
第２トレンチ１０７とからなるトレンチ１０５を形成す
る。

【００２０】次に、図１の（３）に示すように、フッ酸
等のエッチング液を用いて、酸化シリコン膜１０４〔前
記図１（２）参照〕を除去した後、過酸化水素を含む酸
洗浄を施すことによって、トレンチ１０５側壁にケミカ
ル（化学的）酸化膜（図示せず）を形成する。その際、
上記側壁絶縁膜１２１は残存させる必要がある。

【００２１】次いで、トレンチ１０５の内面および窒化
シリコン膜１０３表面に、ノンドープ非晶質シリコン膜
もしくは１×１０¹³／ｃｍ² 程度のリンを含む非晶質シ
リコン膜１０８を、例えば３０ｎｍの厚さに堆積する。
この成膜ではトレンチ１０３が埋まらない程度の膜厚に
設定する。

【００２２】続いて、トレンチ１０５の内部を埋め込む
ようにレジスト（図示せず）を塗布形成した後、そのレ
ジストをエッチバックする。このエッチバックでは、側
壁絶縁膜１２１が形成されている直下のトレンチ１０５
内壁に形成されている非晶質シリコン膜１０８がレジス
トでマスクされるように、トレンチ１０５内にレジスト
を残し、それ以外のレジストは除去する。その結果、必
要な非晶質シリコン膜１０８以外が露出される。その
後、トレンチ１０５内に残したレジストをマスクにして
不要な非晶質シリコン膜１０８を除去する。その後トレ
ンチ１０５内のレジストも除去する。この結果、図示し
たように、側壁絶縁膜１２１が形成されている直下のト
レンチ１０５内壁のみに非晶質シリコン膜１０８が残さ
れる。

【００２３】次に、図１の（４）に示すように、超高真
空雰囲気でかつ６５０度程度の温度雰囲気で行なわれる
既知のＨＳＧ（Hemispherical Silicon Grain）技術に
よって、トレンチ１０５内部に残存させた非晶質シリコ
ン膜１０８〔前記図１（３）参照〕部分をＨＳＧ化して
ＨＳＧ１０９を生成する。

【００２４】次いで、ホスフィン（ＰＨ₃ ）雰囲気中で
ＨＳＧ１０９にリンを導入する。このリンは、シリコン
基板１０１にも拡散し、拡散領域１１０を形成する。通
常、これらはいわゆるｉｎ−ｓｉｔｕで実施される。上
記拡散領域１１０はセルプレートとして使用される。ま
た前洗浄でケミカル酸化膜を形成したため、このＨＳＧ
成長過程ではシリコン基板１０１の結晶方位と無関係に
ＨＳＧを形成することができる。

【００２５】次に、図１の（５）に示すように、上記ト
レンチ１０５の内面に上記ＨＳＧ１０９を覆うように、
キャパシタ絶縁膜１１２を、例えば、酸化膜と窒化膜と
酸化膜との積層膜からなる、いわゆるＯＮＯ膜で形成す
る。

【００２６】次に、図１の（６）に示すように、上記ト
レンチ１０５の内部に導電性膜１１３を、例えばリン
（Ｐ）もしくはヒ素（Ａｓ）を含むポリシリコン膜で形
成する。この導電性膜１１３の形成方法は、例えば化学
的気相成長法によって、トレンチ１０５内部を埋め込む
とともにシリコン基板１０１上のキャパシタ絶縁膜１１
２上にも形成する。その後、導電性膜１１３を研磨（例
えば化学的機械研磨）することによって、トレンチ１０
５内のみに導電性膜１１３を残す。その際、窒化シリコ
ン膜１０３が研磨ストッパとして機能する。

【００２７】次いで、図２の（７）に示すように、トレ
ンチ１０５内部に形成されている導電性膜１１３をリセ
ス（後退）させる。このリセスの方法は、エッチングガ
スにテトラフルオロメタン（ＣＦ₄ ）などのポリシリコ
ンを等方性エッチングするエッチングガスを用いて行
う。上記導電性膜１１３のリセスの際に、トレンチ１０
５の側壁に形成されたキャパシタ絶縁膜１１２は除去し
ておくことが望ましい。それによって、その後のＳＴＩ
（Shallow Trench Isolation）形成での加工が容易にな
る。

【００２８】次いで、図２の（８）に示すように、導電
性膜１１３上にトレンチ１０５の上部を埋め込む導電性
膜１１４としてポリシリコン膜を形成し、その埋め込ん
だ導電性膜１１４を所定の位置までリセス（後退）させ
る。続いて、この導電性膜１１４をマスクとして、側壁
絶縁膜１２１の一部（上部側）を除去して、セルＬＤＤ
（Lightly Doped Drain）との接続部を確保する。

【００２９】次に、図２の（９）に示すように、導電性
膜１１４上にトレンチ１０５の上部を埋め込む導電性膜
１１５としてポリシリコン膜を形成し、その埋め込んだ
導電性膜１１５を所定の位置までリセス（後退）させ、
導電性膜１１５の上面をシリコン基板１０１の表面と同
程度の高さにする。このようにして、導電性膜１１３、
１１４、１１５からなる電極が構成され、トレンチキャ
パシタ１１、１２が形成される。

【００３０】次に、図２の（１０）に示すように、既知
のＳＴＩ形成技術によって、上記トレンチキャパシタ１
１、１２間にＳＴＩ１３１を形成する。このＳＴＩ１３
１の底部は、ここでは、例えば上記導電性膜１１３に達
しない程度の深さとする。このＳＴＩ１３１の深さは上
記導電性膜１１３、１１４、１１５を切断しない状態で
あれば、さらに深く形成することもできる。

【００３１】次に、図２の（１１）に示すように、拡散
領域１１０に接続するＮウエル１１６とセルＰウエル１
１７を、例えばイオン注入法によって形成する。さら
に、上記窒化シリコン膜１０３〔前記図１（１）参照〕
を例えば熱リン酸を用いたウエットエッチングにより除
去し、さらに酸化シリコン膜１０２〔前記図１（１）参
照〕を例えばフッ酸を用いたウエットエッチングにより
除去する。その後、既知の方法によって、シリコン基板
１０１表面にゲート絶縁膜１１８を形成する。

【００３２】次に、図２の（１２）に示すように、既知
の方法によって、ゲート絶縁膜１１８上の所定の位置に
ワード線もしくはサブワード線となるセルトランジスタ
のゲート電極１１９を形成した後、例えばゲート電極１
１９をマスクにしたイオン注入法によって、Ｐウエル１
１７にメモリセルのＬＤＤ１２０を形成する。

【００３３】上記半導体装置の製造方法では、ＨＳＧ１
０９を形成する前にトレンチ１０５の上部領域、すなわ
ち第１トレンチ１０６の側壁に、エッチングおよび拡散
のストッパとして機能する側壁絶縁膜１２１を形成する
ことから、この側壁絶縁膜１２１によって、トレンチ１
０５上部領域におけるシリコン基板１０１のオーバエッ
チングが回避できるとともに不純物拡散も防止できる。
しかも側壁絶縁膜１２１は、デバイスとしては、Ｎウエ
ル１１６、Ｐウエル１１７と基板プレート（導電体膜１
１３、１１４等）との絶縁の役割も果たす。

【００３４】次に、本発明のトレンチキャパシタの製造
方法に係る第２実施の形態を、図３の製造工程断面図に
よって説明する。

【００３５】図３の（１）に示すように、シリコン基板
１０１上に酸化シリコン膜１０２、窒化シリコン膜１０
３を形成した後、リソグラフィー技術とエッチングを用
いる既知のトレンチ形成技術によって、シリコン基板１
０１にトレンチ１０５を形成する。次いで、例えば熱酸
化法によって、酸化シリコン膜２２１を例えば５ｎｍ程
度の厚さに形成する。続いて、例えば化学的気相成長法
によって、トレンチ１０５を埋め込むように、例えばポ
リシリコン膜２１１を堆積する。その後、例えばポリシ
リコン膜２１１をエッチバックすることによって、トレ
ンチ１０５内のポリシリコン膜２１１を所定の深さまで
後退させる。その結果、トレンチ１０５上部のポリシリ
コン膜２１１が除去されるとともに、シリコン基板１０
１上に堆積されているポリシリコン膜も除去される。

【００３６】次に、図３の（２）に示すように、トレン
チ１０５の露出している側壁に、例えば酸化シリコン膜
からなる側壁絶縁膜１２１を形成する。この側壁絶縁膜
１２１は通常のサイドウォール形成技術、すなわち、側
壁絶縁膜となる絶縁膜の成膜とその絶縁膜のエッチバッ
クによって形成することができる。

【００３７】次に、図３の（３）に示すように、トレン
チ１０５内部に残されているポリシリコン膜２１１〔前
記図３（１）参照〕を除去する。上記側壁絶縁膜１２１
は、ポリシリコン膜２１１と選択比の取れるウェットエ
ッチ等の等方性エッチが適用できるものであることが必
須である。続いてトレンチ１０５の下部側におけるシリ
コン基板１０１にセルプレートになる拡散領域１１０を
形成する。

【００３８】次に、図３の（４）に示すように、側壁絶
縁膜１２１に覆われていない露出している酸化シリコン
膜２２１〔前記図３（１）参照〕を除去する。次いで側
壁絶縁膜１２１を残存させる程度のフッ酸系洗浄によっ
て、トレンチ１０５の側壁を清浄にする。その後前記第
１実施の形態と同様に、非晶質シリコン膜１０８を形成
した後、トレンチ１０５内に埋め込んだレジストをマス
クにして不要な非晶質シリコン膜１０８を除去する。こ
こでは、側壁絶縁膜１２１直下まで非晶質シリコン膜１
０８を残すようにする。

【００３９】その後、図３の（５）に示すように、第１
実施の形態と同様にして、トレンチ１０５の内面に、非
晶質シリコン膜１０８〔前記図３（４）参照〕をＨＳＧ
化してＨＳＧ１０９を選択成長させる。

【００４０】上記第２実施の形態による半導体装置の製
造方法えあっても、前記第１実施の形態で説明したのと
同様の作用、効果が得られる。

【００４１】次に、本発明のトレンチキャパシタの製造
方法に係る第３実施の形態を、図４の製造工程断面図に
よって説明する。

【００４２】図４の（１）に示すように、シリコン基板
１０１上に酸化シリコン膜１０２、窒化シリコン膜１０
３を形成した後、リソグラフィー技術とエッチングを用
いる既知のトレンチ形成技術によって、シリコン基板１
０１にトレンチ１０５を形成する。続いて、シリコン基
板１０１上に被覆性の悪い、例えばＰＳＧ（リンシリケ
ートガラス）などを使用して絶縁膜３１１を形成する。

【００４３】その後、図４の（２）に示すように、上記
絶縁膜３１１をエッチバックすることによって、トレン
チ１０５内の上部にのみ絶縁膜３１１を残存させて、側
壁絶縁膜１２１を形成する。

【００４４】その後、図４の（３）に示すように、前記
図３の（４）によって説明したのと同様に、側壁絶縁膜
１２１直下のトレンチ１０５の側壁に非晶質シリコン膜
１０８を形成した後、前記図３の（５）によって説明し
たのと同様に、非晶質シリコン膜１０８をＨＳＧ化し
て、側壁絶縁膜１２１直下のトレンチ１０５の内面にＨ
ＳＧ１０９を形成する。さらにＨＳＧ１０９に不純物を
ドーピングするとともに、シリコン基板１０１にも不純
物が拡散され、拡散領域からなるセルプレートとなる拡
散領域１１０を形成する。

【００４５】上記第３実施の形態による半導体装置の製
造方法えあっても、前記第１実施の形態で説明したのと
同様の作用、効果が得られる。

【００４６】次に、本発明のトレンチキャパシタの製造
方法に係る第４実施の形態を、図５の製造工程断面図に
よって説明する。

【００４７】図５の（１）に示すように、シリコン基板
１０１上に酸化シリコン膜１０２、窒化シリコン膜１０
３をけした後、リソグラフィー技術とエッチングを用い
る既知のトレンチ形成技術によって、シリコン基板１０
１にトレンチ１０５を形成する。続いて、斜め回転(ま
たは分割)イオン注入法によって、トレンチ１０５上部
のシリコン基板１０１にのみ、Ａｓなどの酸化成長速度
を高くする不純物を注入して不純物注入層４１１を形成
する。

【００４８】次に、図５の（２）に示すように、熱酸化
によって、Ａｓなどの酸化成長速度を高くする不純物が
注入された領域のみ酸化膜厚が厚くなって酸化膜が形成
される。その後、フッ酸処理などによって、不純物の注
入領域の酸化膜のみが残存するようにエッチングを行っ
て、トレンチ１０５上部の側壁に側壁絶縁膜１２１を形
成する。

【００４９】その後、図５の（３）に示すように、前記
図３の（４）によって説明したのと同様に、側壁絶縁膜
１２１直下のトレンチ１０５の側壁に非晶質シリコン膜
１０８を形成した後、前記図３の（５）によって説明し
たのと同様に、非晶質シリコン膜１０８をＨＳＧ化し
て、側壁絶縁膜１２１直下のトレンチ１０５の内面にＨ
ＳＧ１０９を形成する。さらにＨＳＧ１０９に不純物を
ドーピングするとともに、シリコン基板１０１にも不純
物が拡散され、セルプレートとなる拡散領域１１０を形
成する。

【００５０】上記第４実施の形態による半導体装置の製
造方法えあっても、前記第１実施の形態で説明したのと
同様の作用、効果が得られる。

【００５１】以上、説明したように、トレンチキャパシ
タの電極粗面化技術としてＨＳＧ技術を適用することが
可能となる。これにより、およそ１世代前のトレンチ加
工技術が流用できるので、プロセスが安価となる。ま
た、特開２０００−９１５２２号公報に開示されている
ような工程数の多くなるプレートへの不純物導入工程が
省略できるので、プロセスコストが安くなり、また環境
に悪いヒ素シリケートガラス（ＡｓＳＧ）を使用しなく
てすむので、いわゆる環境に優しい製造方法となってい
る。

【００５２】

【発明の効果】以上、説明したように本発明のトレンチ
キャパシタの製造方法によれば、ＨＳＧ形成前にトレン
チ上部領域に、エッチングおよび拡散のストッパとして
機能する側壁絶縁膜を形成することから、この側壁絶縁
膜によって、トレンチ上部域におけるシリコン基板のオ
ーバエッチングが回避できるとともに不純物拡散も防止
できる。しかも側壁絶縁膜は、デバイスとしては、ウエ
ルと基板プレートの絶縁の役割も果たすことができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法に係る第１実施
の形態を示す製造工程断面図である。

【図２】本発明の半導体装置の製造方法に係る第１実施
の形態を示す製造工程断面図である。

【図３】本発明の半導体装置の製造方法に係る第２実施
の形態を示す製造工程断面図である。

【図４】本発明の半導体装置の製造方法に係る第３実施
の形態を示す製造工程断面図である。

【図５】本発明の半導体装置の製造方法に係る第４実施
の形態を示す製造工程断面図である。

【図６】従来のトレンチキャパシタの製造方法を示す製
造工程断面図である。

【符号の説明】

１０１…シリコン基板、１０５…トレンチ、１０８…非
晶質シリコン膜、１０９…ＨＳＧ、１１０…セルプレー
ト、１１２…キャパシタ絶縁膜、１２１…側壁絶縁膜

Claims (7)

【特許請求の範囲】
1. 【請求項１】 シリコン基板にトレンチを形成するとと
   もに前記トレンチの側壁上部に側壁絶縁膜を形成する工
   程と、 前記側壁絶縁膜が形成されている部分を除く前記トレン
   チの側壁に非晶質シリコン膜を形成する工程と、 前記非晶質シリコン膜を半球状シリコン結晶粒に成長さ
   せる工程と、 前記半球状シリコン結晶粒に不純物を導入する工程と、 前記トレンチの前記半球状シリコン結晶粒が形成された
   領域の前記半導体基板に拡散領域からなるセルプレート
   を形成する工程と、 前記トレンチの内面にキャパシタ絶縁膜を形成する工程
   と、 前記トレンチの内部に前記キャパシタ絶縁膜を介して電
   極を埋め込む工程とを備えた半導体装置の製造方法。
2. 【請求項２】 シリコン基板にトレンチを形成するとと
   もに前記トレンチの側壁上部に側壁絶縁膜を形成する工
   程は、 シリコン基板に第１トレンチを形成する工程と、 前記第１トレンチの側壁に不純物拡散を防止する側壁絶
   縁膜を形成する工程と、 前記側壁絶縁膜をマスクとして前記第１トレンチの深さ
   方向に第２トレンチを形成して前記トレンチを構成する
   工程とからなることを特徴とする請求項１記載の半導体
   装置の製造方法。
3. 【請求項３】 前記側壁絶縁膜が形成されている部分を
   除く前記トレンチの側壁に非晶質シリコン膜を形成する
   工程は、 全面に非晶質シリコン膜を形成する工程と、 トレンチ内部に残存して少なくとも前記側壁絶縁膜の一
   部が露出するように前記非晶質シリコン膜を除去する工
   程とからなることを特徴とする請求項１記載の半導体装
   置の製造方法。
4. 【請求項４】 前記トレンチの前記半球状シリコン結晶
   粒が形成された領域の前記半導体基板に拡散層からなる
   セルプレートを形成する工程は、 前記側壁絶縁膜を拡散マスクに用いることを特徴とする
   請求項１記載の半導体装置の製造方法。
5. 【請求項５】 前記シリコン基板にトレンチを形成する
   とともに前記トレンチの側壁上部に側壁絶縁膜を形成す
   る工程は、 シリコン基板にトレンチを形成する工程と、 前記トレンチの内面に第１絶縁膜を形成する工程と、 前記トレンチの内部に前記第１絶縁膜を介してダミー膜
   を埋め込んだ後、前記トレンチ内上部および前記シリコ
   ン基板上の前記ダミー膜を除去する工程と、 前記トレンチ上部の内壁に第２絶縁膜を形成する工程
   と、 前記第２絶縁膜をエッチバックして前記トレンチ内上部
   の側壁に前記第２絶縁膜からなる前記側壁絶縁膜を形成
   する工程と、 前記トレンチ内部の前記ダミー膜を除去する工程とから
   なることを特徴とする請求項１記載の半導体装置の製造
   方法。
6. 【請求項６】 前記側壁絶縁膜を形成する工程は、 前記シリコン基板に前記トレンチを形成した後、被覆性
   の悪い絶縁膜の堆積方法を用いて、前記シリコン基板上
   および前記トレンチの内壁上部のみに前記絶縁膜を形成
   する工程と、前記絶縁膜を異方性エッチングすることに
   より前記トレンチの内壁上部のみに前記絶縁膜を残して
   前記側壁絶縁膜を形成することを特徴とする請求項１記
   載の半導体装置の製造方法。
7. 【請求項７】 前記側壁絶縁膜を形成する工程は、 前記シリコン基板に前記トレンチを形成した後、増速酸
   化を引き起こす不純物を斜めに注入することによって、
   前記トレンチの上部内壁の前記シリコン基板に不純物注
   入層を形成する工程と、 前記不純物注入層を選択的に酸化して前記側壁絶縁膜を
   形成する工程とを備えたことを特徴とする請求項１記載
   の半導体装置の製造方法。