TW385391B - Semiconductor circuit - Google Patents
Semiconductor circuit Download PDFInfo
- Publication number
- TW385391B TW385391B TW086119165A TW86119165A TW385391B TW 385391 B TW385391 B TW 385391B TW 086119165 A TW086119165 A TW 086119165A TW 86119165 A TW86119165 A TW 86119165A TW 385391 B TW385391 B TW 385391B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- output
- address
- circuit
- latch
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
- G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Static Random-Access Memory (AREA)
Description
五、發明说明(》) A7 B7 發明《醫 明换簡於一種半導釀霣路,尤其是具有突發轉移 功步記憧霣路之突發位址産生電路。 當^^cpu操作速度之高速資料轉移糸統用於製造高 性能条统時,就要有突發資料轉移条统,有一在給定 同步@醱-基底位址之後的条統,在記億體中籍由時 脈訊號(縮寫為"CLK")自動産生位址,所以可以高速输出 資料,根據使用在記德體中条统,用以産生突發訊號之 位址順序是不間的。 目前,如具有突發功能之离璋記憶鼸,有一當作快取 記億體用之同步靜態随機存取記嫌醯(缠寫為"SSRAM") ,和酋作突發順序用之插入条统,表1則顯示此顒序 表1 AddO Add 1 ~ Addl 外部输入位址 第一突發位址 第二突發位址 第三突發位址 在此情形下 突發位f
AddO AddO AddO
TddT
Add2 Add2 Add2 Add2 I.I I I I I I I 裝 I I I 訂 ————— 線 (請先聞讀背面之注項再填寫本頁) 銼濟部中央樣率局貝工消费合作社印*.
Addl 最低位元之AddO和Addl之兩位元_成一 而且根據外部輪入位址,在第一突發周期, 只有位址AddO改變成反相,在第二突發周期,只有位址 Addl改變成反相,而在第三突發周期位址AddO和Addl皆 改變成反相,然而位址Add2和随後之位址保持資料,如 同它們是在突發周期中,此後將會說明實現此操作之轚 路〇 本纸張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) M濟部中央輮準局男工消费合作杜装 A7 * B7 五、發明説明(> ) 第1函為第一傅统霣路之範例,突發位址AddO和Addl 傺分別输入到暫存器電路RG,此暫存器電路RG傺在控制 畤脈訊號EI[之升线取突發位址AddO和Addl及輸出突發位 址,此暫存器爾路"保持該输出資料,直到接收下一控 制時脈訊號EK之時臃邊续,输出資料俗藉由反相罨路改 變成正/負操作訊號,而且二者之中任一値訊號傺由多 工器MUX0選進内部位址資訊A0,資訊A0及其當作反相過 之訊號的反相資訊Γ5翰入到解碼器DEC1,而且在此情形 下,蘧擇输出訊號B1到B4其中之一笛作1/4遘择訊號, 用於控制暫存器R6之控制畤脈訊號EK傜藉由舆外部输入 時脈訊號CLK同步之内部時脈訊號K和來自外部之基底 位址取得棋式訊號E的AND邏輯霄路EKB産生,内部控制 訊號K和模式訊號E也是在某一突發時間同時輸入到位 通輯控制霣路BCC0,而且在突發位址中,當棋式訊號E 為低準位時,霣路控制和切換與内部時脈訊號K同步之 多工器MBX0,位址邏輯控制霣路BCC0之建構傺當作用以 産生反相_用於内部時脈訊號Κ之每一梅周期的位址AddO 之訊號和反相用於其每兩艟周期的位址Addl之訊號的計 數電路。 現在將說明該霣路之操作,因為棋式訊號E在外部位 址输入$變成高準位,所以訊號EK簡直可以改變内部時 昵訊號K ,使得資料Add舆内部時脈訊號K同步取得, 在此冏時,因為固定多工器MUX0且允許下邐輯通過,所 以位址AidO输入到遢輯没有變化之解碼器DEC1,因為棋 本紙張尺度適用中®國家揉準(CNS ) A4规格(210X297公釐) I n 裝 n II 訂 I —線 (請先聞讀背面之注意事項再填寫本頁) A7 B7 經濟部中央樣準局負工消费合作社印製 五、‘ 發明说明 ) 1 I 式 訊 號 E 在 産 生突 發 位址 時變 成 低準 位. 且 控制 時 脈 訊 ί 1 號 εκ固 定 在 低 準位 • 所以 在突 發 訊號 输入 之 前, 轚 存 器 i I R6输 出 維 持 在 外部 位 址之 最後 資 料, 囿時 9 因為 霣 路 請 1 1 1 B C C 0 産 生 —- 舆 内部 時 時脈 訊號 K 同步 且用 於 多工 器 NUX0 先 閲 1 1 之 切 換 訊 號 » 所以 突 發周 期可 以 實現 在插 入 順序 産 生 之 背 1 1 相 之 1 反 相 位 址 AddQ或相 對 於AddO和 Addl 之 基底 位 址的 反 位 注 畫 1 I 址 Ad d 1 〇 項 1 I 再 1 其 次 » 将 説 明在 第 二傳 统範 例 中, 解碼 電 路僳 放 置 在 % 本 裝 输 入 暫 存 器 之 前, 所 以在 藉由 解 碼電 路完 成 1/ 4選 擇 之 頁 1% I 後 » 産 生 突 發 訊轚 » 四傾 選擇 訊 號B 1到B 4樣 由解 碼 位 址 1 1 AddO 和 Addl 産 生, 而 且在 四嫡 蛮 擇訊 號B1到 B4之 中 > m 1 1 擇 某 一 選 擇 訊 號, 番 澤訊 號之 灌 擇你 以插 入 棋式 之 突 發 1 1 訂 I 順 序 示 於 表 2 , 例如, 在位址AddO和Addl兩者皆為低準 位 之 情 形 * 在 外部 輸 入周 期選 擇 訊號 B1 , 而 在突 發 周 期 1 | 顒 序 * 依 序 遂 擇訊 號 B2 , B3和 B4 。而 且在 暫 存器 電 路 RG 1 I 之 输 出 為 E 1 至 E4 , 其 經由 多工 器 之輪出訊號為B1至B4 1 1 9 而 進 入 内 部 霉路 〇 在此 間時 t 與倍 號K 一 起输 入 到 第 線 I 二 暫 存 器 電 路 RG 1 , 1 I m. 2 1 1 外 部 输 入 AddO, Addl 0,0 1,0 〇 , 1 1,1 * I . I 外 部 輪 入 番 擇 訊號 B 1 B2 B3 B4 1 ft 1 第 —·. 突 發 m 擇 訊號 B2 B1 B4 B3 1 1 第 二 突 發 落 擇 訊號 B3 B4 B1 B2 1 | 第 突 發 襄 择 訊號 - B4 5 - B3 B2 B1 1 1 1 1 1 1 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) « « 經濟部中央橾準局貝工消费合作杜印«. A7 B7 五、發明説明(4 ) 第2圈為實現此突發計數霣路之傳统霣路範例•有四 籲具有正/負訊號Αί)或反相A0,及各雇位址AddO和Addl 的訊號A1或反相A1之输入緬的NOR解碼轚路DEC1,而且其 输出XI到X4分別输入到暫存器R6,類似於第一傳统範例 ,控制暫存器RG之訊號EK你由基底取得棋式訊號E和内 部時脈訊號K之AND邏輯電路EKB産生,逭些暫存器霄路 R61之输出B1R到B4R,經其他路徑输入到多工器,例如, 具有输出訊號E2之输入的多工罌,其他兩输入為訊號B1R 和B3R,而用於输入之切換訊號流量BC傺由訊號FB, RB 和EB組成,電路BCC2之訊號流量BC傈由訊號E1和E2之OR 通輯输出的訊號FB,訊號E2和E4之OR邏輯输出的訊號RB 及邏輯同於訊號E之訊號EB組成。 接著將説明此電路之操作,對應兩位址之解碼訊號輪 出XI到X4的其中之一,在選擇到時會變成高準位*而其 他在未遘擇狀態的訊號朗為低準位,且输入到暫存器RG ,例如,當選櫸訊轚XI且訊號E在外部位址取得後’费成 高準位時,訊號EK输入到與時脈訊號K的升緣圃步之暫 存器RG,然後此暫存器就可»得訊號XI到Η之資料,在 此同時,输出該資料成為訊號81到E4,因為訊號®8為高 準位,所以多工器MUX會改變,使得输出訊號E1成為跟 其一樣之訊號B1,訊號B1會轉移到内部記億霣路,如下 一级解碼器,其次,當建立突發棋式時,訊號E變成低 準位,且訊號EK也固定在低準位而不會改變,所以固定 當作输入暫存器資料之訊號E1_E4,因為滢择訊號£1且 為高準位,所以訊號FB會费成离準位,而訊號RB和EB會 本紙張尺度適用中國國家標半(CNS ) Α4規格(2丨0X297公 ---------裝 _| (請先閲讀背面之注意事項再填寫本頁) 訂 線 A7 B7 經濟部中央標準局員工消費合作社印家 變成低 授訊號 時腺訊 ,而在 訊轚在 外部位 情形下 向位移 B3 ,在 ||j> J,f. 狀膝的 成反向 移到訊 之順向 於表2 在上 發計數 到B4输 改變之 至B4之 和解碼 看起來 器之部 訊號僅 p程度 (對訊號Ε1為 號Κ,在上一 五、發明説明(r ) 準位,使得多工器ΜϋΧ從相鄰路徑改變進擇為0 訊猜B4R),訊號Β1到Β4之資料藉由 周期接受進入突發計數器暫存器RG1 此商時,輪Λ該資料成為訊號到B4R,使得此 相鄰路徑通遇多工器输出而成為訊號81到84»在 址取得之起始狀態係在訊號E1或E 3之選擇狀態的 ,箱由訊號FB切換多工器OX,所以會執行,前 使得訊»B1位移到訊號B2,而訊號B2位移到訊號 外部位址取得之起始狀態镞在訊號E2或E 4之選擇 情形下,藉由訊號RB切換多工器Μϋχ,所以會完 位移,使得訊號Β 1位移到訊號Β 4,而訊狨Β 2則位 號Β1,在突發模式中之位移順序僳由示於第3醒 循琛和反向循環表示,而且可以如要求地實現示 之突發計數器的順序。 述之第一傳統轚路中•在暫存器RG之後,配置突 器之多工器MUX,接着才配置解碼器,使得訊* Β1 出通遇解碼器,在内部狀態與外部時脈同步開始 同步記億體的情形中,需要增加訊號Κ到訊號Β1 路徑的速度,但是,在此範例中,因為多工器MUX 器偽放在暫存器R6之後,所以此部分之延遲時間 就是有延遲,第二傳统範例改善此項缺失.解碼 分移到输入暫存器的前面,而在暫存器R6之後, 输出通過多工器MUX,使得速度葙由解碼器的延 而增加,但是,因為順向循琛和反向循琿必須由 本紙張夂度適用中國國家梯率(CNS ) Α4規格(2丨Ο X 297公嫠) .I I I I I I —訂 II I 矣 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部甲央揉準局貝工消费合作社_製 五、發明説明 ( y ) 1 m 存 器 R6之 m 出 訊 號 E1到 E4的 資 料 控 制 > 所 以 負 載 會 由 Γ 1 於 訊 延 伸 到 控 制 電 路 BCC2 而 增 加 9 此 外 9 在 多 工 器 HUX 1 | 的 部 分 仍 然 有 延 邇 * 而 且 * 健 存 突 發 資 料 之 暫 存 器 R61 請 I I 箱 要 四 m 路 徑 的 每 一 m t 所 以 電 路 刻 度 變 成 非 常 大 0 先 閲 讀 1 1 阻 礙 速 度 增 加 的 另 —* 問 題 為 ; 因 為 霈 要 用 以 産 生 输 人 背 面 1 ( 之 1 到 输 入 暫 存 器 之 訊 號 ΕΚ的 m 輯 缓 衝 器 EKB , 所以此部分 注 盡 1 I 在 外 部 位 址 取 得 畤 也 會 發 生 延 涯 此 為 第 一 和 第 二 傳 统 $ 項 1 I 再 1 範 例 共 同 之 問 題 〇 填 寫 裝 1 · I 發 明 摘 罨 ~ 本 頁 Nw/ 因 此 > 本 發 明 之 百 的 换 提 供 一 種 具 有 減 少 從 時 脈 訊 號 1 1 输 入 到 突 發 位 址 输 出 之 延 遲 的 突 發 計 數 器 霣 路 之 半 導 體 1 I m 路 〇 1 1 訂 1 本 發 明 B 外 之 目 的 為 提 供 一 種 具 有 滅 少 其 尺 寸 大 小 之 突 發 計 數 器 霣 路 的 半 導 體 電 路 〇 1 I 本 發 明 之 半 導 體 霣 輅 包 含 m m 許 多 位 址 訊 號 而 産 生 1 1 許 多 解 碼 位 址 訊 號 之 解 碼 器 $ 接 收 解 碼 位 址 訊 號 之 暫 存 1 ! 器 9 接 收 解 m 位 址 訊 號 且 響 m 控 制 訊 號 9 将 解 碼 位 址 訊 線 I 號 位 移 而 産 生 位 移 解 碼 位 址 訊 號 之 開 m 轚 路 » 及 用 以 産 1 1 生 m 應 部 分 位 址 訊 號 之 控 制 訊 號 的 控 制 電 路 〇 1 1 本 發 明 另 一 實 施 例 之 半 導 體 電 路 包 含 ; 鬱 應 許 多 位 址 I 訊 號 而 産 生 許 多 解 碼 位 址 訊 號 之 解 碼 器 > 許 多 接 收 m 別 1 的 解 碼 位 址 訊 號 之 開 鼷 電 路 » 而 各 開 颸 電 路 輪 出 —j 輸 出 訊 號 » 許 多 接 收 傾 別 的 输 出 訊 號 之 暫 存 器 » 而 各 暫 存 器 1 1 皆 輸 出 閂 輪 出 訊 號 且 將 8 閂 输 出 訊 號 供 應 到 除 對 應 特 1 1 1 1 1 1 本紙張尺度適用+國國家梂準(CNS ) A4規格(210X297公釐) 經濟部中央梂準局貝工消費合作社印装 A7 ___B7__ 五、發明説明(7 ) 定閂訊號之開嬲電路以外的两鼸霣路,及響褰部分位址 訊號産生控制訊號之控制轚路,該開關霄路根據控制訊 號输出其中之一解碼位址訊號和閂输出訊》當作該输出 訊號》 式:籲抹 從下面和附牖有鬭之說明,本發明上述和其他的目的 優黏和待擻將會變的更明顯,其中: 第1圈為第一傳統範例之突發計數器的霄路圖。 第2圔為第二傳统範例之突發計數器的霄路圄》 第3圚為解碼輪出之突發順序的訊號傳输流程圖。 第4圏為本發明第一實施例之突發計數器霣路的罨路 圖。 第5圖為典型暫存器電路R6之電路圖。 第6圖為典型多工器電路ΜϋΧ之電輅圖。 第?圖為本發明第二實施例之突發控制電路的部分電 路画》 第8画為本發明第三實施例之突發控制電路的部分電 路圖。 第9丽為本發明第四實施例之突發計數器電路的電路 圏》 第10麵為本發明第五實施例之突發計數器霣路的電路 匾。 第11圃為本發明突發計數器電路之方塊圖。 »锤審掄俐註梂 本紙張尺度逍用中國國家橾準(CNS ) Α4規格(210X297公釐) J— I I I I 裝— I —. I I 訂— — I 線 (請先閲讀背面之注意事項再填寫本頁)
It濟部中央揉準局貝工消费合作社印黧 A7 _B7_______ 五、發明説明(f ) 現在將參考第4圏説明第一實施例,有四鴒具有各位 址AddO和Addl的正-負訊號A0和反相A0,及A1和反相A1 之输入的NOR邏輯電路DEC1,输出端Η到X4係輪入到各 多工器MUX,输出端Ml到M4像输入到暫存器RG,及输出 端B1到B4傺轉移到内部記億體電路,此處,内部時脈訊 號K與控制暫存器RG之外部時脈同步,输入到多工器MUX 的三傾資料俗由,例如,除了來自解碼器之訊號XI的 路徑之外,還有來自輸出點B4和B2通遇緩街器之訊號B4R 和B2R的回授路徑所構成,瘥三種输入資料之切換訊號 組為由訊號FB,訊號RB和訊號EB這三摘訊號组成之訊號 BC,控制電路BCC1之産生訊號BC,且包含在要解碼之前 取得位址訊號A0的暫存器,具有訊號K和E输入和産生 用以控制暫存器之時脲訊號EK的A Ο邏輯缓衝器電路, 用以輪出暫存器之反相訊號FB和同相訊號RB的缓衝器霣 路,及用以輸出和訊號同相之外部位址取得訊號E的 缓衝器電路。 接箸,将說明操作,在對應兩位址之解碼訊號输出XI 到X4中,選擇其中之一變成高準位,而其他在非龌擇狀 態之输出為低準位,且输入到多工器MUX,例如,當位 址AddO和Addl皆為低準位和遘擇訊號XI時,而且當訊號 E在外部位址取得變成高準位時,訊號ΕΚ在與訊號升緣 同步之電路BCC1中産生,然後输人到暫存器R6,使得暫 存器取得訊號Α0,因為當訊號Ε變成离準位時,訊號ΕΒ 變成高準位,所以接收訊號之多工器MUX使切換控制路 -10- 本紙張尺度適用中國國家梯率(CNS ) A4規格(210X297公釐) ----------^------1Τ------0 (請先聞讀背面之注意Ϋ項再填寫本頁) 經濟部中央揉準局胃工消费合作社印製 A7 B7_ 五、發明説明(9 ) 徑,使得選擇訊號Ml到K4及輪出訊號XI到X4,具有訊號 Ml到H4输入之暫存器RG在訊號K的時脲錁時取得資料, 及輪出訊嫌B1到B4,在下一周期,當建立突發棋式時, 訊號E變成低準位,而訊號EK固定在低準位且不會改變 ,使得在霣路BCC1之暫存器中,保持在上一屜期之外部 位址取得的資料A0,在訊號E為低準位之情形下,根據 訊號FB或之高訊號,在多工器MUX中形成苗擇回授資 料B1R到B4R和输出訊號Ml到Μ4之路徑,例如,在産生訊 號Ml之多工器MUX中,在訊號為高準位的情形下,切換 多工器MUX,所以會發生順向位移,使得訊號B4R位移到 訊號Ml,而訊號B1R位移到訊號M2,在訊號RB為高準位的 情形下,切換多工器MUX,所以會發生反向位移,使得 訊號B2R位移到訊號Ml,而訊號B3R位移到訊號M2,換言 之,突發順序之類向循環或反向循琛的選擇係由當作最 低位元基底位址之訊號A0是杏為低或高準位決定,很明 顯的,瑄是來自在表2中之突發計數器的解碼順序,而 且本實施例用此規則建構突發控制霣路。 其次將詳細說明建構本實施例之暫存器RG和多工器ΜϋΧ 霣路方塊圈的範例,暫存器霣路示於第5圖,输入訊號 IN傜逋接到PMOS(p型MOS電晶饑)H1和nMOS(n型MOS霉 晶體)M2之濂棰螭,控制訊號CLK及其反相訊號CLKB僳输 入到各闌棰,MOS Ml和H2之汲睡端則連接且输入到卞一 级反相器INV2,反相器INV2之输出僳输入到反相器INV3 ,而反相器INV3之输出則通過由nMOS M3和pMOS M4形成 -1 1- 本纸張尺度遑用中國國家梯率(CNS ) A4規格(210X297公釐) — II I !| I I 裝— I — II 訂—— 線 (請先閲讀背面之注意事項再填寫本頁) 鍾濟部中央揉準局貝工消费合作社印製 A7 B7 五、發明説明(π ) 之第二傅输罨路建接到反相器INV2之輪入端,在此同時 ,輪入訊號CLK和CLKB到各闌極,閂霣路像由從訊號IN 到反相器INV2翰出之部分形成,而MOS M5到M8和反相器 INV4和INV5則建構相似之轚路,反相器INV2之输出為 下一级之输入,而反相器INV4之输出則為暫存器之输 出OUT,閂霜路之前半電路稱為主閂,而後半轚路稱為 僕閂,僕閂除了输人傳輪轚路M5到M8之訊號CLK和CLKB 的邐輯反向之外,其餘和主閂相同,在此霣路中,输入 資料僳在訊號CLK從低準位變到高準位(訊號CLKB從高準 位變到低準位)之變化緣時,藉由主閂閂住和取得,而 僕閂朗通過資料,使得输出資料,僕閂首先變化前一周 期閂住之資料,直到此時,在訊號CLK之邊錁從高準位 變成低準位之情形中,因為主倒資料不過由僕镅閂住, 所以暫存器之输出不會改變。 第6圔為多工器電路,nM0S M15和pMOS M16並嫌到具 有訊號XI输入之反相器INV6的输出端,使得形成傳输 霉路,訊號EB及其反相訊號输入到各閘掻,而输出則输 入到反相器 INV8,之後,反相器 INV8之輪出為多工器 MUJ[之輸出Ml,類似於該傳输電路,pMOS M18和nHOS M17 彼此相互並聯,訊號EB及其反相訊號输入到各閘捶,而 MOS M18和M17則放置在反相器 INV7输出和反相器 INV8 输入之間,對入端B4R而言,提供nMOS Mil和pMOS M12 之傳输,输人訊號FB及其反相訊號當作閘極输入,而其 输出刖输入且連接到反相器INV7,同時,對於输人端 -12- 本紙張尺度適用中國《家標率(CNS > A4规格(210X297公釐) ----------裝-- (請先閱讀背面之注$項再填寫本頁) 訂 線 經濟部中央揉率局属工消费合作社印«. A7 _B7___五、發明説明() B2R而言,提供nMOS K13和PMOS M14之傳輪,輪入訊轚RB 及其反相訊號當作閛極輪入,而其輪出朗输入且連接到 反相器INV7,在此鼋路中,當訊號EB為高準位時,H0S M15和M16導通,所以输出訊號XI通過反相器 INV6和INV8 而成為訊號Ml,當訊號EB為低準位時,因為MOS Ml 7和 M18導通,所以訊號通遇反相器INV7和IHV8而成為訊號Ml ,但是,根據訊號FB和RB,前级路徑是不同的,訊號FB 為高準位時,因為MOS Mil和K12導通,所以訊號B4R輸 出到訊號K1,當訊號RB為高準位時,因為MOS H13和M14 導通,所以訊號B2R输出到訊號Ml。 在此突發計數器電路和第二傳統霣路中,從输入K至 输出B1到B4之延邇時間將會考慮堪輯閘级而彼此相互比 較,此時,假設皙存器電路和多工器電路闻於第5和第 6匾所示之電路,而傳輪轚輅當作一级邏輯閘計算,在 傅统範例中,在外部位址输入時,電路EKB有二级暫存器 RG有二级,而多工器MUX有三级,所以總共有七级,雖 然在多工器MUX中的二级反相器(ISV6, INV8)在邏輯上 可以省略,但是因為有負載外加到暫存器KG之输出E1到 E4,用以將訊號轉移到電路BCC2,所以藉由暫存器RG输 出以驅動输出B 1到B 4之结输出負載太重,然而多工器M U X 僅由傅輪電路構成,因此,必須加入反相器當作缓衝器 ,在突發操作時,暫存器RG1有二级,而多工器ΜϋΧ有四 鈒,所以绝共有較少之六级,但是,很明顯地,在外部 位址輪入之路徑會變成速度限制,在另一方面,在本實 -13- (請先聞讀背面之注意事項再填寫本頁) 裝. 線 -11 I H— # 本纸張Α度適用中國困家標率(CNS ) Α4規格(210X297公釐) A7 B7 經濟部中央揉率局工消费合作杜印裝 五、發明説明(A ) 施例中,在外部位址輪入和突發操作畤,暫存器RG總共 只有二级,此縮短延遅時藺約為一半,在此同時,暫存 器霣路之數目由8滅少到5,所以本發明也能有效減少 佈局面積,此外,因為多工器ΜϋΧ像位在暫存器RG之前 ,所以從输入ADD到暫存器RG输入之路徑變長,使得可 能會延瀝時間,但是,若延邇時間在訊號K输入到暫存 器RG之建置時間中,朗没有問題,也因為输入到電路BCC1 之位址訊號僅可藉由一訊號Afl實現,所以可以使得由於 負載增加所造成的影鬱可以很小》 其次将參考第7圏説明第二實施例,在此實施例中, 與第一實施例相較,簡化了突發控制霣路和多工器霄路 ,在第7圔中,考廉霣路結構,将省略等效於第一實施 例的那些部分。 突發控制霄路BCC3僅包含在第一實施例中用以産生訊 號FB之部分,當控制訊號到多工器電路MUX1時,直接输 入電路BCC 3输出之訊號FB和外部位址取得訊號E,信號 FB以及其反相信號输入至闕極nMOS M21及PMOS M22形成 一傳输電路,且在順向循環時输入來自相鄰暫存器之回 授訊號B4R,同理信號FB以及其反相信號输入至閘極PM0S M24和nMOS M23,形成一傳输電路,且在反向循琛時输入 來自相鄰暫存器之回授訊號B2R,來自逭兩對傳输電路 之輪出連接到第一级之输出,同理,以第一级之輪出以 及解碼器之输出XI作為输入,而形成兩對傳输電路;信 號E作為閘極倍號輪入。而各別的输出連接起來成為输 -1 4 - (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 線 ΙΊ - —I— T . 本紙張尺度適用中國a家揉準(CNS > A4规格(2丨0X297公釐) 鯉濟部中央揉半局男工消费合作杜_«. A7 B7 ._ 五、發明説明(〇 ) 出Ml。 現在將說明電路之操作,因為訊號E在外部位址取得 時為高準位,所以MOSs M25和M26導通,而MOSs M27和 »28_閉,使得輪人XI通過傅输電路轉移到輪出,因為 訊號E在突發模式畤為低準位,所以在訊號XI铒之路徑 鬭閉,而訊號B4R或B2R之路徑導通,因為當訊號FB為离 準位時,傳輸電路之類似切換可以藉由訊號FB實行,所 以訊號B4R通過兩级之傳输電路轉移當作輪出,當訊號 FB為低準位時,输出訊號B2R,在多工器中不能插入反 相器當作缓衝電路,因為多工器MUX1之输出僅输入到暫 存器,所以可以滅少負載,如在傳统範例中驅動输出B1 到B4的情形下,經常連接大的次级電路或長導線,而且 若僅使用傳输条統之電路,則大部分的波形會受到破壊 ,使得延遅時間會很長,此外,因為在本實施例之多工 器HUX1的輪出端Ml之負載減少,所以建構傳輸電路之開 蘭電晶體的尺寸可以做成很小,此使得訊號E能直接_ 入到多工器HUX1,其僅可藉由一訊號FB落擇和操作,而 使得傳输電路能切換信號B4R/B2R。 接箸將參考第8圓說明第三實施例,在本實施例中, 舆第一實施例相較,多工器電路之傳输轚路並未串接成 兩级,而是使傳输電路僅由一级形成β有提供兩瘺具有 以暫存器输出作為输入的NOR邏輯電路,以取得突發控 制電路BCC4之資料A0及其反向訊號,此電路之各输出將 稱為訊號FB和RB,各NOR邏輯電路的另一値输入訊號為 -1 5- 本紙張尺度適用中國國家揉準(CNS > A4規格(210X297公釐} (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 線 4—n · 經濟部中央標牟局貝工消費合作社印* A7 _B7____ 五、發明説明(4 ) 外部位址取得控制訊號E ,而且在此同時,輪入訊號E 及訊嫌FB和RB到多工器MM2當作控制訊號。具有訊號E 及其反相訊號之閹捶輸入的nMOS M31和PMOS M32形成一 傳輸霣路,而且連接在輪入XI和输出之間,同理,具 有訊號FB和RB之閘極控制的各傅输轚路傜用訊號B4R和 B 2 R之输入彼此相互連接,而且所有的輸出都共同連接 到输出Μ 1 » 接著將説明搡作,當取得外部位址時,訊號Ε變成高 準位,而資料XI則轉移到输出Ml,此時,因為訊號FB和 RB皆為低準位,所以不會發生資料抵觸,在突發操作時 ,訊號E變成低準位,且來自訊號XI之路徑中斷,此處 ,根據儲存在電路BCC4之暫存器中的訊號A0之基底位址 資料,訊號FB和RB其中任一變成高準位,而且訊號B4R 和B2R其中任一的資料轉移到输出Ml,在來自訊號B4R或 B2R之多工器中路棰為具有有效改善路徑速度之軍级傅 輸劂蘭電路。若各訊號E, FB和RB之反相訊嫌供應到多 工器MUX2,則多工器MUX2變成不需要反相器轚路,所以 有可能變成只用六镧霣晶髖構件建構。 接著,將説明由三癘位元組成之突發位址的範例,根 據外部位址輪入,較低之位址AddO, Addl和Add2傺在突 發時由内部産生,表3顯示在插入棋式時之順序。 -1 6 - 表紙張尺度適用中國國家標窣(CNS_M4規格(21·0Χ297公釐) (請先閱讀背面之注意事項洱填寫本頁) 裝-
、1T 線 A7 B7 五、發明説明(/) 外部输 入 位 址 AddO A d d 1 Add2 Add3 第一突 發 位 AddO Addl Add2 Add3 第二突 發 位 址 AddO Addl Add2 Add3 第三突發位址 AddO Addl Add2 Add3 第四突 發 位 址 AddO Addl Add2 Add3 第五突 發 位 址 AddO Addl Add2 Add3 第六突 發 位 址 AddO Addl Add2 Add3 第t突 發 位 址 AddO Addl Add2 Add3 根據本發明之目的,當在位址AddG到Add2解碼之後, 突發計數器霄路作啓動畤,突發之解碼順序示於表4 , 在此後雜的順序中,選擇突發計數器霣路之S擇訊號B1 到B8,除了兩位元突發之顒向循環和反向循琛外,邇在 訊號組B1到B4和訊號組B5到B8之間加入切換操作,所以 瞭解決定此順序之因素除了包含位址输入AddO之外,還 有包含位址輪人Addl。 (請先閱讀背面之注意事項再填寫本頁)
,1T 經濟部中央標準局員工消費合作社印製 壶4 外 部 输 入 AddO , 1,2 0 0 0 100 0 10 110 00 1 101 0 11 111 外 部 输 入 選 擇 訊 號 B 1 B2 B3 B4 B5 B6 B7 B8 第 一 突 發 選 擇 訊 號 B2 B 1 B4 B3 B6 B5 B8 B7 第 二 突 發 選 擇 訊 號 B3 B4 B1 B2 B7 B8 B5 B6 第 二 突 發 擇 訊 號 B4 B3 B2 B1 B8 B7 B6 B5 第 四 突 發 選 择 訊 號 B5 B6 B7 B8 B1 B2 B3 B4 第 五 突 發 選 擇 訊 號 B6 B5 B8 B7 B2 B1 B4 B3 第 六 突 發 趣 擇 訊 號 B7 B8 B5 B6 B3 B4 B 1 B2 第 七 突 發 龌 擇 訊 號 B8 B7 B6 B5 B4 B3 B2 B 1 -17- 本紙張尺度通用中國國家標準(CNS ) Α4規格(210Χ297公簷) A7 B7 鯉濟部中央標率局貝工消费合作社印裝 五、發明説明(4) 根據此表建構之突發計數器霣路示於當作第四實施例 之第9圈,解碼器霣路,其輪人為具有位址Add0至Add2 之正/負信號AO至A2或反相之Afl至A2,其輪出為XI至X8 ,而输入至多工器MUX3»其各別之输出則輪入到暫存器 R6,而它們的输出B1到B8則轉移到内部記億體霣路,此 處,内部時脲訊號K舆外部時眤同步,控制暫存器RG, 在訊號B1之路徑的情形下,输入到多工器MUX3之五傾賫 料,例如,除了包含來自解碼器之訊號X1外,邐包含來 自通過缓衝器之輸出B8, B4, B2和B2的訊號而B8R,B4R ,B2R和B2R為其回授路徑,五種資料之切換訊號為由5 锢訊號FBI, FB2, RBI, RB2和EB組成之訊號BC,其可以 以和在_由三傾控制訊號切換三種資料之第一實施例所 説明之多工器電路相同的方式建構,産生訊號BC之控制 電路為轚路BCC5,其中包含在解碼之前用以取得位址訊 號A 0和A1的暫存器及具有訊號K和E之输入用以産生控 制暫存器之時脈訊號EK的AHD暹輯缓衝器,其有提供4 值具有逾些暫存器之輪出訊號及其反相訊號输入的N0R 解碼通輯電路,而输出稱為訊號F B 1,F B 2,R B 1和R B 2, E表示自霣路BCC5输出通遇缓衝器而與訊號EB同相之外 部位址取得訊號。 接箸將説明操作,遴擇對應3楠位址的解碼訊號輸出 XI到X8其中之一而受成高準位,其他在未遘擇狀態之输 出為低準位,且輪入到多工器MUX3,例如•當所有的位 址输人AddO到Add2皆為低準位且選擇訊號XI時,及當訊 -18- (請先聞讀背面之注意事項再填寫本頁) -裝· 訂 線 本纸張尺度適用中國國家梂準(CNS > A4規格(2丨0X297公釐) 五、發明説明(7 ) A7 B7 經濟部中央梂率局負工消费合作社印氧 號E在取得外部位址而變成离準位時,産生與在電路 BCC5中之訊號K升揉同步的訊號EK,且输入到暫存器Μ ,之後暫存器會取得訊號A0和A1,因為訊號EB在訊號E 變成高準位時變成高準位,所以接收訊號之多工器ΜϋΧ3 會造成控制路徑的切換,使得遘擇且输出訊號X1到Χ8, 具有多工器ΜϋΧ3之输出輪入的暫存器在訊號Κ之時脈邊 緣取得資料,然後输出到訊號Β1到Β8,當在下一周期産 生突發模式時,訊號Ε變成低準位,訊號ΕΚ固定在低準 位,且前一周期之資料Α0和Α1(在取得外部位址時)保持 在電路BCC5之暫存器中,在訊號Ε為低準位之情形下, 根據邐擇自訊號FBI, FB2, RB1和RB〗之訊號變成高準位 ,S擇訊號B1R到B8R之回授資料而在MUX3中形成输出到 暫存器RG之路徑,例如,在路:徑之多工器MUX3中産生訊 號B1,在訊號FBI為高準位之情形下,切換多工器MUX3 ,使得訊號B8R位移到訊號B1,且訊號B1R位移到訊號B2 ,在訊號FB2為离準位之情形下,訊號B4R轉移到訊號B1 ,而訊號B1R轉移到訊號B2,在訊號FB2為高準位之情形 下,訊號B2R轉移到訊號B1,而訊號B7R轉移到訊號B2, 在訊號RB2為高準位時,訊號B2R轉移到訊號B1,而訊號 B3R轉移到訊號B2,在此情形下,瞭解到本發明之突發 計數器霣路可以很容易地以相同方式,應即使突發位址 之數目增加。 參考表3,在第七突發位址周期使用最低的3位元, 即位址AddO, Addl, Add2完成突發移動,參考表1,在 -1 9- (請先閲讀背面之注項再填寫本頁) -裝. 訂 線· 本纸張尺度適用中國國家標準(CNS ) A4規格(210XW7公釐) A7 B7 經濟部中喪揉率局属工消费合作社印装 五、發明説明(d ) 第三突發位址周期使用最低的1位元,換言之,在2M 發位址周期,通常像使用最低的η位元(η為整數)完成 突發移動》 其次将參考第10画說明第五實施例,在本實施例中, 與第四實施例相較,簡化了突發控制霉路和多工器霣路 ,突發控制電路BCC6只包含一Α0資料暫存器,一將其反 相成訊號FB之電路,一 Α1資料暫存器,及一産生其反相 訊號FBB之電路,雖然暫存器RG输出訊號Β1到Β8及回授 訊號B1R到B8R之部分舆第四實施例相同,但是三级串接 之轚路HUX4形成在暫存器RG之前的多X器以選擇兩訊號 ,當考慮Β1输出路徑當作範例時,用於具有訊號ΒΟ和 B8R輪人之第一级多工器MUX4的切換訊號為訊號FBB,用 於具有第一狀態MUX4輸出和訊號B2R之輪入的第二级多 工器ΜϋΧ4之切換訊號為訊號FB,及用於具有第二级多工 器MUX4输出和訊號XI之输入的第三级多工 訊號為訊號Ε,當取得外部位址且訊號Ε為高_位_’ 暫存器HG取得訊號XI到Χ8,當在突發之訊號Ε為低準位 時,訊號FB由Α0基底位址決定,當訊號為高準位1_ 立順向電路之功能,而當訊號為低準位時, 路之功能,此同於二位元突發之狀態,但楚,當 由基底位址Α1改變,且訊號由低準位取代离準$ 序改變,使得訊號對Β1和Β2切換到訊號對 號對Β5和Β6切換到訊號對Β7和Β8,藉由增加此切換’ $ 工器之突發順序與表4有醑,此条統之俸黏為控银81 -20- 本纸張尺度適用中國國家梯準(CNS ) A4规格(210X297公釐) ---------裝-- (請先閲讀背面之注$項再填寫本頁) 訂 線 A7 B7 經濟部中央梂隼局負工消费合作社印*. 五、發明説明 ( ) 1 1 線 之 數 百 很 少 〇 1 第 11 圏 為 本 發 明 突 發 計 數 器 電 路 之 方 塊 圖 » 如 園 所 示 r I 9 本 發 明 之 半 導 體 電 路 包 含 一 解 碼 器 9 —* 控 制 霄 路 » 一 請 1 1 I 開 m 電 輅 及 - 暫 存 器 t 解 碼 器 回 應 許 多 位 址 訊 號 以 産 先 聞 1 1 讀 1 I 生 許 多 解 碼 位 址 訊 號 t 控 制 轚 路 回 應 至 少 一 部 分 位址 背 面 1 I 訊 號 産 生 控 制 訊 號 > 開 關 霣 路 接 收 解 碼 位 址 訊 號 9 且 將 之 注 意 1 1 1 解 碼 位 址 訊 號 位 移 以 回 應 控 制 信 號 * 而 産 生 位 移 之 解 碼 事 項 1 I 再 1 I 位 址 訊 號 输 出 * 暫 存 器 則 接 收 開 蘭 電 路 之 输 出 〇 % 1 如 上 所 述 * 根 據 本 發 明 * 在 用 於 离 速 訊 號 输 出 之 記 德 本 頁 I 體 轚 路 中 $ 其 中 输 入 暫 存 器 霣 路 配 置 在 突 發 位 址 的 解碼 1 1 邏 輯 電 路 之 後 9 以 得 到 突 發 位 址 暫存 器 也 必 須 有 突 發 計 1 I 數 器 暫 存 器 之 功 能 時 昵 输 入 直 接 输 入 到 此 暫 存 器 而 1 1 訂 1 暫 存 器 之 輪 出 直 接 轉 移 到 内 部 記 億 體 » 且 此 輸 出 通 過 位 在 各 別 暫 存 器 之 前 的 多 工 器 電 路 » 同 時 回 授 到 其 他 的 暫 1 I 存 器 突 發 順 序 藉 由 多 X 器 之 切 換 控 制 實 現 而 控 制 1 1 訊 號 藉 由 使 用 一 部 份 在 被 解 碼 之 前 之 突 發 位 址 訊 號 而 産 1 | 生 0 線 據 此 » 從 時 賊 到 内 部 記 德 饑 電 路 之 資 料 輸 出 路 徑 的 级 1 1 數 可 以 顯 箸 地 從 七 级 減 少 到 二 级 » 此 兀 成 像 因 為 從 臨 界 1 1 路 徑 移 除 多 工 器 電 路 而 且 延 羥 時 間 可 以 顯 著 地 縮 短 到 J 1 約 一 半 9 因 為 多 工 器 為 位 在 暫 存 器 的 前 鈒 所 以 雖 然 此 1 1 路 徑 必 須 操 作 在 暫 存 器 之 工 作 時 間 中 9 但 是 這 不 是 問 題 1 1 此 乃 由 於 多 工 器 輸 出 之 負 載 僅 只 有 一 傾 暫 存 器 的 事 實 1 1 所 造 成 之 结 果 3 所 以 負 載 很 小 > 且 输 入 到 多 X 器 控 制 電 1 1 -2 1 - 1 1 1 1 本紙張尺度適用中國國家標率< CNS > A4规格(2丨OX297公釐) A7 B7_ 五、發明説明(% ) 路之位址訊號的數目可能從4減少到1,以致於負載非 常小。 此外,在電路組件的數目方面,因為各暫存器不痛要 分成輪入暫存器和突發暫存器,所以暫存器之數目可以 從8減少到5痼。 本發明很明顯地並並不偈限於上述之實施例,而修正 例和變化例可能不脱離本發明之範圍和精神。 nil n — -— — — K I n n I n I I— I I I ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梂準局貝工消費合作社印裝 -22- 本紙張尺度適用中國國家揉準(CNS > A4規格(210X297公釐〉
Claims (1)
- A8 m C8 D8 經濟部中央標準局員工消费合作社印策 六、申請專利範圍 1 1 1 種 半 導 醱 電 路 包 含 ; 1 * 1 一 m 應 許 多 位 址 訊 號 以 産 生 許 多 解 碼 位 扯 訊 號 之 解 | 碼 器 請 ji 1 I 一 用 以 産 生 壜 應 至 少 部 分 該 位 址 訊 號 之 控 制 訊 號 的 无 閲 1 I 控 制 電 路 背 1 I 之 1 —' 接 收 該 解 碼 位 址 訊 號 且 將 該 解 碼 位 址 訊 號 鬱 應 該 注 意 1 1 控制訊嘥位移 * 以 産 生 位 移 解 碼 位 址 訊 號 輸 出 的 開 關 事 項 1 I 再 1 I 電 路 及 填 1 爲 本 接 收 該 開 關 電 路 之 输 出 的 暫 存 器 〇 頁 1 2 .如 申 請 專 利 範 圍 第 1 項 之 電 路 9 其 中 該 暫 存 器 在 第 一 1 1 模 式 時 9 接 收 從 該 開 鼸 電 路 輸 出 之 該 解 碼 位 址 訊 號 1 1 而 在 第 二 模 式 時 » 接 收 從 該 開 蘭 電 路 輸 出 之 該 位 移 解 1 1 碼 位 址 訊 站 m 〇 玎 1 3 .如 申 請 專 利 範 圍 第 1 項 之 電 路 » 其 中 該 控 制 電 路 包 含 1 I 一 m 應 時 脈 訊 號 和 模 式 訊 m 閂 住 該 位 址 訊 m 之 該 部 分 1 1 9 以 産 生 閂 位 址 訊 號 之 閂 電 路 $ 而 該 控 制 訊 號 偽 由 該 1 I 閂 位 址 訊 號 和 該 模 式 訊 號 産 生 〇 線 I i .如 申 請 專 利 範 圍 第 1 項 之 電 路 其 中 該 控 制 訊 號 % 根 1 1 據 在 (2 η -u突發位址周期時, 該位址訊號之最低η 1 1 値 位 元 (η 為整數)産生 〇 1 1 I S .如 申 請 專 利 範 圍 第 1 項 之 電 路 » 因 此 可 以 改 善 産 生 一 1 1 連 串 突 發 位 址 之 延 遲 時 間 〇 1 1 6 .如 申 請 專 利 範 圍 第 1 項 之 電 路 t 其 中 該 開 關 電 路 直 接 1 1 連 接 到 該 解 碼 器 0 1 1 -2 3- 1 1 1 1 本紙張尺度適用中國國家橾率(CNS ) A4規格(210X 297公釐) A8 B8 C8 D8 經濟部中央標準局男工消费合作杜印«- 六、申請專利範圍 1 1 7 . — 種 半 導 體 電 路 包 含 ; 1 __‘ 礬應許多位址訊號以産生許多解碼位烛訊號之解 1 « I 碼 器 y-s 請 先 閲 1 I —* 用 以 産 生 m 應 至 少 部 分 該 位 址 訊 號 之 控 制 訊 號 的 1 1 控 制 電 路 該 控 制 電 路 至 少 具 有 閂 電 路 背 面 1 1 之 1 一 接 收 該 解 碼 位 址 訊 號 且 將 該 解 碼 位 址 訊 OJa 號 因 堪 應 注 意 1 I 該控制•訊號而位移 9 以 産 生 位 移 解 碼 位 址 訊 號 之 输 出 事 項 1 1 再 1 I 的 開 BB 關 電 路 及 的 暫 存 % 寫 本 1 裝 --- 接 收 該 開 鼷 電 路 之 該 輸 出 器 〇 頁 1 8 .如 串 請 專 利 範 圍 第 7 項 之 電 路 f 因 此 可 以 改 善 産 生 一 1 1 連 串 突 發 位 址 之 延 羥 時 間 0 1 I 9 · 一 種 半 導 體 電 路 包 含 1 1 訂 1 —* m 應 許 多 位 址 訊 號 9 以 産 生 許 多 解 碼 位 址 訊 m 之 解 碼 器 1 | 許 多 接 收 各 該 解 碼 位 址 訊 號 之 開 關 電 路 * 各 掴 該 開 1 1 關 電 路 輪 出 一 輸 出 訊 號 1 I 許 多 接 收 各 該 輸 出 訊 號 和 輪 出 閂 输 出 訊 號 之 暫 存 器 線 | $ 該 閂 輪 出 訊 號 會 供 應 到 除 了 對 應 特 別 的 閂 輪 出 訊 號 1 1 之 開 關 電 路 外 的 該 開 關 電 路 9 及 1 I 一 m 應 部 份 該 位 址 訊 號 以 産 生 控 制 訊 號 的 控 制 電 路, 1 1 I 該 開 關 電 路 根 據 該 控 制 訊 號 輸 出 其 中 之 一 該 解 碼 位 1 1 址 訊 號 和 該 閂 輸 出 訊 Plfa m 9 當 作 該 輸 出 訊 號 〇 1 1 ]〇.如申請專利範圍第9 項之電路, 其中該控制電路包含 1 1 一 m 應 時 m 訊 號 和 模 式 訊 號 閂 住 該 位 址 訊 號 之 該 部 分 1 1 -24- 1 1 1 1 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐〉 經濟部中央#率局貝工消费合作社印轚 A8 B8 C8 D8 々、申請專利範圍 ,以産生閂位址訊號之閂電路,而該搽制訊號傜由該 閂位址訊號和該模式訊號産生。 / 11. 如申誚專利範圍第lfl項之電路,其^該開關電路包 含一鬱應該閂位址訊號,傳輸其中之一該閂输出訊號 到節黏之第一閘極,和一瓣應該模式訊號,傳輪一該 解碼位址訊號且訊號傳输到該節點當作該輪出訊號之 第二閛馮。 12. 如申請專利範圍第10項之電路,其中該控制電路還 包含一只有當該模式訊號為第一邏輯準位時接收該P4 位址訊號和輸出該閂位址訊號之邏輯閛,該開蘭電路 包含一當該模式訊號為該第一埋輯準位時,傳輸其中 之一該閂輸出訊號當作該輪出訊號之第一閘極,和一 當該模式訊號為第二邏輯準位時,傳输該解碼位址訊 號當作該輸出訊號之第二閘極c 13. 如申請專利範圍第10項之電路,其中該控制電路還 包括一接收該閂位址訊號和該模式訊號,且輸出第一 控制訊號的第一閘極,及接收反相閂位址訊號和該模 式訊號,且輸出第二控制訊號的第二閘搔,該開關電 路包括一當該模式訊號為第一邏輯準位時,逛應該第 一和第二控制訊號傳輸其中之一該閂输出訊號當作該 输出訊號的第一閘極,及一當該模式訊號為第二邏輯 準位時,傳輪該解碼位址訊號當作該輸出訊號的第二 閛極/ 14. 如申請專利範圍第10項之電路,其中該暫存器繼應 -2 5- 本紙張尺度適用中國國家標率(CNS > A4現格(210X297公釐) I II I —裝— 訂 I 線 (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 經濟部中央梯李局貞工消费合作社印褽 六、申請專利範圍 1 1 該 時 脲 訊 號 輸 出 該 閂 输 出 訊 號 Ο 1 1 15.- -種半導體電路包含 1 I 一 m 應 許 多 位 址 訊 號 以 産 生 許 多 解 碼 位 址 訊 號 之 請 1 1 I 解 碼 器 先 閲 1 1 一 接 收 該 解 碼 位 址 訊 號 且 輸 出 訊 號 之 開 關 電 路 背 面 1 I m 應 時 脈 訊 號 閂 住 該 輸 出 訊 號 9 以 輪 出 閂 輸 出 訊 之 注 1 | | 號旦供•應該閂輪出訊號到該開關電路之暫存器 及 事 項 1 I 再 1 I —* 具 有 接 收 部 分 該 位 址 訊 號 且 輸 出 閂 位 址 訊 Btb m 之 閂 % 1 電 路 的 控 制 電 路 » 當 模 式 訊 號 為 第 一 邏 輯 準 位 時 » 閂 寫 本 頁 λ ί 住 該 位 址 訊 號 之 該 部 分 的 該 閂 電 路 m 應 該 時 脈 訊 號 输 1 1 出 該 閂 位 址 訊 OJa 旅 * 且 保 持 當 該 模 式 訊 嫌 從 該 第 一 邐 輯 1 1 準 位 改 變 到 第 二 逸 輯 準 位 » 不 用 m 應 該 時 脈 訊 時 閂 1 1 住 之 該 位 址 訊 號 的 該 部 分 S 當 該 模 式 訊 爾 為 該 第 二 準 訂 I 位 時 * 輸 出 該 閂 位 址 訊 號 9 該 控 制 電 路 根 據 該 閂 位 址 1 I 訊 號 和 該 模 式 訊 號 而 産 生 控 制 訊 號 1 1 該 開 關 電 路 根 據 該 控 制 訊 號 输 出 該 解 碼 位 址 訊 號 和 1 1 該 閂 输 出 訊 號 其 中 之 一 當 作 該 輪 出 訊 Μ 撕 Ο 線 I 16.- -種半導體電路包含 1 1 一 接 收 第 —· 位 址 訊 號 和 第 二 位 址 訊 Μ 且 將 該 第 —* 和 1 I 第 二 位 址 訊 號 解 碼 » 以 産 生 第 —- 到 第 四 解 碼 位 址 訊 號 1 |« 之 解 碼 器 電 路 1 1* 一 接 收 該 第 一 解 碼 位 址 訊 號 和 输 出 第 __- 输 出 訊 號 之 1 1 第 一 開 關 電 路 1 1 - 接 收 該 第 二 解 碼 位 址 訊 號 和 輸 出 第 二 輸 出 訊 號 之 1 I -2 6- 1 1 1 1 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 經濟部中央搞率局員工消費合作社印製 六、申請專利範圍 1 1 第 二 開 醑 電 路 1 1 —* 接 收 該 第 三 解 碼 位 址 訊 號 和 輸 出 第 三 麴 出 訊 9A m 之 1 · I 第 三 開 關 電 路 请 1 1 1 —* 接 收 該 第 四 解 碼 位 址 訊 號 和 輸 出 第 四 输 出 訊 號 之 先 閲 1 1 第 四 開 關 電 路 V( 背 面 1 I 一 閂 住 該 第 輸 出 訊 號 9 在 m 應 時 脈 訊 號 時 输 出 第 之 注 1 | 意 I 一 閂訊衊之第 一 暫 存 器 項 1 I 再 1 1 — 閂 住 該 第 二 輸 出 訊 號 9 在 應 時 脈 訊 號 時 输 出 第 填 1 二 閂 訊 Bife 號 之 第 二 暫 存 器 寫 本 頁 裝 1 - 閂 住 該 第 三 輸 出 訊 號 9 在 韉 應 時 脈 訊 號 時 輸 出 第 1 1 三 閂 訊 Μ 之 第 三 暫 存 器 1 I - 閂 住 該 第 四 輸 出 訊 ο* m 9 在 饗 應 時 脈 訊 號 時 输 出 第 1 1 四 閂 訊 號 之 第 四 暫 存 器 及 訂 I —* 具 有 閂 住 該 第 一 位 址 訊 號 * 且 根 據 該 時 脈 訊 號 和 1 I 模 式 訊 號 輸 出 閂 位 址 訊 號 之 閂 電 路 的 控 制 電 路 1 1 該 第 一 開 關 電 路 接 收 該 第 二 和 第 四 閂 訊 貼 m » 然 後 饗 1 1 應該閂位址訊號和該模式訊號輸出 該 第 一 解 碼 位 址 訊 線 I 號 該 第 二 和 苐 四 閂 訊 號 其 中 之 當 作 該 第 一 输 出 訊 1 1 號 〇 1 I U.如申請專利範圍第16項之電路, 苠中 1 1 該 第 二 開 鼸 電 路 接 收 該 第 和 第 三 閂 訊 號 * 且 m 應 1 f 該 閂 位 址 訊 號 和 該 模 式 訊 號 輸 出 該 第 二 解 碼 位 址 訊 Bife m 1 | 4 該 第 一 和 第 — 閂 訊 號 其 中 之 一 當 作 該 第 二 輪 出 訊 號 1 1 9 該 第 三 開 關 電 路 接 收 該 第 二 和 第 四 閂 訊 號 > 且 鬱 應 1 I -2 7- 1 1 1 1 本紙張尺度適用中國國家樣準(CNS ) A4规格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 該罔位址訊號和該棋式訊號输出該第三解碼位址訊號 ,該第二和第四閂訊號其中之一當作該第芸輸出訊號 ,及該第四開關電路接收该第一和第三閂訊號,且響 應該閂位址訊號和該模式訊號輸出該第四解碼位址訊 號,該第一和第三閂訊號其中之一當作該第四输出訊 號。 18. 如申諍専利範圍第16項之電路,其中該第一開關霄 路包含一響應該閂位址訊號並傳输該第二和第四閂输 出訊號其中之一到節黏之第一閜棰,和一堪應該棋式 訊號並傳犏該第一解碼位址訊號和傳输到該節點之訊 號的其中之一當作該输出訊號的第二蘭榷。 19. 如申請專利範圍第16項之罨路,其中該控制轚路邇 包含一接收該閂位址訊號,和只在當該棋式訊號為第 —運輯準位時输出該閂位址訊號之灌輯蘭,該第一開 两電路包含一當該模式訊號為該第一通輯準位時,傳 输該第二和第四罔输出訊廉其中之一當作該输出訊號 之第一蘭棰,和一當該棋式訊號為第二通輯準位時, 傳輪該第一解碼位址訊號當作該输出訊號之第二閘棰 經濟部中失標準局Λ工消费合作社印製 (請先聞讀背面之注^項再填寫本頁) 20. 如申請専利範園第16項之電路,其中該控制轚路通 包含一接收該閂位址訊號和該棋式訊號,且输出第一 控制訊號之第一蘭棰,和一接收反相閂位址^號和該 棋式訊號,且输出第二控制訊號之第二闕棰,該開闋 電路包含一當該模式訊«為第一通輯準位時 > 響應該 第一和第二控制訊號傳_該閂输出訊號其中;^ 一當作 -28 本紙張尺度適用中國國家揉準{ CNS > Α4说格< 210X297公釐) 經濟部中央揉率局負工消费合作社印製 A8 B8 C8 D8 六、申請專利範圍 該输出訊號之第一閘極,和一當該模式訊號為第二邏 輯準位時,傳輸該解碼位址訊號當作該输奥訊號之第 二閛極β 21.—種半導體電路包含: 一具有接收第一位址之輪入端和輪出端之第一缓衝 器; 一具有接收該第一位址之输入端和輸出端之第一反 相器; 一具有接收第二位址之输入端和输出端之第二緩衝 器; 一具有接收該第二位址之输入端和輸出端之第二反 相器; 一具有輸入端,網合到該第一和第二緩衝器之該輸 出端,且具有輸出端的第一閘極; 一具有輸入端,繙合到該第一反相器和該第二缓衝 器之輪出端,且具有输出端的第二閘極; 一具有輸入端,網合到該第一緩衝器和該第二反相 器之輪出端,且具有輸出端的第三閛棰; 一具有輸入端,網合到該第一和第二反相器之輸出 端,且具有输出端的第四閘極; 一具有網合到該第一閘搔之該输出端的輸入端和具 有輸出端之第一多工器; 一具有網合到,具有該第二閘極之該輸出端的輸入端 和具有輸出端之第二多工器; -2 9 - 本紙張尺度適用中國國家梯準(CNS ) Α4规格(210Χ297公釐) I I 裝 I 訂 線 (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 經濟部中央標率局員工消费合作社印笨 六、申請專利範圍 1 1 一 具有級合到具有該第三閘極之該输出端的输入端 1 1 * 且 具 有 輸 出 JUU m 之 第 三 多 X 器 I I 一 具 有 網 合 到 具 有 該 第 四 閘 極 之 該 输 出 端 的 输 入 端 請 1 I 9 且 具 有 輸 出 端 之 第 四 多 工 器 先 聞 1 I 讀 1 I 一 具 有 網 合 到 第 一 多 工 器 之 該 输 出 端 的 输 入 端 » 且 背 1 1 之 1 具 有 輸 出 端 之 第 —- 暫 存 器 注 意 1 I 具令鑼合到該第二多工器之該輸 出 端 的 輸 入 端 $ 事 項 1 I 再 1 I 且 具 有 输 出 端 之 第 二 暫 存 器 填 1 寫 本 袭 —- 具 有 級 合 到 該 第 三 多 工 器 之 該 输 出 端 的 輸 入 端 » 頁 1 且 具 有 輸 出 端 之 第 三 暫 存 器 1 1 一 具 有 網 合 到 該 第 四 多 工 器 之 該 輪 出 l.ltf 端 的 輸 入 端 • 1 I 且 具 有 輸 出 端 之 第 四 暫 存 器 及 1 1 控 制 電 路 包 含 it 1 —* 具 有 耦 合 到 該 第 一 緩 衝 器 之 該 輸 出 端 的 輸 入 端 » 1 | 和 具 有 輪 出 端 之 第 五 暫 存 器 1 1 一 具 有 接 收 時 脈 訊 號 和 模 式 訊 Bife m 之 輸 入 端 和 具 有 網 1 1 合 到 該 第 五 暫 存 器 之 輸 出 端 的 第 五 閘 極 > 線 I 一 具 有 網 合 到 該 第 五 暫 存 器 之 該 輸 出 端 的 輪 入 猫 m 和 1 1 具 有 耦 合 到 該 第 一 到 第 四 多 工 器 之 輪 出 端 的 第 三 反 相 1 I 器 1 r I — 具 有 耩 合 到 該 第 五 暫 存 器 之 該 輪 出 端 的 輸 入 端 和 1 r 具 有 m 合 到 該 第 一 到 第 四 多 工 器 之 輸 出 端 的 第 緩 衝 1 1 器 及 1 1 一 具 有 接 收 該 模 式 訊 號 之 输 入 端 和 具 有 m 合 到 該 第 1 1 -3 0- 1 1 1 1 本紙張尺度適用中國國家標準(CNS > Μ規格(210X297公釐} A8 BS C8 DB 經濟部中央揉窣局貝工消费合作社印裝 六、申請專利範圍 1 1 一 到 第 四 多 工 器 之 输 出 端 的 第 四 缓 衝 器 ; 其 中 1 1 該 第 __* 多 工 器 之 該 輸 入 端 傺 網 合 到 該 第 P 和 第 二 暫 1 | 存 器 之 該 輸 出 端 請 1 1 該 第 二 多 工 器 之 該 輸 入 端 條 猪 合 到 該 第 一 和 第 三 暫 先 閲 it 1 1 存 器 之 該 輸 出 端 背 1 I 之 1 該 第 三 多 工 器 之 該 輸 入 端 傜 银 合 到 該 第 二 和 第 四 暫 注 意 1 I 存器之•該输出端 事 項 1 I 再 1 1 該 第 四 多 工 器 之 該 輪 入 端 係 m 合 到 該 第 三 和 第 一 暫 1 裝 該 寫 本 存 器 之 输 出 端 〇 頁 1 2 2.- -種半導體電路包含 1 1 各 白 具 有 輪 入 端 和 輸 出 JJU 端 之 之 第 一 到 第 八 暫 存 器 1 I 一 具 有 耦 合 到 該 第 八 第 四 和 第 二 暫 存 器 之 該 輸 出 1 1 訂 1 I.t«» 端 且 接 收 第 一 解 碼 位 址 訊 號 的 輸 入 端 9 和 具 有 網 合 到 該 第 一 暫 存 器 之 該 輸 入 端 的 輪 出 端 之 第 一 多 工 器 1 1 一 具 有 m 合 到 該 第 一 9 第 七 和 第 三 暫 存 器 之 該 輸 出 1 1 端 且 接 收 第 二 解 碼 位 址 訊 號 的 輸 入 端 和 具 有 耦 合 到 ! | 該 第 二 暫 存 器 之 該 輪 入 端 的 输 出 端 的 第 二 多 X 器 ; 線 I 一 具 有 m 合 到 該 第 二 > 第 和 第 四 暫 存 器 之 該 輸 出 1 1 端 且 接 收 第 三 解 碼 位 址 訊 OJa m 的 輸 入 端 > 和 具 有 耦 合 到 1 I 該 第 —, 暫 存 器 之 該 輸 入 端 的 輸 出 端 的 第 三 多 X 器 1 !· 一 具 有 銷 合 到 該 第 三 » 第 一 和 第 五 暫 存 器 之 該 輸 出 1 1* 端 且 接 收 第 四 解 碼 位 址 訊 站 m 的 輸 入 端 • 和 具 有 網 合 到 1 1 該 第 四 暫 存 器 之 該 輪 入 端 的 輪 出 端 的 第 四 多 X 器 ; 1 1 一 具 有 嫌 合 到 該 第 八 9 第 四 和 第 _ί_ 暫 存 器 之 該 輸 出 1 1 -3 1 - 1 1 1 1 本紙張尺度適用中國國家標準(CMS > A4说格(210X2们公釐〉 A8 B8 C8 D8 經濟部中央揉準局属工消费合作社印氧 六、申請專利範圍 1 一 在 接 收 第 一 訊 號 的 第 一 節 點 和 第 二 節 黏 之 間 具 有 1 1 電 流 路 徑 » 且具有接收該第二控制訊號之/控制閛極的 I 第 一 型 第 — 電 晶 體 請 1 1 一 在 該 第 一 節 點 和 該 第 二 節 點 之 間 具 有 電 流 路 徑 f 先 聞 1 1 且 具 有 接 收 反 相 第 二 控 制 訊 號 之 控 制 閘 極 的 第 二 型 第 背 面 1 1 之 1 二 電 晶 體 注 意 1 一 在禮收第二訊號的第三節點和該第 二 節 點 之 間 具 項 1 I 再 1 I 有 電 流 路 徑 » 且 具 有 接 收 該 第 三 控 制 訊 號 之 控 制 閘 榷 填 1 的 該 第 型 第 三 雷 晶 體 寫 本 頁 裝 1 一 在 該 第 三 節 點 和 該 第 二 節 點 之 間 具 有 電 流 路 徑 9 1 1 且 具 有 接 收 反 相 第 控 制 訊 號 之 控 制 閘 極 的 該 第 二 型 1 I 第 四 電 晶 體 1 1 一 在 接 收 解 碼 位 址 訊 號 的 第 四 節 點 和 第 五 節 點 之 間 訂 I 具 有 電 流 路 徑 < 且 具 有 接 收 該 模 式 訊 號 之 控 制 閘 極 的 1 該 第 一 型 第 五 電 晶 體 及 1 1 一 在 該 第 四 節 點 和 該 第 五 節 點 之 間 具 有 電 流 路 JOtf 徑 1 | 且 具 有 接 收 反 相 模 式 訊 |LM m 之 控 制 閘 極 的 該 第 二 型 第 線 1 電 晶 體 〇 1 1 2 6,- -種産生突發位址訊號之方法, 包含的步驟為 1 I 將 許 多 位 址 訊 m 解 碼 » 以 産 生 許 多 解 碼 位 址 訊 號 1 1 ί 閂 住 在 位 址 邏 輯 控 制 電 路 中 該 位 址 訊 號 的 部 分 9 使 1 ΐ 得 當 模 式 訊 m 提 供 第 一 態 時 該 位 址 邐 輯 控 制 訊 號 根 1 1 據 該 位 址 訊 m 的 該 部 分 輸 出 __- 控 制 訊 號 及 1 1 在 該 模 式 訊 號 從 該 第 一 態 改 變 到 第 二 態 之 後 9 産 生 1 1 -3 6- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) Λ8 B8 C8 D8 經濟部中央標率局貞工消费合作社印装 六、申請專利範 圍 1 1 一 具 有 锅 合 到 該 第 一 反 相 器 和 第 十 暫 存 器 之 該 输 出 1 1 端 的 输 入 端 和 具 有 输 出 端 之 第 三 閘 棰 1 I 一 具 有 網 合 到 該 第 九 暫 存 器 和 第 二 反 相 器 之 該 输 出 請 1 1 | 端 的 輪 入 端 和 具 有 輪 出 端 之 第 四 閘 極 及 先 閱 1 1 一 具 有 m 合 到 該 第 一 和 第 二 反 相 器 之 該 輪 出 端 的 輸 Τη 背 1 1 之 1 入 端 和 具 有 輸 出 端 之 第 五 閘 極 其 中 注 意 1 該 第 到 第 八 多 工 器 的 每 — 個 都 飆 合 到 該 第 二 到 第 事 項 1 I 再 1 1 五 暫 存 器 之 該 輪 出 端 且 接 收 該 模 式 訊 號 〇 % 1 2 3.- -種半導體電路包含 寫 本 頁 裝 1 各 白 具 有 輸 入 端 和 輸 出 端 之 第 一 到 第 八 暫 存 器 1 1 控 制 電 路 包 含 1 I 一 具 有 接 收 第 一 位 址 訊 號 和 控 制 訊 號 之 輸 入 1*1· 端 且 具 1 1 有 輸 出 端 之 第 九 暫 存 器 訂 | 一 具 有 接 收 第 二 位 址 訊 號 和 該 控 制 訊 號 之 輸 入 端 且 1 | 具 有 輪 出 端 之 第 十 暫 存 器 及 1 1 一 接 收 時 脈 訊 貼 m 和 模 式 訊 號 且 輸 出 該 控 制 訊 號 之 閘 1 | 極 線 1 一 具 有 耦 合 到 該 第 八 和 第 四 暫 存 器 之 該 輸 出 端 的 第 1 1 一 輪 入 端 和 m 合 到 該 第 九 暫 存 器 之 該 輸 出 端 的 第 二 輸 1 I 入 端 9 且 具 有 輪 出 端 之 第 一 多 工 器 1 ί 一 具 有 m 合 到 該 第 一 多 工 器 之 該 输 出 端 和 該 第 二 暫 1 ί 存 器 之 該 輸 出 端 的 第 一 輸 人 端 和 耦 合 到 該 第 十 暫 存 器 1 J 之 該 輸 出 端 的 第 二 輪 入 端 9 且 具 有 輪 出 端 之 第 二 多 工 1 1 器 及 1 I -33- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 8 8 8 8 ABCD 經濟部中央梯率局真工消费合作社印氧 六、申請專利範圍 一具有销合到該第二多工器之該輪出端且接收第一 解碼位址訊號之第一输入端,和耦合接收誃模式訊號 之第二端點的第三多工器。 24.—種半導體電路包含: 一鬱應控制訊號閂住位址訊號之暫存器,該暫存器 輸出閂位址訊號; 一蜜•應時脈訊號和棋式訊號産生該控制訊號之控制 閘極; 一接收該閂位址訊號以産生反相閂位址訊號之第一 反相器; 一在接收第一訊號的第一節點和第二節點之間具有 電流路徑,且具有接收該閂位址訊號之控制閘搔的第 一型第一電晶體; 一在該第一節點和該第二節點之間具有電流路徑, 且具有接收該反相閂位址訊號之控制閘極的第二型第 二電晶體; 一在接收第二訊號的第三節點和該第二節點之間具 有電流路徑,且具有接收該反相閂位址訊號之控制蘭 棰的該第一型第三電晶髎; 一在該第三節點和該第二節點之間具有電流路徑, 且具有接收該閂位址訊號之控制閘極的該第二型第四 電晶體; 一接收該模式訊號,以産生反枏模式訊號之第二反 相器; -34- 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) I 裝 訂 線 (請先聞讀背面之注意事項再填寫本I) 六、申請專利範圍 A8 B8 C8 D8 經濟部中央標準局MC工消费合作社印取 有第 ,第 ,第 -電 暫第 之訊控 具該 徑型 徑型 徑八 該 之 號 制 三 間的 路二 路一 路第 , 號 訊 控 第 之極 流第 流第 流型 器 訊 制 二 生 節闕. 電該 電該 電二 存 址 控 第 産 五制 有的 有的 有第 暫 位 I 生 號 第控 具極 具極 具該 之 閂 第 産 訊 和之 間閘 間閘 間的 號 相 該 號 式 點號 之制 之制 之極 訊 反 生 訊 模 節訊 點控 點控 點閘 址 生 産 式 該 四式 節之 節之 節制 位 産 號 模 和 第模 五號 五號 五控 住 以 訊 該 號 的該 第訊 第訊 第之 閂 , 式 和 訊; 號收 該式 該式 該號 g 號.,號 模 號 址極 訊接 和模 和模 和訊 W 訊號訊 和 訊.,位閘 址有;點相 點相 點式 _ 制訊址 號 址極閂制 位具體節反 節反 節模 控址位 訊.,位閘相控 碼且晶四該 二該及二該111 位閂 昵極閂制反三 解,電第收;第收;第收 ^ 第閂該;時閘該控該第 收徑五該接體孩接體該接 Μ 應出收器醞制應二應之 Μ 路第在有晶在有晶在有 。^對輸接相嚮控礬第辍號 Υ 流型一具電一具電一具體-8一器一反一 一 一之一訊 電一 且六 且七 且晶一. 存 一 第 號 制 5 ! I I I I I I I 裝— I I 1 I 訂I I ___ I I 線 (請先閲讀背面之注意事項再填寫本瓦) ^ 本紙張尺度適用中國國家標準(CNS ) Α4洗格(210X297公釐) A8 B8 C8 D8 經濟部中央揉準局属工消费合作社印氧 六、申請專利範圍 1 一 在 接 收 第 一 訊 號 的 第 一 節 點 和 第 二 節 黏 之 間 具 有 1 1 電 流 路 徑 » 且具有接收該第二控制訊號之/控制閛極的 I 第 一 型 第 — 電 晶 體 請 1 1 一 在 該 第 一 節 點 和 該 第 二 節 點 之 間 具 有 電 流 路 徑 f 先 聞 1 1 且 具 有 接 收 反 相 第 二 控 制 訊 號 之 控 制 閘 極 的 第 二 型 第 背 面 1 1 之 1 二 電 晶 體 注 意 1 一 在禮收第二訊號的第三節點和該第 二 節 點 之 間 具 項 1 I 再 1 I 有 電 流 路 徑 » 且 具 有 接 收 該 第 三 控 制 訊 號 之 控 制 閘 榷 填 1 的 該 第 型 第 三 雷 晶 體 寫 本 頁 裝 1 一 在 該 第 三 節 點 和 該 第 二 節 點 之 間 具 有 電 流 路 徑 9 1 1 且 具 有 接 收 反 相 第 控 制 訊 號 之 控 制 閘 極 的 該 第 二 型 1 I 第 四 電 晶 體 1 1 一 在 接 收 解 碼 位 址 訊 號 的 第 四 節 點 和 第 五 節 點 之 間 訂 I 具 有 電 流 路 徑 < 且 具 有 接 收 該 模 式 訊 號 之 控 制 閘 極 的 1 該 第 一 型 第 五 電 晶 體 及 1 1 一 在 該 第 四 節 點 和 該 第 五 節 點 之 間 具 有 電 流 路 JOtf 徑 1 | 且 具 有 接 收 反 相 模 式 訊 |LM m 之 控 制 閘 極 的 該 第 二 型 第 線 1 電 晶 體 〇 1 1 2 6,- -種産生突發位址訊號之方法, 包含的步驟為 1 I 將 許 多 位 址 訊 m 解 碼 » 以 産 生 許 多 解 碼 位 址 訊 號 1 1 ί 閂 住 在 位 址 邏 輯 控 制 電 路 中 該 位 址 訊 號 的 部 分 9 使 1 ΐ 得 當 模 式 訊 m 提 供 第 一 態 時 該 位 址 邐 輯 控 制 訊 號 根 1 1 據 該 位 址 訊 m 的 該 部 分 輸 出 __- 控 制 訊 號 及 1 1 在 該 模 式 訊 號 從 該 第 一 態 改 變 到 第 二 態 之 後 9 産 生 1 1 -3 6- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 申請專利範圍 Λ8 B8 C8 D8 號 裝路該裝 項 訊 之電移的 '某 址 號閂位出 而 位 訊痼和输 , 碼 制一號之 置 解 控有訊號 裝 多 生具址訊 的 許 産少位址 出 生 ,至碼位 輸 産 分置解碼 之。 以 部裝該解 置號 C , 之該換移 裝訊 號 碼 號之切位 項址 訊&:解 訊號以生 某位 址 W 號 址訊號産 住碼 位 Μ 訊 位制訊以 閂解 發 Η 址 該控制, 和該 突11位 _ 生控號 收換 該II多 響産該訊 接切 的 許;少以 f 址 以以 串 Θ 將置至用繼位及用用 建4 一裝一 ,一碼;一 置 一 . 之 置 解置 裝 I裝 I 訂 I線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局貞工消費合作社印裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33964696A JP3748648B2 (ja) | 1996-12-19 | 1996-12-19 | バーストカウンター回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW385391B true TW385391B (en) | 2000-03-21 |
Family
ID=18329478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086119165A TW385391B (en) | 1996-12-19 | 1997-12-18 | Semiconductor circuit |
Country Status (5)
Country | Link |
---|---|
US (1) | US6212615B1 (zh) |
JP (1) | JP3748648B2 (zh) |
KR (1) | KR100337422B1 (zh) |
CN (1) | CN1144129C (zh) |
TW (1) | TW385391B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6389525B1 (en) * | 1999-01-08 | 2002-05-14 | Teradyne, Inc. | Pattern generator for a packet-based memory tester |
US7177968B1 (en) * | 1999-05-31 | 2007-02-13 | Mitsubishi Denki Kabushiki Kaisha | Data transmission system |
KR100549939B1 (ko) * | 1999-06-04 | 2006-02-07 | 삼성전자주식회사 | 버스트 카운터 |
KR100321735B1 (ko) * | 1999-12-24 | 2002-01-26 | 박종섭 | 고주파 특성을 개선한 어드레스 카운터 |
US8239658B2 (en) * | 2006-02-21 | 2012-08-07 | Cypress Semiconductor Corporation | Internally derived address generation system and method for burst loading of a synchronous memory |
KR101645452B1 (ko) | 2015-04-15 | 2016-08-04 | 서울대학교산학협력단 | 진저레논 에이를 함유하는 심혈관 질환 예방용 식품조성물 및 심혈관 질환 치료용 약품 조성물 |
US11862291B2 (en) | 2019-12-12 | 2024-01-02 | Metacni Co., Ltd. | Integrated counter in memory device |
US11742001B2 (en) * | 2020-04-28 | 2023-08-29 | Arm Limited | Configurable multiplexing circuitry |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58150184A (ja) | 1982-03-02 | 1983-09-06 | Mitsubishi Electric Corp | 記憶装置 |
JPH04184791A (ja) * | 1990-11-20 | 1992-07-01 | Nec Corp | 半導体メモリ |
US5345573A (en) * | 1991-10-04 | 1994-09-06 | Bull Hn Information Systems Inc. | High speed burst read address generation with high speed transfer |
US5729709A (en) * | 1993-11-12 | 1998-03-17 | Intel Corporation | Memory controller with burst addressing circuit |
JP3425811B2 (ja) * | 1994-09-28 | 2003-07-14 | Necエレクトロニクス株式会社 | 半導体メモリ |
US5835970A (en) * | 1995-12-21 | 1998-11-10 | Cypress Semiconductor Corp. | Burst address generator having two modes of operation employing a linear/nonlinear counter using decoded addresses |
-
1996
- 1996-12-19 JP JP33964696A patent/JP3748648B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-12 US US08/989,869 patent/US6212615B1/en not_active Expired - Lifetime
- 1997-12-18 TW TW086119165A patent/TW385391B/zh not_active IP Right Cessation
- 1997-12-19 KR KR1019970070802A patent/KR100337422B1/ko not_active IP Right Cessation
- 1997-12-19 CN CNB971220611A patent/CN1144129C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6212615B1 (en) | 2001-04-03 |
KR100337422B1 (ko) | 2002-07-18 |
JP3748648B2 (ja) | 2006-02-22 |
CN1144129C (zh) | 2004-03-31 |
KR19980064384A (ko) | 1998-10-07 |
JPH10188566A (ja) | 1998-07-21 |
CN1188934A (zh) | 1998-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200411666A (en) | Semiconductor memory device and control method thereof | |
TWI717075B (zh) | 多位元位準轉換器、位準轉換器致能電路及位準轉換器致能方法 | |
JP5584895B2 (ja) | 半導体信号処理装置 | |
CN100565698C (zh) | 具有多比特预取输出数据通路的装置及其操作方法 | |
TW385391B (en) | Semiconductor circuit | |
JP3754593B2 (ja) | データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法 | |
EP1286470B1 (en) | Input/output interface and semiconductor integrated circuit having input/output interface | |
JP2006295926A (ja) | 電圧レベルシフタを備えるインターフェース回路 | |
KR100464937B1 (ko) | 반도체 메모리의 테스트 모드 플래그 신호 발생 장치 | |
KR100278923B1 (ko) | 초고속 순차 컬럼 디코더 | |
JP5878936B2 (ja) | シフトレジスタ及び択一型シフトレジスタ | |
JP3090104B2 (ja) | 半導体メモリ装置 | |
JPS58129855A (ja) | パルスパタ−ン良否判定回路 | |
JP2001229675A (ja) | 局所的な出力クロック信号を生成する回路 | |
JP3136904B2 (ja) | 半導体記憶装置 | |
TW399219B (en) | Pointer-circuit with small space requirement, higher speed and smaller power loss | |
US6452976B1 (en) | Data transfer circuit with reduced current consumption | |
KR100675013B1 (ko) | 스캔래치 및 비트 셀의 회로가 동일한 스캔 리드 블록 | |
JPS63193797A (ja) | 時間スイツチ | |
KR20000031255A (ko) | 동기형 메모리 장치의 어드레스 버퍼 및 제어 회로 | |
KR20030024189A (ko) | 코드 저장 메모리 셀 선택 회로 | |
JP2004071009A (ja) | 半導体メモリ装置 | |
JP2004234837A (ja) | 半導体集積回路 | |
JPS63197194A (ja) | シフトレジスタ形時間スイツチ | |
JPH07114399B2 (ja) | データ位相変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |