TW384540B - Built-in data processor in DRAMs - Google Patents

Built-in data processor in DRAMs Download PDF

Info

Publication number
TW384540B
TW384540B TW085113054A TW85113054A TW384540B TW 384540 B TW384540 B TW 384540B TW 085113054 A TW085113054 A TW 085113054A TW 85113054 A TW85113054 A TW 85113054A TW 384540 B TW384540 B TW 384540B
Authority
TW
Taiwan
Prior art keywords
module
semi
memory
hip
mentioned
Prior art date
Application number
TW085113054A
Other languages
English (en)
Inventor
Kazushige Yamagishi
Jun Sato
Takashi Miyamoto
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW384540B publication Critical patent/TW384540B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)

Description

A7 B7 鍾濟部中央標準局負工消费合作社印S.
五、發明説明(1 ) 【技術範圈】 本發明係有關半導體稹urn路裝置,尤其係有關內藏 進行畫像處理的資料處理裝置及畫像資料或者爲收存命令 的記億裝置的半導體積髏電路裝置者* 近年來,個人《臞則進出於工作站的領域之中,代替 大型計算機以實現工作站之網路•又,伴隨最近家庭用娛 樂機器之發展,則需要低成本,且可實現高速圓像處理的 結構•尤其令矩形之來源資料自由地加以映射之變形分離 處理係3次元圖像處理的基本,而爲實現更真實的顯示時 ,則需要數萬多邊形/秒的繪圈性能· 在此,爲提升_像1^1之繪圓性能,則進行有提升與 圖框緩街器間之資料傳送速度•做爲提升資料傅送速度的 方法而言,有(1)採用髙速之界面的方法*和(2)擴展跚框 緩銜器間之資料匯流排宽度之方法· (1) 之方法時,則使用具備高速頁棋式的DRAM或同步 DRAM加以實現·做爲使用同步DRAM,有日本特两平7-1602 49號· (2) 之方法時,令圓框緩衝器和圖儼控制器內藏於單 晶片,令內部匯流排之位元宽度呈128位元等地實現•令 DRAM和圓儺控制器內藏於單晶片之例則記戰於曰經 .ELECTRONICS之1 995年4月1日第17頁的「两發內藏圈框緩 衡器圓黴1^1」或日經MICRODEVICE之1 996年3月號第44頁 〜第65頁之「邏輯和單晶片化-DRRAM進入系統之核心」· 記載於日經ELECTRONICS的內藏圖框緩銜器之蹰像LSI (請先閲讀背面之、注f項再填寫本頁) -Q.
*1T
1C 本紙張尺度適用中國國家標率(CNS ) A4规格(21 ο X 297公釐) -4 - I 經濟部中央樣率局貝工消费合作社印製 A7 ___B7_五、發明説明(2 ) 係除去16M位元之汎用標準DRAM中之9M位元*組入控制器 等之邏輯電路者•又,對於前述記載於日經ELECTRONICS 的內藏DRAM圈像控制器,除內藏DRAM之外·無任何具臁之 脫明· 【發明之揭示】 本發明係一種半導轚稹體裝置,其特徽係以集稹遍耩 電路的邏_棋組和該》輯棋組,令記憶需要資訊的記值髖 棋組具備於1個半導臁基板上, 上述邏辑棋組係以邏輯用定子,上述記值tt模組係記 愴镰定子,各別獨立進行測試者· 如申蹐專利範園第1項之半導體稹髖裝置*其中,上 述半導體稹體裝S係各具備使用於通常動作時之第1端子 和使用於測試動作時之第2«子, 和連接上述第1之端子和上述邏_楔組,使用於通常動作 時之第1睡流排, 和連接上述第2之端子和上述驪輟棋組*使用於測試動作 時之第2匯流排; 上述記憶《棋組係具備連接於上述邏辑棋組,使用於 通常動作時之第1之埠,連接於上述第2之匯流排,使用於 測試動作時之第2埠者* 一種半導體稹體裝置,其特微係令集稹钃辑電路的邏 辑携組,和收容繪圖命令及繪圖來湎資料的第1之記值體 請 先 閱 讀‘ 背 面 之 }£ 項 再 填 寫 本 頁, 訂 本纸張尺度適用中國國家#準(CNS ) A4规格(210X297公釐) 經濟部中央揉率局員工消费合作社印製 A7 B7_五、發明説明(3 ) 棋組,和收容繪圔賫訊的第2之記憶體模組,具備於1個半 導體基板上, 上述第1之記億體模組和上述第2之記億«I模組係配置 於上述畫儼用之處理器兩蟠的半導體集積裝置, 上述半導體集稹裝置係各具備使用於通常動作時之第 1端子•和使用於測試動作時之第2端子, 和連接上述第1之端子和上述邏辑模組,使用於通常 動作之第1匯流排, 和連接上述第2之蟠子和上述第1或第2之記憶朦棋組 ,使用於測試動作時之第2睡流排; 上述第1或第2之記值體模組係具備連接於上述邏輯模 組,使用於通常動作時之第1埠,和連接於上述第2匯流排 ,使用於測試動作時之第2埠者· 如申請專利範_第1項之半導讎稹《I裝置,其中,具 有複數上述記億體模組, 於同一位址呈可活動之資料線位元數則於各記憧體模 組呈相等者· 如申請專利範圈第2項或第14項之任一項之半導體稹 體裝S,其中,上述各記億體模組係以勘態型隨機存取記 憶藿所構成之複數區庫所構成者· 如申請專利範園第5項之半導tt積臁裝置,其中,上 述第2匾流排係共通連接於上述複數之記值體棋組,經由 選擇信號僅對所還擇之記億髖模組,输出至共埵匯流排者 本紙張尺度適用中國國家槺準(CNS ) A4规格(210X297公釐) 經濟部中央橾準局貝工消费合作社印装 A7 _^_B7_ 五、發明説明(4) 本發明之目的在於提供不會降低倌賴性之可小型化之 半導髖裝置。 本發明之另一目的在於提供可使額緣之大小一定而增 大顯示面稹,或使顯示面稹一定而縮小額緣的液晶期示用 半導《裝置。 〔解決問埋之方法〕 本案發明,其代表性之概要簡單說明如下。 (1 ) 一種LOC型半導嫌裝置,在半導《晶片之主 面之全周邊面上設有TCP用粘带之樹脂薄膜(Tape),其 上設有引線,引線和半導髖晶片之導電片間作電連接,該 電連接部以封裝樹脂覆蓋。 (2 )於上述(1 )之半導體裝置,其中引線之输入 引線及输出引線分別配設成一列。 (3 )於上述(2 )之半導髋裝置,其中上述輸入引 線及输出引線分別以一列平行配置。 (4 )於上述< 1 )之半導雔裝置,其中上述半導髏 晶片之導電片係配置在半導《晶片之中央部之長邊方向。 (5 )於上述(4之半導髗裝置,其中上述半導髖晶 片之導電片之配置節矩和引線之配置節矩大略相等。 (6 )於上述(5 )之半導《裝置,其中上述引線係 等間隔配置。 (7 )於上述(1 )之半導雔裝匿,其中上述引嫌係 僅配設在長邊方向,不具有彎曲部。 本^•張ΛΑ逋用中鬮困家鱗(CNS ) ( 210X297公兼) n·^^— h -n ^^1 I ϋ .Hi n I Q' (請先閲讀背面之注$項再填寫本貰) -11. 訂 經濟部中央揉率局貝工消费合作社印製 A7 __B7 _ 五、發明説明(5) (8)於上述(1)之半導儘裝置,其中上述半導體 晶片之输入導電片和一側端之閜設有測試用元件及讕整標 記(Alignment Mark),在输出導電片和另一側端之閜睽 有输出緩衝面。 (9 )於上述(8 )之半導籠裝置,其中從上述半導 «I晶片之一側端起至输入導電片爲止之距蘸,和從另一側 端起至输出導電片爲止之距赡大致相等。 (1 0 )於上述(9 )之半導《裝置,其中上述半導 體晶片係在靠近鄰間之晶片之输出側之面域被切斷。 (1 1 )上述(1 >之半導證裝置在配線基板和液晶 面板問被《連接而成之液晶鑕示裝置。 依上述(1 )之方法,在半導饈晶片之主面之全周邊 面上設置TC P用粘帶之樹脂薄膜固定之,則封裝樹脂不 致向TC P用粘帶之背面流散,因此在裝配時,裝配基板 和半導體裝置間之連接可輕巧且確實地進行,在不降低功 能和信頼性下可實小型化。 依據上述< 2 )及(3 )之方法,將引嫌之输入引嫌 及输出引線分別平行配設成一列,使引線不具有彎曲部, 故即不降低信賴性又可達成小型化目的。 依據上述(4 )之方法,將半導髖晶片之導電片配列 在半導髄晶片之中央部之長邊方向*使得半導酱晶片1和 TCP用粘帶3之樹脂薄膜3 a間之重叠部分可以確保, 因而組裝工程可以容易進行,而且,可以確實防止封裝樹 脂5之朝TCP用粘帶3之背面流散。 本紙張尺度逋用中國國家揉準(CNS > A4规格(210X297公釐)
Il· I-^ -I-, 訂 ..ηΊ—ΐ (請先閱讀背面之注f項再楱寫本頁) 經濟部中央標準局月工消费合作社印東 A7 ___B7__ 五、發明説明(6) 依據上述(5〉〜(7 )之方法,使半導髗晶片之導 «片之配置節矩和引嫌之配置節距大致相等,使上述引線 等闉隔地僅配設在半導«晶片之長邊方向,如此則可減少 引線之短路現象,亦即不會降低信賴性又可實現小型化。 依_上述(8 )及(9 )之方法,在半導饞晶片之输 出導電片和一側端之問設置澜試用元件及調整標記,在输 出導電片和另一側端之間設输出緩衡酉,使從半導酱晶片 之一側端至输入導《片間之距覦和從另一側端至输出導電 片間之距離大致相等,如此則半導髖晶片1和TCP用粘 帶3之樹脂薄膜3 a間之重叠部分在输入/输出側均可足 夠確保,使得組裝工程更容易,且可確實進行,亦可確實 防止封裝樹脂5之朝T C P用粘帶3之背面流散。 依據上述(1 0 )之方法,將半導《I晶片從靠近鄰接 之晶片之输出側之區域切斷,如此既可確保功能及信賴性 又且實現小型化。 依據上述(1 1 )之方法,將上述(1 )之半導體裝 置®於基板和液晶之間以電氣連接,如此則可使液晶顯示 裝置之額緣之大小保持一定而增大顯示面積,或使顯示面 稹保持一定而縮小額緣。 以下,參照圖面詳細說明本發明及實施例。 又,爲說明實施例,於所有圖面中,具有同一功能者 附加同一符號,並省略其重複說明。 〔實施例〕 本紙張尺度逋用中國國家揉準(CNS > A4规格(210X297公釐) — I-;If---訂-----dHi (請先面之注$項再填寫本頁) 經濟部中央橾準局貝工消费合作社印製 A7 ___B7_ 五、發明説明(7) (實施例1 ) 圓1所示爲本發明實施例1之半導體裝置之除去封裝 樹脂之狀態之概略構成之平面圓。 圖2爲沿_ 1之A — A線之實施例之半導tt裝置之· 面。圚3爲由上看之本實施例1之半導體晶片之主面之平 面圖。 於圖1至圓3中,1爲半導酱晶片,2a爲输入導竃 片或输入突起(以下稱爲輪入導m片),2 b爲输出導電 片或输出突起(以下稱爲输出導電片)。3爲TCP用粘 帶,3 a爲TCP用粘帶3之由聚酰亞胺形成之樹脂薄膜 (Tape) ,4爲输入引嫌及输出引線之內引線,4a 爲输入引線* 4b爲输出引線,5爲封裝樹脂,6爲半導 «晶片1和內引線4間之電連接用之元件孔,7爲裝配時 烙鐵接觸用之输入側孔。 本實施例1之半導镰裝置係如圓1至圖3所示般。爲 l oc型半導體裝e,在半導髏晶片1之主面之全周邊面 上設有由TCP用粘帶3之聚酰亞胺樹脂薄腆(Ta p e )3 a,其上設有输入引線4 a及输出引線4 b之內引線 4,胲內引線4和半導體晶片1之输入導電片2 a及输出 導電片2 b分別作電連接,以封裝樹脂5覆董賅《連接部 並密封之。 上述TCP用粘播3,係在由聚酕酰亞胺樹脂薄膜( Ta p e ) 3 a之上設有输入引線4 a及输出引線4 b, 該聚酰亞胺樹脂薄膜(Ta pe ) 3 a之中央部設有較半 本紙張尺度逍用中國國家揉準(CNS ) Λ4规格(210X297公釐) —.1 — ---Q.-------------訂------oi (請先Η讀背面之注$項再4寫本貰) -10 -
經濟部中央揉準局貝工消费合作社印II A7 __B7_____ 五、發明説明(8) 導《晶片1爲小之元件孔6用以使半導饞晶片1和內引嫌 4作電連接,在输入引嫌4 a之外引線部分股有输入孔7 〇 上述元件孔6設置成小於半導镰晶片1之尺寸,因此 ,封裝樹脂5不會有流向半導《裝置之背面的現象。另外 ,封裝铒|旨5僅塗敷在元件孔6之上。 上述输入引線4 a及输出引線4 b,係分別以一列平 行且等間隔地僅配設在半導髖晶片1之中央部之長邊方向 ,不具有彎曲部。 上述半導體晶片1之输入導電片2 a及输出導《片2 b,係僅配設在半導雔晶片1之中央部之長邊方向,半導 體晶片1之導《片2之配置節距和输入引線4 a及输出引 線4 b之各別之配置節矩係配設成大致相等。 上述输入引線4 a及输出引線4 b係分別由網(Cu )箔圖型所形成。 圆4爲本實施例1之半導髗晶園全«之構成之主面之 平面圖,圖5爲圔4爲半導髖晶画上之1個半導髗晶片之 概略構成之平面圖。於圇4及圖5中,2 1爲半導髗晶圃 ,2 2爲測試用元件(TEG)及調整檁記,2 3爲遍辑 電路,2 4爲閂鎖電路,2 5爲解碼器,2 6爲输出緩衝 器。 本實施例1之半導體晶片1,係如圚5所示般,由輸 入導電片2 a输入之賫料,通過邏輯電路2 3而保存於閂 鎖器2 4。之後,資料經由解碼器2 5送至输出緩衝器 本紙張尺度逋用中國國家揉率(CNS ) A4规格(210X297公釐) (請先《讀背面之注$項再填寫本頁) 訂 .0 -11 - 鋰濟部中央標率局負工消费合作社印装 A7 ___B7 五、發明説明(9) 26,作爲输出賫料從输出導電片2b输出。資料之流程 係如圓5之箭頭D所示。 上述閂鏔電路2 4爲止之資料傅送係以1 〇〜2 0 MHz之高速進行。因此,爲使输出資料從閂鑛鬣路2 4 傳送至解碼器2 5 *有必要分離配置。分離配置時,输出 數(1 6 0〜2 4 0條)目之配線S域爲必賽,半導藿晶 片1之尺寸被擴大。 爲了高速資料傳送及配線區域之鮪小,输入導電片2 a較好是配置於半導髏晶片1之周邊。但是,爲了縮小 TCP,有必要採用本實施例1之TCP構造。因此,將 測轼用元件(TEG)及調整標記2 2之ffi域作爲與上述 TCP用粘帶3之樹脂薄膜(Tape ) 3a之重曼部分 有效地活用。該測試用元件(TEG )及調整標記2 2之 部分有1 8 0 //m。習知上係於盡線時使用1 0 0〜 1 50 //m之刀片切削,而本實施例1則使用3 5#m之 刀片於靠近输出側處切削,留下输入側(圔5 ) ° 上述输出資料由解碼器2 5送至输出轚存器2 6。此 時爲6 0〜12 0Hz之低速。又,爲了通過输出導電片 2 b之宽度進行输出資料之傅送,半導慨晶片1之尺寸不 能擴大。藉此,可將上述输出導《片2 b僅配置於半導镰 晶片1之中央部之長邊方向。 即,在上述半導II晶片1之输入導《片2 a與一側端 之間設置測試用元件(TEG)及調整棵記2 2,在输出 導電片2 b與另一側端之間設置输出嫌衝器2 6,藉此* 本紙張犬度逋用中國國家揉準(CNS ) A4规格(210X297公兼) I-訂 OH] {請先聞讀背面之注$項再填寫本頁) -12 - A7 __B7_ 五、發明説明(l〇 ) 可使由半導體晶片1之一側端起至输入導《片2 a止之距 離和由另一側端起至输出導電片2 b止之距離大致相等· 例如,於圓5中,半導髖晶片1之一側端起至输入導 鼇片2 a止之距離爲4 0 0 ,半導體晶片1之另一側 端起至输出導電片2 b止之距離爲5 0 0 ·因此,兩 者之距離配設成大致相等較好。又,输入導電片2 a與输 出導電片2 b之間隔儘可能縮小•如此則可使TC P之宽 度方向更小型化•又,必要時,如圓1 0所示般,可將输 入導電片2 a和输出導電片2 b成1列交互配設在半導髖 晶片1之長邊方向之中心線上· 又,上述半導«晶片1係於圓4所示靠近半導髖晶圃 2 1之鄰接之半導體晶片1之输出側之區域被切断。如此 ,可不損及功能和信賴性而實現小型化之目的· 本實施例1之半導體裝置之組裝工程·大至由晶圃工 程,組裝工程,測試工程所構成•該組裝工程可使用例如 1 993年5月31日,日經BP社發行之「資踐講座 VLSI封裝技術(上)」第139〜141頁記載之 TCP之組裝工程。 亦即,依以下順序進行半導體裝置之組裝· (1 )晶圆工程(包含突起工程)\ (2 )晶片分類(Die-Sorting) (3 )背面研削(Grinding) (4 )切片(Dicing)· (5 )內弓丨線接合(I η n e r L e a d - Β ο n d i n g ) 本紙張尺度適用中國國家梂冷(rNS ) Λ4規格(210X297公釐) 請 先 閱 讀* 背 面 之 注* 意 事 項 再 ί 經漪部中决榡率局貝Η消費合作社印聚 -13 - 經濟部-6-夬橾率局貝工消费合作杜印裝 A7 ________B7 _ 五、發明説明(j (6 )注封(Pott ing ) (7 )槺記(M a r It i η g ) (_8 )預熱測試(Burn-in test) (9〉包裝 (1 0 )出貨 由以±說明可知,依本實施例1,在半導體晶片1之 主面之全周邊面上設置TCP用粘帶3之樹脂薄膜( Tape) 3a,將元件孔6製成小於半導tt晶片1,則 封裝樹脂5不會朝TC P用粘带3之背面流散。因此,裝 配時,裝配基板和半導《裝置閜之連接可確實進行◊即, 可在不損及功能和信賴性下實現小型化之目的。 又,將输入引線4 a及输出引線4 b分別以1列平行 地配設,可去掉引線之《曲部分,故可減少輸入引嫌4 a 及输出引線4 b之短路,即可不損及倌賴性而達成小型化 之目的。 又,將上述半導髖晶片1之输入導電片2 a爲止之距 離和從另一側端之输出導電片2 b配列於半導《晶片1之 中央部之長邊方向,如此則半導《晶片1和T C P用粘带 3之樹脂薄膜(T a p e ) 3 a間之重叠部分可充分確保 ,因此》組裝工程可容易進行。且可確實防止封裝樹脂5 朝TCP用粘帶3之背面流散。亦即,在不損及功能及信 賴性下列實現小型化。 又,上述半導«晶片1之輪入導髦片2 a和输出導電 片2 b之配置節距和输入引線4 a及输出引線4 b之配置 本紙張尺度逋用中國國家樑準(CNS > Α4規格(210X297公釐) II ί I ^---ό,-I-,---訂------914 (请先押讀背面之注$項再填寫本夏) -14 - 1 經濟部中央揉準局貝工消费合作社印装 A7 _ B7 _五、發明説明(d 節矩大致相等,將上述输入引線4 a及输出引線4 b以等 間隔僅配設於半導镰晶片1之中央部之長邊方向,則可減 少引線之短路,在不損及信頼性下可實現小型化之目的。 又,在上述半導髖晶片1之输入導電片2 a和一側端 之間股有測試用元件及調整標記2 2,在输出導電片2 b 和另一側端之間設有输出緩街器2 6,使上述半導雔晶片 之一側端起至输入導電片4 a止之距離和另一侧端起至输 · 出導電片4 b止之距離大致相等,則半導«晶片1和 TCP用粘帶3之樹脂薄膜(Ta p e ) 3 a之重叠部分 在输入/出側均可確保夠大,故組裝工程可更容易,確資 地進行。且可確實防止封裝樹脂5朝T C P用粘帶3之背 面流散。因此,可不損及功能及信頼性而實現小型化。 又,將上半導體晶片1於靠近鄰接之半導《晶片1之 輸出側之區域切斷,故可不損及功能及信賴性而資現小型 化。 (實施例2 ) 圖6爲本發明實施例2之液晶顯示用半導«裝置之 TCP用粘帶之構成之平面園。園7爲圆6之部分擴大圔 。於圖6及圖7,1爲半導體晶片,2爲導電片,3爲 TCP用粘帶,4爲输入引線及输出引線之內引線,4a 爲输入引線,4 b爲輸出引線,5爲封裝樹脂,6爲元件 孔作爲半導II晶片1和內引線4之電連接用,7爲液晶願 示用半導«裝置安裝於配線基板時烙鐵觸接用之输入側孔 本紙張尺度適用中國國家揉率(CNS ) A4规格(210X297公釐) (請先閱讀背面之注f項再填寫本頁) -15 - 經滴部中戎標準局員-τ消費合作社印摯 A7 B7 五、發明説明(13 ) ,8爲將TCP從TCP用粘帶3以金靥模具接出時之補 助開縫,9爲檢査用針觸接墊片,1 0爲亀鍍引線,1 1 爲搬送TCP用粘帶3之鍵輪孔,12爲TCP壓著於玻 璃時使用之調整記號,1 3爲使用者切除ffi域(虛線所示 )9 本實施例2之液晶顯示用半導«裝置係如圖6所示般 ,和上述圖1所示實施例1之半導髄裝置之基本構成爲相 同· 上述半導髖晶片1之位置係如虛線所示,賅半導髖晶 片1之長邊尺寸爲14. 83mm,短邊尺寸爲1. 53 mm,元件孔6爲小於半導髖晶片1之尺寸之孔* TCP 用粘帶3之使用者區域之長邊尺寸爲17. 6 mm*短邊 尺寸爲5 . 5 m m · 上述TCP用粘帶3之樹脂薄膜(Tape) 3a可 使用例如聚酰亞胺薄膜*上述輸入/出引線4a ’ 4b可 由銅(C u )箔圃型形成·上述输入引線4 a之外引線爲 ,例如由输入引線2 8條和兩端各1條虛擬引線之合計 3 0條所形成*上述输出引線4 b爲,例如由输入引線 1 6 0條和兩端各1條虛擬引線之合計1 6 2條所形成· 上述檢査用針觸接墊片9係如園7所^示般,例如由Y 156、Y157、Y158、Y159、Y160所構 成•電鍍引線1 0,因爲TCP用粘帶3之薄膜3 a係由 聚酰亞胺薄膜形成,容易帶電,因靜電會造成半導髏晶片 1之破壤,故而爲防止半導體晶片1之靜電破壞’使用由 本紙張尺度ili中國家摞中(「NS ) Λ4規招(2】ΟX 297公釐) —I^ Γ OI— (請先聞齋背面之-意事項再填寫本頁) 、?τ ^5^ -16 - 經濟部中央揉準局貝工消费合作社印*. A7 __B7 _五、發明説明(j 連接TC P用粘帶3之全«之銅箔圖型所形成者》俾使 T C P用粘帶3不致於局部带電。 依上述本實施例2之液晶顯示用半導體裝S,可達成 上述資施例1之半導體裝置之相同效果。 (實施例3 ) 圖8爲本發明實施例3之液晶顯示裝置之全嫌構成之 一部分除掉之平面圓,圖9爲沿圔8之B — B線切断之断 面圖。於圖8及圖9中,3 1爲液晶期示裝置之额緣隹髗 ,3 2爲液晶面板,3 3印刷配線基板,3 4 a爲共同屬 動用半導雔裝置,3 4 b爲區段願動用半導tt裝置,3 5 爲鋁等之不透明保謨構件,3 6爲異方性導電薄膜( A n i s t 〇 r 〇 p i c C ο n d u c t i v e F i 1 η ) ,3 7 爲銲錫。 本實施例3之液晶顯示裝置係如圖8及圔9所示般, 在額緣筐體3 1上將液晶面板3 2和印刷配線基板3 3安 裝於特定位置,將共同驅動用半導髏裝置3 4 a和區段覼 動用半導雠裝置3 4 b之输出引線2 b,以及設在液晶面 板3 2之玻璃上之配線分別以異方性導鼇薄膜3 6作電連 接,將共同驅動用半導體裝置3 4 a及面段屜動用半導髖 裝置3 4 b之輸入引線2 a,以及印刷配線基板3 3之配 線分別以銲錫3 7作電連接。在共同願動用半導雠裝置 3 4 a及區段驅動用半導髏裝置3 4 a之上以鋁(A 1 ) 不透明保護構件35覆董而構成。 上述共同輻動用半導髏裝置3 4 a及面段軀動用半導 本紙張ΛΑ適用中Η國家樣準(CNS ) A4^ ( 210X297公釐) (请先聞讀背面之注$項再填寫本頁) 訂 -17 - 經濟部中央揉準局*:工消費合作社印製 A7 __ B7__ 五、發明説明(& 髏裝置3 4 b係使用上資施例2之液晶願示用半導藿裝置 〇 本實施例3之液晶«示裝置,長邊約2 7 Omm,短 邊約1 8 0mm,顯示面稹約2 4 OmmXl 6 Otnm。 額緣之長邊之宽度約7〜1 0 mm,短邊之宽度約1 〇〜 15mm.0 如上說明,上述共同騷動用半導髗裝置3 4 a及霣段 羼動用半導髏裝置3 4 b係使用上述實施例2之液晶麋示 用半導镰裝置,因此,可使液晶艱示裝置之額緣尺寸保持 一定而增大顯示面稹,或者可使鱖示面稹保持一定而綰小 額緣之尺寸。 以上,雖係依據上述資施例具髏說明本發明。但是本 發明並不限定於上述實施例,當然,只要在不脫離本發明 之精神之範圍內均可作各種變更。 〔發明效果〕 依據本案發明所揭示之代表例可獏得如下之效果。 (1 )封裝用樹脂不會朝TCP用粘帶之背面流散, 裝配時裝配基板和半導《裝置間之連接可確保,故可在不 損及功能和信賴性下實現小型化。 (2 )引線之输入引線及输出引線分別以一列平行配 置,故可消除引線之彎曲部分,在不損及信賴性下實現小 型化。 (3 )半導體晶片之導電片或突起係配列於半導體晶 本紙張尺度逍用中國國家椹率(CNS > A4規格(210X297公釐) ill·;ci---订------.9—^ (請先»讀背*之注$項再填寫本頁) -18 - 經濟部中央揉準局貝工消费合作社印«. A7 B7____五、發明説明(烧 片之中央部之長邊方向,故半導體晶片和TC P用粘带之 樹脂薄膜(T a p e )間之重曼部分可確保,組裝工程容 易進行。且,可確實防止封裝樹脂之期TC P用粘#3之 背面流散。因此,在不損及功能和僧頼性下可實現小型化 0 (4) 半導«晶片之導m片或突起之配置節矩和引綠 之配置節距大致相等。將上述引線以等間隔僅配股於半導 «晶片之中央部之長邊方向,因此,可減少引線之短路, 在不損及信頼性下可實現小型化。 (5) 在半導體晶片之輪入導m片和一側端之間設置 測試用元件及調整標記,在输出導電片和另一側端之間設 輸出緩衝器,使上述半導《晶片之一側端起至輪入導電片 止之距離和另一側端起至输出導電片至之距離大致相等* 如此則上述半導《晶片和TCP用粘帶之樹脂薄膜( Ta p e )間之重ft部分在输入/出側均可確保足夠尺寸 。故組裝工程可更確實,容易進行,且,可確實防止封裝 樹脂之朝TCP用粘帶3背面流散。因此,在不損及功能 及信賴性下可實現小型化。 (6) 半導體晶片在靠近鄰接之晶片之输出側之面域 被切斷,因此,在不損及功能及倌賴性下可實現小型化。 (7) 共同驩動用及西段用半導»裝置係使用本發明 之小型化液晶顯示用半導髗裝置,因此,可使液晶顯示# 置之額緣之尺寸保持一定而增大顯示面稹,或者使顯示面 稹保持一定而縮小額緣。 本紙張尺皮逍用中國國家橾準(CNS > A4规格(210X297公釐) ^^ΙΒΊΙΙ·· ^^^1 —Lr— ai_^i am^^i c (請先《讀背面之注$項$寫本頁) 订_ -19 - 經漓部中夾標準局員工消费合作社印粼 A7 _______B7_ 五、發明説明(〗7) 〔圓面之簡單說明〕 躕1:本發明實施例1之半導體裝置之除掉上部封裝 樹脂之狀態之概略構成之平面蹰· 圖2:沿晒1之A—A線切斷之斷面圓· 晒3:本實施例1之半導髖晶片之主面從上看之平面 圖· 酾4:本實施例1之晶圖全髏構成之主面平面圖· 圖5:本實施例1之半導體晶片之概略構成之平面圓 豳6:本實施例2之液晶顯示用半導體裝置之TCP 用粘帶之構成之平面圃· 圖7:圖6之部分擴大圖· 圖8:本發明實施例3之液晶顯示裝置之全藿構成之 一部分除掉之平面圖· 圓9:沿晒8之B-B線切斷之断面圄· 圓10:本發明實施例1之半導體裝置之導電片之配 設位置之變形例之平面圖· 圈11(a)及11(b):習知液晶顯示用半導體 裝置之問題點說明之圖· \ 〔符號說明〕 1 半導髏晶片 2 a 输入導氰片或突起 本紙張尺度ϋ中國固家標嘩(—(’NS ) Λ4規祐(210X297公釐) ~ (請先閲氣背面之注意事項再填寫本頁)
A7 B7 五、發明説明(18) 2b 输出導電片或突起 3 T C P用粘帶 3¾ TCP用粘帶之樹脂薄膜(Tape) 4 內引線 4 a 输入引線 4 b 输出引線 5 封裝樹脂 6 元件孔 7 输入側孔 8 補助開縫 9 檢査用針觭接墊片 10 電鍍引線 11 鏈輪孔 12 調整標記 13 使用者切除區域(虛線所示)· 21 半導體晶画 22 測試用元件(TEG)及調整標記 2 3 邏辑電路 2 4 閂鎖電路 2 5 解碼器 5 26 输出緩衝器 31 液晶顯示裝置之額緣筐體 32 液晶面板 33 印刷配線基板 本紙張尺度递州中國國家招4* ( ('NS ) Λ4規招(210X297公釐) 讀 先 閲 讀- 背 ij 之 法 寫 本 頁 經淌部中决楮準局貝^消費合作社印粼 -21 - A7 £7_ 五、發明説明(& 34 共同驅動用及蓖段用半導體裝置 35 不透明保護構件 36 異方性導m薄膜 3 7 銲錫 a-^^i ^^^1 ^ϋ·· ^^^1 ^ΙΒϋ · c (請先閱讀背面之注$項再填寫本買) ^ 經濟部中央揉準局員工消費合作社印製 本纸張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) -22 -

Claims (1)

  1. 附件3a: A8 B8 C8 D8
    經濟部中央橾準局貝工消费合作社印裝 、申請專利範囷 第841 06268號專利申請案 中文申蹐專利範園修正本 民園88年1月修正 1 . 一種顯示裝置*係由液晶顯示用面板,配線基板 ’及用以m連接上述顯示面板與上述配線基板的半導髏裝 置所構成者:其特徴在於: 上述半導《裝置係具備有: 具有主面,及形成於於賅主面上之多數導電片的半導 髏晶片* 具有開口之樹脂薄膜, 形成於上述樹脂薄膜表面上,横切上述半導髏晶片之 對向2邊之中之1邊,且一端延伸於上述開口內的第1引 線,及横切上述半導《晶片之對向2邊之中之另一邊,且 —端延伸於上述開口內的第2引線;及 用以被覆上述半導«晶片之主面之一部分,及延伸至 上述第1及第2引線之上述開口內之部分的封裝樹脂; 上述第1及第2引線之一端係《連接於上述導電片, 上述開口,係形成在使上述半導髏晶片之多數導《片 霣出之位置,在上述半導髖晶片之對向2邊,於上述第1 及第2引線延伸部分,上述樹脂薄膜與上述半導體晶片係 重叠· 2.如申請專利範園第1項之顯示裝置,其中 上述多數之输出導電片係以特定節距配置成1列,上 述多數之输出引線係沿上述半導雔晶片之另1邊以特定節 (请先閱讀背面之注項再填寫本肓) 本紙張尺度適用中困圃家揉率(CNS) A4规格(210X297公釐) 附件3a: A8 B8 C8 D8
    經濟部中央橾準局貝工消费合作社印裝 、申請專利範囷 第841 06268號專利申請案 中文申蹐專利範園修正本 民園88年1月修正 1 . 一種顯示裝置*係由液晶顯示用面板,配線基板 ’及用以m連接上述顯示面板與上述配線基板的半導髏裝 置所構成者:其特徴在於: 上述半導《裝置係具備有: 具有主面,及形成於於賅主面上之多數導電片的半導 髏晶片* 具有開口之樹脂薄膜, 形成於上述樹脂薄膜表面上,横切上述半導髏晶片之 對向2邊之中之1邊,且一端延伸於上述開口內的第1引 線,及横切上述半導《晶片之對向2邊之中之另一邊,且 —端延伸於上述開口內的第2引線;及 用以被覆上述半導«晶片之主面之一部分,及延伸至 上述第1及第2引線之上述開口內之部分的封裝樹脂; 上述第1及第2引線之一端係《連接於上述導電片, 上述開口,係形成在使上述半導髏晶片之多數導《片 霣出之位置,在上述半導髖晶片之對向2邊,於上述第1 及第2引線延伸部分,上述樹脂薄膜與上述半導體晶片係 重叠· 2.如申請專利範園第1項之顯示裝置,其中 上述多數之输出導電片係以特定節距配置成1列,上 述多數之输出引線係沿上述半導雔晶片之另1邊以特定節 (请先閱讀背面之注項再填寫本肓) 本紙張尺度適用中困圃家揉率(CNS) A4规格(210X297公釐) A8B8C8D8
    .f ·'· 經濟部智慧財產局員工消费合作社印製 六、申請專利範圍 第85 1 1 305斗號專利申請案 中文申請專利範園更正本 民國89年8月修正 1. ~種半導tt稹體裝置,其特徽係以集稹遍辑電路 .的颺輟模組和該邏辑模組,令記憶需要賫訊的記憶镰模組 具備於1個半導《基板上, 上述瓤轎棋組係以通輯用定子,上述記慷覦棋組係記 憶髓定子*各別獨立進行測試者· 2. 如申請專利範圍第1項之半導體積體裝置*其中, 上述半導髗積髖裝置係各具備使用於通常動作時之第1端 子, 和使用玲測試動作時之第2端子, 和連接上述第1之端子和上述邏義模組,使用於通常動作 時之第1匯流排, 和連接上述第2之端子和上述邏辑模組,使用於測試動作 時之第2匯流排; 上述記億體模組係具備連接於上述邏辑模組,使用於 通常動作時之第1之埠,連接於上述第2之匯流排,使用於 測試動作時之第2埠者· 3. —種半導體積镰裝置,其特徵係包含集稂邏轆電 路之盡儋用之處理器的邏瓤模組,和收容繪圓命令及繪圖 來源資料的第1之記憶酱模組,和收容繪圖資訊的第2之記 值藿模組*具備於1個半導釐基板上, 上述第1之記憶髖模組和上述第2之記憶髖模組係配置 本紙張尺度適用中國國家標準<CNS〉A4規格(210x297公釐)_ 1 - ------------.Q..:—-—訂 ί I n 1_- I 線-〇-—卜 (請先《讀背面之注意事項再填寫本頁) B8 裡濟部中夬標率局貝工消费合作杜印*. D8六、申請專利範圍 距配置,上述输出導電片之節距及上述输出引線之節矩係 互爲相等* 3.如申請專利範園第2項之顯示裝置*其中 上述输入引線係僅與上述半導《晶片之1邊交叉延伸 ’上述输出引線係僅與上述半導髏晶片之另1邊交叉延伸 4 .如申請專利範圍第1項之顯示裝置,其中 上述第1引線爲输入引線,上述第2引線爲输出引線 ,上述多數導電片爲沿上述輸入引線配置成1列之输入導 電片,及沿上述输出引線配置成1列之输出導電片* 5 ·如申請專利範圔第4項之顯示裝置,其中 上述输入引線之另一端,係電連接於上述配線基板, 上述输出引線之另一端係電連接上述液晶顯示用面板· 6 .如申請專利範園第1項之顯示裝置,其中 上述開口,係較上述半導體晶片主面爲小*於上述半 導《晶片主面之全周上述樹脂薄膜與半導體晶片係重叠· 7 .如申請專利範國第1項之顯示裝置,其中 上述半導«晶片具有:與上述主面呈對向之背面,及 上述主面與背面間之側面,上述側面及背面係以上述封裝 樹脂封裝。 8.如申請專利範圓第1項之顯示裝置,其中 另具有封裝上述液晶顯示用面板之一部分,上述配線 基板,及上述半導髗裝置的筐髖· 9 .如申請專利範園第8項之顯示裝置,其中 -----------„----tj-------LJ - -- (請先閱讀背面之注f項再填寫本1) 本紙張尺度適用中國國家輮準(CNS ) Λ4规格(210X297公釐) B8 C8 D8 六、申請專利範圍 於上述篋«內,封裝有多數半導《裝置· 1 0 .如申請專利範圓第9項之顯示裝置,其中 上述筐體*係將上述液晶顯示用面板之全周封裝· 1 1 .如申請專利範園第4項之顯示裝置,其中 上述多數之输入導電片係以特定節距配置成1列*上 述多數之输入引線係沿上述半導II晶片之1邊以特定節距 配置,上述输入導電片之節钜及上述输入引線之節矩係互 爲相等· 1 2 .如申請專利範圈第4項之顯示裝置,其中 在上述输出導m片與上述另1邊之間配置有输出緩街 器者* 13.如申請專利範園第4項之顯示裝置,其中 在上述输入導電片與上述1邊之間形成有測試用元件 之配置ffi域者。 I 1 n ϊ—ϋ ^1 ϋ J—! I —/L· -· (請先《讀背面之注f項再# 寫本夏) 經濟部中央標率局貝工消费合作社印裝 I囔 公 97 2 A8B8C8D8
    .f ·'· 經濟部智慧財產局員工消费合作社印製 六、申請專利範圍 第85 1 1 305斗號專利申請案 中文申請專利範園更正本 民國89年8月修正 1. ~種半導tt稹體裝置,其特徽係以集稹遍辑電路 .的颺輟模組和該邏辑模組,令記憶需要賫訊的記憶镰模組 具備於1個半導《基板上, 上述瓤轎棋組係以通輯用定子,上述記慷覦棋組係記 憶髓定子*各別獨立進行測試者· 2. 如申請專利範圍第1項之半導體積體裝置*其中, 上述半導髗積髖裝置係各具備使用於通常動作時之第1端 子, 和使用玲測試動作時之第2端子, 和連接上述第1之端子和上述邏義模組,使用於通常動作 時之第1匯流排, 和連接上述第2之端子和上述邏辑模組,使用於測試動作 時之第2匯流排; 上述記億體模組係具備連接於上述邏辑模組,使用於 通常動作時之第1之埠,連接於上述第2之匯流排,使用於 測試動作時之第2埠者· 3. —種半導體積镰裝置,其特徵係包含集稂邏轆電 路之盡儋用之處理器的邏瓤模組,和收容繪圓命令及繪圖 來源資料的第1之記憶酱模組,和收容繪圖資訊的第2之記 值藿模組*具備於1個半導釐基板上, 上述第1之記憶髖模組和上述第2之記憶髖模組係配置 本紙張尺度適用中國國家標準<CNS〉A4規格(210x297公釐)_ 1 - ------------.Q..:—-—訂 ί I n 1_- I 線-〇-—卜 (請先《讀背面之注意事項再填寫本頁) A8B8C8D8 經濟部智慧財產局8工消费合作社印製 〃、申請專利範圍 於上述畫像用之處理器兩端的半導髖集稹裝置, 上述半導臁集稹裝置係各具備使用於通常動作時之第 1嗶子,和使用於測試動作時之第2端子, 和連接上述第1之端子和上述邏辑模組,使用於通常 動作之第1匯流排* 和連接上述第2之端子和上述第1或第2之記億髏模組 ,使用於測試動作時之第2匯流排: 上述第1或第2之記億體模組係具備連接於上述邏辑模 組,使用於通常動作時之第1埠,和連接於上述第2匯流排 ,使用於測試動作時之第2埠者。 4.如申請專利範園第1項之半導髖積饅裝置,其中, 具有複$上述記億镰模組, 於同一位址呈可活動之資料線位元數則於各記憶體模 組呈相等者· 5 .如申請專利範圓第項之半導體稹髖裝置,其中, 上述各記憶體模組係以動態型隨機存取記億髖所構成之複 數BE庫所構成者· 6. 如申請專利範國第5項之半導II稹體裝置,其中, 上述第2匯流排係共通連接於上述複數之記億證模組,經 由選擇倌號僦對所選擇之記憶《棋組,输出至共通匯流排 者· 7. 如申請專利範園第6項之半導體稹髖裝置,其中, 上述選擇信號係根據自外部測試裝置输出之測弒信號*經 由模式選擇端子生成, 本紙張尺度適用中國困家標準(CNS)A4規格(210x297公釐)-2 - — — — — — — — — — — — — -ill — ——— *1 — — — — — — — (請先《讀背面之注意事項再填寫本頁) A8B8C8D8 經濟部智慧財產局8工消费合作社印製 六、申請專利範圍 上述模式選擇端子係根據上述測試信號,進行通常動 作模式*上述邏輯模組之測試模式,上述記億證模組之測 試.模式之設定,選擇各上述邏辑模組,上述複數之記憶體 棋組,進行測試者· 8. 如申請專利範園第7項之半導髏稹髏裝置,其中, 上述楔式選擇端子係根據自外部之測試裝置输出之編碼化 的測試信號,進行通常動作模式,上述遍辑模組之測試模 式,上述記憶髖模組之測試模式之設定,選擇各上述邏辑 模組,上述複數之記憶《I模組,進行測試者· 9. 如申請專利範園第2項之半導髏稹《裝置,其中, 上述通常動作模式時,係上述記億髖模組係令第2之埠呈 髙阻抗狀態,經由上述第1之埠,存取上述邏辑模組或外 部之處理器者· 10. 如申請專利範園第2項之半導镰稹髗裝置,其中 ,上述記慷髖棋組之測試模式時,係令上述第1之埠呈高 阻抗,自上述第2之埠,將上述記慷體模組之內容输出至 上述第2之匯流排,透過第2之端子输出至外部者。 11. 如申請專利範園第2項之半導髏稹體裝置,其中 ,上述邏辑模組之測試模式時,上述記億«筷組係執行通 常動作, 自上述第2之埠,令上述記慷髖模組之內容输出至上 述第2之匯流排, 透過第2之端子,输出至外部者· 12. 如申請專利範_第2項之半導《稹髖裝置,其中 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐)-3 - — — — — — — — — — — —— •画 — — I 喔 — (請先《讀背面之注意事項再填寫本頁> A8SC8D8 經濟部智慧財產局貝工消费合作社印製 六、申請專利範圍 ,上述遍辑模組之測試模式時,令呈測試對象之上述記憶 體棋組,經由自模式選擇端子输出的選擇信號所決定, .上述邏辑模組係執行根據測試圓案的動作,令對象之 記慷髖模組所連接之匯流排資訊输出至外部者· 13. —種半導《積镰裝置,其特徴係令集稹鼉輯電路 的畫像用處理器,和收容繪圖命令及繪圖來源賫料的第1 之記慷體模組, 和收容繪圖資訊的第2之記憶體模組,具備於1個半導體基 板上, 上述第1或第2之記憶髖模組係具備線邏辑電路,根據 選擇信號,匯流排之韁動元件則呈高阻抗狀態者· 14 :如申請專利範圏第13項之半導釐稹«裝置,其中 *上述盡像用之處理器係綞由1個以上之邏輟模組所耩成 *上述半導髖集稹裝置係各具備使用於通常動作時之第1 端子,和使用於測試動作時之第2端子, 和連接上述第1之端子和上述遁辑模組,使用於通常 動作之第1匯流排, 和連接上述第2之端子和上述第1或第2之記憶體模組. ,使用於測試動作時之第2匯流排; 上述第1或第2之記憶體棋組係具備連接於上述遢輯模 組,使用於通常動作時之第1埠,和連接於上述第2匯流排 ,使用於測試動作_之第2埠者· 15.如申請専利範圈第14項之半導髖稹髖裝置,其中 ,上述第2之匯流排係共通連接於上述複數之第1或第2之 本紙張尺度適用中國國家標準(仁\5〉八4規格(21〇><297公轚)_4- — — — — — — — — — — — — ·1111111 ^ ·11111111 ^ (請先《讀背面之注$項再填寫本頁) 籼680808 力'申請專利範圍 記憶體模組, <請先W讀背面之注意事項再填寫本頁) 經由選擇信號僅就選擇之記億證模組之输出,則输出 至·共通匯流排者· 16.如申請專利範園第15項之半導體稹《裝置,其中 *上述選擇倌號係根據自外部.之測試裝置输入的測試信號 ,經由模式遢擇端子生成, » 記值嫌組係經由動梅铟驂機存取記憧體所構成, 上述模式選擇端子係根據上述測試信號,進行通常動作模 式,上述畫像用之處理器之測試模式,上述動態型_機存 取記億藿之測試模式的設定,各上述畫像用之處理器,上 述第1或第2之記億髖模組則被選擇,進行測試·. 17:如申請專、利範園第1,2,4,9, 10, 11, 12項之任一項 之半導體積髖裝置,其中,上述記慷《模組係各經由動態 型隨機存取記億體所構成者· 18. 如申請專利範圔第14項之半導儺稹髖裝置,其中 ,上述各記億體模組係以動態型隨機存取記憶髖所構成之 複數區庫所構成者· 經濟部智慧財產局員工消費合作社印裂 19. 如申請専利範國第18項之半導體稹II裝置,其中 *上述第2匯流排係共通連接於上述複數之記億髏模組, 經由遘擇信號僅對所選擇之記憶體模組,输出至共通匯流 排者· 20. 如申請專利範園第19項之半導髏稹«裝置,其中 ,上述選擇信號係根據自外部測試裝置输出之測試信號, 經由模式選擇端子生成, 本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公笼) A8B8C8D8 六、申請專利範圍 上述模式選捧端子係根據上述測試信號,進行通常動 作模式,上述i輯模組之測試模式,上述記億體模組之測 試.模式之設定,選擇各上述邏辑模組,上述複數之記憶體 模組,進行測試者· 21. 如申請專利範圈第20項之半導髖稹髏裝置,其中 ,上述模式選擇端子係根據自外部之測試裝置输出之編碼 化的測試信號,進行通常動作模式,上述邏辑模組之測試 模式,上述記慷髓模組之測試模式之設定,選擇各上述邏 辑模組,上述複數之記憶髖模組,進行測試者· 22. 如申請專利範園第16項之半導髖積體裝置,其中 ,上述記憶髖模組係各經由動態型隨機存取記憶體所構成 者·, 23. 如申請專利範圓第3項之半導體稹體裝置,其中 ,上述記憶體模組係各經由動態型隨機存取記億體所構成 者0 — — — — —— — — — — — — - I 1 I I I I I ^ ·11111111 L <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家楳準<CNS〉A4規格(210 x 297公«) - 6 -
TW085113054A 1996-03-21 1996-10-24 Built-in data processor in DRAMs TW384540B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/000732 WO1997035318A1 (fr) 1996-03-21 1996-03-21 Processeur a memoire dram integree

Publications (1)

Publication Number Publication Date
TW384540B true TW384540B (en) 2000-03-11

Family

ID=14153095

Family Applications (2)

Application Number Title Priority Date Filing Date
TW085112997A TW317030B (zh) 1996-03-21 1996-10-23
TW085113054A TW384540B (en) 1996-03-21 1996-10-24 Built-in data processor in DRAMs

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW085112997A TW317030B (zh) 1996-03-21 1996-10-23

Country Status (5)

Country Link
US (1) US6327681B1 (zh)
EP (1) EP0889479A4 (zh)
KR (1) KR20000064679A (zh)
TW (2) TW317030B (zh)
WO (1) WO1997035318A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19852071C2 (de) * 1998-11-11 2000-08-24 Siemens Ag Integrierter Halbleiterchip mit über Bondpads voreingestellter Dateneingabe-/Datenausgabe-Organisationsform
US6591385B1 (en) * 2000-09-11 2003-07-08 Agilent Technologies, Inc. Method and apparatus for inserting programmable latency between address and data information in a memory tester
KR100384890B1 (ko) * 2000-12-27 2003-05-22 한국전자통신연구원 반도체소자 회로내부의 메모리를 그 외부에서 자동으로시험하는데 사용하는 시험장치
JP2002267721A (ja) 2001-03-09 2002-09-18 Mitsubishi Electric Corp Cpu内蔵ram混載lsiのテスト装置および方法
US8426535B2 (en) * 2001-08-06 2013-04-23 Ineos Europe Limited Chain growth reaction process
US20030041295A1 (en) * 2001-08-24 2003-02-27 Chien-Tzu Hou Method of defects recovery and status display of dram
JP4339534B2 (ja) * 2001-09-05 2009-10-07 富士通マイクロエレクトロニクス株式会社 メモリチップとロジックチップとを搭載し,メモリチップの試験を可能にした半導体装置
JP3793062B2 (ja) * 2001-09-27 2006-07-05 株式会社東芝 メモリ内蔵データ処理装置
DE10224255B4 (de) * 2002-05-31 2004-05-06 Infineon Technologies Ag Speicherbaustein mit einer Speicherzellenanordnung und einer Teststruktur
US7509533B1 (en) * 2003-06-30 2009-03-24 Sun Microsystems, Inc. Methods and apparatus for testing functionality of processing devices by isolation and testing
JP2007157944A (ja) * 2005-12-02 2007-06-21 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US8046650B2 (en) 2008-03-14 2011-10-25 Texas Instruments Incorporated TAP with control circuitry connected to device address port

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4481627A (en) * 1981-10-30 1984-11-06 Honeywell Information Systems Inc. Embedded memory testing method and apparatus
JPS6085500A (ja) * 1983-10-18 1985-05-14 Fujitsu Ltd 高集積回路素子内蔵メモリの試験方式
KR880014482A (ko) 1987-05-27 1988-12-24 미다 가쓰시게 반도체 집적회로 장치
JPS6466900A (en) * 1987-09-05 1989-03-13 Hitachi Ltd Semiconductor integrated circuit device
NL8800374A (nl) * 1988-02-16 1989-09-18 Philips Nv Geintegreerde monolithische schakeling met een testbus.
JPH0258799A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd 半導体集積回路装置
JPH05151017A (ja) 1991-11-29 1993-06-18 Oki Electric Ind Co Ltd マイクロコンピユータ
US5534774A (en) * 1992-04-23 1996-07-09 Intel Corporation Apparatus for a test access architecture for testing of modules within integrated circuits
US5331571A (en) 1992-07-22 1994-07-19 Nec Electronics, Inc. Testing and emulation of integrated circuits
JP3579461B2 (ja) 1993-10-15 2004-10-20 株式会社ルネサステクノロジ データ処理システム及びデータ処理装置
JPH087598A (ja) * 1994-06-14 1996-01-12 Sony Corp 半導体集積回路装置
KR0130028B1 (ko) * 1994-09-01 1998-04-06 김광호 반도체 집적장치
JPH08212185A (ja) 1995-01-31 1996-08-20 Mitsubishi Electric Corp マイクロコンピュータ
US5506499A (en) * 1995-06-05 1996-04-09 Neomagic Corp. Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad
US5535165A (en) * 1995-06-30 1996-07-09 Cirrus Logic, Inc. Circuits, systems and methods for testing integrated circuit devices including logic and memory circuitry
US6000048A (en) * 1996-08-14 1999-12-07 Cirrus Logic, Inc. Combined logic and memory circuit with built-in memory test

Also Published As

Publication number Publication date
US6327681B1 (en) 2001-12-04
KR20000064679A (ko) 2000-11-06
TW317030B (zh) 1997-10-01
EP0889479A1 (en) 1999-01-07
EP0889479A4 (en) 2000-07-12
WO1997035318A1 (fr) 1997-09-25

Similar Documents

Publication Publication Date Title
TW384540B (en) Built-in data processor in DRAMs
TW552667B (en) Semiconductor device
US6335565B1 (en) Semiconductor device
US6611012B2 (en) Semiconductor device
TW418516B (en) Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module
US5767571A (en) Semiconductor device and display unit using the semiconductor device and notebook-size personal computer
US4393464A (en) Chip topography for integrated circuit communication controller
TW488042B (en) Quad flat non-leaded package and its leadframe
TW321791B (zh)
TW468260B (en) Semiconductor device and method of manufacturing the same
TW306051B (zh)
US4275380A (en) Topography for integrated circuits pattern recognition array
JPH0786526A (ja) メモリ装置
TW516201B (en) Tape carrier package
JP2003535406A (ja) 保護封筒内にチップモジュールを有する平坦な担体の配置とその配置のための方法
JP3405477B2 (ja) 半導体装置
JP2003218178A (ja) 半導体装置および半導体チップ
TW544835B (en) Bonding pad design
JPS62195136A (ja) 半導体装置の製造方法
TW378343B (en) A circuit board for fault analysis of chips
TW461061B (en) Flip-chip bonding structure having a dedicated testing pad and its manufacturing process
JPS6274696A (ja) Icカードの製造方法
JPS61290747A (ja) 電子回路装置
JPH04355192A (ja) Icカード
JPH0794660A (ja) 集積回路素子における電気的ノイズを低減するための方法及び構成

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees