TW306051B - - Google Patents

Download PDF

Info

Publication number
TW306051B
TW306051B TW085109352A TW85109352A TW306051B TW 306051 B TW306051 B TW 306051B TW 085109352 A TW085109352 A TW 085109352A TW 85109352 A TW85109352 A TW 85109352A TW 306051 B TW306051 B TW 306051B
Authority
TW
Taiwan
Prior art keywords
package
patent application
item
integrated circuit
application scope
Prior art date
Application number
TW085109352A
Other languages
English (en)
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW306051B publication Critical patent/TW306051B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Transmitters (AREA)

Description

五、發明説明( 306G51 發明範圍: 本發明有關於積體電路(IC)裝置之範圍;尤其是,本發 明關於内含永久辨識裝置特性的1C封裝。 發明背景: 系統中又處理機及其他積體電路,乃咚夢一操作頻率而 展現其功能。許多這樣的系統包含有置。這些裝置 不會總是擁有同樣的操作頻率。例如,一些現今之電腦系 先=有一處理機於某一頻率下操作,同時,與其相耦合之 各裝置及匯流排則工作於另一頻率。這些系統中,匯流排 典型地工作於該處理機之磁芯速度的幾分之…因i,就 有關於本系統的匯流排/磁芯速度比。當裝置有不同的 工作頻率時’必須將它們相互較以產生目前的功能。 隨著多處理機匯流排/磁芯速度比的出現,已使我們希 ,此夠對處理機之最大受測頻率提出質S,以冑正確地設 疋孩匯流排的比率。若此比率設定錯誤,該處理機會運作 得比其特定工作的速度更快,或者是在一不佳的頻率下運 作。不幸地,此最大磁芯頻率是製造積體電路及處理機之 過程中,最後測試之項目中的一項。換言之,那是—項後 測試的特性。希望能夠在封裝密封以後,對處理機(或積體 電路)之最大受測磁芯頻率提;出質疑。 項可能的解決方法,容許對一處理機提出質疑,並指 出儲存於這些處關裝置上之πΡΙι〇Μ晶片内的最大受測 磁心頻率。然而’這並非所希望的,因爲會增加晶片的尺 寸’並對產量有所衝擊。 成張尺度適用t國國家標準(CNS) 裝 訂 線 * - - I (請先閱讀背面之注意^〖,填寫本頁) 經濟部中央榡準局員工消費合作社印製 A7 A7 經濟部中央標準局員工消費合作社印製 五、發明説明(2 ) 另可月匕的解決〈道,是重測此微處理機,再加上此辨 4標記二而這項額外的步驟增加了主要設備及測試時 間,因而增加了微處理機的成本。 在產製微處理機時’通常會發現某些微處理機能夠工作 於比其他的更高的頻φ,即使都是以相同程序户斤製成的程 序改變會影響,例如,氧化物的厚度會使某些薄晶片之行 程產生幾個部份,須以較其他簿晶片行程更高的頻率來運 作。有些公司測試新產製之微處理機之較高的頻率表現, 並將它們按頻率分類。因此,當出售微處理機時,已將 其區分等級(並加標籤),較其他的更適用於較高的頻革。此 微處理機可能典法在高於其標定頻率時適當地發揮其功能 ,特別是在充滿壓力之環境中,或是工作於電源準位之邊 緣。 一微處理機之標示是用雷射來完成,切割其封裝之表面 ,做成可供人們判讀的永久識別。這種方式已經證實,較 使用墨水印記更爲可靠。 許多公司已發現到,部分原先已標示某一頻率的產品, 在製造商販售之後,有時又重新標示更高的頻率,然後再 賣。這些重新標示之部分產品,會在較製造商所希望之頻 率更高之情況下運作的電腦系統中終結《購買這種電腦的 無辜消費者會發現,他的電腦有時工作正常,有的時候就 不能工作。這些-故·障可能難於^尋,若找到是微處理機的 問題,往往怪罪於製造商。 本發明提供識別資訊’相當於積體電路之特性,諸如, 本紙伕尺度適用中國國家標準(CNS ) Α4規格(210x19?公釐) 裝 訂 線 ' - . I (請先Μ讀背面之注意事-^填寫本頁) 306051 A7 B7 五、發明説明(3 經濟部中央標準局員Η消費合作社印製 在其封裝内的磁芯頻率。於測試之後(即測試後),將識別功 能加入封裝。而且,該識別資訊是永久的,因此可防止重 覆註記。 發明概述: 本發明提供—種積體電路(1C)裝置,具有許多接腳及一 封裝3此封裝包含一或多個1C晶片,耦合至接腳,該1(:裝 置也包括一或多個指示器,諸如,金屬軌跡,穿過整個封 裝’耦合至至少一個接腳。該指示器識別封裝内IC晶片的 —項特性。 附圖簡介: 從以下之詳實説明及連同本發明之各種實施例的附圖中 ’將會更芫整地了解本發明,然而,不應將本發明限定爲 特定的實施例,那只是用來解説以便於了解。 圖1爲本發明之一積體電路封裝的一個透視囷。 圖説月本發明之封裝的一個側面剖視圖及一檢測點。 圖3爲產製本發明之積體電路的程序。 圖4爲本發明之積體電路封裝的一個透視囷,説明封裝 穿過金屬軌跡的兩條切割線。 發明詳述: 在此要描述一種積體電‘封裝。在接下來的描述中,會 =出許多細節’諸如特定之接職,㈣數,積體電路 解二型式等等-’-是爲了提發明-個通盤徹底的了 不乂明顯的,然而,對個熟悉該項技術的人而言, 要這些特定的細節也可以實施本發明。在其他的情況 内 (請閱讀背面之注意多.ΐ填寫本頁) 裝. 、訂 (210x 297公屢' A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 下,眾所週知的結構及裝置均以方塊圖的形式顯示, 必太詳細,才能避免模糊了本發明。 " 而不 本發明提供具有永久指示裝置特性之積體電路(ic)的 裝H實施例中’該永久指示包含有在或接近封 面的金屬軌赫。根據這些軌跡,相當於該積體電路之 或多項特性的資訊包含於其中,可將之編碼至封裝内,孟 可在未來,當做是該資訊的永久參考來使用。運用這 =示架構,即可顯示IC的各種資訊,諸如操作頻率7操竹 屯壓陝取δ己憶體的效盈及容量大小等等。注意許多這此 特性都是測試之後的特性。這些永久辨識的資料是可於= 行操作期間’由微處理機直接讀取的。 囷1説明本發明之一積體電路封裝。參考囷1,封裝1〇1之 頂部顯示了金屬軌跡1G2,接近或在該表面上,且接腳^ 在其底部。金屬軌跡是封裝結構的標準元件,且爲該項拉 術中著名的部分。在-項實施例中,金屬軌跡1()2之走向平 行於封裝1 0 1的一侧。 該材料包括封裝10 1,可以是任何一種普徧應用的材料, 諸如,但不受限於,陶瓷,塑膠,等等。金屬軌跡102可以 包含任何導電材料(即,銅二金,等等)a在一項實施例中, 金屬軌跡102含有8條軌跡。然而,任何數量的軌跡均可通 用在此表面(即1 ’2’ 3 ’4,16,.3 2,等)。一實施例中, 每一金屬軌跡1 〇 2均與相鄰之rcir相隔大約單一軌跡的寬度 。注意在金屬軌跡之間的距離是設計上的一項選擇,如同 金屬軌跡在該封裝表面上的位置_樣。 本纸張尺度適用中國國家標準(CNS ΓΧ4規格(210X297公慶 ---------1------1T------.^- (請先閱讀背面之注意事· 1:填寫本頁) 輕濟部中央榡準局員工消費合作社印製 A7 --------^___ 五、發明説明(5 ) · 在一項實施例中,金屬軌跡102位於封裝101之外表面的 下方,不同於在表面上。金屬軌跡102也可以在一陶资封裝 内之陶瓷層頂層的下方。 圖2説明封裝101之一侧邊剖面圖。參考圖2,顯示封裝 1 0 1具有多重封裝層。注意,爲避免使本發明混亂,已省略 了一些封裝層。接地面,諸如接地面202,夾置於封裝層, 諸如信號層203及204之間。可以選擇性地使用封裝層2〇〇 ’來覆蓋在封裝101之表面下方的軌跡。 每一金屬軌跡的一端均以該技術中爲人熟知的方式,連 接至或接近該封裝的表面,透過該封裝,耦合至該彳^地面 °每一軌跡的另一端則透過封裝,耦合至一分隔開的接腳 ’諸如接腳205,位於封裝上,用來檢測相關軌跡的電氣狀 態。各種信號也可以自該金屬軌跡進入封裝内的微處理機 〇 要檢測每一軌跡的狀態,一項微弱的電流,諸如〇〜25mA ,則要應用一只電阻器206(例如10ΚΩ)接至接腳。如果沒 有切割一金屬軌跡,與地電位之電連接仍保持接觸,而且 在封裝上之短路會使檢測信號處於低電位。如果切割了金 屬軌跡,檢測信號中目前之結果的應用設定爲高電位。這 些金屬軌跡不同的编碼是根據其導電程度,並且是經由切 割—或多個金屬軌跡來完成的,以下將更詳盡地描述切割 的過程°囷示兩條汾開的切割0 7及2 0 8^ j 一項實施例中,每一金屬軌跡都耦合至Ic裝置内的暫 存益,不同於至一接腳。即可利用软體來讀取暫存器,以 本紙伕尺度適用fia家縣) ^丨以二楚) -—--- (請先閱讀背面之注意事、-.Γ填寫本頁) 裝- 訂 A7
306051 獲得必要的特性資訊3 本發明之程序之—項朵试 裝内,顯示於圖3之流程’圖中f,用來將永久辨識加入該姜 別要進行編碍的特性,測Z後^圖:’其程序啓始於窗 著決定要”料全職或相反(程序區塊如)。接 —金屬軌軏(程序區塊3〇 _ 口 ,即切割所指定的金屬軌赫(程序區塊3G3)。在=== ,於-雷射㈣期間切割指定 實施例中 水久可判讀封裝標記之 〗术罵了由人 跡。對每彳n/^機,也可金屬軌 括兩二t 軌跡均實施-或多次切刮。包 括兩次切刻,料該切割純跡間,沒 ^ :=間也不會因爲電遷移而再連接至其:身= 不了这兩條切到線。 在切割過程中,隨時都可能產生任何的微小的孔,將會 被填補’或填塞(程序區塊304)。_項實施例中,用來填補 此孔的材料含有環氧樹脂。填充這些孔是要防止電遷移, 如同防止人們不小心而易於再連接各軌跡。 因爲這些永久的識別均可由電腦判讀,如同中請專利範 圍所述’應用本發明時,―電腦系統之BIOS能夠於起動時 成形-塊可彈性使用的母板,以便接受插人㈣插槽的任 何CPU/快取配置。該插入元件之特性可加以判讀,且其資 訊也可用來組成系统。 ' 在閲讀了前面於·敘述後,對即熟悉拔技術的人而言 ,本發明的許多改變及修正,無疑地變得十分明顯,要7 解,藉説明來顯示及描述此特別的實施例,不應認爲是加 本紙浪尺度適用中國國家標隼(CNS ) Α4ϊΐ格(210X297公釐) .n I - -I . 裝------訂! f請先開讀背西之注意y α填寫本頁) 經濟部中央樣隼局員工消費合作社印t A7 B7 五、發明説明(7 ) . 以限定的。因此,參考各項實施例的細節,並非希望限制 申請專利的範圍,其本身之敘述只是視同本發明之本質的 特徵。 裝 訂 線 . . ί (請先閱讀背面之注意事' *:填寫本頁) 經濟部中央標準局員工消费合作社印製 10 - 本紙伕尺度適用中國國家標窣(CMS ) A4規格(210X 297公釐)

Claims (1)

  1. 第85109352號專利申請案 Β8
    丄·一種積體電路裝置,包含有: 許多接腳; 々-封裝,内含至少一積體電路晶片座,並镇合至該拿 多接腳; 至少-指示器透過該封裝之_部分,耦合至其中—為 腳,以指示該至少一積體電路的一项特性。 2. 根據申請專利範圍第β之裝置,其中該封裝包括一接糾 面,搞合至該至少-項指示,其中如果該特性是該至乂 一積體電路之一第一操作特徵,該至少—指示器包含一 分開的軌跡;如果該特性爲一第二操作特徵,那就是沒 有隔開的軌跡。 3. 根據申請專利範圍第丨項之裝置,其中該至少—指示器, 如果該特性是該至少一積體電路之—第—操作特徵時, 即含有一隔開的軌跡,而如果該特性是一第二操作特徵 時,則爲沒有隔開的軌跡。 4. 根據申請專利範圍第丨項之裝置,其中該特性包含—後測 試的特性。 “ 經濟部中央榇準局男工消費合作社印製 5_根據申請專利範圍第4項之裝置,其中該後測試裝置特性 包含積體電路的一項工作頻率》 6. 根據申請專利範園第4項之裝置,其中該後測試特性包本 該至少一積體電路的—項工作電壓。 7. 根據申請專利範圍第4項之裝置,其中該後測試特性含有 一項指示,關於該封裝内之额外的記憶體。 8. 根據申請專利範圍第7項之裝置,其中該後測試特性指示 44194.DOC 本紙張又度逋用中國國家梂準(CNS ) Α4规格(210Χ;297公釐)
    争請專利範圍 示 快取記憶體的效益。 1據申請專利範圍第8項之裝置,其中該後剛 快取記憶體之容量大小。 ^ 瓜根據中請專利範圍第α之裝置,其中該至少_ 合至該封裝的外部。 曰不咨耦 11.根據中請專利^圍第!項之裝置,其中該至少 1 置於該封裝内,而位於此封裝之外表面下方。g ’、崧故 12·根據中請專利範圍第1項之裝置,其中該至少-指示器本 有一或多條金屬轨跡。 ΰ 13·—種積體電路裝置,包含: —一封裝,内含一積體電路及具有—接地面,和許多導 %軌跡’其中每_導電軌跡之一部分耦合至該接地面; 以及 乂許夕檢測點耦合至該封裝,其中各導電軌跡耦合至各 檢測點’其中每—軌跡有的導通,有的不導通,以指示 該積體電路的個別特性。 14根據中請專利範圍第13項之裝置,其中該許多導電軌跡 連接至該封裝的外部。 15. 根據中請專利範圍第13項之裝置,纟中該許多 軌跡設置 於該封裝的表面下。 16. —種測定—積體電路之特性的方法 將咸特性之永久識別加至該封裝,包括以切割金屬軌 跡未標記封裝的步驟; 爲該特性質疑該裝置,包括判讀封裝上之一雷射標記 --------—-衣------灯 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央揉準局負工消費合作社印製 44194.DOC
    8888 ABCD 的步驟。 17.根據申請專利範圍第16項之方法,其中質疑該裝置之步 碟包括—電流至裝置上的接腳,以測定其電位。. 1δ·根據申請專利範圍第16項之方法,其中切割該金屬軌跡 之步裸’包含以切割金屬軌跡來對封裝做雷射標記。 19.根據申請專利範圍第16項之方法,又包含讀取該永久識 別之步驟,以測定該工作系統。 20·根據申請專利範圍第丨9項之方法,根據得自讀取該永久 識別之特性來形成該電腦系統。 ---------------Α------ΐτ 一 f靖先閑讀背面之注意事項再填寫本莨) 經濟部中央標準局貝工消費合作社^.製 44194.DOC 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐)
TW085109352A 1995-09-29 1996-08-02 TW306051B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/536,353 US5686759A (en) 1995-09-29 1995-09-29 Integrated circuit package with permanent identification of device characteristics and method for adding the same

Publications (1)

Publication Number Publication Date
TW306051B true TW306051B (zh) 1997-05-21

Family

ID=24138165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085109352A TW306051B (zh) 1995-09-29 1996-08-02

Country Status (7)

Country Link
US (1) US5686759A (zh)
EP (1) EP0852811A4 (zh)
JP (1) JPH11512878A (zh)
KR (1) KR100278410B1 (zh)
AU (1) AU7375496A (zh)
TW (1) TW306051B (zh)
WO (1) WO1997012400A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8505108B2 (en) * 1993-11-18 2013-08-06 Digimarc Corporation Authentication using a digital watermark
US6882738B2 (en) * 1994-03-17 2005-04-19 Digimarc Corporation Methods and tangible objects employing textured machine readable data
US5838361A (en) 1996-01-11 1998-11-17 Micron Technology, Inc. Laser marking techniques
US5838793A (en) * 1996-04-09 1998-11-17 International Business Machines Corporation Controlling movement of owned parts
US5917197A (en) * 1997-05-21 1999-06-29 Siemens Aktiengesellschaft Integrated multi-layer test pads
JP3682151B2 (ja) * 1997-06-27 2005-08-10 株式会社東芝 配線評価方法および配線評価装置
ITMI981244A1 (it) * 1998-06-03 1999-12-03 Lorenzo Ancona Circuito monolitico computerizzato con funzioni programmabili in remoto collegabile ad attuatori e visualizzatori elettrici oppure a
US7313253B2 (en) * 1998-09-11 2007-12-25 Digimarc Corporation Methods and tangible objects employing machine readable data in photo-reactive materials
US6353261B1 (en) * 1999-05-03 2002-03-05 Vlsi Technology, Inc. Method and apparatus for reducing interconnect resistance using an interconnect well
US6731221B1 (en) * 1999-12-20 2004-05-04 Intel Corporation Electrically modifiable product labeling
US6791157B1 (en) 2000-01-18 2004-09-14 Advanced Micro Devices, Inc. Integrated circuit package incorporating programmable elements
US6772356B1 (en) 2000-04-05 2004-08-03 Advanced Micro Devices, Inc. System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
US7188261B1 (en) 2001-05-01 2007-03-06 Advanced Micro Devices, Inc. Processor operational range indicator
JP2005011871A (ja) * 2003-06-17 2005-01-13 Murata Mfg Co Ltd 積層型電子部品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3122984A1 (de) * 1981-06-10 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zur kennzeichnung von halbleiterchips und kennzeichenbarer helbleiterchip
JPS6276640A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体集積回路装置
JPS63291429A (ja) * 1987-05-25 1988-11-29 New Japan Radio Co Ltd 集積回路装置
JPH03185744A (ja) * 1989-12-14 1991-08-13 Seiko Instr Inc 半導体素子
US5351001A (en) * 1990-04-05 1994-09-27 General Electric Company Microwave component test method and apparatus
KR920007535B1 (ko) * 1990-05-23 1992-09-05 삼성전자 주식회사 식별회로를 구비한 반도체 집적회로 칩
US5107523A (en) * 1990-12-11 1992-04-21 Intel Corporation Processor clock governor
US5274337A (en) * 1991-05-03 1993-12-28 Intel Corporation Clock speed limiter for a microprocessor by comparing clock signal with a predetermined frequency
JPH04369253A (ja) * 1991-06-18 1992-12-22 Nec Corp 半導体集積回路パッケージ
JPH05267415A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd 半導体装置
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
JPH065667A (ja) * 1992-06-18 1994-01-14 Nec Ic Microcomput Syst Ltd 半導体装置
US5670825A (en) * 1995-09-29 1997-09-23 Intel Corporation Integrated circuit package with internally readable permanent identification of device characteristics

Also Published As

Publication number Publication date
US5686759A (en) 1997-11-11
EP0852811A4 (en) 2000-02-09
WO1997012400A1 (en) 1997-04-03
AU7375496A (en) 1997-04-17
JPH11512878A (ja) 1999-11-02
KR100278410B1 (ko) 2001-01-15
KR19990063803A (ko) 1999-07-26
EP0852811A1 (en) 1998-07-15

Similar Documents

Publication Publication Date Title
TW306051B (zh)
BRPI0913096B1 (pt) Leitor de impressão digital, cartão e método para sua operação
US8823361B2 (en) Electrical current sensor device
EP0805356A3 (en) Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry
US20220269918A1 (en) Smart card for recognizing fingerprint
TW417215B (en) An integrated circuit package with internally readable permanent identification of device characteristics
ATE347146T1 (de) Erkennung von manipulation an einer chipkartenschnittstelle
US20150286916A1 (en) System and method for detecting the depth of an antenna in the card body of a smart card
US20200141976A1 (en) Test system and method of testing a wafer for integrated circuit devices
WO1997024763A9 (en) An integrated circuit package with internally readable permanent identification of device characteristics
CN108304614A (zh) 集成电路版图引脚的设置方法及装置
CN108663611A (zh) 一种基板测试系统
Alpern et al. A simple model for the mode I popcorn effect for IC packages
KR940012593A (ko) 공정 데이타 확인/분석이 용이한 반도체 패키지
TW201239368A (en) Auxiliary test apparatus
TW495477B (en) Automatic printing of caution labels for moisture-sensitive devices
CN205540785U (zh) 一种可弯曲指纹识别模组
TWM311074U (en) Test card and test device
TW389975B (en) Statistical method for yield of gate oxide layer
CN214991265U (zh) 一种具备防高温功能的半导体导电胶
TW497240B (en) Semiconductor package unit having a conductive finger counting mark design
TW461061B (en) Flip-chip bonding structure having a dedicated testing pad and its manufacturing process
Ohuchi et al. A new LSI interconnection method for IC cards
CN203025215U (zh) 一种接触电子组件的连接器
US20100318340A1 (en) Method of generating a leadframe ic package model, a leadframe modeler and an ic design system