TW322675B - - Google Patents

Description

3^675 u A7 _ B7 五、發明説明（1 ) 經濟部中央標率局員工消費合作社印製 本發明係蘭於，以液晶顕示器為中心之電子機器 素數變換裝置。恃別是關於，顯示器之盡像顯示領域與_ 入信號之畫像耋素數不相同時使用之畫素數變換裝置。 以往在耋素數與鑰入信號之畫素數不相同之液晶嵌板 等顯示元件顯示畫像時使用金素數變換装置。以下先參照 附圏，就以往之畫素數變換裝置說明進行掃描線變換時之 動作。 第1圈係傳统之晝素數變換裝置之縮小時之条統圖， 第2圖係表示內插縮小動作之圖。在第1圖中，20係基準 計數器，21係比較器，22係暫存器，23係加箕器，24係內 插電路，25係記憶器，26係位址產生f路。第2圖係表示 缩小率為0.6時之動作原理。第2圈中之輸入信號之短縱 線表示原耋信號之取樣值，黑點爲箱藉内插形成之值。最 初由例如撤電腦輪入缩小率之倒數 SH = <檷準耋面尺寸）/(應缩小之尺寸> 本例係 SH = 1/0.6 = 1.67 逭鵪值表示，每隔原取樣間隔之1.67倍作成新的取樣值的 意思。此SH供給由暫存器22與加-算-器23籀成之Σ SH電路27 ° Σ5Η電路27每當在比較器21之輪出出現一致脈衝時，Μ SH階段進行積分。 此積分輪出之Σ SH電路27之輪出倍號之整數部與基準 計數器20之鑰出進行比較，值相等時比較器產生一致脈衝 。此一致脈衝係表示應内揷之取樣點之位置。另一方面， (請先閱讀背面之注意事項再填寫本頁) •裝.

、1T -4Λ 丁 τι i a 公 經濟部中央標準局員工消費合作社印装 A7 B7 ___ 五、發明説明（2 ) ZSH之小數部分係當作該時點之内插之係數使用。如此藉 内插獲得之取樣值，係依照Μ—致脈衝由計數器作成之寫 入位址，寫進主記慊器上之一定位置。 如此，每當產生一致脈衝則内揷新的畫素資料，將其 寫入記憶器，藉此得在記憶器上形成缩小畫像，若Μ棟準 速度讀出並加M D-A變換，便可獲得縮小之類比耋像信號 。上述例子或說明水平缩小之例子，但垂直時也一樣，時 鐘脈衝成為舆水平同步信號同步之腯衝。 要如此變換取樣數，需要依成為基準之時鏟脲衝（或 水平同步脈鐘），算出内插之取樣點舆内插係數，及親.記 憶器成形資料列。 如果進一步考慮，例如將VGA(Video Graphics Array〉 規格（播準〉變捵成 XGA(Xtended Video Graphics Array〉 規格（檷準），顯示在對® XGA規格之液晶嵌板時，則VGA規 格時之水平點數800 ,水平有效點數640。因XGA規格之水 平有效點數為1024 ,因此，若使水平之取樣數成為1.6倍 (1024/640)，則可将VGA規格之信號顯示在對«XGA規格之 掖晶嵌板。 另一方面，VESA(Video Electronics Standards Association〉所#定之規格也有水平黏數832酤，水平有 效點數640點之信號。如果Μ，例如對fXGA規格之液晶嵌 板顯示此倍號時，若單能進行變換，則有效酤數爲1.6倍 w~ ( = 1024/640)，水平黏數成為 1331.2(=832X 1.6)，其水平 點數會有小數酤，在液晶嵌板之潁示會很奇怪。同時因水 本紙張尺度遑用中國國家揉準（CNS ) A4规格..η 29,公釐） -(請先閱讀背面之注意事項再填寫本頁) 裝. 訂 6 經濟部中央標準局員工消費合作社印裳 ° A7 1__ B7 '^ ----— - 五、發明説明（3) 平黏數會較檁準之XGA之1280為大，晝像之一部分會因不 符規格而無法顔示。因此採取，僅將變換後之信號之有效 耋面先寫入記憶器，在讀出之一方則以能夠滿足液晶嵌板 之規格之時鐘脈衝，從記憶器内僅讀出有效領域之方法。 而這時，一般所知之方法是，寫入記憶器之一方之時鐘脈 衡輿_入信號同步，而讀出一方之時鏟脈衝是Μ跟_入信 轚非同步之方式產生。 同時，例如NTSC等之電視倍號，一般是採Μ兩倍之掃 描線數映在VGA (金素數640 X 480)嵌板之架構。這時，要 使掃描線數成為兩倍，通常是使用，將幢入信號寫入FIFO ，以寫入之兩倍速度每行（Line)讀出甬次，將掃描線變換 成兩倍之架構，這種架構因為很簡單，不需要場記憶器 (Field Me«ory>，只要有行記憧器（FIFO)邸可，但因不是 交插（Interlace)，因此垂直解像度會劣化。要確保垂直 解像度，需要在場間對信號補間之適應移動型掃描線補間 等*之場記憶器（Field Memory〉。 Μ下說明，這《傳统之金素變換等使用之向記憶器寫 入、讀出用之多數時鐘脈衝產生裝置，要產生各時鐘脈衝 單能使用多數架構相同之PLL裝置。 第3圖係表示傳统技術之方塊圔。 在第3圔，1俤同步分離電路。2係第1相位比較器 。3係第1 LPP。4係第1 VC0。5係第1計數器。6係由 上述相位比較器2，LPF 3, VC0 4及計數器5所構成之第 1 PLL。7係色素細胞變捵霣路。8係第2相位比較器。 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -(請先聞讀背面之注意事項再填寫本頁) 一裝. 訂 7 經濟部中央標準局員工消費合作社印製 A7 ______^_B7_ 五、發明説明（4 ) 9係第2 LPF。10係第2 VCO。11係第2計數器。12係在上 述相位比較器8，LPF 9, VC0 10及計數器11所構成之第2 PLL。13係定時產生霣路。 由外部輪入之複合影像倍號輪入到色素细胞變換電路 7，藉由第1 PLL6之時鏟麻衝與第2 PLL12之時鏟脈衝， 進行放大或缠小之處理（使用输入輿_出之頻率不相同之 時鐘麻衝>。 同時*從外部輪入之複合彩像信號也同時_入同步分 離霣路1。在同步分離霣路1從複合影像信號僅油出同步 信號。由上述同步分離霣路1分離之水平同步倍號輪入第 1相位比較器2。上述第1相位比較器之PWN_a_入第1 LPF。藉此第1 LPF，大致可決定第1 PLL之應答特性。藉 上述第1 LPF之輪出，第1 VC0可輸出棰定之第1時鐘脈衝 。此項時鐘脈衝成爲上述色素細胞變換電路7之前段時鐘 脈衝。同時，上述第1時嬗鼯衝由第1計數器5加Μ任意 之分頻，而_入第1相位比較器2。第1相位比較器2對 兩餹_入檢出相位差。同時，上逑第1計數器5之輪出也 輪入到第2相位比較器8。第2 LPF9決定第PLL之臁答 特性。 其次說明，在傳统上耋素數變換裝置，當耋素g要補 間時，所做的什麽樣的補間。Μ下，參照附圏說明傳統之 \ 水平晝素數變換霣路。第4圈镍表示傳统之水平耋素數變 捵«路之莱構之霉路圔。從_入到PLL電路42係用Μ忠實 再生形成輪入倍》之時鐘脈衢（存在於電腦内部 >，必須事 本紙浃尺度適用中SS家揉準（CNS ) Α4規格（2丨0X297公釐） --------裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 .7 8 經濟部中央標準局員工消費合作社印製 32咐5 Λ7 -- B7 五、發明説明（5 ) 先正確知道每一水平同步之時鐘腯衝數，也必須能調整輪 入信轚舆PLL霣路42所再生之時鐘脈衝a之相位差。近年來 由罨腦鑰出之信號十分多樣，時鐘脈衡頻率之範围自20 MHz前後到超過100 MHz，範圍十分鐘。同時在任意兩镇電 腦，其有效顯示畫素數梁然相同，包含遮沒期間之每一水 平同步之時鐘脈衝數並不一定相同。使用電腦的人或電腦 用之軟體Μ什麽時鏞脈衝頻率* Μ什麽樣的每一水平同步 之時鐘脈衡數輪出信號完全是任意的，因此PLL霣路42之 振盪頻率範围必須很寬，每一水平同步之時瞳脈衡數也有 很多醮預先記憶之設定值。

若Μ數式表示步進積分顯示轚路43之內部動作，則成 為 Q(i) = D(i) x a + D(i+1) x b + D(i+2) X c + D(i+3) x d 其中，Qi係盡素數變換後之第i號之資料，D(i>，而D(i + 1) ，D(i+2〉，D(i+3)則分別為變換前之第i號（i + 1)號，（i+2> *，（i+3)號之資料。例如鑰入信號之a，b，c，d之值， 俤由畫素數變換前後之晝素數之比所決定之值，藉算出變 捵前之資料對變換後之資料之貢獻率便可求出。第5鼸表 示將5耋素變捵成4晝素時之步進積分顯示之例子。如第 5圏中所示，將變換前之5晝素四等分，將各領域之亮度 值稹分，使成新的4晝素之亮度值》原來一俪晝素所具有 之資訊在畫素數之變捵後，反映到一催或兩雇耋素。 本發明之目的在提供，能夠将變換畫素數之輓入影像 倍號，有效率地高畫質顯示在欲畫像顯示之耋像顯示領域. 本紙涑尺度適用中國國家標準（CNS ) Λ4规格（210X 297 i、廣 -(請先閱讀背面之注意事項再填寫本頁) 装· 訂 9 經濟部中央標準局員工消費合作社印繁 Α7 Β7 五、發明説明（6 ) ，而不會有含在綸人信號之畫像資訊失落或誤顯示，之金 素數變捵裝置。 為了逹成上述目的*本案發明之盡素數變換裝置備有 ，從輸入信號分離同步倍號之同步分離構件，從輪入信號 與畫像顯示領域，解析要盡像顯示此輪入信號有必要如何 變換耋素數之畫素數變換資訊解折構件，依據同步分離構 件及晝素數變換資訊解析構件之輸出，產生顯示晝像之顯 示定時信號之定時產生構件，依據此定時倍號產生構件之 < 綸出，進行上述輪入倍號之晝素數變換處理之耋素數變換 構件，藉此晝素數變換構件之鲞素數變換*在發生應補間 之畫素時進行耋素補間處理之補間構件*以及，產生將輪 入倍號晝像顯示用之同步倍號-之调步倍號產生構件。藉此 ，可預先解析處理輪入信號與.顯示器之畫像顯示領域之關 連性，因此不會發生含有IT人信號之晝像資訊失落或錯誤 顯示，可有效地在顯示器之耋像顯示領域進行高晝質#示 〇 又特別使耋素數變換資訊解析構件識別輪入倍號之畫 像畫素数與其有效領域，從此識別结果舆耋像顯示領域蓮 算顯示_入信號之耋像之遮浸期間，而令同步信號產生構 件之水平同步信號在上述有效金面領域與遮沒期間互不相 同。因此不會在顯示器之畫像顯示領域顯示鑰入倍號晝像 *訊，因而不會有畫像中斷或以非連續狀顯示之情事。再 者，如果Μ掃描線數之變捵來講，朗表示能夠實現，不做 碼框頻率變捵便能夠顯示在液晶嵌板等顯示器之掃描線變 本纸浪尺度適用中國國家標準（CN'S ) Μ規格（210X 297公釐） -(請先閲讀背面之注意事項再填寫本頁) .裝_ -訂 10 »五、發明説明（ A7 B7 經濟部中央標準局員工消費合作社印製 換。 又特別使耋素數變換資訊解析構件識別_入信號之交 插/非交插*同時雄別此交插信號之奇數塲/偶數場，依 此奇數場/偁數場之識別结果，由補間構件在奇數場舆偁 數場進行不同之補間處理。因此*在輪入倍號為交揷信號 時進行耋素數變換，仍可正確重視畫像資訊，因而能夠達 成沒有垂直解像度劣化之顯示。 又特別由金素數變捵資訊解析構件蓮算耋素數變換所 必需之多數時間脈衝，而由定時產生構件對多数時間麻衝 之至少一儀時鐘脈衝施加一定之調變。因此，為了畫素數 變換處理而配設多數時鏞脈衝產生装置，對鄰近之時鏟脈 衝頻率之時鏟麻衝產生裝置之一健進行上述處理，便可以 防止頻率干擾引起之畫面上之條紋等之差頻干鼉。再者， 在碼框同步，且具有非同步之時鐘脈衝之影像顯示装置， 特別是在掖晶顯示裝置等，減輕差頻干擾之效果很大。 又特別是以盡素數變換賫訊解析構件蓮算畫素數變換 比率，依據此蓮算结果控制由補間構件補間之金素寫入記 憶器之控制構件。藉此，從十分高之頻率之取樣時鏟脈衝 依據晝素變換比率之蓮算结果進行金素補間，且進行畫素 數變換，因此可Μ有更高耋質之耋素數變捵盡像顯示。亦 邸，將頻率較形成輪入影像信铖之時鐘脈衢爲高之時鐘腯 衝當作A/D變換器之取樣時鏟腯衡，將水平方向之耋素數 w~ 增加到所希望之畫素數以上，一面施加晝素間之補間處理 ，同時將耋素數減少到所希望之畫素數為其特m，因為沒 '(請先閲讀背面之注意事項再填寫本頁) 訂 本纸果又,文通用中11國家標準（〇；5)/\4規格（210/ 297公釐） 11 經濟部中央標準局員工消費合作社印製 A7 __B7_ 五、發明説明（8 ) 有必要正確知道形成由霣腦等輸出之影像信號之時鏟脈衝 之頻率（每一水平同步之時鐘脈衝數），及其相位（與影 像信號之相位差〉，因此沒有必要事前調整轚路，或事前 調査霣腦等之信號方式，對任何信號均能實現摄定之書素 數變換。 E參照第6圖〜第12圏，說明本發明之實施例如下。 (實施例1 ) 第6圏係本發明一賁施例之晝素數變換裝置。在第6 圔，記號61係同步分離霣路，62係與輪入之水平同步信號 同步產生第1時鏟脈衝之第1 PLL電路，63係舆輪入之水 平同步倍號同步產生第2時鑊脈葡之第2_PU置路，64係 變換_入信號之掃描線數之掃描線變換電路，65係產生Μ 掃描線變換電路64進行對樣品補間之補間係數舆補間定時 ，同時產生驅動液晶嵌板等顯示裝置之同步信號之定時產 生電路。 第7画係表示定殖—個例子之内部 架構圖。在第7圖，76係将時鐘脈衝1(CK1) Μ任意之分頻 比分頻，產生HD1信號之第1計數器，77係使用時鐘脈衝 1(CK1)產生水平補間所用之補間俤數舆定時之水平補間電 路，78係Μ任意之分頻比將時鳙脈衝2(CK2)分頻，產生HD2 '' *— . 信號之第2計數器，79係使用時鐘脈蔺2 (CK2)產生垂直補 間所用之補間係數舆定時之垂直補間電路，710係計算時 鏞腯衝2(CK2〉，產生^1水平同步信號a之第1H計數器， 711係計算時鏟脈衝2,產生第2水平同步信號b之第2H計 本紙張尺度適用中國國家標準（CMS ) A4規格（210 X 297公釐） ：!；- —叫装------訂------1 (·請先閱讀背面之注意事項再填寫本頁) 12 經濟部中央標隼局員工消費合作社印家 3^675 Λ7 1_ Β7 i、發明説明（9 ) 數器，712係灌擇Η計數器710之輸出信號a與Η計數器711之 輸出信號b之遘擇器，713俤計算上述S擇器712之輪出之 水平同步倍號c，控制灌擇器712之V計數器。第8圏係表 示同步信號與取樣數Μ及行數之醑係之匾。 其次說明本發明之金素數變換裝置之動作例。將鑰入 信號輪入同步分離霣路61，分開水平同步信號（Hsync)與 垂直同步信號（Vsync)而_出。PLL電JS62則依據Hsync再 生時鐘脈衝1(CK1)。在PLL電路62，時鐘脈衝1之頻率係 以定時產生霣路65内之第1計數器76設定分頻比而決定之 。例如VGA規格時，若設定分頻比為800，則可再生信號之 送出例之點時鐘脃衝。而PLL電路63俤同樣產生Μ第2計 婪器78設定之時鐘脈衢2。例如變換輸入信號之VGA規格 之倍號時，舆XGA規格一樣，將計數器78之分頻比設定為 1280 ° 在水平補間霣路77,垂直補間霣路79產生從VGA規格 變捵到XGA規格之補間係數與定時，而依此在掃描線變換 霉路64進行捕描線變換。這時，輪入信號係對表示時鐘脲 衡1之取樣數及行數之闢係之第8圖（a〉，變換成表示時鐘 脈衝2之取樣數及行數之鼷係之第8圖（b)。亦即，因水平 點數由800點變換成1280點（1.6倍），垂直方向之行數也從 525行變換成1 · 6倍之840行。惟檷準之XGA信號之垂直行數 為800行，p此顯示晝像之例如液晶嵌板在定時規格上沒 有寬裕度，致有84q行之信*顯示不出來之情事。 因此將Η計數器10之綸出信號a設定為1280 , Η計數器11 本紙張尺度通用中國國家標隼（CNS ) Α4規格（210Χ 297公釐） -(請先聞讀背面之注意事項再填寫本頁) 裝· 訂 -13 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（10 ) 之輪出倍號b設定爲2304 , Μ V計數器13計算行數，以768 行為界，切換_出信» a舆b。因此，有效行之水平同步之 定時維持不變*而垂直遮沒期間之40行（=808-768〉則切換 同步信號使水平同步點數成爲2304點。 如此，垂直行數使成為808行，近似於XGA規格之806 行，因此液晶嵌板也可Μ顯示。亦即，不變更碼框頻率， 也不使用記懞器，邸可顯示在顯示裝置。本實施例表示使 用甬雇Η計數器之例子，但亦可使用更多，藉Μ将水平同 步之定時作各播切換，進行顯示。 採這種架構時*使一饈«框之水平同步信號有多數》 便能夠在不變換碼框頻率之情況下，在定時寬裕度不大之 潁示裝置顯示畫像。 即，在同一碼框内切換具有多數水平頻率之水平同步 信號*則可使行數不依變換前之水平有效點數γ變換後之 水平有效點數之比率變換，即能夠使水平方向與垂直方向 之變換率不相同，而其結果，可Κ在顯示癧面内沒有失落 耋像之情況不變捵掃描線。 (資施例2 ) 其次再參照第9匾，第10晒*第11圏，第12圏，說明 本發明之另一實施例。再者*與上述實施例相同之架構使 用同一記號，說明從輅。在第9圏，67係記憶器。第10圈 係表示第9圖之定時產生«路之内部架構之 *第10鼷之 715係第3Η計數器，716係第4Η計數器，717係第2選擇^， 718係第2V計數器。而第11圖，第12圖係表示瑪框頻率之 本紙浪尺度適用中國國家標準（C\S ) Α4規格（210Χ 297公.¾ ) --------裝-- - ~ 肩 (.請先閲讀背面之注意事項再填寫本頁) 訂 -14' 經濟部中央標準局員工消費合作社印製 A7 B7 五'發明説明（11 ) 變捵之圏。 在本實施例，當不能滿足顯示装置之定時規格時，一 般是使用記憶器變換瑪框頻率，但造翹時候，如果依第11 麵（a>所示，在記憶器之寫入時鐮脈衝舆讀出時鐘脈衝完 全非同步之狀況下進行，便會在金面上產生變換前之碼框 之跳越。亦即*在第1181 <a}中，纊出時鐮脈衝之頻率較 寫入時鐘脈衡稍高時*則％#1(第1瑪框>在寫入中途譲出 位址會超越寫入位址，「譲出j是在纊最初之#1，但在中 途，卻讀出其一碼框前之瑪框倍諕。因此，如果是靜止耋 面倒沒有問題，若是動耋，則會在有效耋面内產生碼框之 眺越，成為干擾。 因此，如第11圔（b)所示，設定變捵前之瑪框舆變換 後之鷗框之時鐘脲衝«係Μ整數比完结之_暖簏率， 舆變換後之水平同步頻率，垂直同步頻率，則可Μ使耋面 上不產生跳越。第11圔<b)之例子係瑪框頻率變換之3碼框 變換到4碼框之例子。即，假定變捵前之一碼框之缠時鐘 脈衡數為。例如水平2000點，垂直830行，則 = 2000 X 830 = 1660000 〔時鏞脈衝〕 俱設掖晶嵌板之定時規格之最大水平a數為1700點，最大 垂直行數為832行，則液晶嵌板之每一碼框之最大允許時 ' 瞳脈衝數為 1700 X 832 = 1414400 〔時鳙脈衡〕 再怎麽如第1實施例所述，使一儀碼框之水平同步倍號有 多值，也不能满足液晶嵌板之規格。因此僅在變換前之倍 本纸張尺度適用中國國家橾準（CNS ) A4規格（210X 297公釐） -(請先閲讀背面之注意事項再填寫本頁) -β Γ 15 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（12 ) 鷥之有效晝面領域寫入記憶器，讀出也僅讀出有效晝面領 域，Μ進行碼框頻率之變換。變換後之一碼框之總時鐘脈 衢假設為η。這時之η灌擇η與·之比為整數比。例如使變換 前之3碼框舆變捵後之4碼框為同一時間。邸 3 X = 4 X η 因此， n = V4 X = 1245000〔時缠脈衝〕 結果滿足液晶嵌板之最大允許時鐮脈衝數。然後決定變換 後之水平點數舆垂直行數。如這時之實施例1所示，使一 值碼框之水平同步信51有多數*則可很容易決定水平點數 之垂直行數。例如水平黏數1558為797行，然後第2行為 1637黏。可以滿足液晶嵌板之規格。 記慊器之讀取，係依照如上述決定之點數，僅讀出其 有效晝面領域。第12圃表示變換前後之水平點，水平線之 闢係與記慊器控制之两係。 這時是要碼框頻率變換*但使寫入輿讀出時鐘腯衝相 同，便不會發生寫入位址舆讀出位址之跳越。如此便不會 在有效晝面内因碼框之跳越引起干擾。同時因能夠使記憶 器之寫入舆譲出之時嬗脈衝相同，時鏺脈衝再生電路可以 較非同步時為少。 再者，變換前之總時鐘脈衝數由Η計數器710，711及 V計數器713決定，變換後之總時鐮脈衝數η由Η計數器715 ，716及V計數器71^決定。 如此，本實施例可實現不會產生碼框之跳起，可避免 本纸浃又度迭3七S3家標皁、CNS ) A4规格（210X297公釐） ---------^裝-- - * ^ (-請先閲讀背面之注意事項再填寫本頁) .ΤΓ

T 16 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（13 ) 顯示變不連績之掃描線變換。 (實施例3) K下再參照第13圖，第14圏，第15圖，第16圈說明本 發明之一實施例。 在第13_，131係同步分離霣路，132係場辨別電路， 133係掃描線數變捵電路，134係使掃描線數變換電路133 之輪出延遅一偏水平期間之第1延遲器，135係使延遲器 134之输出延運一僮水平期間之第2延遲器，136係同步倍 號產生霣路，137係定時產生霣路，138係補間《路。第14 鼷係表示垂直補間之動作之動作原理圈。第15園係表示交 插信號之垂直補間之情形之。第16圈係表示定時產生霣 路之内部架構之圃，第16圏係表示定時產生電路137之內 部架構之圏，165係選擇器。 将鍮入視頻信號鑰入同步分離霣路131，將水平同步 信號（Hsync)舆垂直同步信號（Vsync)分開-出。依據分開 之同步信號，藉例如檢査Hsync與Vsync之相位鼷係，K場 辨別電路132辨別目前之場是偶數場或奇數場。 而同步佶號產生霣路136係依輪入信號之Hsync及Vsync ，作成驅動液晶嵌板模组所需之掃描線數變捵後之同步信 !»，例如水平同步倍轚<HS>，垂直同步倍號（VS>，促成倍 St (EN)等之脈衡。同步信號產生電路136之内部架構，則 例如依Hsync在PLL再生黏時鐮脈衝，再Μ計數器将該時鐘 腯衝分頻，形成HS、VS等。 掃描结數變換電路133將鎗入視頻信號之水平頻率變 本紙張尺度適用中g.國家標準（CNS a4規格（2 10X29' .(請先閲讀背面之注意事項再填寫本頁) .裝. 訂 -17 - 經濟部中央標準局員工消費合作社印製 A7 B7 i、發明説明（14 ) 換而輸出。在掃描倍《變換霣路133*舆例如在傳统例子 所述之縮小之例子一樣，變換水平期間之取樣數。掃描線 數被變換之信號輪入延遲器134,延遲器135,而如第14画 所示輪出。從延邇器134_出之倍號，與從延遲器135_出 之信號一併_入補間霣路138,在補間電路138垂直方向對 信號補間而輪出。第14圖之例子，要使掃描線數變成兩倍 時，可依定時產生«路137算出之係數，對延邇器134舆延 遲器135之輸出加Μ補間。 而轤入倍號爲例如NTSC之交揷倍號時，如第15圏（a) ，送出籲之原倍號為累進之信號時，可分成奇數埸（〇)， 偁數場（e)送出。在此，白圈表示亮度高之信號，黑圈表 示亮度低之倍號。如此送出交插信號在收像供分別按偁數 場與奇數壜分別加Μ補間處理而顯示之。 傳統之例子示於第15匾（c>。係表示，按偁數場，奇 數場進行補間之掃描線（以雙圉圈表示），變I後倍!» ( 非交插）不使用場記憶器，使用FIFO補間，實施掃描線變 換之例子。在奇數場（〇>之1行舆2行中間補間一行。因為 要将掃描線數變換成兩倍*補間係數成為0.5,第1行舆第 2行之平均成為補間行之倍號值。本例之第1行亮度低，第 2行之亮度离，因此補間行取中等亮度。同樣地，偁數行 (e〉也加Μ補間，播描嫌數成為兩倍。 一般來講，為了使基準計數器160設定任意之分頻比 ，侓能在NTSCM外，同時能對醮PAL等倍號，需要在Vsync 加上後置。這時，奇數場舆偁數場均以_直同步信號Vsync 本纸浃尺度適用t國國家標準（CNS ) Α4規格ν 210X297公釐） ·(請先閱讀背面之注意事項再填寫本1) -β Γ 18 經濟部中央標準局員工消費合作社印製 A7 _B7____ 五、發明説明（l5 ) 爲基準形成補間之定時*係數，因此每場均會僱移。因之 ，在液晶嵌板看奇數場/偶數埸合成之倍號畤，在視聽者 之眼睛，則成為從其«答特性積分各場之值。将其圔示者 為第15B (c>之變換後信號（非交插變換）之f，原信號係對 亮度低之倍»1，Μ亮度高之信號2之頻率在變化，但變換 後則對亮度低（中間亮度）之倍號3, Μ亮度高之佶號與亮 度低之信»在變化。送出嫌之倍號為非交揷時邐好，交插 時係如第15覼（b>所示，垂直解像度劣化。 在本發明之耋素數變換裝置，僅對偁數場之補間係數 附M0.5之锸移。基準計數器對奇數場作成0, 0.5, 0, 0.5 ....之補間係數，對偁數場則為0.5, 0, 0.5,....。這 時係如變換後（交插變換）之e所示加以補間。因此，在實 際之液晶嵌板所視之倍號為f，對亮度高（中間亮度）信輦2 ，亮度低（中間亮度〉之倍號1，與原信號有同樣之頻率變 化0 再者，第15·之倍號之亮度位準，係以圏中之園圈之 顔色瀛度（白圈表示亮度較高，接近黑圈亮度變低 > 表示之 〇

如第16圓所示之定時產生«路之内部架構圈，係依場 辨別结果，在選擇器165'灌擇Σ SH霣路之加算器163之镉移 (off set)。奇數場時Μ遘擇器165S擇0，偁數場時MS 擇器165埋擇《移值。鴒移值係在表示缩小率之倒數之SH w~ 乘M0.5之數。 藉以上之架榷，在偶數場輿奇數場之補問係數附上傷 尺度通3 5 : CNS ' ..U.C洛（moc公釐） …, -19 - ---------「裝------訂------^ 乂請先閲讀背面之注意事項再填寫本頁) ， 』- . A7 B7 322675 五、發明説明（l6 ) 移值，而獲得有如交揷之補間後之信號。 藉此架構，因為改變在偁數場舆奇數場内插信號用之 垂直内揷係數，可Μ防止垂直解像度之劣化。 (實施例4> 其次再參照第17_，第18圈說明本發明之另一實施例 。再者，與上逑實施例相同之架構使用同一記號，說明從 略。 在第17圔，139係依同步分離之Vsync，控制同步信號 產生霣路136,定時信號產生罨路137之控制霣路。第18函 表示控制電路.之內部架構之一褊例子，在第18·之166係 AND電路。實施例3係對奇數場與偶數場之每一場 » HVsync 加Μ復置，補間係數係附加0.5之镉移之架構，實施例4之 定時產生霣路137之後置則不是每場，而是每一碼框。因 為每一瑪框均要復置，補間係數也是一鵪碼框卽完结，成 為與每場愎置，補間係數給以軀移相同之補間。這時之同 步信狭產生電路136與實施例3柑同，每一場均霈要。 依據逭棰架構時，縱使非棲準倍»之輪入，_入之同 步不是正規的，驅動液晶嵌板之各棰脈衝仍與輪入信-號同 步/可«得S定之耋像，同時與實施例3—樣.*可防止垂 直解像度之劣化。 (實施例5) 其次再參照第19圔，第20團說明本發明之另一實施例 。再者，一上述實施例相同之架構檫示同一記號，說明從 略。 本纸浪尺度適用中國國家標準（CNS ) Λ4規格（210_Χ 297公釐） .(請先閱讀背面之注意事項再填寫本貢) -裝. 訂 經濟部中央標準局員工消費合作社印製 20 A7 B7 五、發明説明（17 ) 在第19圓，1310係判定_入倍轚是交插或非交插之交 插辨別霣路。第20圏表示本實施例之控制霣路之内部架構 ，在第20函* 167係灌擇器。交揷辨別電路在例如交插時 場辨別之结果是交互辨別奇數場舆偶數場，但非交揷時即 因恒辨別為奇數場，因此若對多埸監視場辨別電路之結果 ，便可辨別交插/非交插。 鑰入倍號爲交插時，與實施例4 一樣，選擇器167選 擇戍心霣路166之_出，使其按每一瑪框後置定時產生霣路 。若鑰入倍》是例如遊樂器之非交插倍號時，由於每一場 均須後置。因此選揮器167S擇輪入Vsync。依據此架構時 ，可對應鑰入倍轚做最合適之垂直補間。 (實施例6 ) 其次再參照第21匪之同步信號產生電路之内部架構， 說明本發明之另一實施例。 在第21圏内，2111係計數器，2112係第1比較器， 經濟部中央標準局員工消費合作社印製 .,(請先閱讀背面之注意事項再填寫本頁) 2113係第2比較器，2114係反相器，2115係第1 AND霣路 2116俤第2 AND竃路，2117傈第1 0R電路，211S係第2 0B 霣路，2119 俤 RS-PF。 第21_之同步倍號產生電路係說明產生VS之例子。_ 入之HS倍號以計數器2111計算HS數◊計算所得之值（1〇 bit〉 與比較器2112, 2113所設定之起始行值，终黏行值進行比 較，而輪出一致脈衝。一致脈衝在RS-FP(Reset/set Flip -Πορ)產生VS信號。 例如起姶行10，终點行30時，從1〇行到30行幘出”Η” 太紙银尺度適用t國國家锇準（CNS ) Α4規格（210Χ297公釐） 21 經濟'那中央標準局員工消費合作社印製 A7 —_ 五、發明説明（18 ) 位準之脈衝。這時，OR«路2117, 2113係在Vsync (這時 是正極性）強行将VS定置或復置（Set/Rest)。 在反相器2114, AND電路2115, 2116選擇定置或復置 。亦邸，S/R為”H”位準時成為定置。這是，例如_入信號 為NTSC之非橒準信號，行數只有260行/場時，将掃描線 變捵成兩倍時則成為520行。 供给液晶嵌板之VS為榛準倍號時，HS設定成為從495 行到525行之30行宽度時，若沒有形成上述強行定S/復 置霣路之0R霣路2117, 2118,計數器2111之計數值僅是1 〜520 *不會在终點行成為525之值。因此VS恒常成為定置 狀態。因而在非橒準信號時將強行對應輸入Vsync，上述 例子在愎置後，VS會產生495行至520行之脈衝寬度。上述 例子係說明VS之例子，但對其他所有之脈衝均有同樣之情 形。 依據逭棰架構時，輪入佶號為非檷準信號時也可產生 檯定之各種脈衝，能夠做最合適之垂直補間。 如Μ上所述，依據本實施例之晝素數變換裝置時，將 可以提供，備有，可檢出鑰人信號之水平同步信號及垂直 同步信號之同步分離電路，辨別_入信號之場之場辨別電 路，變換輸入倍號之水平掃描線之掃描線數之掃描線數變 換電路，使上述揷描線變換電路之輪出延遲一水平期間之 第1延運器》使上述第1延遲器之輪出延運一水平期間之 第2延*器，從上述同步信钺分離霣路之_出形成掃描線 變換後之水平同步信號及垂直同步倍號之同步信號產生電 本紙張尺度適用中國國家橾準（CNS ) Λ·4規格（210X297公釐） ；：I-rf I 、請先閱讀背面之注意事項再填寫本頁)

，tT J\ 五、 發明説明（19 ) Α7 Β7 經濟部中央標準局員工消費合作社印製 路，辨別輸入信號之倍《形式是交插或非交插之交插辨別 霣路，舆上逑定時產生霣路及交插辨別霣路連動，產生掃 描線變捵所用之麻衝及垂直内插係數之定時產生電路，對 臁上逑定時產生霣路之_出，從上逑第1、第2延遲器之 綸出内插信號之補間«路，Μ及，對應輸入信號之形式， 控制上逑同步信號產生電路之定時產生電路之復置信號之 控制電路，而能夠與幢入倍號之垂直同步信號同步，強行 将同步信號產生電路及定時產生電路之各棰鑰出脈衝初期 化之畫素數變換裝置。 (實施例7) 第22圖係表示本發明之實施例之方塊鼸。 在第22園，3101係同步分離電路，3102係第1相位比 較器，3103係LDF，3104係VC0, 3105係計數器，3106係由 第1相位比較器3102, LPF 3103, VCO 3104及計數器3105 所構成之第1 PLL。3107係色素細胞變換霄路，3108係第 2相位比較器，3109係加算器，3110係第2 LDP，3111係 第2 VC0, 3112係第2計數器，3113係由相位比較器3108 ，加算器3109, LPF 3110, VC0 3111及計數器3112所構成 之第2 PLL 〇 Μ下說明如上述構成之影像顯示裝置之動作。 由外部輪入之複合影像倍號輪入到色素細胞變換«路 3107,由第1 PLL 3106送出之時鐘脈衝，與第2 PLL 3113 送出之時鐘脈衝，進行放大或缩小之處理（使用輪入與_ 出之頻率不相同之時鐘脈衝〉。 :(請先閱讀背面之注意事項再填寫本頁) —裝· -訂 本纸張尺度適用中國國家標準（CNS ) Α4規格（；：10 X 297公釐） _ Ο Ο - 23 經濟部中央標隼局員工消費合作社印裝 A7 B7 、發明説明（20 ) 由外部_入之複合影像信號也同時輪入同步分離電路 3101。在同步分離電路3101則僅由複合影像信號抽出同步 信號。由上述同步分離電路3101分離之水平同步倍號輸入 第1相位比較器3102，成為上述第1相位之前段時鏟脈衝 。同時由第1計數器3105作任意之分頻，而輪入第1相位 比較器3102。而上述第1計數器3105之輪出也同時输入第 2相位比較器3108。第2相位比較器3108之輪出輪入加算 器3109之一值端子，Μ任意之數加以分頻。第2計數器 3112之_出也«I入第2相位比較器3108之另一端子。 由同步分離電路3101分離之垂直同步信號*及水平同 步信號分別輪入第1分頻器3115,第2分頻器3116,而將 頻率分為2。第1分頻器3115及第2分頻器3116之輪出在 互斥邏辑”及”閘3117取得互斥邏輯”及”。上述互斥邐 辑”及"_出連接在加算器3109之另一輪入端子。邸，在 產生後段之時鏟脈衝之第2 PLL之VCO控制之電壓，按取水 平遇期輿垂直通期之互斥邏辑”及"之每一正反通期》附 加特定董之«壓。 如以上所述，依據本實施例之影像顯示裝置時，可Μ 提供，在碼框同步*且具有非同步之時鐘贜衝之影像顴示 裝置，特別是液晶顯示裝置等，可滅輕頻差干擾之影像顯 示裝置。 (實施例8) r 在第23圖，2311，2312 , 2313係由類比元件構成之低 通濾波器（以下稱作LPP)，用W分別限制輪入影像信號R，

ίΛ. ' CNS s； ：：0X29^-iM --------裝丨丨 , d ί (·.請先閲讀背面之注意事項再填寫本頁) 訂 -Ύ -24

五 '發明説明（21 ) G，B之頻帶。2314係用Μ将限制頻帶後之影像信號（R2>A/D 變換之A/D變換器。2310係從水平同步Η形成時鏟脈衝之PLL 霣路，本實施例傈Μ約80 MHz振懣。通遇A/D變換器2314 之信號，由數位LPF 2315進一步限制其頻帶而輸出U4>。 倍轚A係限制數位LPF 2315之通帶之倍轚。 再參照第24匾說明數位LPF 2315之具體霉路例子及動 作。第24園係為了簡化，僅說明有三条統之信號（R，G，B >中之一β条统，但其餘之兩条统之霣路也完全相同。在 第 24匾，2419 , 2420 , 2421，2422係正反器，2423 , 2424 ，2425係放大器，2426 , 2427係加算器，2428係遘擇器。 如果使用ζ變換來寫正反器2419，2420，加算器2426及放 大器2423時，可構成 y = (1 + [z-2]) / 2 <[Z-2]表示Z之平方之倒數。Μ下對自然數2之11次方之倒 數Μ[ζ-η]表示之）之濾波器，正反器2421，2422 ,加算器 2427及放大器2424，2425則同樣地構成 y = (1 + 2X [z-1] + [z-2]) /4 之濾波器。控制信號A為L位準時，僅較遘擇器2428為後段 之濾波器有效。信號A爲Η位準時，第24圃之所有元件之動 作均有效，卽，成為 y = (1 + 2Χ [z-1] + 2X [z-2] + 2X [z-3] + [z-4]) /8 之LPF。要使控制倍號A為那一種位準，係依耋素數變換之 變換率。例如，依A/D變換器2314之A/D變捵後之畫素數舆 最終想得到之晝素數之比為2以下時，控制倍號A為低位準 本紙张又度適用中國國家標準《CNS > A4規格（210X297公釐:· -.sf (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央橾準局員工消费合作社印製 經濟部中央標準局員工消費合作社印製 A7 B7_ 五、發明説明（22 ) ,2M上時為离位準較佳。再者，本架構係為了籣化，數 位LPF 2315之頻帶切換爲兩段，當然可Μ在電路規模允許 之範園内增加能夠菡擇之頻帶切換數。 第23圖中之2316係用以放大晝像之高頻成分之峰化電 路。信號Β係控制峰化霣路2316之高頻成分之放大率之信 號。參照第25_說明峰化電路2316之具體霣路例子及動作 如下。為了籣化，第25鼷係僅說明有三条统之倍號（R，G ，B>中之一艟条统，但其餘兩镰条統之電路也完全相同。 第25_中，2529 , 2530係正反器，2534 , 2536係加算 器，2531，2532，2533，2535係放大器，放大器2535之倍 It放大率C係以控制信號B加Μ控制。2537係控制加算器 2536之輪出之限制器。由正反器2529 , 2530 ,放大器2531 ，2532 , 2533 , 2535及加算器2534形成高通濾波器，如 y = (-1 + 2X [z-1] - [z-2]) /C 所示。藉加算器2536将上述高頻成分及正反器2529之_出 相加，即可獲得高頻部分放大之倍號。 第23團中之2317係產生相鄰接兩塞素間之内插處理， 舆記憶器2318之寫入控制信號之霣路。 再參照第26國*第27囫說明補間構件2317之具體甯路 例子及動作。第26_係本發明之水平晝素數變換電路之補 間構件之一實施形態例子，第27圏係該補間構件所使用之 係數產生電路2642之一實施形態。 本實施例係就第26圔及第27圓說明，兼具進行相鄰晝 素間之内插處理之補間構件，及產生可使耋素數成為所霹 1.¾張尺度通用中國國家標準（CNS ) A4規格（210X 297公釐） -n^i ' Mu H^I ri ml i ·11 i 一OJ----------------------I mu ml mu - - - ^ .,(請先閱讀背面之注意事項再填寫本頁) ， -- , -26 - 經濟部中央標準局員工消费合作社印製 Α7 Β7 i、發明説明（23 ) 數目之控制上逑記«器之寫入之寫入控制信號之控制構件 兩棰功能之架構。而爲了簡化，第26圔係僅說明有R，G， B三条統中之一β糸統，但其餘兩糸統也相同。但係數產 生電路2642可Μ是三条统共用。 在第26圖中，2638係正反器，2639係減算器，2640係 乘算器，2641係加算器，2642係產生乘算器2640之輪入信 铖Κ及記憶器2318之寫入控制倍號WE之係數產生電路、乘 算器2639用以進行9位元之有符號倍號（圈中係（b-a))舆 8位元之無符號佶號（圏中係K)之乘算。輸出會成為17位 元，但下位之8位元去掉，僅將上位9位元連接至加算器 2641。再說明係數量產生電路2642之具覼構成例子如第27 豔所示。 在第27豳中，2744舆2750係附設定量之正反器，不論 對正反器之輸入爲何，園中之信號/RST為L位準時，在下 一鴒時鐘脈衝之上昇時輪出Η位準。2745 , 2746 , 2752係 附設復置之正反器，不論對正反器之輪入為何，圔中之倍 «/RST為L位準時，在下一鵪時鐘脈衡之上昇時輪出L位 準。2743，2751，2753係 S 擇器。2742，2748俤加算器， 2742係 2位元，2748係 8位元。2749 , 2747係 NAND閛，2755 傈ANDR5。2754係計數器，以設定值U作爲分頻比，計算時 鏟脈衝，依每一分頻比輪出負極性之信》。輪入AND閛之Η 係水平同步倍轚，在此為歲極性。 在此說明耋素數之變捵率之設ί方法。在A/D變換器 2314* A/D變捵後之耋素數與耋素數變換後之耋素數之比 本纸乐尺度適用中S國家標辛V 公釐1 (，請先閱讀背面之注意事項再填寫本頁) -裝· 訂 -27 - 經濟部中央標率局員工消費合作社印製 Α7 Β7 五、發明説明（24 ) 為變換前：變換後=11:3時，其比11/3爲3.666，其小 數部分為0.6666，整數部為3。在補間構件2317，係數產 生霣路2642之加算器2748之鴒入信!9IM設定上逑變換率之 小數部。具髅上，Μ係8位元之信轚，因此， Μ = 0.6666 X 256 = 170.6666(約171> 因此取171(256俤2之8次方 >。第27匾之構成係數產生霣路 2642之S擇器2753之灌擇信號RS在上述變換率之整數部分 為2以上時設定1，未滿2時設定0。選擇器2743之設定值V 在V之位元數為1>時，設定從2之η次方滅去（變換率之整數 部-Ό之值。本架構例子之設定值V固η=2位元，因此， V = 4 - (3-1) = 2 設定在計數器2754之輪入倍號U，係將變換前之畫素數作 為分子，變捵後之耋素數作為分母，而将其分數通分，以 設定其分子值。本實施例之分數為11/3係通分之值，因此 設定值U為11。計數器2754存在之理由是，變換率之小數 部分Μ含有誤差之故。如上述設定*小數部分Μ之算出结 » 果不一定成爲整數。因此，由正反器2752及加算器2748形 成之設定值Μ之累積結果是愈累積誤差也同樣在累積，無 法獲得缠切之係數Κ。為了要防止這棰誤差之累積，配設 計數器2754以產生能夠Μ適當之定時將補間處理初期化。 補問處理之初期化Μ每一水平同步實施較佳，因此取 負極性之水平同步信號Η與計數器2754之_出信號之邏輯 稹，重行使其成為初期化倍號/RST。這棰設定時之霣路 動作容後再參照第28匾之定時_加以說明。 本紙乐尺度適用中國國家橾孪（CNS ) Λ4規格（210Χ297公釐） .(請先閲讀背面之注意事項再填寫本頁) •裝· 訂 -28 - 322675 B7 五、發明説明（25 ) 在第23圏，2318係具有充分足夠收缩金素數變換後之 —水平同步間之耋素之容量之記憶器，舆時鏟脈衝（CLK) 同步寫入，但寫入控制倍號WE為L位準時不寫入。 再參照第23_，第26圈，第27圏之電路匾，第28困之 定時圏，及第4画，說明上逑架構之水平耋素變換霣路之 動作例子。假定，設定是如上述，輪入信號在A/D變換後 之每一水平同步之晝素數與金素數變換動作後之晝素數之 比為11:3。同時，第28園中之信號（例如R或112等>係指第23 豳，第26_及第27圖中所逑處所之記號。為了簡化僅說明 倍號R，但信號G，倍號B也相同。 CLK係第23圏中之PLL電路2310所產生之倍號，本賁施 例爲80 MHz。與本來產生輪入信號R之時鐘脈衝無鼷。 _入信铖R係由轚腦等綸入之倍號，一般來講係如第28 圈所示羼方形波。倍號R2因通過類比LPF 2311，因而成為 輸入倍號R之寬頻帶部分被切除之倍號（第28鼷之_入信號 11為方形波，因此成為上昇部分及下降部分和缓之倍號）。 第28園之113係将R2 A/D變換而成者。 經濟部中央標準局員工消費合作社印製 A請先閲讀背面之注意事項再填寫本頁) R3_入第23_之數位LPF 2315。控制數位LPP 2315之 倍號A在本實施形態係因A/D變換後之晝素數舆最终想獲得 之耋素之比為11/3 = 3.6666 ,整數部分為2以上，因此採 Η位準。 因之，數位LPP 2315之_出信號R4,係對倍號R3,使 w~ y = (1 + 2x [z-1] + 2X [z-2] + 2x [z-3] + [z-4]) /8 之濾波器作用之信號（第28園>。 忒乐尺度適用中濁3家揉率（CNS ) A4規格（210X297公釐 29 — 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（26 ) 數位LPF 2315之後段之補間構件2317係兩點間之直線 補間，因此要作適當之補間處理為不可或缺，但因高頻部 分被去掉*因此顯示文宇等富有高頻部分之信號時，輪廊 會棋期。因此藉峰化電路2316放大文字之輪睇等之高頻成 分以改菩畫質。倍St b侍高頻成分放大後之倍號。峰化電 路2316之控制信號B係用Μ控制第25圔中之放大器2535之 放大率之倍號，但在此假設放大率為1(卽*信號將直通放 大器2535而遇）。因此，峰化電路成爲 y = -1 + 3X [z~l] + [z-2] 之濾波霣路，輪出結束之b成爲第28圈所示。 倍》b輪入第23圔之補間構件2317。信號a係第26圔（ 補間構件2317之内部架構_>中之正反器2638之輪出。（b-a) 係藉第26圈之減算器2639從倍號b減去倍號a之輪出。 再參照第27圈舆第4園，說明第26圔中之，數產生電 路2642之輪出信號K及WE。因變換率為3.6666( = 11/3)，因 此，RS=1，V=2,計數器2754之分頻比U因將11晝素變捵 爲3賨素，因而U = U。逭時之輪出倍號及WE係如第28圔所 示。因計數器2754之分頻比為11，因此每11時鳙脈衝使/ RST^L位準。 在第26圏中，乘算器2640將係數產生霣路2642之_出 k，舆乘算器2639之鑰出相乘。結果*本來是17位元（帶有 符號〉，但下位8位元去除掉。在加算器2641，將信轚a與 乘箄器2640之上位9位元相加，而将其幢入第23圔之記值 器2318 (倍Me〉。信號c並非全部寫入記憶器2318，而是僅 本紙張又度適用中國國家標隼（CNS ) Λ4規格（21〇Χ；19·7公釐） --------裝-- (：請先閱讀背面之注意事項再填寫本頁) 訂 -30 經濟部中夬標準局員工消費合作杜印震 Α7 Β7 五、發明説明（27 ) 當係數產生霣路2642所產生之信號WE爲Η時方寫入。因此 以信SI WE之定時連鑛纊出記憶器2318之記憶内容，則可獲 得最终結果之信號d。爲了要使數位倍號d舆輪入信號R數 易比較，也附加以d之數位值為縱轅之園（記載於第28圏中 之數位信號d之下侧>。 藉由逋棰架構，縱使由電腦等所產生之影像倍轚之每 一水平同步之金素數不淸楚，因A/D變換之取揉時鐘脈衝 之頻率可Μ隨意設定，因此對PLL不會要求高性能，且可 獲得適宜之畫索數變換。 如上述，依據本實施例之水平耋素數變換霣路時，不 必預先知道轤入倍號之方式或形成輪入信轚之原來之時鐘 脈衝頻率及其相位*因為可任意設定A/D之取樣頻率，因 而可使PLL電路之振鼉頻率大致維持一定，因此對PLL霉路 不必要求有太高之性能，便可Μ提供能夠適宜變換畫素數 之水平畫素數變捵«路。 _式之簡單說明 第1園係表示傳統之盡素數變換裝置之架構之_。 第2圈係傳统之晝素數變換裝置之内插缠小動作圈。 第3_係表示傳統之彩像顴示裝置之方塊鼷。 第4園係傳統技術之水平盡素變換電路之霉路圔。 第5圜係說明傳统技術之水平耋索數變換之動作國。 第6匾係本發明實施例1之金素數變換霣路之霣路圔 〇 第7園係本發明之定時產生«路之内部架構围。 本紙張尺度適用中國國家標準（CNS ) Α4规格（210Χ.297公釐） ,(請先閱讀背面之注意事項再填寫本頁) -裝· 訂 31 經濟部中央標隼局員工消費合作社印製 Α7 Β7 五、發明説明（28 ) 第8B係表示本發明之同步信號，取樣數及行數之_ 係之例子。 (a}俤原信轚之畫像領域· (b)係變捵後倍號1之畫像領域， (c>係變捵後信彍2之畫像領域。 第9園係本發明實施例2之畫素數變換裝置之霣路圃 Ο 第10鼸傈本發明實施例2之耋素數變換装置之定時產 生電路園。 第11圏係用以說明本發明之碼框頻率之變換之矚。 (a>係非同步變捵時之寫入讀出之鼷建圔* (1)>係同步變換時之寫入讀出之闢連圄。 第12圔係用以說明本發明之瑪框頻率之變換之團。 (a)表示變換前之記憶器寫入時間， (b>表示變捵後之記憶器讀出期間。 第13画係本發明實施例3之耋素數變捵裝置之電路園 〇 第14_係表示同上之耋素數變換裝置之動作之動作原 理圏。 第15函係說明同上之晝素數變換裝置之垂直補間之麵 〇 U>係原信轚奂累進時， r- <t〇係原信號之«理之交插變換時， ' (C)偽傳统處理之非交插變換時之園。 本纸張尺度適用中國國家揉隼（CNS ) Λ4規洛、 _(請先閲讀背面之注意事項再填寫本頁) Γ τ -32 - 經濟部中央橾準局員工消費合作社印製 A7 B7五、發明説明（29 ) 第16圔係表示同上之耋素數變換装置之定時產生電路 之一®例子之國。 第17國係本發明實施例4之晝素數變換裝置之電路園 Ο 第18園係表示同上之耋素數變換裝置之控制構件之一 鵪例子之霣路圓。 第19圔係本發明實施例5之金素數變換裝置之電路圖 〇 第20園係表示同上之耋素數變換裝置之控制構件之一 健例子之電路圔。 第21_係表示本發明實施例6之晝素數變換裝置之同 步信號產生裝置之一僮例子之圃。 第22圃係表示本發明實施例7之影像顳示裝置之方塊 架構圖。 第23圏係本發明實施例8之水平耋素數變換電路之電 路圏。 第24圖係本發明實施例8之數位LPP之霣路匾。 第25圃係本發明實施例8之峰化電路之霣路_。 第26圈係本發明實施例8之補間樽件、控制構件之霄 路圏。 第27圖係本發明實施例8之係數產生電路之電路圔。 第28圏係表示本發明實施例8之水平畫素變換霄路之 動作之定時圏。 -(請先閱讀背面之注意事項再填寫本頁) •Γ 裝1 訂 本紙伕尺度適用申國國家樣準（CNS ) A4規格（210X297公藿）

Claims (1)

1. A8 B8 C8 D8 322675 々、申請專利範圍 1. 一棰畫素數變換裝置，備有， 從輪入信號分離同步信號之同步分離構件， 從上述輸入信號與畫像顯示領域，解析要耋像顯 示此綸入信號有必要如何變換耋素數之晝素數變換資 訊解析構件， 依據同步分離構件及畫素數變換資訊解析構件之 輪出，產生顯示畫像之顯示定時信號之定時產生構件 9 依據上述定時產生構件之蠄出，進行上述綸入信 號之晝素數變換處理之畫素數變換構件， 藉上述ί素數變換構件之晝素數變換，在產生應 補間之金素時進行晝素補間處理之補間構件，Μ及， 產生畫像顯示上述綸入信號用之同步信！ϋ之同步 信》產生構件。 2. 如申請專利範圍第1項所述之畫素數變換裝置，係由 畫素數變換貧\訊解析構件識別輸入倍號之晝像耋素數 及其有效領域*從上述識別結果及畫像顯示領域蓮算 顯示綸入信號之耋像之遮沒（blanking〉期間，而上逑 有效畫面領域舆遮沒期間之同步信轚產生構件產生之 水平同步倍嫌不相同。 3. 如申_專利範围第1項所述之畫素數變換裝置，係由 晝素數變換資訊解析構件雄別_入倍號之交插/非交 揷（interlaee/non-interlace>，同時謙別上述交插 信號之奇數場/偁數場，依上逑奇數場/偁數場之識 本纸畏又.吏適用？國围家標準（（：1^)八4規格（210\297公釐） ------^ - p.裝------訂------^ :(請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -34 - 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 ________ D8 六、申請專利範園 別结果，由補間構件進行奇數場與偁數場互不相同之 補間處理。 4. 如申誚專利範園第1項所述之晝素數變換裝置，係由 耋素數變捵資訊解析構件運算耋素數變換所必需之多 數時鏟脈衝，定時產生構件對上述多數時鐘脈衝 少一值時鏟麻衝加上一定之調變。 5. 如申請專利範圍第1項所述之畫素數變換裝置，係由 金素數變換資訊解折構件運算塞素數變換比率，而備 有依據上述蓮算結果，控制將由補間構件期間之耋素 窝入記憶器之控制構件。 6. —棰耋素數變換裝置，其特擞在於，在變換_入信號 之掃描線數時，使在有效畫面領域之水平同步信號之 定時，與遮沒期間的水平同步信號之定時不相同。 7. —棰畫素數變換裝置，備有，從输入信號分離水平同 步信號及垂直同步信號之同步分離霣路，舆上述同步 分離電路之輸出之水平同步信號同步產生第1時鏟脈 衝之第1 PLL電路，舆上述水平同步信號同步產生第 二時鐘脈衝之第2 PLL電路，變換上述_入信號之揷 描線之掃描線變換電路，Μ及*產生在上逑掃描線變 換電路進行水平及垂直之補間用之補間定時或補間係 數，同時產生具有掃描線變換後之多數水平頻率之水 平同步信號之定時產生霄路。 8. —種耋素數變換裝置*係在變換«1入^號之挿描線數 時，Μ每一碼框之總時嬗脈衝數為，變換掃描線後 本紙張尺度逋用中國國家標拿（CMS ) Α4規洛；2:0心9,公笼） ---^1----「裝------訂------^ ^ :(請先閱讀背面之注意事項再填寫本頁) -35 - A8 B8 C8 D8 經濟部中央標準局員工消費合作社印装 六、申請專利範圍 之每一皤框之總時鐘脈衡數為η，而使用上逑挿描線 變換前之時鐘脈衝數η之整數倍成為上述掃描線變換 後之時嬗腯衝數·之整數倍之時鐘脈衝頻率來變換碼 框頻率。 9.一種耋素數變換裝置，備有*從輪入信號分離水平同 步倍號及垂直同步倍號之同步分離電路，與上述同步 分離電路之輪出之水平同步信號同步產生第1時鐘脈 衡之第1 PLLm路，與上述水平同步信號同步產生第 2時鐘脈衝之第2 PLL電路，變換上逑輸入信號之掃 描線之掃描線變換霣路，產生在上逑掃描線變換電路 進行水平及垂直之補間用之補間定時或補間係數，同 時產生具有揷描線變換後之多數水平頻率之水平同步 信號之定時產生電路，Μ及，變換上述掃描線變捵電 路之輸出之碼框頻率之記憶器。 10. —棰畫素數變換裝置，進行輸入信號之交插/非交插 倍猇，及奇數/偶數場之極性辨別，交插信號時，對 奇數場與偁數場進行不同之補間處理。 11. 一種畫素數變換装置，其特激在於，鑰入信铖為非交 揷信號時，進行垂直補間之補間定時產生霣路之復置 ，係按每一瑪框進行，產生用以驅動顯示構件所必需 之各棰脈衝之同步信號產生電路之復置，係按每一場 進行。 12. —棰晝素數變換裝置，備有，檢出_入倍號之水平同 步倍號及垂直同步信《之同步分離電路，辨別_入信 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） ------^---^ 1裝------訂-----γ 瘃 -.(請先閣讀背面之注意事項再填寫本頁) . -. - -^ C 36 經濟部t央標準局員工消費合作社印製 322675 a C8 D8 六、申請專利範圍 號之場極性之場辨別霄路，變換輪入倍號之水平掃描 線之揷描線數之梅描線數變換電路，使上述掃描線變 換霣路之輪出延遲一水平期間之第1延運器，使上逑 第1延*器之輪出延«一水平期間之第2延遲器，舆 上逑定時產生電路建動，用以產生掃描線變換所用之 脈衝及垂直内插係數之定時產生電路，Μ及，對應上 述定時產生電路之_出，從上逑第1、第2延*器之 輸出内插信號之補間霣路。 13. —棰畫素數變換装置，備有，檢出粬入信號之水平同 步倍號及垂直同步倍號之同步分離霣路，辨別輪入倍 號之場極性之場辨別電路，變換输入信號之水平掃描 線之掃描線數之掃描線數變換電路，使上逑掃描線變 換霉路之鑰出延遲一水平期間之第1延遲器，使上述 第1延遲器之翰出延運一水平期間之第2延遅器，從 上述同步倍號分離電路之鎗出作成掃描線變換後之水 平同步信號及垂直同步信號之同步倍號產生電路，與 上述定時產生霄路連動，用以產生掃描線變換所用之 脈衝及垂直内插係數之定時產生霣路，對應上述定時 產生電路之鍮出，從上逑第1、第2延邇器之_出内 插倍號之補間電路，以及，依_入信號之形式控制上 逑同步倍號產生霣路及定時產生霣路之後置信號之控 制電路。 w~ 14. 一棰畫素數變換裝置*備有，檢出輪入信號之水平同 步信號及垂直同步倍號之同步分離霣路，辨別_入倍 本?氏泫1.变通用争國國家揉率（CNS ) A4规格（210X297公釐） ----..-------^ 1 裝------訂------f 減 I.(請先閲讀背面之注意事項再填寫本頁) 37 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印袈 申請專利範圍 號之場搔性之場辨別®路，變換鍮入信號之水平掃描 線之掃描線數之掃描線數變換電路，使上述掃描線變 換霣路之綸出延蓮一水平期間之第1延遲器，使上述 第1延遲器之轅出延遅一水平期間之第2延遲器，從 上述同步倍號分離霣路之輪出作成掃描線變換後之水 平同步信號及垂直同步信51之同步信轚產生電路。辨 別鑰入信號之信號形式是交插或非交揷之交插辨別霉 路，與上述定時產生轚路及交插辨別電路連動，用Μ 產生掃描線變換所用之脲衝及垂直內揷係数之定時產 生電路，對«上述定時產生霣路之輪出，從上逑第1 、第2延遲器之幢出内插信號之補間電路，Μ及，依 输入信號之形式控制上述同步信號產生霣路及定時產 生電路之後置倍號之控制電路。 15.—種晝素數變換裝置，備有，檢出轤入倍號之水平同 步信號及垂直同步倍號之同步分雄電路，辨別輪入倍 號之場棰性之壜辨別電路，變換輪入信號之水平掃描 線之播描線數之揷描線數變換電路，使上逑掃描線變 換霣路之輸出延邇一水平期間之第1延遲器，使上述 第1延遲器之輪出延遲一水平期間之第2延遲器，從 上述同步倍轚分離霣路之輸出作成掃描線變換後之水 平同步倍號及垂直同步信號之同步倍號產生電路，辨 別鴒入倍號之倍號形式是交揷或非交揷之交揷辨別霣 路，與上述定時產生霣路及交揷辨別霣路連動，用Μ 產生掃描線變換所用之脈衝及垂直内揷係數之定時產 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐〉 ----丨〕---^ 1裝------訂------ (請先閲讀背面之注意事項再填寫本頁) 38 A8 B8 C8 D8 經濟部中夬揉準局負工消費合作社印製 申請專利範圍 生霣路，對臁上述定時產生霣路之輪出，從上述第1 、第2延遲器之輪出内揷信轚之補間電路，依輪入信 號之形式控制上述同步倍號產生電路及定時產生霣路 之復置倍轚之控制《路，Μ及，能夠舆輪入倍號之垂 直同步倍號同步，將同步倍號產生霣路及定時產生電 路之各棰輪出腯衡強行初期化之機能。 16.—種耋素數變換裝置*其特擻在於，備有，輪入影像 信號Μ變換色素細胞數之色素细胞變換構件，進行上 逑影像信號之同步分離之同步分離構件，將從上述同 步分離構件分離之垂直同步信轚及水平同步信號分別 加以分類之第1、第2分頻器，輪入上述第1、第2 分頻器之輪出，求出互斥《輯「及J之構件，第1 PLL 電路，Μ及，第2 PLL霉路，在上述第1 ?1^霣路配設 ，_入上述同步分離構件之_出，比較信號之相位之 第1相位比較構件，_入上述第1相位比較構件之綸 出，將此輪出變換成DCm臛量，決定PLL之變換特性 之第1變換構件，藉上述第1變換構件之输出而_出 時鑪脈衝之第1 VCO,以及，將上述第1 VCO之時鐘脲 衝分祺之第1計數器，並在上述第2 PLL電路配設， 綸入上述_1計數器之输出，比較信號之相位之第2 相位比較構件，鑰入上述第2相位比較構件之綸出舆 上逑求出互斥邏輯「及」之構件之輪出，將此綸出加 算之加算構件，粬入上述加算構件之輪出，將其變換 成DC電壓量，求出PLL之應答特性之第2變換構件， 本纸張尺度適用中國國家標準（〇15)八4说格（210/297公釐） ----^--、---jrl裝------訂-----夂線 :(請先閲讀背面之注意事項再填寫本頁) 39 六、申請專利範圍 A8 B8 C8 D8 經濟部中央標準局貝工消費合作社印製 藉上述第2變換構件之輪出而輪出時鐘脈衝之第2 VCO ，以及，將上述第2 VCO之時鐘脈衝加Μ分頻之第2 計數器。 17. —種晝素數變換裝置，其特撤在於，在備有多數PLL 霣路，藉多數不同遇期之時鐘脈衝進行色素细胞變換 之數位信號處理之影像顯示裝置，在上述多數之PLL 霣路中之一傾PLL«路之柑位比較檢出值，加上具有 特定周期之信號，對影像信號加Μ調變。 18. —種畫素數變換裝置，其持擻在於，為了将输入影像 信號之每一水平同步之金素數變換成所希望之耋素數 ，将頻率較形成上述彩像信號之時瞳脈衝為高之畤鐘 脈衡當作A/D變換器之取樣時鐘腯衝，Μ增加水平方 向之畫素數，而進行金素間之補間處理之同時使畫素 數成為所希望之耋素數。 19. 一棰金素數變換装置，備有，產生以較形成綸入之影 像信號之時鐘脈衝為高之頻率鎖在水平同步信號之時 鏟臟衝之PLLm路，藉上逑PLL電路送出之時鐘脈衝， 将上述_入影像信號變換成數位倍號之A/D變換器， 收纳一水平同步間之畫素資料之記憶器.，配置在上述 A/D變捵器舆上述記慊器之間，進行柑鄰接晝素間之 内插處理之補間構件* Μ及，為了使畫素數為所希望 之數目，而_產生控制上述記慊器之寫入»作之寫入控 w~ 制信號之控制構件。 20. 如申請專利範菌第19項所逑之耋素數變換装置，備有 本紙張家標準 (CNS ) ( 210X297-^^ (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 40 A8 B8 C8 D8 々、申請專利範圍 ，為了預先補充因晝素間之補間處理而損失之耋素之 高頻成分，而連接在補間構件之前段之高頻帶增強電 路0 21.如申請專利範圍第19項所述之耋素數變換裝置，備有 ，可Μ形成，Μ A/D變換後之晝素數為分子，Μ所希 望之畫素數為分母之分數在通分後之每一分子之值， 將補間構件初期化之初期化信號之計數器。 (請先閱讀背面之注意事項再填寫本頁) •裝. 訂 .Η旅 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ29^公釐） 41