TW307012B - - Google Patents

Download PDF

Info

Publication number
TW307012B
TW307012B TW085111729A TW85111729A TW307012B TW 307012 B TW307012 B TW 307012B TW 085111729 A TW085111729 A TW 085111729A TW 85111729 A TW85111729 A TW 85111729A TW 307012 B TW307012 B TW 307012B
Authority
TW
Taiwan
Prior art keywords
billion
time period
cell
operations
writing
Prior art date
Application number
TW085111729A
Other languages
English (en)
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW307012B publication Critical patent/TW307012B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/344Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445Circuits or methods to verify correct erasure of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459Circuits or methods to verify correct programming of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Description

經濟部中央標率局貝工消费合作社印製 A7 _B7__ 五、發明説明(1 ) 發明背署 - 發明铕城 本發明偽開於一種非揮發性半導體記億元件,尤其是 非揮發性半導饅記憶元件寫入作業且/或消除作業之改 良〇 祖景說明 在非揮發性半導體記億元件中,於元件安置在印刷電 路板上之後,就可完成寫入作業.此一元件之典型範例為具 有資料儲存可以不用備份電池且其中偽非常高的積體性 之快閃式記億體。 於習用技術之非揮發性記億元件中,由一選澤之記億 單胞在一確定之時間週期執行寫入作業,然後,由此選 擇之記億單胞執行寫入確認作業以確定此記億單胞之臨 限電壓是否高於低限制值,結果,若所選擇之記億單胞 的臨限電壓並不高於該低限制值,則由此選擇之記憶單 胞在上述之時間週期再次執行寫入作業,此將詳述於後。 於上述習用技術元件中,若該記億單胞之劣化超過預 定值,刖寫入時間就會立即加倍,此可造成進一步增加 該記億單胞劣化之過寫入作業,而且,最後會增加寫入 時間。 發明槪秫 本發明之目的偽要抑制非揮發性半導體記億元件之記 億單胞之劣化。 另一目的偽要減少此非揮發性半導體記億元件之寫入 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消费合作社印笨 3u7012 A7 A7 B7 五、發明説明(2 ) 時間週期。 又一目的傜要減少此非揮發性半導醴記億元件之消除 時間週期。 根據本發明,在非揮發性半導體記億元件中,提供一 値非揮發性計數器以儲存一些消除作業,記億單胞寫入 作業之時間週期傜根據這些消除作業而改變,同時,記 億單胞消除作業之時間週期也是根據這些消除作業而變。 圓式簡怵 與習用技術比較,從下面參考附圖之説明,本發明將 會更清楚明瞭,其中: 第1圖為習用技術之非揮發性半導體記億元件之電路 圖; 第2圖為第1圖控制電路之作業流程圖; 第3A和3B圖為第1圖控制電路之作業時序圖; 第4圖為寫入作業次數和寫入時間週期之間的關偽圖; 第5圖為根據本發明之非揮發性半導體記億元件實施 例的電路圖; 第6,7,9, 11和13圖為第5圖控制電路之作業流程圖; 以及 第8六,88,8(:,10/\,108,10(:,12六,128,12(:,14為,143和14<:圖為 第5圖控制電路之作業時序圖。 應蓰啻旃例說明 在說明優選實施例之前,將先參考第1,2,3和4圖說明 一種習用技術之非揮發性半導體記億元件。 -4 - 本紙張尺度逋用中國國家橾车(CNS > A4規格(210X297公釐) ----------f '1·— - . (請先閲讀背面之注意事項再填寫本頁) 訂 307012 A7 B7 經濟部中央標準局員工消費合作社印製 五 •發明説明 ( 3 ) 1 1 在 示 於 第 1 圖 之 習 用 技 術 的 非揮 發 性 半 導 體 記 億 元件 1 1 中 > 提 供 有 許 多 字 元 線 WL0 . WL1 ,. * · 和 許 多 位 元 線 BL0 , 1 1 BL1 , .· .參考數字1 表示- -由各自具有- -源極, 連接到 /·—V 請 1 先 1 位 元 線 BL0 . BL 1 , * · .其中之- -的一汲極, -浮動閘極和 閲 1 連 接 到 字 元 線 WL0 , WL1 , .. .其中之- -的控制閘極之 記億 背 面 1 I 之 1 單 胞 M00 . M0 1 , • * .所形成的記億單胞陣列。 注 意 | 列 解 碼 器 2 m 擇 字 元 線 WL0, WL1 , .其中之- • 項 1 電 源 電 路 3 連 接 到 所 有 記 億 單胞 M00 , M01 , 的 源 極, 再 填 •mJ 本 ▲ 結 果 » 在 消 除 模 式 期 間 9 源 極 之電 壓 為 高 電 壓 (==V PP ) 頁 1 1 * 但 是 • 在 包 含 寇 入 確 認 作 業 和消 除 確 認 作 業 之 寫 入/ 1 1 讀 取 模 式 期 間 • 源 極 係 接 地 〇 1 1 行 選 擇 電 路 4 % 由 各 白 連 接 到在位元線BLO, rBLl. •參 其中之 - 1 訂 - 和 數 位 線 DL之 間 的 行 選 擇 電 晶體 QcO, Q cl » ♦ • * 所 組成 - 1 • 此 行 選 擇 電 晶 體 Q cO, Qci 9 ♦ ..其 中 之 — % 利 用 行 解碼 1 | 器 5 選 擇 而 導 通 〇 1 1 寫 入 放 大 器 6 由 輸 入 / 輸 出 緩衝 器 7 接 收 輸 入 資 料, 1 1 然 後 將 其 傳 送 到 數 位 線 DL • 此 外, 感 測 放 大 器 8 在 數位 I 線 DL處 感 測 資 料 而 將 其 傳 送 到 輸入 / 輸 出 緩 衝 器 7 , 該 1 1 寫 入 放 大 器 6 和 感 測 放 大 器 8 也連 接 到 控 制 電 路 9 , 此 1 控 制 電 路 9 自 輸 入 / 輸 出 緩 衝 器7 接 收 控 制 信 號 以 控制 1 整 値 元 件 〇 1 1 該 列 解 碼 器 2 和 行 解 碼 器 5 像由 外 部 位 址 信 m A D D 1 和 1 1 來 白 控 制 電 路 9 之 内 部 位 址 信 號ADD2所 控 制 9 而 且 ,控 1 I 制 電 路 9 分 別 供 應 電 源 霣 5 壓 V PY 到 列 解 碼 器 2 和行 1 1 1 1 1 1 本紙張尺度逋用中國國家樣準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印裝 A7 _ B7_ 五、發明説明(4 ) 解碼器5,此外,該控制電路9産生一控制電源電路3之 消除信號ER,及産生一控制寫入放大器6之程式信號PG。 接箸參考由控制電路9所完成程序之第2圖說明一艏 記億箪胞,如第1圖元件之M00,之寫入操作,在此情形 下,假設記億單胞M00由外部位置信號ADD1所選擇。 首先,在步驟201處,控制電路9産生一程序倍號PG 而且將電源供應電B Vpx和vPY增加到Vpp ,例如:對時 間週期T1,由20增加到25V,結果,該程式信號PG使寫 入放大器6動作.因此,高電壓Vpp通過行選擇電晶體 Qc0到該記億單胞M00之汲極,同時,高電饜 Vpp 也供應到該記億單胞M00之控制閘極,在此情形下,因為 消除信號ER為低電位(=GND),所以罨源電路3不會動 作,而使得該記億單胞MOO之源極接地,因此,對時間 週期T1,執行記億單胞M00之寫入作業。 其次,在步驟202處,執行記憶單胞M00之寫入確認作 業以確定該記億單胞M00之臨限電壓是否高於與電源供 應電壓Vcc相同或稍高之低限制值VL,在此情形下,控 制電路9不會有程式信號PG和消除信號ER,此外,電源 供應電壓Vpx增加到V L ,而電源供應電壓VpY增加到V ,如5V,因此,使用臨限電壓VL執行記億單胞M00之讀 取作業.而且其確定從感測放大器8所讀取之資料是否 為”0”,即是否完成寫入作業,因此完成寫入確認作業 ,只要該讀取資料為M 0 ”,則執行到步驟2 0 3之控制程序 ,因此完成第2圖之程序,反之,則重覆步驟201之控 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消费合作社印聚 A7 B7 五、發明説明(5 ) 制,此處假設寫入確認作業係在時間邂期TO完成。 如第3A圖所示,若這些寫入確認作業為一次,則記億 單胞M00寫入作業之時間週期為 T1 + TO (1) 此外,如第3B圖所示,這些寫入確認作業為2次,則記 億單胞M00寫入作業之時間為 (T1 + TO) + (T1 + TO) =2 · (ΤΙ + TO) (2) 一般而言,當包含消除作業之寫入作業次數增加而增 強記憶單胞之單胞電晶體應力時,則此單胞電晶體會劣 化,結果,如第4圖所示,當寫入作業(消除作業)之次 數增加時,則需要較長之寫入時間週期,在此情形下, 因為記億單胞之單胞電晶體會逐漸劣化,所以寫入時間 週期會逐漸增加。 在第1圖之元件中,如使用第2圖所示之流程圖,若 記億單胞之劣化超出設定值時,則寫入時間週期會突然 從T1+T0增加到2 · (T1 + T0).此可造成記億單胞劣化 進一步增加之過寫入作業,同時,該寫入時間週期會增 加。 在説明本發明實施例之第5圖中,一非揮發性計數器 10加入第1圖之構件中,此非揮發性計數器10計數間接 顯示一平均記億單胞寫入作業次數之快閃式消除作業次 數。 該非揮發性計數器10之内容CNT由示於第6圖之程序 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
J 經濟部中央標準局員工消費合作社印装 A7 B7_ 五、發明説明(6 ) 更新,其也由控制電路9完成,注意:非揮發性計數器 10之内容CHT要在交用之前清除。 首先,在步驟601處,執行所有記憶單胞MOO, M01, ... 避免過消除作業之程式化或寫入作業,即,
PG= Vcc ER = GND
V PX= V PY= VPP 同時,資料”0”供應到寫入放大器6,在此狀態下,順 序增加由内部位址信號ADD2所界定之位址,結果,所有 記億單胞之臨限電壓皆為高電位。 其次,在步驟602處,執行所有記億單胞MOO, M01, ... 之快閃式消除作業,即,
GP = GND ER= Vcc VPX = VPY= GND 結果.高電源供應電壓VPP加到所有記億單胞MOO, M01, ...之源極,而所有字元線WL0,WL1,...皆接地因此,所 有記億單胞之臨限電位皆為低電位。 其次,在步驟603處.執行所有記憶單胞之消除確認 作業以確定記億單胞之臨限電壓是否要低於稍高於讀取 電醱VR之上限制值VU,如2.5V,即,
PG = GND ER = GHD VPX : =VU νργ= =V ¥ CC 本紙張尺度適用中國國家橾準(CNS〉Α4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
J
、1T 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(7 ) 在此狀態下,順序增加由内部位址倍號ADD2所界定之 位址,而且確定從感測放大器8讀取之資料是否為”1” ,因此完成消除確認作業,只要所有的讀取資料為”1”, 控制就前進到步驟604,如此就完成第6 _之程序,反 之,在步驟603之控制前進到步驟605。 在步驟605處,非揮發性計數器10之内容CNT增加+1, 然後,在步驟606確定非揮發性計數器10之内容CNT是否 大於最大值MAX,只要CNTS MAX,就重覆步驟602和603 之控制,反之,控制就前進到步驟607,如此就完成第 6圖之程度。 第5圖控制電路9之寫入作業示於第7圖,步驟701 和702加入第2圖之步驟。 首先,f步驟701,決定非揮發性計數器10之内容CNT 是否達到設定值CNT0,結果,CNTSCNT0,則控制前進 到步驟201,在S —方面.若CNT>CHT0,則控制前進到 步驟702。 在步驟201處,對於時間週期T1完成記億單胞,如M00 ,之寫入作業.反之,在步驟702處,對於滿足下式之 時間週期T2完成記億單胞,如M00,之寫入操作: ΤΙ < T2 < 2 ♦ T1 同時•若在步驟202之寫入確認作業失效,則控制以 同於第2圖之方式前進到步驟201。 如第8A圖所示,若寫入確認作業之次數為1,則記億 單胞M00寫入作業之時間適期為 -9 - 本紙張尺度適用中國國家梂準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明(8 ) T1 + TO (3) 此時間週期相同於第3A圖(參見方程式(1)>。 另一方面,如第8B圖所示,若寫入確認作業之次數為2 ,刖記億單胞M00寫入作業之時間為 T2 + TO (4) 以時間週期小於重示於第8 C圃之第3 B圖的時間週期( 參見方程式(2)),例如, (T2 + T0) / (ΤΙ+T0)与 1 . 3 注意,若CN TO之值適當,則寫入確認作業之次數很少 會為3次或更多。 因此,根據第7圖之寫入作業程序,即使當記億單胞 進一步劣化時,增加之寫入時間週期也會很少,所以可 避免過寫入作業,而抑制記億單胞之劣化,甚至,最終 會減少寫入時間週期。 第7圖之修飾程序示於第9圖中,步驟901加入於第 7圖之步驟,換言之,若在步驟202之寫入確認作業失 效,則控制前進到對於滿足下式之時間週期T3執行記 億單胞,如M00,寫入作業之步驟901: T3< Τ1 然後,控制回到步驟2 0 2。 如第10Α圖所示,若寫入確認作業之次數為1,則記億 單胞Μ00寫入作業之時間週期為 ΤΙ + Τ0 (5 ) 此時間週期相同於第3A圖之時間遇期(參見方程式(1 ))。 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) (請先閲讀背面之注意事項再填寫本頁)
A7 3G7012 B7 五、發明説明(9 ) 另一方面.如第10BS1所示,寫入確認作業之次數為· 2,則記億單胞M00寫入作業之時間為 T2+T0+T3+T0 (6) 此時間週期小於由完成第7画程序所得到第10C圖之 時間週期。 因此,根據第9圖之寫入作業程序,即使當記憶單胞 進一步劣化,使要完成記憶單胞2次寫入作業時,增加 雉· 之寫入時間週期也會很少,所以可避免過寫入作業,而 進一步抑制記億單胞之劣化,此外,最終會減少寫入時 間週期。 如第7圖所示之控制鼴用到示於第11圖之快閃式消除 作業,其也由控制電路9完成程序,注意:非揮發性計 數器之内容CNT要在交用之前清除。 · 首先,在步驟1101處,執行所有記億單胞Μ 00, M01, ...避免過消除作業之程序化或寫入作業,即,
PG = VCC ER = GND VPX= VPY= Vpp 同時,資料”0”供應到寫入放大器6,在此狀態下,順序 增加由内部位址信號ADD2所界定之位址,結果,所有記 億簞胞之臨限電壓皆為高電位。 其次,在步驟1102處,確定非揮發性計數器10之内容 CNT是否達到設定值CNT0,結果,若CNTSCNT0,則控制 前進到步驟1103,在S-*方面,若CNT>CNT0,則控制 -1 1 - 本紙張尺度逋用中國國家梂準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) .装. 訂 經濟部中央裸準局貝工消費合作社印製 經濟部中央樣準局貝工消費合作社印製 A7 B7 五、發明説明(10 ) 前進到步驟1104。 在步驟1103處,對於時間週期T1’完成所有記憶單胞 之快閃式消除作業,但是,在步驟1104處,對於滿足下 列之時間週期T2 ’完成所有記億單胞之快閃式消除作業: Tl ' < T2'< 2 · T1 ' 注意,在下列之條件下完成步驟1103和1104之快閃式 消除作業: PG = GND E R = V cc
V ρχ = V py = GND 結果,高電源供應電壓Vm被施加於所有記憶單胞MOO,
PP M01, ...之源極,而將所有字元線WL0,WL1,...接地, 因此,所有記億單胞之臨限電壓皆為低電位。 其次,在步驟1105處,執行所有記億單胞之消除確認 作業以確定記憶單胞之臨限電壓是否要低於上限制值VU .即,
PG = GND ER = GND
V PX = VU VPY= Vcc 在此狀態下,順序增加由内部位址信號ADD2所界定之 位址,而且確定從感測放大器8讀取之資料是否為”1” ,因此完成消除確認作業,只要所有的讀取資料為”1”, 控制就前進到步驟1106,如此就完成第11圖之程序,反 -12- 本紙張尺度適用中國國家樣準(CNS ) Α4洗格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(《I ) 之,在步驟1105之控制前進到步驟1107,此處,假設如 此之消除確認作業傜在時間週期T0’完成β 在.步驟1107處,非揮發性計數器10之内容CUT增加+1 ,然後,在步驟1108處,確定非揮發性計數器10之内容 CNT是否大於最大值MAX,只要CUTS MAX,就重覆步驟1103 和1105之控制,反之,控制前進到步驟1109,如此就完 成圖1 1之程序\ 如第12 ΑΙΪ所示,若消除若確認作業之次數為1,則快閃 式消除作業之時間週期為 T 1 ' + T0 ' ( 7 ) 此時間週期相同於習用技術之時間週期。 另一方面,如第12B圖所示,若消除確認作業之次數 為2,則快閃式消除作業之時間週期為 T2'+ TO' (8) 以時間週期小於第12C圖所示之習用技術的時間週期, 例如, (T2'+T0')/ (Τ1'+Τ0')= 1.3 注意,若C H Τ 0之值適當,則消除確認作業之次數很少 為3次或更多。 因此,根據第11圖之快閃式消除作業程序,即使當記 億單胞進一步劣化時,增加之快閃式消除時間週期也會 很少,所以可避免過消除作業,此可抑制記億單胞之劣 化,甚至,最終之消除時間週期會減少。 第11圖之修飾程序示,於第13圖中,步驟13D1加入於第 -1 3 - 本紙張尺度適用中國國家樣準(CNS )人4*1格(210Χ297公嫠) (請先閲讀背面之注意事項再填寫本頁)
I 訂 307012 A7 B7 五、發明説明‘(12 ) 11圖之步驟,換言之,若步驟1105之消除確認作業失效 ,則控制前進到對於滿足下式之時間週期T3 '執行所有 記億單胞快閃式消除作業之步驟1301: T3' < T1 ' 然後,控制回到步驟1105。 如第14A圖所示,若消除確認作業之次數為1,則消除 作業之時間週期為 ΤΙ ' +TO ' (9 ) 此時間週期相同於第1 2 A圖之時間週期(參見方程式(7 ))。 另一方面,如第1 4 B圖所示,若消除確認作業之次數為2 .刖消除作業之時間週期為 T2'+T0’+T3,+T0, (10) 此時間週期小於由完成第1 1圖程序所得到第1 4C圖之時 間週期。 因此,根據第13圖之消除作業程序.即使當記億單胞 進一步劣化,使要完成2次記憶單胞消除作業時,增加 之消除時間也很少,所以可避免過消除作業,此可進一 步抑制記億單胞之劣化,此外,最終之消除時間週期會 減少。 經濟部中央標隼局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 上述之實施例傜關於快閃式非揮發性半導體記億元件 ,但是本發明可應用至紫外線可消除半導體記億元件。 綜上所述,根據本發明,可以抑制記億單胞之劣化, 而且也可減少寫入時間週期和消除時間週期。 -14- 本紙張尺度適用中國國家標準(CNS ) Α4规格(210X 297公釐)

Claims (1)

  1. A8 B8 C8 D8 六、申請專利範圍 1. 一種非揮發性半導體記億元件,包含: · 一儲存消除作業之次數(CNT)的非揮發性計數器(10) ;以及 在根據儲存於該非揮發性計數器中之消除作業的次 數而改變之時間週期,執行記億單胞(M00)寫入作業之 iffr ο» 裝置。 2. —種非揮發性半導體記億元件,包含: 一儲存消除作業之次數(CNT)的非揮發性計數器(10); 決定儲存在該非揮發性計數器中之消除作業的次 數是否逹到某值(CHT0)之裝置; 在儲存於該非揮發性計數器之消除作業的次數達到 該某值之前,在第一時間週期(T1)執行記億單胞(M00) 之第一寫入作業的裝置;以及 在儲存於該非揮發性計數器之消除作業的次數達到 該某值之後,在第二時間週期(T2)執行該記億單胞之 第二寫入作業的装置, 該第二時間週期較該第一時間週期長。 3. 如申請專利範圍第2項之元件,尚包含: 經濟部中央梂準局負工消費合作社印製 (請先Η讀背面之注$項再填寫本頁) 在完成該第一和第二寫入作業其中之一後,執行該 記億單胞之寫入確認作業以確定該記億單胞之臨限電 壓是否高於一低限制值(VL)之裝置;以及 當該記億單胞之臨限電壓並未髙於該低限制值時, 重覆該第一寫入作業和該寫入確認作業之裝置。 4. 如申請專利範圍第2項之元件,尚包含: -15- 本紙張尺度適用中國國家標率(CNS ) Α4規格(210X297公釐) A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 1 在 «±9 兀 成 該 第 一 和 第 二 寫 入 作 業 其 中 之 一 後 ,執 行 該 1 I 記 億 單 胞 之 寫 入 確 認 作 業 以 確 定 該 記 億 單 胞 之臨 限 電 1 1 壓 是 否 高 於 —-. 低 限 制 值 (VL)之裝置 ; 以 及 1 I 請 1 I 當 該 記 億 單 胞 之 臨 限 電 壓 並 未 高 於 該 低 限 制值 時 1 先 閲 1 I 在 小 於 該 第 時 間 週 期 之 第 三 時 間 週 期 (Τ 3 )執行該記 讀 背 1 ώ I 億 no 単 胞 之 第 三 寫 入 作 業 之 裝 置 以 及 之 注 1 意 1 I 在 t=Ss» TC 成 該 第 三 寫 入 作 業 之 後 • 番 覆 該 寫 入 確認 作 業 事 項 | 之 裝 置 再 填 寫 袭 5 . — 種 非 揮 發 性 半 導 體 記 億 元 件 1 包 含 本 頁 1 一 儲 存 消 除 作 業 之 次 數 (CNT)的非揮發性計數器(10) 1 I t 以 及 1 1 在 根 據 儲 存 於 該 非 揮 發 性 計 數 器 中 之 消 除 作業 的 次 .丨 數 而 改 變 之 時 間 週 期 執 行 記 憶 單 胞 (Μ00 % Μ0 1 , • ..) 訂 消 除 作 業 之 裝 置 〇 I 1 6 .如 _ 請 專 利 範 圍 第 5 項 之 元 件 » 尚 包 含 在 執 行該 記 億 1 1 αο m m 之 該 消 除 作 業 之 前 » 執 行 該 記 億 單 胞 程 式化 作 業 1 之 裝 置 〇 7 . — 種 非 揮 發 性 半 導 體 記 憶 元 件 1 包 含 1 l 一 儲 存 消 除 作 業 之 次 數 (CNT)的非揮發性計數器( 10); 1 決 定 儲 存 在 該 非 揮 發 性 計 數 器 之 消 除作業的次數是否 1 達 到 某 值 (CNT0)之装置 1 I 在 儲 存 於 該 非 揮 發 性 計 數 器 之 消 除 作 業 的 次數 達 到 1 t 該 某 值 之 ,w· 刖 在 第 一 時 間 游 週 期 (T1 ' )執行記億單胞(Μ 0 0 1 1 MO 1 , * · . >第 一 消 除 作 業 之 裝 置 以 及 1 I -1 6- 1 1 1 1 1 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 在儲存於該非揮發性計數器之消除作業的次數達到 該某值之後,在第二時間週期(T2’)執行該記億單胞第 二消除作業之裝置., 該第二時間週期較該第一時間週期長。 8. 如申請專利範圍第7項之元件,尚包含在執行該記億 單胞之該消除作業之前,執行該記億單胞程式化作業 之裝置。 9. 如申請專利範圍第7項之元件,尚包含: 在完成該第一和第二消除作業其中之一後,執行該 記憶單胞之消除確認作業以確定該記億單胞之臨限電 壓是否低於一上限制值(VU >之裝置;以及 當至少有一該記億單胞之臨限電壓不低於該上限制 值時,重覆該第一消除作業和該消除確認作業之裝置。 10. 如申請專利範圍第7項之元件,尚包含: 在完成該第一和第二消除作業其中之一後,執行該 記憶單胞之消除確認作業以確定該記億單胞之臨限電 壓是否高於一上限製值(VU)之装置; 經濟部中央標準局負工消費合作社印製 — II —^1 _ —^1-^1 ^ n 11 I-- (請先閲讀背面之注意事項再填寫本頁) 當至少有一該記億單胞之臨限電壓不低於該上限制 值時,在小於該第一時間週期之第三時間週期(T 3 ’)執 行該記億單胞第三消除作業之裝置;以及 在完成該第三消除作業之後,重覆該消除確認作業 之装置。 -17- 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐)
TW085111729A 1995-09-27 1996-09-25 TW307012B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27488695A JP2806326B2 (ja) 1995-09-27 1995-09-27 不揮発性半導体記憶装置の書込み・消去方法

Publications (1)

Publication Number Publication Date
TW307012B true TW307012B (zh) 1997-06-01

Family

ID=17547914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085111729A TW307012B (zh) 1995-09-27 1996-09-25

Country Status (4)

Country Link
US (1) US5708605A (zh)
JP (1) JP2806326B2 (zh)
KR (1) KR100215351B1 (zh)
TW (1) TW307012B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093649B2 (ja) * 1996-09-05 2000-10-03 九州日本電気株式会社 不揮発性半導体メモリ装置
US6081453A (en) * 1997-04-15 2000-06-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP3098486B2 (ja) * 1998-03-31 2000-10-16 山形日本電気株式会社 不揮発性半導体記憶装置
US6005810A (en) * 1998-08-10 1999-12-21 Integrated Silicon Solution, Inc. Byte-programmable flash memory having counters and secondary storage for disturb control during program and erase operations
US6141260A (en) 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
TW439029B (en) * 1998-11-27 2001-06-07 Acer Peripherals Inc Method for preventing flash memory data from being lost or miswritten
KR100311042B1 (ko) * 1999-06-26 2001-11-02 윤종용 기입 주기의 프로그래밍이 가능한 동기식 메모리 장치 및 이를 이용한 데이터 기입 방법
TWI220031B (en) * 2003-07-01 2004-08-01 Delta Electronics Inc Method and apparatus for time-relevant accessing a non-volatile memory in an electrical equipment
US7142627B2 (en) 2004-12-23 2006-11-28 Ramtron International Corporation Counting scheme with automatic point-of-reference generation
US7120220B2 (en) 2004-12-23 2006-10-10 Ramtron International Corporation Non-volatile counter
US7257046B2 (en) * 2005-06-13 2007-08-14 Atmel Corporation Memory data access scheme
US9594679B2 (en) * 2008-05-01 2017-03-14 Sandisk Il Ltd. Flash cache flushing method and system
KR101075504B1 (ko) * 2009-01-29 2011-10-21 주식회사 하이닉스반도체 불휘발성 메모리 소자의 소거 동작 방법
US8004884B2 (en) * 2009-07-31 2011-08-23 International Business Machines Corporation Iterative write pausing techniques to improve read latency of memory systems
US9009547B2 (en) 2011-01-27 2015-04-14 Apple Inc. Advanced programming verification schemes for analog memory cells
US9293194B2 (en) 2011-01-27 2016-03-22 Apple Inc. Programming and erasure schemes for analog memory cells
JP5404670B2 (ja) 2011-02-10 2014-02-05 株式会社東芝 不揮発性半導体記憶装置
US8374040B2 (en) 2011-02-25 2013-02-12 International Business Machines Corporation Write bandwidth in a memory characterized by a variable write time

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250496A (ja) * 1990-02-27 1991-11-08 Nec Corp 電気的書込み消去可能な不揮発性半導体記憶装置
JP3248928B2 (ja) * 1991-08-23 2002-01-21 富士通株式会社 不揮発性半導体記憶装置およびデータ消去方法
JPH0581881A (ja) * 1991-09-20 1993-04-02 Mitsubishi Electric Corp 半導体記憶装置
JP3348466B2 (ja) * 1992-06-09 2002-11-20 セイコーエプソン株式会社 不揮発性半導体装置
JPH06251593A (ja) * 1993-02-24 1994-09-09 Matsushita Electron Corp フラッシュメモリの消去あるいは書き込み制御方法
US5463586A (en) * 1993-05-28 1995-10-31 Macronix International Co., Ltd. Erase and program verification circuit for non-volatile memory
JPH0737395A (ja) * 1993-07-19 1995-02-07 Sony Corp 不揮発性半導体記憶装置
JP3448365B2 (ja) * 1994-09-20 2003-09-22 三菱電機株式会社 不揮発性半導体記憶装置
US5621687A (en) * 1995-05-31 1997-04-15 Intel Corporation Programmable erasure and programming time for a flash memory

Also Published As

Publication number Publication date
US5708605A (en) 1998-01-13
KR100215351B1 (ko) 1999-08-16
JPH0991979A (ja) 1997-04-04
JP2806326B2 (ja) 1998-09-30
KR970017665A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
TW307012B (zh)
TW425557B (en) Flash memory vds compensation thechniques to reduce programming variability
JP3889699B2 (ja) 不揮発性半導体記憶装置及びそのデータ書き込み方法
TW525175B (en) Bit line setup and discharge circuit for programming non-volatile memory
TW449923B (en) Semiconductor memory device
TWI417890B (zh) 非揮發記憶體及具有連續掃描時域感測之方法
US7952929B2 (en) Source side asymmetrical precharge programming scheme
TW499679B (en) Sensing time control device and method
US6912160B2 (en) Nonvolatile semiconductor memory device
TW422992B (en) Nonvolatile semiconductor memory with single-bit and multi-bit modes of operation and method for performing programming and reading operations therein
US7652928B2 (en) Semiconductor memory device and control method of the same
US8054692B2 (en) Flash memory device reducing noise of common source line, program verify method thereof, and memory system including the same
JP4776666B2 (ja) 不揮発性半導体記憶装置
TW201027536A (en) Programming a memory device to increase data reliability
CN101807432A (zh) 用于操作闪存器件的方法
TW200933634A (en) Mitigation of data corruption from back pattern and program disturb in a non-volatile memory device
JP3906189B2 (ja) 不揮発性半導体メモリ
KR102077811B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
US7411841B2 (en) Memory having storage means
TW480724B (en) Voltage generating circuit capable of generating different voltages
JP2017054561A (ja) 半導体記憶装置及びメモリシステム
KR20110078731A (ko) 반도체 메모리 장치 및 이의 동작 방법
JP2009272016A (ja) フラッシュメモリシステム
KR101416740B1 (ko) 플래시 메모리 장치 및 그것의 읽기 방법
KR100225758B1 (ko) 라커블 셀들을 가지는 불휘발성 반도체 메모리 장치