KR101075504B1 - 불휘발성 메모리 소자의 소거 동작 방법 - Google Patents

불휘발성 메모리 소자의 소거 동작 방법 Download PDF

Info

Publication number
KR101075504B1
KR101075504B1 KR1020090006797A KR20090006797A KR101075504B1 KR 101075504 B1 KR101075504 B1 KR 101075504B1 KR 1020090006797 A KR1020090006797 A KR 1020090006797A KR 20090006797 A KR20090006797 A KR 20090006797A KR 101075504 B1 KR101075504 B1 KR 101075504B1
Authority
KR
South Korea
Prior art keywords
erase
reference voltage
voltage
abandoned
memory cells
Prior art date
Application number
KR1020090006797A
Other languages
English (en)
Other versions
KR20100087804A (ko
Inventor
윤태언
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090006797A priority Critical patent/KR101075504B1/ko
Publication of KR20100087804A publication Critical patent/KR20100087804A/ko
Application granted granted Critical
Publication of KR101075504B1 publication Critical patent/KR101075504B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은, 메모리 셀들에 소거 동작을 실시하는 단계; 제1 소거 기준 전압을 이용하여 제1 소거 검증 동작을 실시하는 단계; 및 상기 메모리 셀들의 문턱전압이 상기 제1 소거 기준 전압보다 높고, 상기 소거 동작의 횟수가 최대횟수에 도달한 메모리 셀들에 대하여, 상기 제1 소거 기준 전압보다 높은 제2 소거 기준 전압을 이용하여 제2 소거 검증 동작을 실시하는 단계를 포함하되, 상기 제2 소거 기준 전압은 비트라인과 센싱노드 사이에 접속된 스위칭 소자의 게이트단에 인가되는 전압에 따라 결정되는 불휘발성 메모리 소자의 소거 동작 방법으로 이루어진다.
소거, 검증, 기준전압, 추가 검증 동작, 소거 페일

Description

불휘발성 메모리 소자의 소거 동작 방법{Erase method of non-volatile memory device}
본 발명은 불휘발성 메모리 소자의 소거 동작 방법에 관한 것으로, 특히 소거 동작 시 검증 동작을 조절하여 소거 페일 시간을 늦추기 위한 불휘발성 메모리 소자의 소거 동작 방법에 관한 것이다.
불휘발성 메모리 소자의 소거 동작은 선택된 블럭(block)의 웰(well)에 소거전압을 인가하여 실시한다. 이때, 선택된 블럭 내의 모든 워드라인(wordline)들은 접지전압(예컨데, 0V)을 인가하거나 플로팅(floating) 시키는 것이 바람직하다.
도 1은 종래의 불휘발성 메모리 소자의 소거 동작을 설명하기 위한 그래프이다.
도 1을 참조하면, 소거 동작은 소거 동작 단계 및 소거 검증 동작 단계로 이루어진다. 소거 동작 단계는 선택된 블럭 내에 소거 전압을 인가하는 단계이고, 소거 검증 동작 단계는 소거 동작 단계에 따른 문턱전압 분포를 검증하여 소거가 완 료되었는지를 판단하는 단계이다.
이 중에서, 소거 검증 동작 단계를 구체적으로 설명하면 다음과 같다.
소거 검증 동작 단계는 소거된 메모리 셀들의 문턱전압(Vt)이 기준전압(Vs)보다 낮으면 패스(pass)로 판단하여 소거 동작을 완료(20)하고, 높으면(10) 패스될 때까지 소거 동작 단계 및 검증 동작 단계를 반복실시한다. 이때, 소거 동작 단계 및 검증 동작 단계를 반복하는 횟수는 일정 횟수로 정해져 있으며, 최대 횟수만큼 소거 동작 단계 및 검증 동작 단계를 반복실시하여도 소거 동작이 패스되지 않은 셀이 있으면(12), 소거 동작을 페일(fail)로 처리한다. 한편, 소거 상태와 프로그램 상태의 기준이되는 0V와 소거 기준전압(Vs) 간 마진이 있으나, 고정된 기준전압(Vs)을 사용하면 마진 내에 존재하는 셀도 페일처리 하므로 불휘발성 메모리 소자의 수명을 단축시키게 된다. 이를 해결하기 위하여, 기준전압 레벨을 가변시키기 위해 별도의 플래그 셀(flag cell)이나 콘트롤러(controler)와 같은 소자들을 추가하기도 하는데, 이는 불휘발성 메모리 소자의 크기를 증가시킬 뿐만 아니라, 제조 비용을 증가시킬 수도 있다.
본 발명이 해결하고자 하는 과제는, 비트라인과 센싱노드 사이에 접속된 스위칭 소자의 게이트에 인가되는 전압을 조절함으로써 소거 검증 동작의 기준전압을 조절할 수 있다.
본 발명에 따른 불휘발성 메모리 소자의 소거 동작 방법은, 메모리 셀들에 소거 동작을 실시하는 단계; 제1 소거 기준 전압을 이용하여 제1 소거 검증 동작을 실시하는 단계; 및 상기 메모리 셀들의 문턱전압이 상기 제1 소거 기준 전압보다 높고, 상기 소거 동작의 횟수가 최대횟수에 도달한 메모리 셀들에 대하여, 상기 제1 소거 기준 전압보다 높은 제2 소거 기준 전압을 이용하여 제2 소거 검증 동작을 실시하는 단계를 포함하되, 상기 제2 소거 기준 전압은 비트라인과 센싱노드 사이에 접속된 스위칭 소자의 게이트단에 인가되는 전압에 따라 결정된다.
상기 제1 소거 검증 동작은 상기 메모리 셀들의 문턱전압이 상기 제1 소거 기준 전압보다 낮아질 때까지 상기 소거 동작 및 상기 제1 소거 검증 동작을 반복실시한다.
상기 제2 소거 기준 전압을 이용하여 상기 제2 소거 검증 동작을 수행하기 전에, 상기 제2 소거 기준 전압이 소거 한계 전압보다 낮은지를 판단하는 단계를 더 포함한다.
상기 제2 소거 기준 전압은 상기 제1 소거 기준 전압보다 높고 0V보다 낮은 전압이다. 상기 제2 소거 기준 전압은 상기 제1 소거 기준 전압보다 높고, 기준 상기 소거 한계전압보다 낮다. 상기 소거기준 한계전압은 0V보다 낮은 레벨이다.
상기 제2 소거 기준 전압은 상기 스위칭 소자를 턴온 시키기 위해 상기 스위칭 소자의 게이트단에 인가하는 프리차지 전압 레벨을 상기 제1 소거 검증 동작 시에 인가되는 전압보다 낮추어 인가한다.
삭제
상기 제2 소거 기준 전압은, 상기 스위칭 소자가 턴온된 후에 상기 센싱노드의 전위를 센상하기 위해 인가되는 센싱전압의 레벨을 상기 제1 소거 검증 동작 시에 인가되는 전압보다 높여서 인가한다.
상기 제2 소거 기준 전압은 상기 비트라인과 페이지 버퍼의 상기 스위칭 소자를 턴온 시킨 후, 상기 메모리 셀들을 평가하기 위한 평가구간의 평가시간을 상기 제1 소거 검증 동작보다 증가시켜 평가한다.
상기 제2 소거 검증 전압이 상기 소거 한계전압과 같거나 높아지면 소거 페일(fail)처리한다.
본 발명은, 비트라인과 센싱노드 사이에 접속된 스위칭 소자의 게이트에 인가되는 전압을 조절함으로써, 불휘발성 메모리 소자의 크기를 증가시키지 않으면서 소거 검증 동작의 기준전압을 조절할 수 있다. 이로 인해, 소거 페일이 발생하는 시간 및 싸이클을 증가시킬 수 있으므로 불휘발성 메모리 소자의 수명을 연장시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명에 따른 불휘발성 메모리 소자의 소거 동작 방법을 설명하기 위한 순서도이고, 도 3은 본 발명에 따른 불휘발성 메모리 소자의 소거 동작 방법을 설명하기 위한 그래프이다.
도 2를 참조하면, 불휘발성 메모리 소자의 소거 동작은 소거 동작(200) 및 추가 검증 동작(210)을 포함한다. 소거 동작(200)은 소거 동작 단계(202), 검증 동작 단계(204) 및 페일 판별 단계(206)를 포함한다. 소거 동작 단계(202)는 선택된 블럭(block) 내의 메모리 셀들를 소거하는 단계이다. 구체적으로, 선택된 블럭에 포함된 모든 워드라인들에 접지전압(예컨데, 0V)을 인가하거나 워드라인들을 플로팅(floating) 시킨 상태에서, 선택된 블럭의 웰(well)에 소거 전압을 인가하여 실시할 수 있다. 이에 따라, 선택된 블럭 내의 메모리 셀들의 문턱전압(Vt) 레벨이 낮아진다. 검증 동작 단계(204)는 소거 동작 단계(202)가 수행된 메모리 셀들의 문턱전압(Vt)이 제1 기준전압(Vs1)보다 낮은지를 검증하여 낮으면 소거 동작을 완료하고, 낮지 않으면 소거 동작을 반복 실시한다. 페일 판별 단계(206)는 소거 동작을 무한 반복할 수 없으므로, 정해진 최대 검증동작 횟수인지를 판별(206)하여 최대 검증동작 횟수보다 낮으면 소거 동작을 반복실시한다. 특히, 최대 검증동작 횟수만큼 소거 및 검증동작을 수행하여도 소거 동작이 완료되지 않는 셀이 있으면(도 3의 A) 추가 검증 동작(210)을 실시한다.
추가 검증 동작(210)은 소거 기준전압 증가 단계(212), 기준 한계전압 판별단계(214) 및 추가 검증 동작 단계(216)를 포함한다. 소거 기준전압 증가 단계(212)는 소거 기준전압을 제1 소거 기준전압(Vs1)의 절대값보다 낮은 제2 기준전압(Vs2)으로 설정한다. 즉, 소거 동작에서는 기준전압이 음(-)의 레벨이므로, 제2 기준전압(Vs2)은 제1 기준전압(Vs1)보다 높아지도록 한다. 제2 기준전압(Vs2)을 조절하는 방법에 대해서는 후술(도 5 및 도 6 설명)하기로 한다.
이때, 제2 기준전압(Vs2)의 범위가 소거 상태를 벗어나면 안되므로(예를 들면, 프로그램 상태), 기준 한계전압보다 낮은지를 판별(214)한다. 예를 들어, 제2 기준전압(도 3의 Vs2)은 제1 기준전압(도 3의 Vs1)보다 높고, 한계 기준전압(도 3의 VE)보다 낮아야 한다. 이때, 한계 기준전압(VE)은 0V보다 높지 않도록 한다. 만약, 제2 기준전압(Vs2)이 한계 기준전압(VE)과 같거나 높아지면 페일(fail)처리한다.
기준 한계전압 판별단계(214)를 패스(pass)하면 추가 검증 동작 단계(216)을 수행한다. 추가 검증 동작 단계(216)는 선택된 블럭 내에 포함된 메모리 셀들의 문턱전압(Vt)이 제2 기준전압(Vs2)보다 낮은지를 판별하여 패스하면 소거 동작을 완료 한다. 만약, 추가 검증 동작 단계(216)를 패스하지 못하면 추가 검증 동작(210)을 반복실시한다. 즉, 추가 검증 동작 단계(216)를 패스하지 못하면 제2 기준전압(Vs2)을 제1 기준전압(Vs1) 및 기준 한계전압(VE) 범위 내에서 증가시켜 추가 검증동작을 실시한다.
제2 기준전압(Vs2)을 조절하는 방법에 대하여 구체적으로 설명하면 다음과 같다.
도 4는 불휘발성 메모리 소자의 일부를 설명하기 위한 개략도이고, 도 5 및 도 6은 본 발명에 따른 불휘발성 메모리 소자의 소거 동작 방법을 설명하기 위한 타이밍도이다.
도 4를 참조하면, 불휘발성 메모리 소자에 포함되는 스트링(string)의 일부와 스트링 및 페이지 버퍼(page buffer; 미도시) 사이에 접속되는 스위칭 소자(N1)를 개략적으로 도시한 회로도이다. 스트링은 다수개의 직렬 연결된 메모리 셀들(F0 내지 Fn; n은 자연수)을 포함하며, 메모리 셀들(F0 내지 Fn)의 양단에 각각 접속된 드레인 셀렉트 트랜지스터(DST) 및 소스 셀렉트 트랜지스터(SST)를 포함한다. 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 비트라인(bit-line; BL)과 전기적으로 연결되고, 소스 셀렉트 트랜지스터(SST)의 소스(source)는 공통 소스 라인(CSL)과 전기적으로 연결된다. 각각의 메모리 셀들(F0 내지 Fn)의 게이트단이 연결되어 다수개의 워드라인들(WL0 내지 WLn)을 이룬다. 드레인 셀렉트 트랜지스터(DST)의 게이트단이 연결되어 드레인 셀렉트 라인(DSL)을 이루고, 소스 셀렉트 트랜지스 터(SST)의 게이트단이 연결되어 소스 셀렉트 라인(SSL)을 이룬다. 스위칭 소자(N1)는 비트라인(BL)과 센싱노드(SO) 사이에 접속되며, NMOS 트랜지스터로 구현될 수 있다. 스위칭 소자(N1)의 게이트단으로는 평가신호(PBSENSE)가 인가될 수 있다.
도 4, 도 5 및 도 6을 참조하면, 제2 기준전압(Vs2)을 조절하기 위하여 스위칭 소자(N1)의 게이트단에 인가되는 평가신호(PBSENSE)를 조절한다. 추가 검증 동작을 구체적으로 설명하면 다음과 같다.
비트라인(BL)에 흐르는 전류(Icell)는 다음과 같은 수식으로 표현할 수 있다.
Figure 112009005596288-pat00001
수학식 1을 참조하면, Icell은 비트라인(BL)에 흐르는 전류이고, Cbl은 비트라인(BL)의 캐패시턴스이고, V1은 평가신호(PBSENSE)의 제1 전압이고, V2는 평가신호(PBSENSE)의 제2 전압이며, tEval은 평가구간(T2)의 시간이다.
즉, 비트라인(BL)에 흐르는 전류(Icell)는 V1, V2 및 tEval에 따라 변할 수 있다. 이를 이용하여 추가 검증 동작을 다음과 같이 수행할 수 있다.
추가 검증 동작은 프리차지 구간(T1), 평가구간(T2) 및 센싱구간(T3)의 순서대로 수행한다. 제2 기준전압(Vs2)을 조절하는 방법은 다음과 같다. 제1 방법(a)은 평가신호(PBSENSE)의 제1 전압(V1) 레벨을 조절하여 수행할 수 있고, 제2 방법(b)은 평가신호(PBSENSE)의 제2 전압(V2) 레벨을 조절하여 수행할 수 있으며, 제3 방 법(c)은 평가신호(PBSENSE)의 제2 전압(V2) 레벨을 인가하는 시간을 조절하여 평가구간(T2)의 시간을 조절하여 수행할 수 있다. 또한, 제1 내지 제3 방법 중 일부 방법을 조합하여 수행할 수도 있다.
제1 방법(a)을 설명하면 다음과 같다.
프리차지 구간(T1)에서, 제1 전압(V1)으로 활성화되는 평가신호(PBSENSE)의 레벨을 낮추어 인가한다. 비트라인(BL)에 프리차지되는 전압은 제1 전압(V1)에서 스위칭 소자(N1)의 문턱전압(Vt)을 뺀 전압 레벨(V1-Vt)로 인가되기 때문에, 제1 전압(V1)의 레벨을 낮추면, 비트라인(BL)에 프리차지되는 전압 레벨도 낮아진다. 이로 인해, 상대적으로 제1 기준전압(Vs1)을 높일 수 있다. 이때, 실직적으로 기준전압을 변동하지 않았으므로 제1 기준전압(Vs1)이라 명하였다. 이에 따라, 비트라인(BL)에 디스차지된 전압 레벨보다 제1 기준전압(Vs1) 레벨이 높으면 소거 패스(pass)를 시킬 수 있다.
제2 방법(a)을 설명하면 다음과 같다.
센싱구간(T3)에서, 제2 전압(V2)으로 활성화되는 평가신호(PBSENSE)의 레벨을 높게 인가할수록 제2 기준전압(Vs2)의 레벨 또한 높아진다. 이에 따라, 비트라인(BL)의 디스차지 레벨이 충분히 낮지 않아도 제2 기준전압(Vs2)의 레벨을 높이면, 상대적으로 비트라인(BL)의 전압 레벨은 낮아지므로 소거 패스(pass)를 시킬 수 있다.
제3 방법(c)을 설명하면 다음과 같다.
평가구간(T2)의 시간을 증가시키면(T2'), 비트라인(BL)의 전압 저하가 더 일어난 후에 센싱구간(T3)을 수행하게 되므로 제1 기준전압(Vs1)을 그대로 적용하여도 비트라인(BL)의 전압 레벨이 제1 기준전압(Vs1)보다 낮아질 수 있으므로, 소거 패스(pass)를 시킬 수 있다.
상술한 제1 내지 제3 방법에 따라 기준전압을 변동시키거나, 비트라인의 전압 레벨 변경에 의해 상대적으로 기준전압을 변경함에 따라 추가 검증 동작을 패스(pass)시킬 수 있다.
상술한 바와 같이, 가변 기준전압을 적용한 추가 검증 동작을 수행함으로써 소거 페일률을 저하시킬 수 있다. 특히, 불휘발성 메모리 소자의 크기를 증가시키지 않으면서 소거 검증 동작의 기준전압을 조절할 수 있다. 이로 인해, 소거 페일이 발생하는 시간 및 싸이클을 증가시킬 수 있으므로 불휘발성 메모리 소자의 수명을 연장시킬 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
도 1은 종래의 불휘발성 메모리 소자의 소거 동작을 설명하기 위한 그래프이다.
도 2는 본 발명에 따른 불휘발성 메모리 소자의 소거 동작 방법을 설명하기 위한 순서도이다.
도 3은 본 발명에 따른 불휘발성 메모리 소자의 소거 동작 방법을 설명하기 위한 그래프이다.
도 4는 불휘발성 메모리 소자의 일부를 설명하기 위한 개략도이다.
도 5 및 도 6은 본 발명에 따른 불휘발성 메모리 소자의 소거 동작 방법을 설명하기 위한 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 소거 동작 202 : 소거 동작 단계
204 : 검증 동작 단계 206 : 페일 판별 단계
210 : 추가 검증 동작 212 : 전압 조절 단계
214 : 추가 페일 판별 단계 216 : 추가 검증 동작 단계
Vs1 : 제1 기준전압 Vs2 : 제2 기준전압
VE : 기준 한계전압 PBSENSE : 센싱신호
N1 : 스위칭 소자 BL : 비트라인
SO : 센싱노드

Claims (11)

  1. 메모리 셀들에 소거 동작을 실시하는 단계;
    제1 소거 기준 전압을 이용하여 제1 소거 검증 동작을 실시하는 단계; 및
    상기 메모리 셀들의 문턱전압이 상기 제1 소거 기준 전압보다 높고, 상기 소거 동작의 횟수가 최대횟수에 도달한 메모리 셀들에 대하여, 상기 제1 소거 기준 전압보다 높은 제2 소거 기준 전압을 이용하여 제2 소거 검증 동작을 실시하는 단계를 포함하되, 상기 제2 소거 기준 전압은 비트라인과 센싱노드 사이에 접속된 스위칭 소자의 게이트단에 인가되는 전압에 따라 결정되는 불휘발성 메모리 소자의 소거 동작 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 제1 소거 검증 동작은 상기 메모리 셀들의 문턱전압이 상기 제1 소거 기준 전압보다 낮아질 때까지 상기 소거 동작 및 상기 제1 소거 검증 동작을 반복실시하는 불휘발성 메모리 소자의 소거 동작 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 제2 소거 기준 전압을 이용하여 상기 제2 소거 검증 동작을 수행하기 전에, 상기 제2 소거 기준 전압이 소거 한계 전압보다 낮은지를 판단하는 단계를 더 포함하는 불휘발성 메모리 소자의 소거 동작 방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 제2 소거 기준 전압은 상기 제1 소거 기준 전압보다 높고 0V보다 낮은 전압인 불휘발성 메모리 소자의 소거 동작 방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서,
    상기 제2 소거 기준 전압은 상기 제1 소거 기준 전압보다 높고, 상기 소거 한계전압보다 낮은 불휘발성 메모리 소자의 소거 동작 방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    상기 소거 한계전압은 0V보다 낮은 레벨인 불휘발성 메모리 소자의 소거 동작 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 제2 소거 기준 전압은 상기 스위칭 소자를 턴온 시키기 위해 상기 스위칭 소자의 게이트단에 인가하는 프리차지 전압 레벨을 상기 제1 소거 검증 동작 시에 인가되는 전압보다 낮추어 인가하는 불휘발성 메모리 소자의 소거 동작 방법.
  8. 삭제
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 제2 소거 기준 전압은, 상기 스위칭 소자가 턴온된 후에 상기 센싱노드의 전위를 센상하기 위해 인가되는 센싱전압의 레벨을 상기 제1 소거 검증 동작 시에 인가되는 전압보다 높여서 인가하는 불휘발성 메모리 소자의 소거 동작 방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 제2 소거 기준 전압은 상기 비트라인과 페이지 버퍼의 상기 스위칭 소자를 턴온 시킨 후, 상기 메모리 셀들을 평가하기 위한 평가구간의 평가시간을 상기 제1 소거 검증 동작보다 증가시켜 평가하는 불휘발성 메모리 소자의 소거 동작 방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제9항에 있어서,
    상기 제2 소거 검증 전압이 소거 한계전압과 같거나 높아지면 소거 페일(fail)처리하는 불휘발성 메모리 소자의 소거 동작 방법.
KR1020090006797A 2009-01-29 2009-01-29 불휘발성 메모리 소자의 소거 동작 방법 KR101075504B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090006797A KR101075504B1 (ko) 2009-01-29 2009-01-29 불휘발성 메모리 소자의 소거 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090006797A KR101075504B1 (ko) 2009-01-29 2009-01-29 불휘발성 메모리 소자의 소거 동작 방법

Publications (2)

Publication Number Publication Date
KR20100087804A KR20100087804A (ko) 2010-08-06
KR101075504B1 true KR101075504B1 (ko) 2011-10-21

Family

ID=42754171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090006797A KR101075504B1 (ko) 2009-01-29 2009-01-29 불휘발성 메모리 소자의 소거 동작 방법

Country Status (1)

Country Link
KR (1) KR101075504B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101119371B1 (ko) 2010-04-29 2012-03-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215351B1 (ko) * 1995-09-27 1999-08-16 가네꼬 히사시 가변 기록 및 소거 시간 주기를 갖는 비휘발성 반도체 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215351B1 (ko) * 1995-09-27 1999-08-16 가네꼬 히사시 가변 기록 및 소거 시간 주기를 갖는 비휘발성 반도체 메모리 장치

Also Published As

Publication number Publication date
KR20100087804A (ko) 2010-08-06

Similar Documents

Publication Publication Date Title
KR101119371B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR101012982B1 (ko) 불휘발성 메모리 소자의 동작 방법
KR101184814B1 (ko) 불휘발성 메모리 장치 및 이의 프로그램 방법
US9390808B1 (en) Semiconductor memory device
KR101100547B1 (ko) 플래시 소자의 소거 방법
KR100672172B1 (ko) 프로그램 속도를 향상시키는 ｉｓｐｐ 방식을 이용한플래시 메모리 장치의 프로그램 방법
KR101030617B1 (ko) 반도체 메모리 장치 및 그 동작 방법
JP2005149695A (ja) Ｎａｎｄフラッシュメモリ素子のしきい電圧測定方法
JP5931822B2 (ja) 不揮発性半導体記憶装置
JP2010009733A (ja) 不揮発性半導体記憶装置
JP2013125576A (ja) 不揮発性半導体記憶装置
US20130033937A1 (en) Methods for program verifying a memory cell and memory devices configured to perform the same
KR20130011058A (ko) 반도체 장치 및 이의 동작방법
KR101185552B1 (ko) 비휘발성 메모리 및 그 검증 방법
KR100908526B1 (ko) 플래쉬 메모리 장치 및 그의 소거 방법
KR20130072518A (ko) 반도체 장치 및 이의 동작 방법
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
US9218887B2 (en) Nonvolatile semiconductor memory device capable of improving retention/disturb characteristics of memory cells and method of operating the same
KR20100106767A (ko) 불휘발성 메모리 소자의 프로그램 방법
CN107154275B (zh) 半导体存储装置及输入数据的验证方法
KR102414043B1 (ko) 비휘발성 메모리 장치
US7733706B2 (en) Flash memory device and erase method thereof
KR101075504B1 (ko) 불휘발성 메모리 소자의 소거 동작 방법
KR101674070B1 (ko) 불휘발성 메모리 소자의 프로그램 동작 방법
KR100972715B1 (ko) 플래시 메모리 소자 및 그의 프로그램 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee