TW297934B - - Google Patents

Download PDF

Info

Publication number
TW297934B
TW297934B TW085100948A TW85100948A TW297934B TW 297934 B TW297934 B TW 297934B TW 085100948 A TW085100948 A TW 085100948A TW 85100948 A TW85100948 A TW 85100948A TW 297934 B TW297934 B TW 297934B
Authority
TW
Taiwan
Prior art keywords
narrow
many
sub
item
central
Prior art date
Application number
TW085100948A
Other languages
English (en)
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW297934B publication Critical patent/TW297934B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ ) 1 1 a. 明 領 域 1 1 本 發 明 有 Μ 於 一 半 m 邇 元 件 » 尤 其 是 一 種 密 封 於 — 封 1 1 1 裝 中 • 且 不 會 因 半 導 體 晶 片 引 線 框 及 封 裝 間 的 熱 應 力 請 1 而 裂 開 的 半 導 體 元 件 〇 先 聞 讀 1 1 a. Η 枝 術 說 明 背 之 1 半 導 體 晶 片 密 封 於 封 裝 中 以 保 嫌 半 導 Η 晶 片 不 受 污 染 注 意 1 I 不 霈 要 的 外 力 等 且 已 經 為 半 m 體 元 件 發 展 出 各 種 不 事 項 再 1 1 I 同 的 封 裝 〇 不 m 四 方 平 封 裝 m 合 於 大 數 百 之 倍 號 接 填 % 腳 且 組 裝 工 作 比 其 他 封 裝 容 思 ο 本 頁 丨 | % 統 設 計 者 要 求 較 小 的 半 導 體 元 件 而 塑 膠 封 裝 則 比 1 1 方 說 越 來 越 薄 0 不 過 由 於 熱 應 力 之 故 在 薄 的 塑 腰 封 1 I 裝 中 會 產 生 龜 裂 0 1 詳 细 地 說 半 導 體 元 件 在 由 工 廠 交 貨 之 前 要 受 到 各 種 訂 m 試 加 热 循 環 反 覆 地 加 到 半 導 « 元 件 上 〇 琨 僚 設 — 矽 1 | 晶 片 1 接 合 在 一 鋦 合 金 之 引 框 2 上 • 並 密 封 於 一 塑 膠 U I 封 裝 3 內 » 如 匪 1 所 示 * 鋦 合 金 的 熱 m 脹 係 數 的 為 11 .3 1 1 X ι〇·® /V , 為矽之热嫌脹係數2 .4 X 10~β /t：的 4 .7倍 〇 威 在 热 循 琢 時 t 第 一 陏 段 半 導 元 件 冷 至 攝 氐 -65 度， 第 1 1 1 二 階 段 則 加 热 至 攝 氐150 度 0 當 半 導 體 元 件 在 室 湩 時， > 1 1 半 導 體 元 件 輕 撤 彎 曲 如 第 三 階 段 所 示 〇 但 是 » 热 m 脹 係 1 I 數 的 差 異 使 半 導 體 元 件 在 第 一 階 段 大 量 彎 曲 » 在 第 二 1 1 段 則 變 平 0 若 引 m 框 Μ 鋦 合 金 42 -嫌- 饑 合 金 形 成 • 鑭 合 1 1 金 的 热 膨 脹 係 數 為 2 . 4 X 1 0~6 /V f 與 矽 的 差 異 變 小 0 但 1 I 是 » 热 m 脹 係 數 仍 為 矽 的 3 . 3 倍 大 0 1 1 -3 1 1 1 1 本紙張尺度適用中國國家標準（CNS〉/Μ規格（21 OX 297公釐） A7 B7 五、發明説明（i ) 热之，晶裂但水 應嬢兩 因米片矽龜。是 热引。 片微塱 •生 1 於。收的片 轚20的此發片，路吸表塑 的與框因中晶 1 霣種發之 框米鑲 。3»片«1 所分 壤微引中裝導晶積表中部 引.6於 3 封半》 的發案 I ,-8定裝膠達専造號査框 時在固封塑到半製88蕃線 試地 1 腰在能達所46未引 _ 覆片塑且不到上11本成 環反晶在，裂裂 15-日形 循邊矽封向««片第該表 热周，密傾則使晶利出代 受其通則的，則矽専獪 4 接於不 1 脫厚裝壌開 2 字 件異。片剝較封損公麵數 元差張晶片裝膠畲査 ο 考 通的伸矽墊封塑就審框參 導數與的自膠的物未媒 ， 半係嫌上有塑薄染本引片 當脹收片1 若，污日的塾 膨間墊片 是與 力框 (請先閲讀背面之注意事項再填寫本頁) 對狹纗4a/4b與4c/4d在盩H4的中央區域形成，互相垂 直，在S片4的上下表面均開通。 狹緘4a與4b互相平行，且稍微蜡開。其他狹雄4c與4d 亦互相平行，且稍微睹開。结果，由此兩對狹tf4a/4b 與4c/4d形成一島4e。黏著化合榭將一半導钃晶片（未 示出）黏在島4e上。一框型的周邊區域4f瑁鏡該島4e, 而狹«4a至4d部分伸入該框狀周瑾區域4f。 墊片4並有狹鑲4s、4h、4i及4j從各側緣突進周邊.厪 域4f不遇狹鍵4g至4j並不碰到狭嫌4a至4d,狹纗4a至4d 及狹繾4g至4j將周邊區域4f分成互相連接的周邊子ΰ域 4fa至 4fh 0 兩對立邊緣間之任一條鎳或一對角埭至少》越狹繾4a 至4d及4j其中之一。因此，即令在墊片4任一方向上產 -4- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 訂 级！ 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A7 __B7 五、發明説明（？） 生一热應力，至少有一狹纗會吸收此一伸張而減少热應 力之作用。 一矽晶片（未示出）黏著於引嬢框之墼片4 ,且此黏著 於引嬢框之矽晶片密封於一薄塑膠封裝中。但是，當已 往技術之半専髓元件接受热循環試驗時，在此薄塑膠封 裝中仍然發生鼇裂，且龜裂經薄塱朦封裝到達半導艚晶 片。 筇明壙诛 因此本發明一簠要目的在提供一種不會因热應力而龜 裂之半導體元件。 本案發明人對使用·2所示墊Η之巳往技術半専《元 件所含問匾詳加觀察，發現周邊Η域4f並未等量均分。 比方說，周邊子S域4fa與周邊子區域4fb相缠，而狹纗 4g將沿側緣4k之周邊區域分成2:1之部分。醮然狹縫4a 與4g沿著X-X線將周邊區域等分，但狹嫌4a並未碰到Y-Y 線之收鏞興伸張大於沿X-X鑲者，此較大的收》及較大 的伸張使薄塱膠封裝龜裂。 為達成目的，本發明於是設計均分周瑾B域。 根據本發明，提供一種半導«元件，包含：一有一.« 路之半導«晶片，一支撐裝置，含有一墊片，蟄片之主 要表面由周緣形成，並裝上半導體晶H, —第一狹縫· 型在塾片之主要表面及其反面開通，並在主要表面上形 成，將主表面分成一中央區域及一周邊區域，半導體晶 片佔有中央區域及周邊區域的周邊子區域之内側，許多 -5 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 297934 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（4) 1 I 狭 維 組 各 有 許 多 從 周 6B 邊 缘 向 内 突 伸 經 周 瑾 子 區 域 之 外 1 1 側 進 入 周 邊 子 區 域 之 內 側 因 而 將 周 邊 子 區 域 之 外 供 沿 1 1 前 述 周 画 邊 緣 其 中 之 — 分 成 許 多 區 段 • 第 一 狹 鏠 型 及 請 1 先 1 該 許 多 狭 m 姐 至 少 兩 次 截 騰 兩 互 相 對 立 邊 緣 間 — 直 蠔 方 閱 I 讀 | 向 上 之 力 9 及 主 要 表 面 上 對 角 嬢 方 向 上 之 力 ； 而 — 密 封 背 面 1 之 1 裝 置 環 m 墊 片 上 所 裝 之 半 導 « 晶 片 設 置 » Μ m 免 半 導 艚 i 1 I 晶 片 受 到 污 染 0 事 項 1 I 再 I BL 式i JBL 沭 填 1 本 由 下 述 說 明 结 合 附 將 更 淸 楚 瞭 解 本 發 明 半 導 鱷 元 件 頁 1 I 的 特 色 與 優 點 » 附 _ 中 ♦ • 1 1 圖 1 為 一 示 出 在 巳 往 技 術 之 半 導 臞 元 件 上 作 加 熱 循 環 1 I 試 驗 之 路 圈 t 1 訂 2 為 一 平 面 _ • 示 出 已 往 技 術 引 m 框 之 塾 片 ♦ » 3 為 一 通 視 面 » 示 出 根 據 本 發 明 之 半 専 艚 元 件 » 1 | 圈 4 為 一 平 面 鼷 ， 示 出 加 在 半 専 體 元 件 上 之 引 鑲 m 整 Γ 1 片 » 1 1 5 為 一 平 面 _ t 示 出 一 引 鑲 框 及 一 半 導 晶 片 » 根 據 本 發 明 加 在 另 一 半 専 鼸 元 件 上 > 1 1 圖 6 為 一 平 面 _ • 示 出 — 種 與 引 m 框 结 合 之 m 片 9 « Μ 1 1 及 1 I 圈 7 為 一 沿 圈 5 Z- Z m 所 取 之 横 剖 面 酾 9 示 出 半 導 艚 1 1 元 件 之 構 造 〇 1 1 優 m V 例 說 直 1 I 第 一 V j@L 1 1 ~ 6 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨Ο X 297公釐） 經濟部中央標準局貝工消费合作社印製 A7 __ B7 -----------—------ 五、發明説明（5T ) 首先參見·3與_4 , 一實現本發明之半導黼元件大 β包含一半導《晶片10、一引鑲框11及—塑膠封裝12。 在半導髑晶片10上製造一稹體電路，引鑲框Ή則含-矩 形II片11a及眾引線lib 。半導體晶片10黏合於矩形墊 片11a上，眾引媒lib則經専線（未示出）連至半導《晶 片10之各《極。矩形塾片Ua上的半導黼晶片10密封於 塱黷封装12內，眾引嬢lib自塑膠封裝12伸出。 在矩形垫H Ua中形成兩對狹雄llc/lld典lle/llf » 狹鍵11c〜Ilf通ift矩形墊片11a的厚度方向，而在矩形 垫片Ua的上下表面開通。狭纗11c與lid分別垂直於 狹嫌lie與Ilf ,且狹縫11c與lie分別與另一狹雄lid 與11 f稍微交雄。结果，由兩對狹繾11 c /11 d及11 e / 11 f 形成一中央鳥llg ,而周邊區域llh則纆由狹嫌11c至 Ilf之間的狹窄突耳部位連接中央島llg 。 並在矩形轚片11a的周邊S域llh形成狹鐽Ui〜11· •從四周邊向內突伸。狹雄1111·在矩形费片11a的 上下表面開通，與狭鍵Uc〜Ilf相同，並分別在狹«Ilf 、lid、Ue與lie之前與狭繾lid、lie、11c與Ilf對立 •但狹鍵11丨〜11·並未碰到狹繾Ilf、lid、lie與11c。 並在周邊區域llh形成狹鏟lln、11〇、lip與llq,且 從四周邊向内突伸。狹鏠lln〜llq分別平行於狹纗lli 〜U* ，且不碰到狹鏞Ilf、lid、lie與11c。狹雄lli 〜11»興lln〜llg將周邊E域llh分成周邊子E域llha 〜Uhh，而相鄺之周邊子區域則經狹雄ni〜iig與狹嫌 -7 - 本紙張尺度適财軸家轉（CNS ) M規格（：獻別公瘦） (請先閲讀背面之注意事項再填寫本頁) 訂 良！ 經濟部中央標準局員工消費合作社印製 A7 .__ B7 —------—-- 五、發明説明（匕） lie〜llf之間形成的突耳部位相缠。狹繾Ui〜11·與lln 〜llg排列的方式為：沿著兩周邊間的一條直嬢，如· 2之X-X線或Y-Y嬢或一對角嬢，將周邊子K域Uha〜 1 Ihh的長度大略等分。 並不需要蹏格等分周邊子區域llha〜Uhh的長度。不 »,加上了狹繾lln〜1U可以平均热循瑁試驗中的收鎺 與伸張。換句話說，即使相鄺的周邊子區域畏度不同， 但只要狹雄對 Ui/lln、Uj/llo、llk/llp 或 11·/11<Ι 在 熱循瓖時吸收了沿其中一周邊之整個收》與伸彊.，龜裂 就不舍發生。 阐邊子區域llha〜llhh整饀構成一周邊烏，黏著化合 物I則將半専體晶片10黏合於中央島與周瑾島。釀然狭鑪 lln〜Uq使周邊島的面積減少，但中央烏與周邊島的轚 個面積在將半専鱷晶片10固定於矩形垫片11a上是 的。若狹嫌lli〜11·輿狹鏽lln〜Uq限開，則周邊島的 有面積增加，可確保半導鱷ft Η 1 0固定於矩形螌片11 a 上。 在埴種情況下，狭繾lie〜Uf整《構成一第一狹纗· 型，而狹雄lli/lln、狭«llj/llo、狹縫llk/llp輿狹 縫11 m / 11 q形成許多狭雄姐。 胃成封裝後，半導體元件接受热循環試驗，半導體晶 H10' SHlla與塑膠封装12因不同的热膨脹係數而收 腺。但是狭越Ui-ll·與lln〜：Hq吸收了此種收縮 與伸 51。特別是，狭繾 nc/lln/Uf、llf/llo/lld、lid -8- 本紙張尺度適用中U國家網!_ ( CNS ) A4· ( 21GX297公瘦） (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（〇 /Up/lle與lle/llq/llc形成彎曲狀連接區域，而此！* 曲狀連接區域有效地Μ其之變形而吸收之熱應力。结果 ，半導«晶片10不會脫落，且塑膠封裝12不會龜裂。 筮二窗例 轉到圃5至·7 ,另一種實現本發明之半導體元件大 體上包含一半導體晶片20、一引嬢框21及一蠼膠封裝22 。半導體晶片20與塑膠封装22與第一實例相同，引»框 21則只在狹雄鼷型上不同。因此，此後只集中說明垫片 21a ° 垫片21a為一矩形，四周邊21b、21c、21d與21e形成 此一矩形。兩對狹鐽21f/21g及21h/21i形成互相垂直， 而狹越21f與21h平行於另一狹雄21g與21i而隔開。结果 ,由此兩對狹鍵21f/21g與21h/21i形成一矩形中央區域 21J ,並在四角壤接周邊區域21k 。於是，此兩對狹縫 21f/21g與21h/21i將中央®域21j與周邊區域21k分開， 並整體構成第一狹鐽_型。 半導體晶片20佔據中央區域21j及周邊匾域21k的内侧 部位，周邊區域21k的外側部位則未受半専《晶片20覆 Μ。内側部位與外俩部位分刖為「内俩周邊子區域J.及 「外側周邊子區域」。 四個狹縫組 21·8/21·1>、21na/21nb、21oa/21ob 及 21pa /21pb並在墊片21a中形成，分別從周邊21b〜21e突伸， 經外側周邊子區域進入内側周邊子區域。 四個十子形狹鏠21q、21r、21s及21t並在周邊區域21k -9 - 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（？） 中形成，且分別位於中央區域21j四角之外侧。十字形 狭纊21q與21「別別有第一狹嫌21U垂直於周邊21b,且分 別有第二狹繾21v横邊第一狹纗21u並平行於周瑾21b 。第二狹嫌21v對於周繼21d與21e則為第一狹鏟° 相對於周邊21 b而考處十宇形狹繾21 q與2 1 r ·狹嫌 2l»a與21nb分別平行於第一狹纗21u而Μ鬩，鬵曲形® 域2lw介於第一狹纗21u與狹縫21«a/21·!)之藺。鬵曲 形區段21»達接外側周邊子區域之供邊®段與外供周缰 子®域之中央區段彎曲形E段21w有助於有效吸收热應 力。在逭種情況下，十字形狹鐽21q〜21t整髑構成第二 狹雄_型。 狹鍵 21f〜21i' 21q〜21t' 21ia/2 1 ib ' 21na/21nb' 21〇a/21ob與21pa/21pb不但在半導艚晶片20所裝之鑿片 21a的主要表面翮通·而且在其反面也闢通。捵句話銳 ，所有的狹鏠21f〜21pa/21pb均穿通费片21a» 第一狹繾型（即狹縫21f〜21i)輿第二狹繾型（即_ 狹》21q 〜21t 及狹鐽姐 21·8/21·1>、21na/21nb、21oa/ 21ob與21Pa/21pb)至少兩次截斷在互相對立周邊21f與 21g間或21h與21ί間之方向上的熱應力，或在整片 角埭方向上之热應力。因此，第一狭繾釀型、第二狹繾 圃型及狭鏠組2lBa/21«b〜21pa/21pb有效吸收了在热循 環試驗中反覆施加於蟄片21a上的内部應力，而薄免塑 謬封裝22龜裂。 而且·第一狭«型、第二狹縫型與狹嫌姐S稱排 -10* 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (请先閲讀背面之注意Ϋ項再填寫本頁) 訂 A7 __B7 _ 五、發明説明（气） 列，平衡了收縮與伸張。此種特色亦使塑膠封裝22免於 龜裂。 本案發明人評估本發明之半導體晶片，準備了兩種144 膠的四方偏平封裝。許多半導《晶片分別裝在顯6所示 之引埭框21上，半専醱晶片與引媒框21密封於塑膠樹脂 A及塑腰樹脂B中，因而形成本發明之144 _四方扁平 封裝埴些半導體元件形成本發明之第一組。 許多半導體晶片亦装在_2所示之已往技術引鑲框4 上，逭些半導«晶片與已往技術引媒框密封於塑膠樹胞 A及塑膠樹脂B中，因而形成已往技術之144 _四方扁 平封装。這些半導《元件形成巳往技術之第二姐。 第一組與第二組均接受一热循環之反覆試驗，從-65t： 經過室灌至15〇υ,再反向而行。此热循環重覆50次、 100次、170次與300次，觀察第一組之144醪四方篇平 封装與第二姐之144腳四方篇平封装是否發生龜裂，評 估结果記錄於下表。 -----------{------Τ:——_!---C . (请先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 2979S4 五、發明説明（) Α7 Β7 樹胞 失效率（龜裂樣品/全部《品） 50遁 100通 170通 300通 第一組 A 0/20 0/15 0/10 0/5 B 1/20 0/15 0/10 0/5 第二組 A 0/20 0/15 0/10 3/5 B 0/20 0/15 0/10 2/5 (請先閲讀背面之注意事項再填寫本頁) *1Τ 經濟部中央標準局員工消費合作社印製 由表即可瞭解，本發明之引鑲框有效吸收了热應力， 使半導«元件免於鼈裂。但在巳往技術之樣品中，在300 a時發生百分之四十至六十的龜裂。因此，根據本«明 之引埭框能有效抵抗龜裂。 雖然已經示出並說明了本發明各種*例，但對本行專 家而言十分清楚可以作出各種變化與修正而不傾鐮本.發 明之精神與範園。 比方說，可從四邊向内突伸兩僩Μ上的狹縫，因而將 周邊區域分成八個Μ上之周邊子Μ域。 -12- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）

Claims (1)

  1. 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 _ D8 六、申請專利範圍 1. 一種半導讎元件，包含 一具一«路之半導體晶片（10;20); 一含一墊片（lla;21a)之支押裝置（11;21>,該轚片 具有： 一由周邊（21f/21g/21h/21i)形成的主要表面，装 著該半専體晶片（10;20), 一第一狹纗匾型（llc/lld/lle/Uf;21f/2U/21h/ 21i)在該墊片（lla;21a)之主要表面及反面開通而形 成於該垫片（11a; 21a)上，因而將該主要表面分成一 中央®域（llg;21i)及一周邊區域（llh;21k>,該半導 «晶Η (“…(^佔有該中央區域㈠^^^及該周邊® 域（llh;21k)的内側周邊子Ε域，及 一狹纗姐從該周邊向内突伸，及 一密封装置（12;22>環嫌該裝在》片（10a:21a)上之 半専鱷晶片（10;20)设置，使該半導臞晶片（10;20)免 受汚染， 其特微為： 該狹縫姐包含許多子狹鏈姐（lli/lln,llj/llo. Ilk /lip, ll«/llq ； 21·β/21·1>, 21na/21nb, 21oa/21〇b ,21pa/21pb).分別鼷職於該等周邊（21f-21i), 各該許多子狹雄組（lli/lln,llj/llo, llk/llP. ΙΙα/llqS 21^a/21nb, 21na/21nb, 21oa/21ob, 21p a /2 lpb)有許多狹越從該一翮聯周邊向内突伸，經該外 側周邊子區域進入該内側周邊子區域，因而將核外供 -13- 本紙張尺度適用中國國家梂準（CNS ) A4规格（2丨OX25»7公釐） ----*-----{------、订|:--U---^ . (請先聞讀背面之注$項再旗寫本頁) 經濟部中央揉準局男工消費合作社印策 A8 B8 C8 D8 六、申請專利範圍 周邊子區域之部分沿該一鬮驊周邊分成許多®段（Ilhg /1lhh/1 lha), 該第一狹繾型（llc-llf;21f-21i)興該許多子狭 ,2 1 n a / 2 1 n b , 21 〇 a / 21 〇 b , 21 p a / 2 1 P b )至少 SS 次截鱖 在該二互相對立周邊（21f/21g或21h/21i)聞直鑲方向 上之力，及該主要表面對角鑲方向上之力》 2. 如申請専利耱圔第1項之半導«元件，其中該許多矗 段（llhg/llhh/llha)在該一 Μ職周邊的方向上之長度 大致相等。 3. 如申請専利範圔第1項之半導髏元件，其中在各該許 多子狭鐽組（lli/lln,llj/llo，llk/：np,ll“ll<i;21*a / 2 1 麗 b , 2 1 n a / 2 1 n b · 2 1 〇 a / 2 1 〇 b , 2 1 p a / 21 p b )中含有 兩狹纗，因而將該外俩周邊子S域之部分分成三偭B 段（llha/llhh/llha) ° 4. 如申請專利範園第3項之半専黼元件，其中該三個B 段（llhg/llhh/llha)在該一闢聯周邊的方向上之長度 大致相等。 5. 如申請専利範鼷第1項之半導體元件，其中該第一.狭 鏠騙型具一第一狹缝（Ilf)平行於其中一阈*, 一第 二狹縫（lie) K-種錯開方式平行於該第一狹《(Ilf) 而隔開，一第三狹繾（lid)垂直於該第一興第二狹繾 (llf/lle), —第四狹鍵（11c)則Μ該箝闋方式平行 於該第三狹繾（lid)而隔開，因而使該中央Ε域（1U) 一 1 4 - 本紙張尺度適用中國國家揉準'(CNS )八4規格（2!〇x297公釐） (請先閲讀背面之注$項再填寫本頁) -狀 訂 經濟部中央標準局負工消费合作社印策 A8 B8 C8 D8 々、申請專利範圍 形成一矩形， 該第一至第四狭鐽具有突伸進入該周邊區域的各自 都位， 該許多子狭雄組（lli/lln)其中之一的許多狹嫌平 行延伸至該一各自部位，因而形成一彎曲形匾段連接 該許多區段其中之一(llhg)至該許多®段之另一（Uhh)。 6. 如申讅專利範第1項之半導B元件，並含 一第二狹纗_型（21q-2 It)在該主要表面及該反面 開通，且形成於該周邊區域，使該第一狹嫌圖型（21f -21i),該第二狹纗_型（219-211;)及該許多子狹縫 (21膽a/21 丨b, 21na/21nb, 21oa/21ob, 21pa/21pb)至 少兩次截斷該主要表面上該直繚方向上之力，及該對 角線方向上之力。 7. 如申請專利範第6項之半専«元件f其中兩對狹鏞 (21f/21g與21h/21i)構成該第一狹雄型，因而將該 中央區域（2 1 j )形成一矩形，而四個十字形狹繾（2 1 q -2 It)則設置於該中央區（2 lj)的四角外因而形 成該第二狹縫_型。 8. 如申請專利範画第7項之半導體元件，其中各（2U) 該十字形狹鍵之第一狹鏞（21u)垂直於該周邊其中之 一（21f),而第二狹鐽（21v)則輿該第一狭«(21u) 交叉，並平行於該周邊其中之一（21f)而延伸， 該許多狹越（21·8/21βΙ>)其中之一從該周邊其中之 一（21f)平行於該第一狹纗21u)伸向該第二狹繾（21ν) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 申請專利範圍 ，因而形成一彎曲形E段（21w)互相達接該許多E段 之相鄰兩俚。 -1 6 — ^ I I IN n I I I ^111^11111 T n~ I IΓ— n ^ I (诗先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家標準（CNS ) A4規格（210 X 29"?公釐）
TW085100948A 1995-01-25 1996-01-26 TW297934B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7009822A JP2611748B2 (ja) 1995-01-25 1995-01-25 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
TW297934B true TW297934B (zh) 1997-02-11

Family

ID=11730837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085100948A TW297934B (zh) 1995-01-25 1996-01-26

Country Status (5)

Country Link
US (1) US5712507A (zh)
EP (1) EP0724294A3 (zh)
JP (1) JP2611748B2 (zh)
KR (1) KR100217159B1 (zh)
TW (1) TW297934B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
KR100231086B1 (ko) * 1996-09-06 1999-11-15 윤종용 관통 슬릿이 형성된 다이패드를 포함하는 반도체 칩 패키지
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP3034814B2 (ja) * 1997-02-27 2000-04-17 沖電気工業株式会社 リードフレーム構造及び半導体装置の製造方法
US6239480B1 (en) * 1998-07-06 2001-05-29 Clear Logic, Inc. Modified lead frame for improved parallelism of a die to package
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JP3051376B2 (ja) * 1998-08-24 2000-06-12 松下電子工業株式会社 リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置
JP3839178B2 (ja) * 1999-01-29 2006-11-01 株式会社ルネサステクノロジ 半導体装置
US6204553B1 (en) * 1999-08-10 2001-03-20 Walsin Advanced Electronics Ltd. Lead frame structure
GB0008919D0 (en) * 2000-04-11 2000-05-31 British Aerospace Solid phase welding
DE10034826A1 (de) * 2000-07-18 2002-01-31 Bosch Gmbh Robert Baugruppe mit einem strukturierten Tärgerelement und einem mit diesem wirkverbundenen Substrat
EP1352426A2 (en) 2000-08-17 2003-10-15 Authentec Inc. Methods and apparatus for making integrated circuit package including opening exposing portion of the ic
AU2001283400A1 (en) 2000-08-17 2002-02-25 Authentec, Inc. Integrated circuit package including opening exposing portion of an ic
TW488042B (en) * 2000-11-30 2002-05-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded package and its leadframe
US20020070436A1 (en) * 2000-12-11 2002-06-13 Hui Chong Chin Die pad for integrated circuits
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
TWI255346B (en) * 2002-07-29 2006-05-21 Yamaha Corp Manufacturing method for magnetic sensor and lead frame therefor
TWI245429B (en) * 2003-12-23 2005-12-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
US20060076654A1 (en) * 2004-10-05 2006-04-13 Yamaha Corporation Lead frame and physical amount sensor
JP5149854B2 (ja) 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
JP5954013B2 (ja) * 2012-07-18 2016-07-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置
JP6081903B2 (ja) * 2013-11-29 2017-02-15 サンケン電気株式会社 半導体装置
US11393774B2 (en) 2019-08-21 2022-07-19 Stmicroelectronics, Inc. Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554983A (en) * 1978-06-27 1980-01-14 Nec Kyushu Ltd Lead frame for semiconductor device
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
JPS6366958A (ja) * 1986-09-08 1988-03-25 Furukawa Electric Co Ltd:The 半導体用リ−ドフレ−ムとその製造法
JPH01227462A (ja) * 1988-03-08 1989-09-11 Matsushita Electron Corp リードフレーム
JP2602076B2 (ja) * 1988-09-08 1997-04-23 三菱電機株式会社 半導体装置用リードフレーム
JPH04139864A (ja) * 1990-10-01 1992-05-13 Seiko Epson Corp 半導体装置
JPH05114688A (ja) * 1991-10-23 1993-05-07 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH06132442A (ja) * 1992-10-19 1994-05-13 Hitachi Ltd 半導体装置およびその製造方法
JPH0823068A (ja) * 1994-07-07 1996-01-23 Hitachi Ltd リードフレームおよびそれを用いて構成された半導体装置

Also Published As

Publication number Publication date
KR100217159B1 (ko) 1999-09-01
EP0724294A3 (en) 1998-09-02
JP2611748B2 (ja) 1997-05-21
EP0724294A2 (en) 1996-07-31
US5712507A (en) 1998-01-27
KR960030384A (ko) 1996-08-17
JPH08204106A (ja) 1996-08-09

Similar Documents

Publication Publication Date Title
TW297934B (zh)
TW386272B (en) Wafer level and chip size packaging
TW507341B (en) Substrate capable of preventing delamination of chip and semiconductor encapsulation having such a substrate
CN1050696C (zh) 直接把芯片接合于散热装置的方法与装置
US3116171A (en) Satellite solar cell assembly
TW452948B (en) Semiconductor device and the manufacturing method thereof, circuit board and electronic machine
TW200924147A (en) Stackable integrated circuit package
TWI338938B (en) Heat-dissipating type semiconductor package
JPH06507525A (ja) モールド・リング集積回路パッケージ
TW201023334A (en) Compact semiconductor package with integrated bypass capacitor and method
TW200905857A (en) Integrated circuit package in package system with adhesiveless package attach
JPS614250A (ja) 半導体装置用パツケ−ジ
JPS5810841A (ja) 樹脂封止形半導体装置
TW200306651A (en) Method for fabricating ceramic chip packages
TW392316B (en) Resin packaging semiconductor device and manufacturing method thereof
CN208580746U (zh) 一种芯片封装结构
JPS6381966A (ja) 電子装置
TW200524063A (en) Integrated circuit chip package and method of assembling the same
JP4606610B2 (ja) 裏面照射型半導体装置及び充填材充填方法
JPS6352451A (ja) レジン封止型半導体装置
JPS6352445A (ja) 半導体装置
JPS63250847A (ja) 半導体装置及びその製造方法
JPS606558B2 (ja) 電子部品の樹脂パツケ−ジ法
TWI220777B (en) Package process of image sensor chip
JPS61241947A (ja) 半導体装置