TW293184B - - Google Patents

Download PDF

Info

Publication number
TW293184B
TW293184B TW084101998A TW84101998A TW293184B TW 293184 B TW293184 B TW 293184B TW 084101998 A TW084101998 A TW 084101998A TW 84101998 A TW84101998 A TW 84101998A TW 293184 B TW293184 B TW 293184B
Authority
TW
Taiwan
Prior art keywords
gas
thin film
discharge
film
reaction gas
Prior art date
Application number
TW084101998A
Other languages
English (en)
Original Assignee
Toshiba Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Co Ltd filed Critical Toshiba Co Ltd
Application granted granted Critical
Publication of TW293184B publication Critical patent/TW293184B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0227Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096Flat-bed apparatus
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/14Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors

Description

經濟部中央榇準局員工消費合作社印製 293184 A7 B7 五、發明説明(1 ) 〔技術領域〕 本發明係有關例如在玻璃基板之被處理基體上,以電 漿CVD (化學汽相澱積)法來形成薄膜之方法。 〔背景技術〕 從以往,作爲形成複數層之薄膜於基板上之方法,有 以使用具備設置有平行平板電極之複數形成薄膜(以下簡 稱爲成膜)室的CVD裝置來進行成膜之方法被所周知。 以下,將依據圖6之流程圖來說明先前之由具備設有 平行平板電極之複數成膜室之CVD裝置,在基板上予以 形成氮化矽膜(膜種A),無定形矽膜(膜種B)之方法 〇 首先,在膜種A成膜用之成膜室I搬入如玻璃基板之 基板並配置於平行平板電極之下部電極上(1)。實施成 膜前之排氣直至高真空狀態(例如1 X 1 0-1 a以下) (2),導入膜種A成膜所必要之反應氣體A(甲矽烷, 氨或氮)於前述成膜室I並進行調整壓力,以使之形成可 產生電漿放電之壓力狀態(3),從高頻電源供電力給予 相對向電極來開始電漿放電,以堆積(澱積)薄膜A於基 板上(4)。持續放電所定之時間後,切斷來自高頻電源 之電力供給,以停止電漿放電,並同時亦予以停止反應氣 體A之供給(5)。予以排氣膜室I內成前述高真空狀態 (例如lxlO—iPa以下)(6),從所排氣之成膜室 I ,以不破壞真空之下,搬出形成薄膜A之基板(7), 本紙張尺度逋用中國國家橾準(CNS ) A4规格(210 X 297公釐) ----------^------訂-----|線{ . -(請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 ___ B7 五、發明説明(2 ) 並將此搬入於膜種B形成用之成膜室Π(8)。在成膜室 ϋ亦與成膜室I同樣,以序進行成膜前排氣(9),進行 反應氣體Β(甲矽烷,氫)之導入。調整壓力(10), 持續所定時間之電漿放電(11),停止電漿放電(停止 反應氣體Β之供給)(12),成膜後之排氣(13)之 後,進行基板之搬出(1 4 )。 '上述之(2) ,(9)之成膜前排氣,係排氣不純物 氣體,以使基板表面及放電空間,儘可能地使之成爲潔'淨 (清潔),以防止對於基板和所形成之薄膜之界面及薄膜 本身之不純物之侵入爲其目的而進行者。在製造薄膜電晶 體之時,若要達成此目的時,而調整壓力時使壓力爲 lOOPa ,則有需要成爲其1/1000之壓力,亦即 ,應使之成爲1 X 1 O^P a以下。因此,在該成膜前排 氣,就使用具有充分之排氣能力之廣範圍之渦輪分子氣泵 ,並需費60秒鐘程度來減壓至該壓力。而在(3)-( 1 0)之反應氣體A、B之導入•調壓,係在由成膜前排 氣而成爲清淨環境之成膜室內,僅導入反應氣,並在放電 開始前,需費3 0秒來保持持續放電所必要之一定壓力狀 態。至於該氣體之導入,將使用流量控制機構,而調壓則 使用自動控制式之節流閥。當由反應氣體而成膜室形成一 定壓力之後,將開始(4)或(11)之電漿放電,膜厚 之調整,則以控制直至(5) 、 (12)之停止放電爲止 之電漿放電之持續時間來進行。 具體地來說明時,若欲形成膜種A (氮化矽)爲厚度 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 線{ -5 - 經濟部中央標準局員工消費合作社印裝 283184 a7 ____B7_ 五、發明説明(3 ) 400nm,膜種B (無定形矽)爲厚度300nm之時 ,就個別需要120秒,360秒之電漿放電,並在停止 放電之同時,予以停止反應氣體之供給,且立即進行(6 )、(13)之成膜後之排氣。此排氣之目的係與前述之 成膜前排氣同樣,以具有充分之排氣能力的廣範圍渦輪分 子氣泵需費9 0秒之時間來進行排氣。 •若欲使具有如上述之膜種A (氮化矽),膜種B (無 定形矽)之薄膜電晶體,以使用平行平板電漿CVD法連 續性地在真空中成膜於基板上之時,有必要準備2個室之 成膜室,且要成膜時,整個就需要8 4 0秒之時間。 如上述,以使用以往之CVD裝置來成膜之時,爲使 成膜室在成膜前成爲潔淨環境,需要使之形成髙真空,爲 此,具備有所謂必要準備具有充分之排氣能力之廣範圍渦 輪分子氣泵之外,並爲使成膜室成爲所需之真空度而需要 與在成膜前後成膜所需之時間同等或其以上之排氣時間之 問題。 又以往之CVD裝置,爲了形成疊層成複數層之膜而 需要與膜種之數目爲同數目之成膜室,以致具有所謂會增 加裝置之成本之同時,裝置之尺寸成爲大尺寸而需要大的 設置面積之問題》 再者,膜厚之控制係由放電時間之管理來進行,以致 具有所謂擬確實地來偵測實際之放電開始時刻極爲困難, 而使膜厚控制成再現(重複)性極佳之情事有困難之問題 本紙張尺度適用中國國家梯準(CNS ) A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
-6 - 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明(4 ) 再者,如圖7所示,從高頻電力源施加電力之時,放 電開始後之來自電極板之反射波極大,爲此,其後直至反 射波變成小且形成穩定爲止之期間之初始電漿狀態,係與 此後之電漿狀態有所不同,以致具有所謂堆積(澱積)初 期之膜質形成與其後之膜質相異之問題。該問題,愈增加 膜之堆積速度,亦即愈增加所要施加之電力,反應氣體之 供給量之時,愈成爲極顯著。因此,若擬獲得良好之堆積 初期膜質之時,並無法增高堆積速度,致使成膜所需時間 會增加而形成降低生產性。 因此,本發明之主要目的,係擬提供一種作爲排氣機 構並不需要如廣範圍之渦輪分子氣泵之可達到高真空之機 構之薄膜形成方法。 又本發明之另一目的,係擬提供一種可使疊層複數層 之膜,以單一成膜室連續性地予以成膜,致使裝置可小型 化之薄膜形成方法》 再者,本發明之另一目的,係擬提供一種可製造膜厚 及膜質爲均勻之疊成爲複數層之膜的薄膜形成方法。 再者,本發明之另一目的,係擬提供一種成膜所需之 時間爲短,生產性良好之薄膜形成方法。 再者,本發明之另一目的,係擬提供一種製造由包括 半導體膜叠層爲複數層之膜所形成之特性優異之半導體裝 置的方法。 〔發明之揭示〕 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) '訂 ~ 7 - Α7 __Β7 五'發明説明(5 ) 本發明之薄膜形成法,係配置被處理基體於具有氣體 導入口之真空容器內,而從前述氣體導入口對前述真空容 器內導入1種或2種以上之反應氣體之同時且施加高頻電 力於該反應氣體來產生電漿,以在前述被處理基板上形成 由反應氣體之反應生成物所形成之薄膜,其特徵爲: 事先於前述反應氣體之導入,予以導入其單獨時爲竜 漿狀態且實質上不具有形成薄膜能力之構成前述反應氣體 之成分氣體,亦即,包括於前述2種以上之反應氣體之1 種以上之氣體而其本身則實質上不具有形成薄膜能力之氣 體所形成之放電用氣體之同時,並施加高頻電力於該放電 用氣體以使之產生電漿來進行前處理,然後,實質性地不 改變電漿產生條件之下,替代前述放電用氣體而導入前述 反應氣體,以形成薄膜於前述被處理基板上。 作爲使用於本發明之具有氣體導入口之真空容器,將 例示公知之平行平板型電漿C VD裝置。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 一般,平行平板型電漿產生裝置,係由具備複數之 氣體導入口且在內部配置有上下成平行之一對平板電極的 真空容器(成膜室),和用以供給反應氣體於該真空容器 之反應氣體供給系統,及用以施加1 3 . 5 6MH z之高 頻電壓於平行平板電極之高頻電源等所構成。 而予以成膜,係載置被處理基板於下部電極,從氣體 導入口導入放電用氣體於前處理過程(工程),接著導入 反應氣體之同時,並施加髙頻電力於平行平板電極來產生 電漿以實施成膜者· 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -8 - 293184 A7 B7 經濟部中央標準局貝工消費合作衽印製 五、 發明説明( 6 ) 於 刖 處 理 工 程 » 作 爲 放 電 用 氣 體 * 若 其 次 之 工 程 之 反 應 爲 ( a ) JttT. 撕 定 形 矽 膜 之 形 成 時 9 將 使 用 用 以 構 成 矽 烷 氣 體 之 氫 氣 ( b ) 氮 化 矽 膜 之 成 形 時 將 使 用 用 以 構 成 矽 院 氣 體 之 ( 1 ) 氫 氣 ( 2 ) 氮 氣 或 ( 3 ) 構 成 用 以 構 成 矽 院 氣 體 之 元 素 的 氫 氣 和 氮 氣 的 元 素 之 氮 氣 化 合 物 之 氨 氣 9 ( C ) 氧 化 矽 膜 之 形 成 時 將 使 用 氧 氣 〇 尤 其 由 包 括 半 導 體 膜 之 複 數 層 所 構 成 之 半 導 體 裝 置 之 製 造 中 若 其 次 之 工 程 之 反 應 爲 νττΓ- m 定 形 膜 之 形 成 而 作 爲 放 電 用 氣 體 lUZ. 使 用 氫 氣 之 時 就 在 jfrrr. 撕 定 形 矽 界 面 會 產 生 S i — Η 之 結 合 致 使 具 有 可 改 善 半 導 體 裝 置 之 特 性 之 功 效 0 在 本 發 明 真 空 容 器 內 之 氣 體 壓 力 係 由 所 要 形 成 之 膜 而 在 1 0 0 3 0 0 P a 之 範 圍 內 加 以 設 定 〇 在 本 發 明 > 從 頭 到 尾 之 整 個 操 作 過 程 並 不 需 要 使 真 空 容 器 內 形 成 較 1 0 P a 更 低 之 真 空 狀 因 此 不 需 要 使 用 如 廣 範 圍 渦 輪 分 子 氣 泵 之 排 氣 能 力 爲 大 之 真 空 泵 0 於 本 發 明 例 如 使 用 平 行 平 板 電 極 型 C V D 裝 置 之 成 膜 時 係 以 如 下 來 進 行 〇 首 先 在 平 行 平 板 電 極 之 下 部 電 極 上 載 置 被 處 理 基 板 > 例 如 玻 璃 基 板 一 方 面 導 入 放 電 用 氣 體 ns. 之 同 時 並 從 高 頻 電 源 施 加 1 3 5 6 Μ Η Ζ 之 高 頻 電 力 於 平 行 平 板 電 極 間 〇 此 時 全 部 處 理 氣 體 之 流 量 氣 體 壓 力 電 極 間 距 離 > 供 給 電 力 係 對 nfft 應 於 所 要 形 成 之 膜 之 種 類 而 預 先 予 以 形 成 所 設 定 之 值 〇 由 該 電 漿 放 電 而 被 處 理 基 板 表 面 將 會 被 潔 淨 ( 清 潔 ) 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 一 9 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(7 ) 化。予以持續地放電所定之時間而放電狀態成爲穩定之後 ,停止放電用氣體之供給,而供給反應氣體。此時,事先 於反應氣體之供給,將對應於應形成之膜種類而予以調整 電極間距離。氣體壓力,供給電力雖不需要予以改變,惟 亦可加以實施調整。該時,放電用氣體之供給壓力係形成 反應氣體供給壓力時之1 0〜1 0 0% (百分率)之範圍 內,’而在放電用氣體供給下之電力設定值係形成反應氣體 供給下時之電力設定值之5 0〜1 0 0%範圍內。 放電用氣體下之電漿放電時間係在前述反應氣體下時 之電漿放電時間爲1之時,理想爲在於0.1〜0. 4之 範圍,又在維持電漿放電之狀態下,擬替代放電用氣體而 導入反應氣體之時,理想爲維持氣體壓及放電電力成一定 之狀態下來進行反應氣體之導入。 當擬形成叠層有複數層之膜之時,進行所定時間之第 1成膜之後,停止反應氣體之供給,並予以維持電漿放電 之狀態下,導入對應於第2成膜之放電用氣體,且重複同 樣之過程(工程)。 本發明係在予以疊成如氮化矽-無定形矽-氮化矽, 或氧化矽-氮化矽-無定形矽-氮化矽來形成時,將有利 於適用,而在具有如此之層構造之薄膜之通道蝕刻( channel etching )型或通道絕緣膜型之無定形矽TFT 〔反交錯型或交錯(stagger型〕之製造過程等,可有利 地來加以利用。 於本發明之薄膜形成法中,若在薄膜形成前,由反應 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 線( 10 - 經濟部中央標準局員工消费合作社印裝 A7 B7__ 五、發明説明(8 ) 氣體之成分中無關於薄膜形成之氣體成分所形成之放電用 氣體來產生放電時,因在放電開始之當時,成膜室及基板 將形成曝露於活性化之環境,而使成膜室內之不純物氣體 和放電用氣體可容易地予以換置,致使並不需要在成膜前 後以廣範圍之渦輪分子氣泵來進行高真空排氣,可在潔淨 之環境中來進行薄膜形成,且使之在短時間內可形成在薄 膜形成之初期不混入有不純物之良好薄膜。在放電開始後 且經過所定時間之後,若不改變放電電力之下,將無關於 薄膜形成之放電用氣體之氣體成分及有關薄膜形成之氣體 成分所構成之反應氣體,以實質上爲同樣氣體壓導入來使 電漿放電在實質上爲同一放電電力來使之持續時,因可維 持穩定之電漿狀態,以致堆積(澱積)初期之膜質和其後 之膜質可獲得相同之膜質,且膜厚度控制亦成爲容易。 尤其,在形成由包括半導體之複數層所構成之疊層膜 之時,作爲放電用氣體而使用氫氣時,可改善半導體界面 之狀態而可製造特性之優異之半導體裝置》 〔實施發明用之最佳之形態〕 實施例1 將參照圖1及圖2之下來說明適用於以平行平板電漿 CVD法來製造由氮化矽(膜種A),無定形矽(膜種B )所形成之半導體膜之實施例。 再者,圖1係概念性地來顯示使用於本發明之CVD 裝置之圖,圖2係用以說明以本發明之平行平板電漿 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐〉 (請先閱讀背面之注意事項再填寫本頁) •ί 訂 11 填請委員明示0年f0?^日所摄之* 經濟部中央標準局負工消费合作社印裝 修正本有無變更實質内容是否准予修正。 •叫gff書fif申鳍 民國年#月修正 五、發明説明(9 ) , C VD法所製之半導體膜之製法用之流程圓· 圇1中,在構成真空氣密之成膜室1內,將成上下相 對向之電漿產生電極2、3,隔著間隔成相對向予以設置 著。上部電極2係與成膜室1成電性絕緣被支撐且露出於 成膜室1內,又下部電極3係在其下側配置有加熱用加熱 器4。而下部電極3係與成膜式1—齊被接地,並在該被 接地之下部電極3和上部電極2之間,連接有髙頻電源5 。將被化學汽相成長之基板6係載置於下部電極3,並在 從氣體導入口 7被導入至成膜室1內之反應氣體中,以施 加高頻電力於上述兩電極來使電漿產生,而使該氣體中之 成膜成分使之在基板6上完成化學汽相成長•記號8係被 連通於未圖示之排氣泵之排氣口· 再者,在以下的說明中,以括弧所示之記號係顯示在 圃2之流程圖所示之過程(工程)。 在此實施例,首先將搬入基板(1 )於叠層成膜氮化 矽和無定形矽膜用之成膜室I ,並在形成膜種A之前,予 以清除基板及成膜室,而後,爲了使放電穩定僅導入不含 甲矽烷之放電用氣體A (氮氣),予以調壓(1 〇 〇〜 3 0 0 P a )以形成可實施所定之電漿放電之壓力狀態( 2 )。 此時,直至維持上述壓力狀態需要3 0秒9再者,氣 體之導入係使用流量控制機構,調壓(調整壓力)係使用 自動節流閥。接著,從高頻電源施加髙頻電力於上部電極 2,以使在與保持基板之下部電極3之間使之開始放電( 本紙張尺度逋用中國國家梯牟(CNS ) A4規格(210X297公釐)_ _ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(10 ) 3),予以放置直至電漿放電成爲穩定爲此之1〇秒鐘時 間之後,導入形成氮化矽膜所需要之反應氣體A (甲矽院 ’氮氣)6 0秒鐘’以對基板上沉積氮化矽膜之薄膜成 40〇nm 厚度(4)。 然後,停止材料氣體A之導入,以終結給予基板上之 氮化矽之沉積(堆積)之同時(5 ),爲使在進行無定形 矽膜之形成前能穩定放電,予以維持持續放電狀態之下, 進行導入’調壓作爲材料氣體B (甲矽烷)之構成元素氣 體的氫氣(放電用氣體B) (6)。此時,響應於所需而 進行施加至電極板之電力,調壓設定值,電極間距離設定 之變更亦可。若要連續性地來沉積無定形矽時,使調壓設 定值成爲1 50〜300Pa爲其理想。 經過1 0秒鐘之放電後,予以開始材料氣體B (甲矽 烷)之導入(7),而持續60秒鐘之放電,以沉積了 3 0 0 nm膜厚之無定形矽》 而後,停止來自高頻電力源之電力供給,以使放電停 止,並同時停止材料氣體B之供給,以停止對基板上之無 定形矽膜之沉積(8) »接著,進行成膜後排氣直至成膜 室內之所達到之真空度爲中真空之例如1 0 P a以下(9 ),然後從成膜室搬出基板(10)。再者,成膜後之排 氣所需之時間,係使用具有充分之排氣能力之乾式泵( dry pump)時,需1 0秒鐘。 如上述,依據此實施例之成膜方法,能僅以1個成膜 室來連續性地實施成膜,且成膜所需之總計時間爲1 8 0 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 -13 - 經濟部中央標準局貝工消費合作社印裝 A7 ____B7___ 五、發明説明(11 ) 秒鐘,較以往之成膜方法時,成膜室需2個,成膜所需時 間爲8 4 0秒鐘之情況言,所增進之功效極顯著》 又在此實施例,將在不包括甲矽烷之氣體中之放電時 間予以設定1 0秒以上,就可經常維持,管理不純物之影 響成最低限度。 又構成如上述之穩定放電(電漿狀態)之後,方導入 甲矽烷,致使不具有如圖7所示之初期電漿狀態之成膜形 成,而獲得了良好之初期沉積之膜質* 因此,依據此實施例之方法,沉積膜之界面膜質成爲 極佳,由而可獲得具有良好特性之薄膜電晶體。 在此實施例,將氮化矽和無定形矽之成膜,雖以單一 之成膜室來進行,惟以與上述實施例同樣之程序而由單一 之成膜室來進行3種以上之薄膜連續形成亦可。再者,以 如此來連續地形成多種薄膜之時,事先於一種薄膜之成膜 後之異種薄膜之成膜,令放電暫時停止亦可,或伴隨著所 需實施排氣亦可。 再者,以放電用氣體來放電和以反應氣體來放電,若 爲1秒以內之時,可實施間歇性之動作。又高頻電力爲脈 衝狀之間歇性電力亦可。 總之,本實施例係在同一成膜室內來實施複數成膜, 而作爲放電用氣體,將導入薄膜形成用反應氣體中之不作 用於成膜之放電用氣體,並調壓後使之形成電漿,以清除 被形成面。並將該潔淨放電用氣體繼續作爲成膜用反應氣 體之一部分來使用者。 ^紙張尺度適用中國國家標芈(CNS ) A4規格(210X297公釐) ' -14 - (請先閲讀背面之注意事項再填寫本頁Μ -Γ
*1T 線( A7 293184 _B7_ ___ 五、發明説明(l2 ) 在本實施例,在實施薄膜形成以前,進行甲矽烷除外 之其本身爲不具有薄膜形成能力之放電用氣體之放電,經 過所定之時間後,以維持放電之狀態下,導入甲矽烷於放 電空間中,而使之開始實施薄膜之形成。因此,放電開始 之時刻當時,基板係曝露於被活性化之環境中,以致在成 膜前後並不需要進行以廣範圍渦輪分子氣泵來實施高真空 排氣,而可在潔淨之環境中來進行薄膜形成,致使能在短 時間內,可獲得在薄膜形成之初期階段未混進不純物之良 好之薄膜形成。亦即,成膜室內僅維持於數P a〜3 0 0 P a程度之中真空就可,並不需要可達到高真空之泵,僅 以乾式泵等之排氣系統就已足夠適用。 訂 經濟部中央橾準局貝工消費合作社印製 又在以往之薄膜形成法,對於4 0 0 nm膜厚度之氮 化矽薄膜形成需要1 2 0秒鐘,對於3 0 0 nm膜厚度之 無定形矽薄膜形成需要3 6 0秒鐘之狀況,而本實施例個 別僅以6 0秒鐘就可完成,顯然有增進生產性。亦即,依 據本發明,因能從穩定之電漿狀態來開始沉積,以致沉積 初期之膜質和其後之膜質將成爲相同,爲此,可使膜之成 長速度在實質上予以提髙。又對於膜厚之控制,僅予以管 理甲矽烷之供給時間,就可獲得良好之膜厚重複(再現) 性。以本實施例來製造薄膜電晶體時,對於以往使用2個 成膜室之薄膜形成法將需要8 4 0秒鐘者,而本案之使用 1個成膜室僅需要1 8 0秒鐘就可完成。 實施例2 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) 15 - A7 B7 五、發明説明(13 ) 將使用圖1所示之平行平板電極CVD裝置,在 3 7 Ommx 4 7 Omm之玻璃基板上,以使用表1所示 之成膜條件及公知之蝕刻技術,製造了圖3所使之通道蝕 刻TFT (反交錯型)。 (請先聞讀背面之注意事項再填寫本頁) 、-口 線(: 經濟部中央標準局員工消費合作社印製 本紙張尺度逋用中國國家樣率(CNS ) A4規格(210 X297公釐)
7 7 A B 五、發明説明(14 ) 經濟部中央標準局員工消費合作社印製 〇0 CO h-* 順序 摻雜之無 定形矽 無定形矽 氮化矽 膜種 1 1 I 放電用氣體流量(s c c m) 1 1 2000 SX: ω 1 5000 1000 3000 1 SE: N 1000 1 1 3 ω CO 〇 〇 g ο S O SiH4 材料用氣體流量(s c cm) 1 1 1 n2〇 1 1 2000 Ed ω 1 1 5000 r 1000 3000 1 EX: M 1000 1 1 3 ω CO 〇 2500 電力 (w) ! 〇 g ο g O 壓力 (Pa) g 電極間 距離 (mra) 5 放電 所需時間(sec) S g 成膜 〇 ω ο CO CJi o 成膜 溫度 (°C) g CO g o 膜厚 (nra) (請先閱讀背面之注意事項再填寫本頁) -a ί 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210 X 297公釐) 17 2S3184 A7 _____B7_' 五、發明説明(15) 圖3中,10爲玻璃基板,1 1爲閘金羼,12爲閘 極絕緣氮化矽膜,13爲無定形矽膜,14爲摻雜之無定 形矽膜,1 5爲氮化矽膜•在此實施例,係使用本發明於 閘極氮化膜-無定形矽膜一 n +矽膜之形成薄膜。 實施例3 將使用圖1所示之平行平板電極CVD裝置,在 3 7 0mmx4 7 Omm之玻璃基板上,以使用表2所示 之成膜條件及公知之蝕刻技術,製造了圖4所示之通道絕 緣型TFT (反交錯型)。 (請先閱讀背面之注意事項再填寫本頁) ,衣. 訂 經濟部中央標準局負工消費合作社印製 本紙張尺度逋用中固國家橾準(CNS ) A4規格(210X297公釐) 18 - B7 五、發明説明(16 ) 經濟部中央標準局員工消費合作社印製 00 cc 順序 氮化矽 無定形矽 氮化矽 氧化矽 1_ 膜種 1 1000 i _1 o 浮 ττηΙΒ ΡΦ a 麴 酿 _ 2000 2000 i z s CO 5000 1 5000 4000 r 1 3000 1 CZ: w 〇 〇 3 I 1 -〇 s CO 〇〇 〇 〇 CJ1 〇 〇 O ω o oo sc 材料用氣體流量(s c cm) 1 1 1 1000 2 &> 2000 1 2000 1 z a ω 5000 1 5000 4000 r 1 3000 1 1 as (0 1 1 1 I s CO 2000 to ο 2000 1500 /-N 電力 »—» 〇 ω CD 〇 to o (Pa) 壓力 to αι g g CO tJI 電極間 距離 (ram) 放電 所需時間(sec) g g S g 成膜 〇 o O C*3 CJ1 o 成膜 溫度 rc) ο o o o 300 1 :(ηπι) 膜厚 Ϊ 2〕 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 19 A7 __B7_'_ 五、發明説明(17 ) 圖4中,1 6爲通道絕緣氮化矽膜,而以與圖3同一 記號所示之其他部分係與圓3之各部分爲同一部分·在此 資施例,係使用本發明於閘金靥1 1 *閘極絕緣氮化矽膜 1 2 —無定形矽膜1 3 -摻雜之無定形矽膜1 4之形成薄 膜· 實施例4 將使用圓1所示之平行平板電極CVD裝置,在 3 7 0mmx4 7 Omm之玻璃基疼上,以使用表3所示 之成膜條件及公知之蝕刻技術,製造了圖5所示之正交錯 型 T F T · 〔表 3〕 (請先閲讀背面之注$項再填寫本頁) 乂 經濟部t央標準局貝工消费合作社印製 順 序 過 程 所使用之氣體 1 放電 H2 2 多(結)晶矽之成膜 H2+SiH4 (3 ) 放電 H2 4 放電 N2+NH3 5 氮化矽之成膜 N2+NH3+SiH4 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X 297公釐) 訂 293184 A7 B7 五、發明説明(l8 ) 圖5中,16爲多(結)晶矽膜,與圖3以同一記號 所示之其他部係與圈3之各部爲同一部分· 再者,在此實施例,將1 6作爲多晶矽膜,惟亦可作 爲無定形矽•在此實施例,係使用本發明於多晶矽膜一氣 化矽膜之形成薄膜* 〔產業上可利用性〕 依據本發明之薄膜形成法,被處理基體或成膜室內, 由於放電開始之當時,就曝霣於活性化之環境中而被潔淨 化,由而在成膜前後,並不必要爲了潔淨化而進行以廣範 園渦輪分子氣泵來資施高真空排氣*因此,能以短時間就 可形成在薄膜形成之初期階段之未混入有不純物之良好的 薄膜* 又成膜室內,只要維持成數Pa〜300Pa程度之 真空就可,故不需要使用可達到髙真空之泵*而可圖謀降 低裝置之成本,裝置之小型化,生產性之增進· 經濟部中央橾準局貝工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 再者,作爲放電用氣體,將使用其本身並不具有膜之 形成能力之氣體且以維持電漿狀態之進行下來切換反應氣 體之供給,由而在放電初期之電漿不穩定之狀態下,並不 實施薄膜形成,致使在膜形成之沉積初期和其後均可進行 均勻一之成膜•再者,作爲放電用氣《因使用擬構成反應 氣體之成分氣體等,故該成分即使被放入膜中,亦對特性 不產生影響,尤其•以氫氣電漿來處理半導«薄腆之界面 時,在界面會形成S i - H,反而具有所謂可改善半導體 本紙张尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) -21 - A7 _______B7 五、發明説明(l9 ) —裝置之特性的優點。 再者,依據本發明可由單一之成膜室來連續地形成多 種之被疊層之薄膜,因此較以往之薄膜形成法,能以更良 好之效率來進行成膜,而可增進生產性。並且在此時,薄 膜形成後之基板,經常被放置於活性化之氣體環境內,以 致在單一之成膜室內,即使予以連續地進行相異之複數膜 種之成膜,亦不產生不純物混進各膜種之狀況,因此,可 獲得良好之界面分離特性。 又對於膜厚之控制,僅以管理有關連於薄膜形成之氣 體之供給時間就可,因此,可增進膜厚之重複(再現)性 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消費合作社印製 〔圖式之簡單說明〕 第1圖係以概念性地來顯示使用於本發明實施例之 c V D裝置之圖。 第2圖係本發明之一實施例的流程圖。 第3圖係以模式來顯示使用本發明所製作之通道蝕刻 型之T F T圖。 第4圖係以模式來顯示使用本發明所製作之通道絕緣 性之T F T圖》 第5圖係以模式來顯示使用本發明所製作之其他通道 蝕刻型之TFT圖》 第6圖係以先前之平行平板電漿C V D法所實施之薄 膜形成法之流程圖。 本紙張尺度適用中國國家榡準(CNS ) A4规格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(20 ) 第7圖係顯示電力施加後之反射波變化用之曲線圖。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) _ _ _ _ ____ H ^ ______T n _ n ___1 (請先閱讀背面之注意事項再填寫本頁) -23 -

Claims (1)

  1. 293184 C8 D8 經濟部中央標準局負工消费合作社印製 六、申請專利範圍 1 -- 種 薄 膜 形 成 法 主 要 配 置 被 處 理 基 體 於 具 有 氣 體 導 入 □ 之 真 空 容 器 內 而 從 JkU» 刖 述 氣 触 體 導 入 □ 對 JUL. 刖 述 真 空 容 器 內 導 入 1 種 或 2 種 以 上 之 反 應 氣 體 Fixe. 之 同 時 且 施 加 闻 頻 電 力 於 該 反 應 氣 體 來 產 生 電 漿 » 以 在 刖 述 被 處 理 基 板 上 形 成 由 反 應 氣 體 之 反 應 生 成 物 所 形 成 之 薄 膜 其 特 徵 爲 ; 事 先 於 前 述 反 應 氣 體 ns· 之 導 入 予 以 導 入 其 單 獨 時 實 質 上 不 具 有 形 成 薄 膜 能 力 之 構 成 刖 述 反 應 氣 體 之 成 分 氣 體 > 或 包 括 於 前 述 2 種 以 上 之 反 應 氣 體 之 1 種 以 上 之 氣 體 而 其 本 身 則 實 質 上 不 具 有 形 成 薄 膜 能 力 之 氣 體 所 形 成 之 放 電 用 氣 體 之 同 時 並 施 加 高 頻 電 力 於 該 放 電 用 氣 體 以 使 之 產 生 電 漿 來 進 行 刖 處 理 然 後 實 質 性 地 維 持 電 漿 狀 態 下 替 代 刖 述 放 電 用 氣 體 而 導 入 \ /. 刖 述 反 應 氣 體 以 形 成 薄 膜 於 刖 述 被 處 理 基 板 上 〇 2 一 種 薄 膜 形 成 方 法 主 要 配 置 被 處 理 體 於 具 有 氣 體 導 入 □ 且 在 內 部 具 有 平 行 平 板 電 極 之 真 空 容 器 內 之 前 述 平 行 平 板 電 極 一 方 電 極 上 以 形 成 複 數 層 之 薄 膜 於 刖 述 被 處 理 基 板 上 其 特 徵 爲 具 備 有 從 前 述 氣 體 ruz. 導 入 □ 予 以 導 入 放 電 用 氣 BhUt 體 之 同 時 並 在 刖 述 平 行 平 板 電 極 施 加 高 頻 電 力 以 產 生 電 漿 放 電 之 •ίΙΗ, 過 程 及 實 質 性 地 維 持 前 述 放 電 之 下 將 替 代 刖 述 放 電 用 氣 體 〇Ά 而 導 入 反 應 氣 脑 體 以 形 成 由 反 應 氣 體 之 反 應 生 成 物 所 形 成 之 薄 膜 於 刖 述 基 板 上 之 m 程 而 形 成 前 述 薄 膜 之 過 程 之 至 少 一 個 CM 過 程 係 將 使 用 1 種 或 複 數 種 之 反 應 氣 體 來 形 成 由 反 應 生 成 物 所 形 成 之 半 導 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 -24 - A8 B8 C8 D8 六、申請專利範圍 體薄膜之過程,且正在此過程之前所被導入之放電用氣體 ,係由其本身而已時,在電漿放電下構成實質上不具有薄 膜形成能力之前述反應氣體之成分氣體,或係包括於前述 2種以上之反應氣體中之1種以上之氣體且其本身而已時 ’在電漿放電下實質上不具有薄膜形成能力之氣體所構成 〇 3 •如申請專利範圍第1項或第2項所述之薄膜形成 法,其中,前述半導體薄膜係由矽和非氧元素所成者,而 前述放電用氣體係由前述非氧氣所構成爲其特徵。 4. 如申請專利範圍第2項所述之薄膜形成法,其中 ’前述半導體薄膜係由矽所構成者,而前述放電用氣體爲 氫氣爲其特徵。 5. 如申請專利範圍第1或第2項所述之薄膜形成法 ,其中,前述導入放電用氣體時之電漿放電時間,係在導 入前述反應氣體時之電漿放電時間爲1之時,在於〇. χ 〜0.4之範圍爲其特徵。 經濟部中央標準局貝工消费合作社印製 6. 如申請專利範圍第1或第2項所述之薄膜形成法 ’其中,當實質性地維持電漿放電之下,而替代放電用氣 體予以導入反應氣體之時,以維持氣體壓力及放電電力成 一定之狀態下來進行反應氣體之導入爲其特徵。 7. 如申請專利範圍第2項所述之薄膜形成法,其中 ,前述複數層之薄膜爲由氮化矽-無定形矽所形成之薄膜 爲其特徵。 8. 如申請專利範圍第2項所述之薄膜形成法,其中 本紙張尺度適用中國國家梂準(CNS)A4说格(210X297公釐)
    --„----L-----裝-- (請先閲讀背面之注意事項再填寫本頁) 線 一93184 A8 B8 C8 D8 六、申請專利範圍 ’前述複數層之薄膜爲由氮化矽-無定形矽-氮化矽所形 成之薄膜爲其特徵。 9.如申請專利範圍第8項所述之薄膜形成法,其中 ’前述複數層之薄膜爲構成無定形矽TF T〔反交錯( stagger )型〕之氧化矽-氮化矽一無定形矽一氮化矽薄 膜爲其特徵。 ‘ 10.如申請專利範圍第2項所述之薄膜形成法,其 中,反應氣體係由矽烷氣體,和氫氣、氮氣及氨氣所選擇 之1種或2種以上所構成,而放電用氣體係由氫氣、氮氣 及氨氣所選擇之1種或2種以上所構成爲其特徵。 (請先聞讀背面之注意事項再填寫本頁) 、-'u 經濟部中央揉準局貝工消费合作社印裝
    本紙張尺度逋用中國國家標準(CNS )八4规格(210X297公釐)
TW084101998A 1993-12-27 1995-03-01 TW293184B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32917193 1993-12-27

Publications (1)

Publication Number Publication Date
TW293184B true TW293184B (zh) 1996-12-11

Family

ID=18218442

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084101998A TW293184B (zh) 1993-12-27 1995-03-01

Country Status (4)

Country Link
US (1) US6224950B1 (zh)
KR (1) KR100241817B1 (zh)
TW (1) TW293184B (zh)
WO (1) WO1995018460A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740601B2 (en) * 2001-05-11 2004-05-25 Applied Materials Inc. HDP-CVD deposition process for filling high aspect ratio gaps
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US6610605B2 (en) * 2001-06-28 2003-08-26 Intel Corporation Method and apparatus for fabricating encapsulated micro-channels in a substrate
KR100472518B1 (ko) * 2002-09-30 2005-03-10 주식회사 유진테크 싱글 챔버식 화학 기상증착 장치를 이용한 질화막 증착방법
US7972663B2 (en) * 2002-12-20 2011-07-05 Applied Materials, Inc. Method and apparatus for forming a high quality low temperature silicon nitride layer
US7172792B2 (en) * 2002-12-20 2007-02-06 Applied Materials, Inc. Method for forming a high quality low temperature silicon nitride film
US7365029B2 (en) * 2002-12-20 2008-04-29 Applied Materials, Inc. Method for silicon nitride chemical vapor deposition
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US6958112B2 (en) * 2003-05-27 2005-10-25 Applied Materials, Inc. Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation
US6903031B2 (en) * 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
US20050260356A1 (en) * 2004-05-18 2005-11-24 Applied Materials, Inc. Microcontamination abatement in semiconductor processing
US7229931B2 (en) * 2004-06-16 2007-06-12 Applied Materials, Inc. Oxygen plasma treatment for enhanced HDP-CVD gapfill
US7183227B1 (en) 2004-07-01 2007-02-27 Applied Materials, Inc. Use of enhanced turbomolecular pump for gapfill deposition using high flows of low-mass fluent gas
US7087536B2 (en) * 2004-09-01 2006-08-08 Applied Materials Silicon oxide gapfill deposition using liquid precursors
KR100745130B1 (ko) * 2006-02-09 2007-08-01 삼성전자주식회사 박막 증착 장치 및 방법
JP5331407B2 (ja) * 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5058909B2 (ja) 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマcvd装置及び薄膜トランジスタの作製方法
US7678715B2 (en) * 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
JP5324966B2 (ja) * 2009-03-06 2013-10-23 三菱重工業株式会社 光電変換装置の製造方法及び製膜装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
JP6410622B2 (ja) * 2014-03-11 2018-10-24 東京エレクトロン株式会社 プラズマ処理装置及び成膜方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310614A (en) 1979-03-19 1982-01-12 Xerox Corporation Method and apparatus for pretreating and depositing thin films on substrates
JPS60182127A (ja) * 1984-02-29 1985-09-17 Toshiba Corp 光励起反応装置
JPS6379970A (ja) 1986-09-24 1988-04-09 Agency Of Ind Science & Technol プラズマcvd法による高密着性薄膜形成方法
US4895734A (en) * 1987-03-31 1990-01-23 Hitachi Chemical Company, Ltd. Process for forming insulating film used in thin film electroluminescent device
JPH03120822A (ja) * 1989-10-04 1991-05-23 Fujitsu Ltd 半導体装置の製造方法
JPH0435021A (ja) * 1990-05-31 1992-02-05 Tonen Corp 多結晶シリコン薄膜の成長方法
JP3120822B2 (ja) 1991-03-25 2000-12-25 ブラザー工業株式会社 文書作成装置
JPH0532483A (ja) * 1991-05-24 1993-02-09 Sumitomo Metal Ind Ltd 気相成長方法及びプラズマプロセス装置
JPH04367221A (ja) * 1991-06-14 1992-12-18 Canon Inc 非単結晶シリコン膜の成膜方法及びその装置
US5211995A (en) * 1991-09-30 1993-05-18 Manfred R. Kuehnle Method of protecting an organic surface by deposition of an inorganic refractory coating thereon
EP0653501B1 (en) * 1993-11-11 1998-02-04 Nissin Electric Company, Limited Plasma-CVD method and apparatus

Also Published As

Publication number Publication date
WO1995018460A1 (en) 1995-07-06
KR100241817B1 (ko) 2000-02-01
KR970700370A (ko) 1997-01-08
US6224950B1 (en) 2001-05-01

Similar Documents

Publication Publication Date Title
TW293184B (zh)
JP4382750B2 (ja) 被処理基板上にシリコン窒化膜を形成するcvd方法
EP0630990B1 (en) Method of limiting sticking of body to a susceptor in a deposition treatment
KR101149097B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법
WO2004095559A1 (ja) シリコン酸化膜の除去方法及び処理装置
JP3013455B2 (ja) 酸化タンタル膜のプラズマ化学気相成長法
WO2020189288A1 (ja) 成膜方法および成膜装置
CN114763603A (zh) 用于沉积间隙填充流体的方法及相关的系统和装置
KR101290996B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP3529466B2 (ja) 薄膜形成方法
JP5604316B2 (ja) 成膜方法
WO2007097270A1 (ja) 成膜装置および基板処理方法
JP3754157B2 (ja) プラズマ処理方法およびプラズマ処理装置
US7972961B2 (en) Purge step-controlled sequence of processing semiconductor wafers
JP2002008991A (ja) クリーニング方法
KR20020096860A (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리장치
JP3279459B2 (ja) 枚葉型半導体処理装置及び枚葉型半導体処理装置のガス供給制御方法
WO2004006317A1 (ja) 基板処理装置のクリーニング方法
KR100384500B1 (ko) 박막형성장치의 셀프클리닝방법
JP2002043225A (ja) 多結晶シリコン膜の成膜方法とその成膜装置
JPH09266201A (ja) プラズマcvd装置
JPH0745539A (ja) プラズマcvd装置に用いる電極及びプラズマcvd装置
JP2006108595A (ja) 半導体装置の製造方法
JP3261795B2 (ja) プラズマ処理装置
JPH07235530A (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees