TW202339583A - 基板及記憶體系統 - Google Patents

基板及記憶體系統 Download PDF

Info

Publication number
TW202339583A
TW202339583A TW111116934A TW111116934A TW202339583A TW 202339583 A TW202339583 A TW 202339583A TW 111116934 A TW111116934 A TW 111116934A TW 111116934 A TW111116934 A TW 111116934A TW 202339583 A TW202339583 A TW 202339583A
Authority
TW
Taiwan
Prior art keywords
connector
substrate
aforementioned
connector terminal
center line
Prior art date
Application number
TW111116934A
Other languages
English (en)
Other versions
TWI837656B (zh
Inventor
新妻和幸
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202339583A publication Critical patent/TW202339583A/zh
Application granted granted Critical
Publication of TWI837656B publication Critical patent/TWI837656B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09163—Slotted edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09172—Notches between edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the printed circuit board [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供一種能夠對於在記憶體系統之連接器與主機裝置之連接器之間所流動的電性訊號之特性劣化作抑制之基板以及記憶體系統。 基板，係包含有能夠與主機裝置之連接器作嵌合之第1連接器(101)。第1連接器(101)，係具備有：複數之連接器端子(101b)，係被配置在第1方向上；和基材部(101a)，係包含有複數之連接器端子(101b)所被作設置之第1面(S1)，並延伸存在於第1方向上。基材部(101a)，係具備有：面(S3)，係與面(S1)相垂直；和第1突出部(101c1)，係被設置在面(S3)處，並朝向第1方向突出；和面(S4)，係位置在面(S3)之相反側處；和第2突出部(101c2)，係被設置在面(S4)處，並朝向與第1方向相反側之方向突出。

Description

基板及記憶體系統
本發明之實施形態，係有關於基板及記憶體系統。 [關連申請案]
本申請案，係享受以日本專利申請 2022-045554號(申請日：2022年3月22日)作為基礎申請之優先權。本申請案，係藉由參照此基礎申請案，而包含基礎申請案之所有的內容。
記憶體系統，例如，係包含有基板、和被設置在基板處之記憶體、和被設置在基板處之記憶體控制器、以及被設置在基板之端部處之連接器。記憶體系統之連接器，例如，係能夠與主機裝置之連接器作嵌合。
本發明之目的，係在於提供一種能夠對於在記憶體系統之連接器與主機裝置之連接器之間所流動的電性訊號之特性劣化作抑制之基板以及記憶體系統。
其中一個實施形態之基板，係具備有能夠與主機裝置之連接器作嵌合之第1連接器。第1連接器，係具備有：複數之連接器端子，係被配置在第1方向上；和基材部，係包含有複數之連接器端子所被作設置之第1面，並延伸存在於第1方向上。基材部，係具備有：第2面，係與第1面相垂直；和第1突出部，係被設置在第2面處，並朝向第1方向突出；和第3面，係位置在第2面之相反側處；和第2突出部，係被設置在第3面處，並朝向與第1方向相反側之方向突出。
以下，參照圖面，針對實施形態作說明。
(第1實施形態)
第1圖，係為對於第1實施形態的資訊處理系統1之構成之其中一例作展示之區塊圖。資訊處理系統1，係包含有記憶體系統10和主機裝置20。
主機裝置20，係為進行資訊處理之裝置。主機裝置20，例如，係為個人電腦、平板型電腦或者是伺服器。主機裝置20，係包含有連接器201。連接器201，係為插座連接器。連接器201，係為包含有複數之連接器端子之電子零件。連接器端子，係為將訊號與外部進行送收訊之端子。
記憶體系統10，係為以對於非揮發性記憶體而寫入資料並從非揮發性記憶體而將資料讀出的方式所構成之儲存裝置。記憶體系統10，例如係為SSD(固態硬碟，Solid State Drive)。記憶體系統10，係能夠與主機裝置20作連接。記憶體系統10，係作為主機裝置20之外部記憶裝置而起作用。記憶體系統10，係具備有連接器(第1連接器)101、介面(I/F)電路102、揮發性記憶體103、控制器104以及非揮發性記憶體105。
連接器101，係為邊緣連接器。連接器101，係為包含有複數之連接器端子之電子零件。連接器101之外形規格(form factor)，例如，係為M.2(M dot two)或EDSFF(企業與資料中心SSD外形規格，Enterprise and Data Center SSD Form Factor)。連接器101，係能夠與連接器201相嵌合。若是使連接器101與連接器201相嵌合，則連接器101與連接器201係作連接。其結果，記憶體系統10與主機裝置20係作連接。
介面電路102，例如，係為依循於身為序列通訊之其中一者的PCI Express(註冊商標)(PCIe)之規格的介面。
揮發性記憶體103，係為記憶資料之記憶體。揮發性記憶體103，例如，係為DRAM(Dynamic Random Access Memory)。揮發性記憶體103，係若是電源供給被切斷，則所記憶之資訊(資料)會消失。揮發性記憶體103，當在主機裝置20與記憶體系統10之間而進行訊號之送收訊時，係作為緩衝而被使用。
控制器104，係為對於記憶體系統10之各部進行控制的積體電路。控制器104，係對於介面電路102、揮發性記憶體103、非揮發性記憶體105統籌性地進行控制。具體而言，控制器104，當經由介面電路102而從主機裝置20收訊了寫入要求的情況時，係將藉由寫入要求而被作了指定的資料寫入至非揮發性記憶體105中。又，控制器104，當經由介面電路102而收訊了從主機裝置20而來之讀出要求的情況時，係將藉由讀出要求而被作了指定的資料從非揮發性記憶體105而讀出，並送訊至主機裝置20處。
非揮發性記憶體105，係為將資料非揮發性地作記憶之記憶體。非揮發性記憶體105，例如係為NAND型快閃記憶體。作為非揮發性記憶體105之其他之例，係存在有MRAM(磁阻式隨機存取記憶體，Magnetoresistive Random Access Memory)、PRAM(相變化記憶體，Phase change Random Access Memory)、ReRAM(可變電阻式記憶體，Resistive Random Access Memory)或者是FeRAM(鐵電隨機存取記憶體，Ferroelectric Random Access Memory)。另外，非揮發性記憶體105之個數，係亦可為2以上。
接著，針對第1實施形態之記憶體系統10之更詳細的構成進行說明。第2圖(a)，係為對於第1實施形態的記憶體系統10之更詳細之構成之其中一例作展示之平面圖。第2圖(b)，係為記憶體系統10之側面圖。
記憶體系統10，係被構成於基板100上。基板100，係為包含有印刷配線板之基板。印刷配線板，例如，係為具有3層以上之導電圖案之多層印刷配線板。在基板100上，係被安裝有連接器101、介面電路102、揮發性記憶體103、控制器104以及非揮發性記憶體105。連接器101，係被設置在基板100之端部處。
基板100，係具有板狀之形狀。基板100，係具有長度L、寬幅W以及厚度T。基板100之長度L，係為在「從連接器101所被作設置之基板100之端部起而朝向相反側之基板100之端部之方向(以下，稱作水平方向)」上的從基板100之一端起直到另一端為止之間隔之大小。基板100之寬幅W，係為在「相對於上述水平方向而為垂直之方向(以下，稱作垂直方向)」上的從基板100之一端起直到另一端為止之間隔之大小。基板100之厚度T，係為在「相對於上述水平方向以及上述垂直方向而為垂直之方向」上的從基板100之一端起直到另一端為止之間隔之大小。基板100之長度L，係較基板100之寬幅W而更大。又，基板100之長度L，係亦會有較基板100之寬幅W而更小的情形。又，基板100之長度L，係亦會有為與基板100之寬幅W相同之大小的情形。在第2圖(a)以及第2圖(b)中，係標示有X軸、Y軸(第1軸)以及Z軸。X軸與Y軸以及Z軸，係相互正交。於後，係將在圖面中之X軸之箭頭之方向，稱作+X方向，並將與X軸之箭頭相反之方向，稱作-X方向。將Y軸之箭頭之方向，稱作+Y方向(第1方向)，並將與Y軸之箭頭相反之方向，稱作-Y方向。將Z軸之箭頭之方向，稱作+Z方向，並將與Z軸之箭頭相反之方向，稱作 -Z方向。X軸之方向，係與上述水平方向相互平行。Y軸之方向，係與上述垂直方向相互平行。Z軸之方向，係與和上述水平方向以及上述垂直方向相垂直之方向相互平行。
接著，針對第1實施形態之連接器101之剖面構造作說明。第3圖，係為第1實施形態的連接器101之剖面圖。此剖面圖，係展示有沿著第2圖之III-III線的剖面。連接器101，係包含有基材部101a、和複數之連接器端子(第1連接器端子)101b、101b’。
基材部101a，係為基板之一部分。基材部101a，係延伸存在於Y軸方向上。基材部101a之材料，係為絕緣物。
連接器端子101b、101b’，係為將訊號與外部進行送收訊之端子。連接器端子101b、101b’之材料，例如，係為金(Au)。複數之連接器端子101b之數量，係與複數之連接器端子101b’之數量相同。1個的連接器端子101b之中心線，係與所對應之1個的連接器端子101b’之中心線相互一致(10Z)。中心線10Z，係與Z軸相互平行。
基材部101a，係包含有第1面S1、第2面S2、第3面S3、第4面S4、第1突出部101c1、第2突出部101c2、細縫SLT。
第1面S1之法線，係與Z軸相互平行。於第1面S1處，係被設置有複數之連接器端子101b。第2面S2，係為與第1面S1相反側之面。第2面S2之法線，係與Z軸相互平行。於第2面S2處，係被設置有複數之連接器端子101b’。第3面S3，係為與第1面S1相垂直之面。第3面S3之法線，係與Y軸相互平行。第4面S4，係為與第3面S3相反側之面。第4面S4之法線，係與Y軸相互平行。
第1突出部101c1，係被設置在第3面S3處。第1突出部101c1，係朝向+Y方向突出。第1突出部101c1之材料，係為絕緣物。第1突出部101c1，係包含有第5面S5以及第6面S6。第5面S5，係與第3面S3相接。第5面S5與第3面S3所成之角度θ1，例如，係為90度。第5面S5，係與第1面S1朝向相同之方向。第6面S6，係為與第5面S5相反側之面。第6面S6，係與第3面相接。第6面S6與第3面S3所成之角度θ2，例如，係為90度。第6面S6，係與第2面S2朝向相同之方向。
第2突出部101c2，係被設置在第4面S4處。第2突出部101c2，係朝向-Y方向突出。第2突出部101c2之材料，係為絕緣物。第2突出部101c2，係包含有第7面S7以及第8面S8。第7面S7，係與第4面S4相接。第7面S7與第4面S4所成之角度θ3，例如，係為90度。第7面S7，係與第1面S1朝向相同之方向。第8面S8，係為與第7面S7相反側之面。第8面S8，係與第4面相接。第8面S8與第4面S4所成之角度θ4，例如，係為90度。第8面S8，係與第2面S2朝向相同之方向。
第1突出部101c1之形狀與第2突出部101c2之形狀，係為相同。第1突出部101c1之尺寸與第2突出部101c2之尺寸，係為相同。第1突出部101c1之中心線與第2突出部101c2之中心線，係相互一致(10Y)。
細縫SLT，係位置在從基材部101a之Y軸方向之中央而有所偏移之位置處。細縫SLT，係與被設置在主機裝置20之連接器處的突起等相嵌合。
接著，針對第1突出部101c1以及第2突出部101c2之形成方法進行說明。第4圖(a)，係對於加工前之基材部101a作展示。第4圖(b)，係對於具有第1突出部101c1之加工後之基材部101a作展示。第4圖(c)，係對於具有第1突出部101c1以及第2突出部101c2之加工後之基材部101a作展示。
藉由雷射加工，在基材部101a處係被形成有第1突出部101c1。雷射加工，相較於開槽機(router)加工，加工精確度係為更高。但是，在使用有雷射加工的情況時，在從雷射光之焦距起而超過了一定之距離的區域處，雷射光之能量密度係降低，並變得難以使基材部101a熔化。因此，第1尺寸L1、第2尺寸L2、第3尺寸L3以及第4尺寸L4，係被設定為上述一定之距離以下。第1尺寸L1，係為第1突出部101c1之Y軸方向之尺寸。第2尺寸L2，係為第1突出部101c1之Z軸方向之尺寸。第3尺寸L3，係為第1突出部101c1與第1面S1之間之Z軸方向之尺寸。第4尺寸L4，係為第1突出部101c1與第2面S2之間之Z軸方向之尺寸。進而，雖並未圖示，但是，第1突出部101c1之X軸方向之尺寸(第5尺寸)，係亦被設定為上述一定之距離以下。
進而，藉由雷射加工，在基材部101a處係被形成有第2突出部101c2。第11尺寸L11、第12尺寸L12、第13尺寸L13以及第14尺寸L14，係被設定為上述一定之距離以下。第11尺寸L11，係為第2突出部101c2之Y軸方向之尺寸。第12尺寸L12，係為第2突出部101c2之Z軸方向之尺寸。第13尺寸L13，係為第2突出部101c2與第1面S1之間之Z軸方向之尺寸。第14尺寸L14，係為第2突出部101c2與第2面S2之間之Z軸方向之尺寸。進而，雖並未圖示，但是，第2突出部101c2之X軸方向之尺寸(第15尺寸)，係亦被設定為上述一定之距離以下。
第5圖，係為第1實施形態的記憶體系統之連接器101以及主機裝置的連接器201之剖面圖。
第1突出部101c1以及第2突出部101c2，係使用雷射加工而被形成。連接器101之Y軸方向之尺寸(第6尺寸L6)與連接器201之Y軸方向之尺寸(第26尺寸L26)，係為略相等。
接著，針對本實施形態之效果作說明。
在本實施形態中，細縫SLT，係與被設置在主機裝置20之連接器處的突起等相嵌合。藉由此，係能夠防止記憶體系統10相對於主機裝置20而被表背顛倒地作安裝的情形。又，在本實施形態中，藉由對於基材部101a進行雷射加工，尺寸精確度係為高，而能夠得到相對於連接器端子101b、101b’而位置精確度為高之第1突出部101c1以及第2突出部101c2。又，本實施形態，藉由使位置偏移變小，連接器101之連接器端子101b、101b’與連接器201之連接器端子之間之接觸狀態係被保持為良好。藉由此，在記憶體系統之連接器101與主機裝置之連接器201之間所流動的電性訊號之特性劣化係被作抑制。
接著，針對第1實施形態之變形例作說明。第6圖，係為第1實施形態的變形例之連接器101A之剖面圖。
連接器101A之與連接器101相異之處，係在於具備有第1接地層101d1、第2接地層101d2、第3接地層101d3以及第4接地層101d4。
第1接地層101d1、第2接地層101d2、第3接地層101d3以及第4接地層101d4，係為作為接地而起作用之層。第1接地層101d1、第2接地層101d2、第3接地層101d3以及第4接地層101d4，例如，係使用鍍敷而被形成。
第1接地層101d1，係被設置在第3面S3之中之「第1面S1之+Y方向之端部與第5面S5之間之部分S3a」處。又，第1接地層101d1，係亦被設置於第5面S5處。另外，第1接地層101d1，係亦被設置於第1面S1之+Y方向之端部處。或者是，第1接地層101d1，係被設置於第1面S1之+Y方向之端部處。
第2接地層101d2，係被設置在第3面S3之中之「第2面S2之+Y方向之端部與第6面S6之間之部分S3b」處。又，第2接地層101d2，係亦被設置於第6面S6處。另外，第2接地層101d2，係亦被設置於第2面S2之+Y方向之端部處。或者是，第2接地層101d2，係被設置於第2面S2之+Y方向之端部處。
第3接地層101d3，係被設置在第4面S4之中之「第1面S1之-Y方向之端部與第7面S7之間之部分S4a」處。又，第3接地層101d3，係亦被設置於第7面S7處。另外，第3接地層101d3，係亦被設置於第1面S1之-Y方向之端部處。或者是，第3接地層101d3，係被設置於第1面S1之-Y方向之端部處。
第4接地層101d4，係被設置在第4面S4之中之「第2面S2之-Y方向之端部與第8面S8之間之部分S4b」處。又，第4接地層101d4，係亦被設置於第8面S8處。另外，第4接地層101d4，係亦被設置於第2面S2之-Y方向之端部處。或者是，第4接地層101d4，係被設置於第2面S2之-Y方向之端部處。
主機裝置之連接器，係具備有「與第1接地層101d1相對應之接地層」、「與第2接地層101d2相對應之接地層」、「與第3接地層101d3相對應之接地層」以及「與第4接地層101d4相對應之接地層」之中之至少1者。
接著，針對第1實施形態之變形例之效果作說明。若依據第1實施形態之變形例，則係能夠對於電性訊號之特性劣化作抑制。記憶體系統之連接器101A，係具備有第1接地層101d1、第2接地層101d2、第3接地層101d3以及第4接地層101d4。當記憶體系統之連接器101A與主機裝置之連接器正相互連接時之接地電位，相較於並不存在接地層的情況，係以存在有接地層的情況為會更為安定。若是接地電位為安定，則在記憶體系統之連接器與主機裝置之連接器之間所流動的電性訊號之特性劣化係被作抑制。另外，一般而言，若是記憶體系統之連接器之接地層與主機裝置之連接器之接地層之間之接觸面積越大，則電位係越安定。因此，例如，係將記憶體系統之連接器之接地層的尺寸以及主機裝置之連接器之接地層的尺寸增大。藉由此，由於係能夠使接觸面積增大，因此電位係為安定。例如，係將第1接地層101d1之Y軸方向之尺寸增大。第1接地層101d1之Y軸方向之尺寸，例如，係設為較連接器端子101b之Y軸方向之尺寸而更大。藉由此，由於係能夠使接觸面積增大，因此電位係為安定。
(第2實施形態)
第7圖，係為對於第2實施形態的記憶體系統之連接器101’之構成之其中一例作展示之平面圖。第8圖(a)以及第8圖(b)，係為對於連接器101’之構成之其中一例作展示之剖面圖。第8圖(a)，係為沿著第7圖之箭頭觀察方向VIIIA-VIIIA之剖面圖，第8圖(b)，係為沿著第7圖之箭頭觀察方向VIIIB-VIIIB之剖面圖。另外，在第8圖(a)以及第8圖(b)中，係展示有基材部101a之第1面S1之構造。又，在本實施形態之說明中，針對與第1實施形態相同之構成，係會有附加相同之元件符號並省略詳細之說明的情況。
連接器101’之連接器端子101b，係包含有嵌合部101e。嵌合部101e，係為能夠使主機裝置之連接器之連接器端子作嵌合之構件。嵌合部101e，係位置在連接器端子101b之-X方向之端部處。
嵌合部101e，係包含有第9面S9以及第10面S10。第9面S9以及第10面S10，係構成V字型之溝。第9面S9與第10面S10之間之Y軸方向之尺寸，係如同第7圖中所示一般，隨著朝向+X方向而變小。又，第98面S98與第109面S109之間之Y軸方向之尺寸，係如同第8圖(a)中所示一般，隨著朝向-Z方向而變小。
第9面S9以及第10面S10，例如，係藉由將成為連接器端子101b之導電膜使用濕蝕刻(等向性蝕刻)來進行加工，而得到之。
接著，使用第9圖(a)、第9圖(b)以及第9圖(c)，針對使連接器端子101b之中心線CL1與主機裝置的連接器之連接器端子201b之中心線CL2相互一致並使連接器端子101b與連接器端子201b作嵌合的理由進行說明。中心線CL1，係為將在X-Y面內之連接器端子101b作二等分的與X軸相平行之線(以下，稱作第1中心線CL1)。中心線CL2，係為將在X-Y面內之連接器端子201b作二等分的與X軸相平行之線(以下，稱作第2中心線CL2)。連接器端子201b，係被作固定。連接器端子101b，係為可動。第9圖(a)，係為對於伴隨著連接器端子101b之中心線CL1與主機裝置的連接器之連接器端子201b之中心線CL2之間之位置偏移而導致連接器端子101b與連接器端子201b相互作了接觸的狀態作展示之平面圖。第9圖(b)，係為對於一面使第9面S9與連接器端子201b作接觸一面使連接器端子101b朝向-X方向以及-Y方向而作了移動的狀態作展示之平面圖。第9圖(c)，係為對於一面使第9面S9與連接器端子201b作接觸一面使連接器端子101b朝向-X方向以及-Y方向而更進一步作了移動的狀態作展示之平面圖。
在將主機裝置與記憶體系統作連接的情況時，係會有在連接器端子101b與連接器端子201b之間而產生位置偏移的情形。例如，如同在第9圖(a)中所示一般，連接器端子101b之第1中心線CL1係從連接器端子201b之第2中心線CL2而朝向+Y方向偏移。另外，第1中心線CL1，係也會有從第2中心線CL2而朝向-Y方向偏移的情況。又，第1中心線CL1與第2中心線CL2，係亦會有相互一致的情況。
在第1中心線CL1從第2中心線CL2而朝向Y方向作偏移的情況時，若是想要將主機裝置與記憶體系統作連接，則第9面S9係會與連接器端子201b相互接觸。若是一面使第9面S9與連接器端子201b相互接觸一面對於連接器端子101b施加包含有-X方向的成分之力，則連接器端子101b係會從連接器端子201b而受到包含有-Y方向的成分之力。故而，如同在第9圖(b)中所示一般，連接器端子101b，係以使第1中心線CL1之從第2中心線CL2起之+Y方向之偏移變小的方式，而朝向-X方向以及-Y方向移動。如此這般，第9面S9，係發揮以使第1中心線與第2中心線之間之偏移變小的方式來導引連接器端子101b之移動的功用。於後，係將此功用稱作作為導引部之功用。
若是一面使第9面S9與連接器端子201b作接觸一面在連接器端子101b處而更進一步施加包含有-X方向之力，則連接器端子101b係會朝向-X方向以及-Y方向而更進一步作移動。故而，如同在第9圖(c)中所示一般，連接器端子101b，係以會使第1中心線CL1與第2中心線CL2相互一致的方式，而與連接器端子201b相嵌合。藉由此，在記憶體系統之連接器101’與主機裝置之連接器之間所流動的電性訊號之特性劣化係被作抑制。
另外，在使第10面S10與連接器端子201b作了接觸的情況時，第10面S10，係發揮以使第1中心線與第2中心線之間之偏移變小的方式來導引連接器端子101b之移動的功用。
接著，針對第2實施形態之變形例作說明。第10圖，係為對於第2實施形態的第1變形例之連接器101’A之構成之其中一例作展示之平面圖。第11圖，係為對於連接器101’A之構成之其中一例作展示之剖面圖。第11圖，係為沿著第10圖之箭頭觀察方向XI-XI的剖面圖。
連接器101’A之連接器端子101b，係包含有在X-Z平面上而被實線以及虛線所包圍之矩形狀之部分(以下，稱作主要部分)、和突出部106。連接器端子101b之中心線CL3，係為將在X-Y面內之連接器端子101b之主要部分作二等分的與X軸相平行之線(以下，稱作第3中心線CL3)。突出部106，係被設置於第11面S11之-Y方向之端部處。突出部106，係包含有第12面S12。第11面S11以及第12面S12，係構成嵌合部101f。第11面S11之法線，係與X軸相互平行。第12面S12，係為發揮作為導引部之功用的面。在連接器101’A處，發揮作為導引部之功用的面之數量，係為1個。另外，係亦可替代將突出部設置在第11面S11之-Y方向之端部處，而設置在第11面S11之+Y方向之端部處。
第12面S12與第11面S11之間之角度，係為鈍角。第11面S11之法線，係與X軸相互平行。
接著，使用第12圖(a)、第12圖(b)以及第12圖(c)，針對使第3中心線CL3與第2中心線CL2之間之位置偏移變小並使連接器端子101b與連接器端子201b作嵌合的理由進行說明。另外，在第12圖(a)、第12圖(b)以及第12圖(c)中，用以標示連接器端子101b之主要部分之範圍的虛線係被作省略。第12圖(a)，係為對於伴隨著連接器端子101b之中心線CL1與連接器端子201b之中心線CL2之間之位置偏移而導致連接器端子101b與連接器端子201b相互作了接觸的狀態作展示之平面圖。第12圖(b)，係為對於一面使第12面S12與連接器端子201b作接觸一面使連接器端子101b朝向-X方向以及-Y方向而作了移動的狀態作展示之平面圖。第12圖(c)，係為對於一面使第12面S12與連接器端子201b作接觸一面使連接器端子101b朝向-X方向以及-Y方向而更進一步作了移動的狀態作展示之平面圖。
如同上述一般，在將主機裝置與記憶體系統作連接的情況時，係會有在連接器端子101b與連接器端子201b之間而產生位置偏移的情形。例如，如同在第12圖(a)中所示一般，第3中心線CL3，係從第2中心線CL2而朝向+Y方向偏移。另外，第3中心線CL3，係也會有從第2中心線CL2而朝向-Y方向偏移的情況。又，第3中心線CL3與第2中心線CL2，係亦會有相互一致的情況。
在第3中心線CL3從第2中心線CL2而朝向Y方向作偏移的情況時，若是想要將主機裝置與記憶體系統作連接，則第12面S12係會與連接器端子201b相互接觸。若是一面使第12面S12與連接器端子201b作接觸，一面在連接器端子101b處施加包含有-X方向之成分之力，則連接器端子101b係會從連接器端子201b而接受包含有-Y方向之成分之力。故而，如同在第12圖(b)中所示一般，連接器端子101b，係以使第3中心線CL3之從第2中心線CL2起之+Y方向之偏移變小的方式，而朝向-X方向以及-Y方向移動。
若是一面使第12面S12與連接器端子201b作接觸一面在連接器端子101b處而更進一步施加包含有-X方向之成分之力，則連接器端子101b係會朝向-X方向以及-Y方向而更進一步作移動。故而，如同在第12圖(c)中所示一般，連接器端子101b，係以使第3中心線CL3之從第2中心線CL2起之+Y方向之偏移更進一步變小的方式，而朝向-X方向以及-Y方向移動，之後，連接器端子101b，係以使連接器端子201b與第11面S11以及第12面S12作接觸的方式，而與連接器端子201b相嵌合。藉由此，在記憶體系統之連接器101與主機裝置之連接器之間所流動的電性訊號之特性劣化係被作抑制。另外，當外形規格係為M.2的情況時，在對於電性訊號之特性劣化作抑制的觀點上，相較於採用連接器101’，係以採用連接器101’A為更有利。
接著，針對第2實施形態之第2變形例作說明。第13圖，係為對於第2實施形態的第2變形例之連接器101’B之構成之其中一例作展示之平面圖。第14圖，係為對於連接器101’B之構成之其中一例作展示之剖面圖。第14圖，係為沿著第13圖之箭頭觀察方向XIV-XIV的剖面圖。
連接器101’B之連接器端子101b，係包含有在X-Z平面上而被實線以及虛線所包圍之矩形狀之部分(以下，稱作主要部分)、和突出部106、以及凸部101h。連接器端子101b之中心線CL4，係為將在X-Y面內之連接器端子101b之主要部分作二等分的與X軸相平行之線(以下，稱作第4中心線CL4)。凸部101h，係被設置於第11面S11之+Y方向之端部處。凸部101h，係朝向-X方向突出。凸部101h之材料，係與連接器端子101b之材料相同。
接著，使用第15圖(a)、第15圖(b)以及第15圖(c)，針對使第4中心線CL4與第2中心線CL2之間之位置偏移變小並使連接器端子101b與連接器端子201b作嵌合的理由進行說明。另外，在第15圖(a)、第15圖(b)以及第15圖(c)中，用以標示連接器101b之主要部分之範圍的虛線係被作省略。第15圖(a)，係為對於伴隨著連接器端子101b之中心線CL1與連接器端子201b之中心線CL2之間之位置偏移而導致連接器端子101b與連接器端子201b相互作了接觸的狀態作展示之平面圖。第15圖(b)，係為對於一面使第12面S12與連接器端子201b作接觸一面使連接器端子101b朝向-X方向以及-Y方向而作移動的狀態作展示之平面圖。第15圖(c)，係為對於一面使第12面S12與連接器端子201b作接觸一面使連接器端子101b朝向-X方向以及-Y方向而更進一步作移動的狀態作展示之平面圖。
如同上述一般，在將主機裝置與記憶體系統作連接的情況時，係會有在連接器端子101b與連接器端子201b之間而產生位置偏移的情形。例如，如同在第15圖(a)中所示一般，第4中心線CL4，係從第2中心線CL2而朝向+Y方向偏移。另外，第4中心線CL4，係也會有從第2中心線CL2而朝向-Y方向偏移的情況。又，第4中心線CL4與第2中心線CL2，係亦會有相互一致的情況。
在第4中心線CL4從第2中心線CL2而朝向Y方向作偏移的情況時，若是想要將主機裝置與記憶體系統作連接，則第12面S12係會與連接器端子201b相互接觸。若是一面使第12面S12與連接器端子201b作接觸，一面在連接器端子101b處施加包含有-X方向之成分之力，則連接器端子101b係會從連接器端子201b而接受包含有-Y方向之成分之力。故而，如同在第15圖(b)中所示一般，連接器端子101b，係以使第4中心線CL4之從第2中心線CL2起之+Y方向之偏移變小的方式，而朝向-X方向以及-Y方向移動。
若是一面使第12面S12與連接器端子201b作接觸一面在連接器端子101b處而更進一步施加包含有-X方向之成分之力，則連接器端子101b係會朝向-X方向以及-Y方向而更進一步作移動。故而，如同在第15圖(c)中所示一般，連接器端子101b，係以使第4中心線CL4之從第2中心線CL2起之+Y方向之偏移更進一步變小的方式，而朝向-X方向以及-Y方向移動，之後，連接器端子101b，係以使連接器端子201b與第11面S11、第12面S12以及凸部101h作接觸的方式，而與連接器端子201b相嵌合。藉由此，在主機裝置之連接器與記憶體系統之連接器101’B之間所流動的電性訊號之特性劣化係被作抑制。
(第3實施形態)
第16圖，係為對於第3實施形態的記憶體系統之連接器101”之第1面S1之構成之其中一例作展示之平面圖。第17圖，係為對於第3實施形態的記憶體系統之連接器101”之第2面S2之構成之其中一例作展示之平面圖。另外，在本實施形態之說明中，針對與第1實施形態相同之構成，係會有附加相同之元件符號並省略詳細之說明的情況。
如同在第16圖中所示一般，連接器101”，係包含有複數之連接器端子101b。又，如同在第17圖中所示一般，連接器101”，係包含有複數之連接器端子101b’。於複數之連接器端子101b、101b’之中之位置在+Y方向之最靠端部處的連接器端子101b處，係被設置有導電部301(+)。又，於複數之連接器端子101b、101b’之中之位置在-Y方向之最靠端部處的連接器端子101b、101b’處，係被設置有導電部301(-)。又，於各連接器端子101b、101b’之-X方向之端部處，係被設置有導線301(L)。
導電部301(+)，係包含有第1直線狀導電部301a、和第2直線狀導電部301b。第1直線狀導電部301a，係與X軸方向相平行。從基板100之-X方向之端部之端100e起直到第1直線狀導電部301a之端部為止的X方向之距離D1，係較從連接器101”所被作設置的基板100之端部之端100e起直到導線301(L)之端部為止的X方向之距離D2而更短。又，第1直線狀導電部301a，係被配置在從連接器端子101b起而朝向+Y方向作了分離之位置處。第2直線狀導電部301b，係相對於第1直線狀導電部301a而被傾斜地作配置。第2直線狀導電部301b與Y軸之間所成之角度，係為銳角(較0度更大且未滿90度)。又，第2直線狀導電部301b，係將第1直線狀導電部301a與連接器端子101b作連接。
導電部301(-)，係包含有第1直線狀導電部301a、和第2直線狀導電部301b。第1直線狀導電部301a，係與X軸方向相平行。從基板100之端部之-X方向之端100e起直到第1直線狀導電部301a之端部為止的X方向之距離D1，係較從連接器101”所被作設置的基板100之端部之端100e起直到導線301(L)之端部為止的X方向之距離D2而更短。又，第1直線狀導電部301a，係被配置在從連接器端子101b起而朝向-Y方向作了分離之位置處。第2直線狀導電部301b，係相對於第1直線狀導電部301a而被傾斜地作配置，並且係將第1直線狀導電部301a與連接器端子101b作連接。第2直線狀導電部301b與Y軸之間所成之角度，係為銳角。
導電部301(+)之電位以及導電部301(-)之電位，例如，係為接地電位。當外形規格為EDSFF的情況時，若是將導電部301(+)之電位以及導電部301(-)之電位設為接地電位，則係能夠對於電性訊號之特定劣化作抑制。
導電部301(+)之尺寸、導電部301(-)之尺寸以及導電部301(+)與導電部301(-)之間之Y軸方向之尺寸，係如同以下一般地而被決定。此些之尺寸，係以會使「連接器101”之與X軸相平行之中心線」和「主機裝置之連接器之與X軸相平行之中心線」之間的偏移變小的方式，而被決定。藉由此，在記憶體系統之連接器101”與主機裝置之連接器之間所流動的電性訊號之特性劣化係被作抑制。
第18圖，係為對於製造途中之連接器101”作展示之平面圖。
於各連接器端子101b之-X方向之端部處，係被形成有會成為導線301(L)的加工前之導電圖案301。於被配置在+Y方向之最靠端部處之連接器端子101b處，係被形成有會成為導電部301(+)的加工前之導電圖案301。於被配置在-Y方向之最靠端部處之連接器端子101b處，係被形成有會成為導電部301(-)的加工前之導電圖案301。導電圖案301，例如係使用金鍍敷而被形成。於此情況，導線301(L)之材料、導電部301(+)之材料以及導電部301(-)之材料，係為相同。
複數之導電圖案301，例如，係使用蝕刻遮罩(未圖示)以及濕蝕刻而被同時進行加工，導線301(L)、導電部301(+)以及導電部301(-)係被形成。
實施形態，係僅為例示。發明之範圍，係並不被實施形態所限定。
1:資訊處理系統 10:記憶體系統 10Y,10Z:中心線 20:主機裝置 100:基板 101,101’,101”,101’A,101’B:連接器(第1連接器) 101a:基材部 101b,101b’:連接器端子(第1連接器端子) 101d1:第1接地層 101d2:第2接地層 101d3:第3接地層 101d4:第4接地層 101c1:第1突出部 101c2:第2突出部 101d1:第1接地層 101d2:第2接地層 101e:嵌合部 101f:嵌合部 101g:嵌合部 101h:凸部 102:介面電路 103:揮發性記憶體 104:控制器 105:非揮發性記憶體 106:突出部 201,201b:連接器端子 301(+),301(-):導電部 301a:第1直線狀導電部 301b:第2直線狀導電部 301(L):導線 θ1,θ2,θ3,θ4:角度 CL1:第1中心線 CL2:第2中心線 CL3:第3中心線 CL4:第4中心線 W:寬幅 T:厚度 L:長度 L1:第1尺寸 L2:第2尺寸 L3:第3尺寸 L4:第4尺寸 L6:第6尺寸 L11:第11尺寸 L12:第12尺寸 L13:第13尺寸 L14:第14尺寸 L26:第26尺寸 S1:第1面 S2:第2面 S3:第3面 S3a,S3b:第3面之一部分 S4:第4面 S4a,S4b:第4面之一部分 S5:第5面 S6:第6面 S7:第7面 S8:第8面 S9:第9面 S10:第10面 S11:第11面 S12:第12面 SLT:細縫
[第1圖]係為對於第1實施形態的記憶體系統之構成之其中一例作展示之區塊圖。 [第2圖](a)係為對於第1實施形態的記憶體系統之更詳細之構成之其中一例作展示之平面圖。(b)係為對於第1實施形態的記憶體系統之更詳細之構成之其中一例作展示之側面圖。 [第3圖]係為第1實施形態的連接器之剖面圖。 [第4圖](a)係為第1實施形態的加工前之基材部之剖面圖。(b)係為第1實施形態的具有第1突出部之加工後之基材部之剖面圖。(c)係為第1實施形態的具有第1突出部以及第2突出部之加工後之基材部之剖面圖。 [第5圖]係為第1實施形態的連接器以及主機裝置的連接器之剖面圖。 [第6圖]係為第1實施形態的變形例之連接器之剖面圖。 [第7圖]係為對於第2實施形態的記憶體系統之連接器之構成之其中一例作展示之平面圖。 [第8圖](a)係為第2實施形態的記憶體系統之連接器之包含有第9面以及第10面之部分的剖面圖。(b)係為第2實施形態的記憶體系統之連接器之並不包含有第9面以及第10面之部分的剖面圖。 [第9圖](a)係為對於第2實施形態的連接器之連接器端子之中心線與主機裝置的連接器之連接器端子之中心線相互有所偏移之狀態作展示之平面圖。(b)係為對於第2實施形態的連接器之連接器端子朝向-X方向以及-Y方向而作了移動的狀態作展示之平面圖。(c)係為對於第2實施形態的連接器之連接器端子朝向-X方向以及-Y方向而更進一步作了移動的狀態作展示之平面圖。 [第10圖]係為對於第2實施形態的第1變形例之連接器之構成之其中一例作展示之平面圖。 [第11圖]係為對於第2實施形態的第1變形例之連接器之構成之其中一例作展示之剖面圖。 [第12圖](a)係為對於第2實施形態的第1變形例之連接器之連接器端子之中心線與主機裝置的連接器之連接器端子之中心線相互有所偏移之狀態作展示之平面圖。(b)係為對於第2實施形態的第1變形例之連接器之連接器端子朝向-X方向以及-Y方向而作了移動的狀態作展示之平面圖。(c)係為對於第2實施形態的第1變形例之連接器之連接器端子朝向-X方向以及-Y方向而更進一步作了移動的狀態作展示之平面圖。 [第13圖]係為對於第2實施形態的第2變形例之連接器之構成之其中一例作展示之平面圖。 [第14圖]係為對於第2實施形態的第2變形例之連接器之構成之其中一例作展示之剖面圖。 [第15圖](a)係為對於第2實施形態的第2變形例之記憶體系統的連接器之連接器端子之中心線與主機裝置的連接器之連接器端子之中心線相互有所偏移之狀態作展示之平面圖。(b)係為對於第2實施形態的第2變形例之連接器之連接器端子朝向-X方向以及-Y方向而作了移動的狀態作展示之平面圖。(c)係為對於第2實施形態的第2變形例之連接器之連接器端子朝向-X方向以及-Y方向而更進一步作了移動的狀態作展示之平面圖。 [第16圖]係為對於第3實施形態的記憶體系統之連接器之第1面之構成之其中一例作展示之平面圖。 [第17圖]係為對於第3實施形態的記憶體系統之連接器之第2面之構成之其中一例作展示之平面圖。 [第18圖]係為對於第3實施形態的記憶體系統之製造途中之連接器作展示之平面圖。
10Y,10Z:中心線
101:連接器(第1連接器)
101a:基材部
101b,101b’:連接器端子(第1連接器端子)
101c1:第1突出部
101c2:第2突出部
θ1,θ2,θ3,θ4:角度
S1:第1面
S2:第2面
S3:第3面
S4:第4面
S5:第5面
S6:第6面
S7:第7面
S8:第8面
SLT:細縫

Claims (10)

  1. 一種基板，係具備有能夠與主機裝置之連接器作嵌合之第1連接器， 前述第1連接器，係具備有： 複數之連接器端子，係被配置在第1方向上；和 基材部，係包含有前述複數之連接器端子所被作設置之第1面，並延伸存在於前述第1方向上， 前述基材部，係具備有： 第2面，係與前述第1面相垂直；和 第1突出部，係被設置在前述第2面處，並朝向前述第1方向突出；和 第3面，係位置在前述第2面之相反側處；和 第2突出部，係被設置在前述第3面處，並朝向與前述第1方向相反側之方向突出。
  2. 如請求項1所記載之基板，其中， 前述第1突出部之材料，係為絕緣物， 前述第2突出部之材料，係為絕緣物。
  3. 如請求項1所記載之基板，其中， 前述基材部，係為基板之一部分。
  4. 如請求項1～3中之任一項所記載之基板，其中，係更進而具備有： 第1接地層，係被設置於前述第1突出部處；和 第2接地層，係被設置於前述第2突出部處。
  5. 一種基板，係具備有能夠與主機裝置之連接器作嵌合之第1連接器， 前述第1連接器，係具備有： 複數之連接器端子，係被配置在第1方向上；和 基材部，係包含有前述複數之連接器端子所被作設置之第1面，並延伸存在於前述第1方向上， 前述複數之連接器端子，係包含有第1連接器端子，該第1連接器端子，係包含有能夠與前述主機裝置之前述連接器之連接器端子作嵌合之嵌合部。
  6. 如請求項5所記載之基板，其中， 前述嵌合部，係包含有第4面和第5面， 第2面與第3面所成之角度，係為銳角。
  7. 如請求項5所記載之基板，其中， 前述嵌合部，係包含有第4面和第6面， 前述第4面與第6面所成之角度，係為鈍角。
  8. 如請求項7所記載之基板，其中，係更進而具備有： 凸部，係被設置在前述第6面處。
  9. 一種基板，係具備有能夠與主機裝置之連接器作嵌合之第1連接器， 前述第1連接器，係具備有： 複數之連接器端子，係被配置在第1方向上；和 基材部，係包含有前述複數之連接器端子所被作設置之第1面，並延伸存在於前述第1方向上， 於前述複數之連接器端子之中之位置在前述第1方向上之最靠端部處的連接器處，係被設置有導電部， 前述導電部，係包含有：第1直線狀導電部，係從前述最靠端部之連接器而有所分離；和第2直線狀導電部，係相對於前述第1直線狀導電部而被傾斜地作配置，並將前述最靠端部之連接器與前述第1直線狀導電部作連接。
  10. 一種記憶體系統，係具備有： 如請求項1～9中之任一項所記載之基板；和 非揮發性記憶體，係被設置於前述基板處。
TW111116934A 2022-03-22 2022-05-05 基板及記憶體系統 TWI837656B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022045554A JP2023139826A (ja) 2022-03-22 2022-03-22 基板及びメモリシステム
JP2022-045554 2022-03-22

Publications (2)

Publication Number Publication Date
TW202339583A true TW202339583A (zh) 2023-10-01
TWI837656B TWI837656B (zh) 2024-04-01

Family

ID=88096977

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116934A TWI837656B (zh) 2022-03-22 2022-05-05 基板及記憶體系統

Country Status (4)

Country Link
US (1) US12127346B2 (zh)
JP (1) JP2023139826A (zh)
CN (1) CN116826416A (zh)
TW (1) TWI837656B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647123A (en) * 1983-02-07 1987-03-03 Gulf & Western Manufacturing Company Bus networks for digital data processing systems and modules usable therewith
JP3251079B2 (ja) 1992-12-28 2002-01-28 ソニー株式会社 Ｆｐｃのコネクター用端子部
JP4569913B2 (ja) 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリモジュール
US6980471B1 (en) * 2004-12-23 2005-12-27 Sandisk Corporation Substrate electron injection techniques for programming non-volatile charge storage memory cells
JP5146278B2 (ja) 2008-11-18 2013-02-20 富士通株式会社 プリント基板およびプリント基板搭載構造
JP2014071414A (ja) 2012-10-01 2014-04-21 Sumitomo Electric Ind Ltd 光モジュール及び光モジュールの製造方法
JP6068223B2 (ja) 2013-03-27 2017-01-25 モレックス エルエルシー 多層基板用コネクタ
US9639291B2 (en) * 2014-09-10 2017-05-02 Kabushiki Kaisha Toshiba Memory system
TWI633412B (zh) 2015-11-06 2018-08-21 東芝記憶體股份有限公司 Memory device and substrate
JP2018056357A (ja) * 2016-09-29 2018-04-05 東芝メモリ株式会社 半導体装置
KR102716191B1 (ko) * 2016-12-06 2024-10-11 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
TWM561980U (zh) 2017-12-05 2018-06-11 技嘉科技股份有限公司 具有散熱孔的主電路板及其電子裝置
JP7434114B2 (ja) * 2020-08-31 2024-02-20 キオクシア株式会社 メモリシステム

Also Published As

Publication number Publication date
US12127346B2 (en) 2024-10-22
JP2023139826A (ja) 2023-10-04
TWI837656B (zh) 2024-04-01
US20230309234A1 (en) 2023-09-28
CN116826416A (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
KR0162247B1 (ko) 가요성 인쇄회로
US6607405B2 (en) Multi-card card connector for multi-type cards
US10362693B2 (en) Electronic apparatus, electronic apparatus manufacturing method, and die
CN109920783B (zh) 半导体存储装置
JP2009015475A (ja) Ｒｆｉｄタグ実装基板
CN106815627B (zh) 半导体存储装置及适配器
US6918778B2 (en) Configuration, plug-in mount and contact element for fixing and contacting switching assemblies on a substrate
TW202339583A (zh) 基板及記憶體系統
KR20170000458A (ko) 기판 스트립
CN115223975A (zh) 半导体封装件和包括该半导体封装件的半导体模块
JPH11297435A (ja) コネクタ装置、コネクタ装置を有する回路モジュールおよび回路モジュールを搭載した電子機器
KR102602697B1 (ko) 베이스 기판을 가지는 전자 장치
US20230187865A1 (en) Assembly and harness assembly
US11307637B2 (en) Universal flash storage memory card
CN108550565A (zh) 芯片封装结构及封装方法
CN110620102B (zh) 半导体存储装置
JP2017174892A (ja) Ｕｓｂ装置及びその製造方法
US12033952B2 (en) Semiconductor packages including at least one die position checker
KR100505641B1 (ko) 메모리 모듈 및 이를 구비하는 메모리 시스템
KR102728551B1 (ko) 커넥터
WO2022201566A1 (ja) メモリデバイス
US20240361352A1 (en) Test socket and assembly device thereof
TWM624723U (zh) 板端轉接器
KR20040058417A (ko) 메모리 모듈용 인쇄회로기판 및 이를 장착하는 소켓
KR20220021754A (ko) 메모리 카드