JP2023139826A

JP2023139826A - 基板及びメモリシステム

Info

Publication number: JP2023139826A
Application number: JP2022045554A
Authority: JP
Inventors: 和幸新妻; Kazuyuki Niitsuma
Original assignee: Kioxia Corp
Current assignee: Kioxia Corp
Priority date: 2022-03-22
Filing date: 2022-03-22
Publication date: 2023-10-04
Also published as: US20230309234A1; TW202339583A; CN116826416A; TWI837656B

Abstract

【課題】メモリシステムのコネクタとホスト装置のコネクタとの間に流れる電気信号の特性劣化を抑制できる基板を提供すること。
【解決手段】基板は、ホスト装置のコネクタに嵌合可能な第１のコネクタ１０１を含む。第１のコネクタ１０１は、第１の方向に配置された複数のコネクタ端子１０１ｂと、複数のコネクタ端子１０１ｂが設けられた面Ｓ１を含み、第１の方向に延在する基材部１０１ａと、を具備する。基材部１０１ａは、面Ｓ１に垂直な面Ｓ３と、面Ｓ３に設けられ、第１の方向に突出する第１の突出部１０１ｃ１と、面Ｓ３の反対側に位置する面Ｓ４と、面Ｓ４に設けられ、第１の方向とは反対側の方向に突出する第２の突出部１０１ｃ２と、を具備する。
【選択図】図３

Description

本発明の実施形態は、基板及びメモリシステムに関する。

メモリシステムは、例えば、基板と、基板に設けられたメモリと、基板に設けられたメモリコントローラと、基板の端部に設けられたコネクタとを含む。メモリシステムのコネクタは、例えば、ホスト装置のコネクタに嵌合可能である。

米国特許出願公開第２０１４／００９２５６５号明細書

本発明の目的は、メモリシステムのコネクタとホスト装置のコネクタとの間に流れる電気信号の特性劣化を抑制できる、基板及びメモリシステムを提供することにある。

実施形態の基板は、ホスト装置のコネクタに嵌合可能な第１のコネクタを具備する。第１のコネクタは、第１の方向に配置された複数のコネクタ端子と、複数のコネクタ端子が設けられた第１の面を含み、第１の方向に延在する基材部と、を具備する。基材部は、第１の面に垂直な第２の面と、第２の面に設けられ、第１の方向に突出する第１の突出部と、第２の面の反対側に位置する第３の面と、第３の面に設けられ、第１の方向とは反対側の方向に突出する第２の突出部と、を具備する。

第１の実施形態に係るメモリシステムの構成の一例を示すブロック図。（ａ）第１の実施形態に係るメモリシステムのより詳細な構成の一例を示す平面図。（ｂ）第１の実施形態に係るメモリシステムのより詳細な構成の一例を示す側面図。第１の実施形態に係るコネクタの断面図。（ａ）第１の実施形態に係る加工前の基材部の断面図。（ｂ）第１の実施形態に係る第１の突出部を有する加工後の基材部の断面図。（ｃ）第１の実施形態に係る第１の突出部及び第２の突出部を有する加工後の基材部の断面図。第１の実施形態に係るコネクタ及びホスト装置のコネクタの断面図。第１の実施形態の変形例に係るコネクタの断面図。第２の実施形態に係るメモリシステムのコネクタの構成の一例を示す平面図。（ａ）第２の実施形態に係るメモリシステムのコネクタの第９の面及び第１０の面を含む部分の断面図。（ｂ）第２の実施形態に係るメモリシステムのコネクタの第９の面及び第１０の面を含まない部分の断面図。（ａ）第２の実施形態に係るコネクタのコネクタ端子の中心線とホスト装置のコネクタのコネクタ端子の中心線とがずれた状態を示す平面図。（ｂ）第２の実施形態に係るコネクタのコネクタ端子が－Ｘ方向及び－Ｙ方向に向かって移動した状態を示す平面図。（ｃ）第２の実施形態に係るコネクタのコネクタ端子が－Ｘ方向及び－Ｙ方向に向かって更に移動した状態を示す平面図。第２の実施形態の第１の変形例に係るコネクタの構成の一例を示す平面図。第２の実施形態の第１の変形例に係るコネクタの構成の一例を示す断面図。（ａ）第２の実施形態の第１の変形例に係るコネクタのコネクタ端子の中心線とホスト装置のコネクタのコネクタ端子の中心線とがずれた状態を示す平面図。（ｂ）第２の実施形態の第１の変形例に係るコネクタのコネクタ端子が－Ｘ方向及び－Ｙ方向に向かって移動した状態を示す平面図。（ｃ）第２の実施形態の第１の変形例に係るコネクタのコネクタ端子が－Ｘ方向及び－Ｙ方向に向かって更に移動した状態を示す平面図。第２の実施形態の第２の変形例に係るコネクタの構成の一例を示す平面図。第２の実施形態の第２の変形例に係るコネクタの構成の一例を示す断面図。（ａ）第２の実施形態の第２の変形例に係るメモリシステムのコネクタのコネクタ端子の中心線とホスト装置のコネクタのコネクタ端子の中心線とがずれた状態を示す平面図。（ｂ）第２の実施形態の第２の変形例に係るコネクタのコネクタ端子が－Ｘ方向及び－Ｙ方向に向かって移動した状態を示す平面図。（ｃ）第２の実施形態の第２の変形例に係るコネクタのコネクタ端子が－Ｘ方向及び－Ｙ方向に向かって更に移動した状態を示す平面図。第３の実施形態に係るメモリシステムのコネクタの第１の面の構成の一例を示す平面図。第３の実施形態に係るメモリシステムのコネクタの第２の面の構成の一例を示す平面図。第３の実施形態に係るメモリシステムの製造途中のコネクタを示す平面図。

以下、図面を参照しながら実施形態を説明する。

（第１の実施形態）
図１は、第１の実施形態に係る情報処理システム１の構成の一例を示すブロック図である。情報処理システム１は、メモリシステム１０とホスト装置２０とを含む。

ホスト装置２０は、情報処理を行う装置である。ホスト装置２０は、例えば、パーソナルコンピュータ、タブレットコンピュータ又はサーバーである。ホスト装置２０は、コネクタ２０１を含む。コネクタ２０１は、ソケットコネクタである。コネクタ２０１は、複数のコネクタ端子を含む電子部品である。コネクタ端子は、外部と信号を送受信する端子である。

メモリシステム１０は、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成されたストレージデバイスである。メモリシステム１０は、例えば、ＳＳＤ（Solid State Drive）である。メモリシステム１０は、ホスト装置２０と接続可能である。メモリシステム１０は、ホスト装置２０の外部記憶装置として機能する。メモリシステム１０は、コネクタ（第１のコネクタ）１０１、インターフェース（Ｉ／Ｆ）回路１０２、揮発性メモリ１０３、コントローラ１０４及び不揮発性メモリ１０５を備えている。

コネクタ１０１は、エッジコネクタである。コネクタ１０１は、複数のコネクタ端子を含む電子部品である。コネクタ１０１のフォームファクタは、例えば、Ｍ．２（エムドットツー）や、ＥＤＳＦＦ（Enterprise and Data Center SSD Form Factor）である。コネクタ１０１は、コネクタ２０１に嵌合可能である。コネクタ１０１がコネクタ２０１に嵌合すると、コネクタ１０１とコネクタ２０１とは接続する。その結果、メモリシステム１０とホスト装置２０とは接続する。

インターフェース回路１０２は、例えば、シリアル通信の一つであるＰＣＩＥｘｐｒｅｓｓ（登録商標）（ＰＣＩｅ）の規格に則したインターフェースである。

揮発性メモリ１０３は、データを記憶するメモリである。揮発性メモリ１０３は、例えば、ＤＲＡＭ（Dynamic Random Access Memory）である。揮発性メモリ１０３は、電源供給が断たれると、記憶している情報（データ）を失う。揮発性メモリ１０３は、ホスト装置２０とメモリシステム１０との間で信号を送受信する際にバッファとして用いられる。

コントローラ１０４は、メモリシステム１０の各部を制御する集積回路である。コントローラ１０４は、インターフェース回路１０２、揮発性メモリ１０３、不揮発性メモリ１０５を統括的に制御する。具体的には、コントローラ１０４は、インターフェース回路１０２を介してホスト装置２０から書込み要求を受信した場合、書込み要求で指定されたデータを不揮発性メモリ１０５に書き込む。また、コントローラ１０４は、インターフェース回路１０２を介してホスト装置２０からの読出し要求を受信した場合、読出し要求で指定されたデータを不揮発性メモリ１０５から読み出してホスト装置２０に送信する。

不揮発性メモリ１０５は、データを不揮発に記憶するメモリである。不揮発性メモリ１０５は、例えば、ＮＡＮＤ型フラッシュメモリである。不揮発性メモリ１０５の他の例としては、ＭＲＡＭ（Magnetoresistive Random Access Memory）、ＰＲＡＭ（Phase change Random Access Memory）、ＲｅＲＡＭ（Resistive Random Access Memory）、又は、ＦｅＲＡＭ（Ferroelectric Random Access Memory）がある。なお、不揮発性メモリ１０５の個数は、２以上でもよい。

次に、第１の実施形態に係るメモリシステム１０のより詳細な構成について説明する。図２（ａ）は、第１の実施形態に係るメモリシステム１０のより詳細な構成の一例を示す平面図である。図２（ｂ）は、メモリシステム１０の側面図である。

メモリシステム１０は、基板１００上に構成される。基板１００は、プリント配線板を含む基板である。プリント配線板は、例えば、３層以上に導電パターンを有する多層プリント配線板である。基板１００上には、コネクタ１０１、インターフェース回路１０２、揮発性メモリ１０３、コントローラ１０４及び不揮発性メモリ１０５が実装される。コネクタ１０１は、基板１００の端部に設けられる。

基板１００は、板状の形状を有する。基板１００は、長さＬと、幅Ｗと、厚さＴと、を有する。基板１００の長さＬは、コネクタ１０１が設けられる基板１００の端部から、反対側の基板１００の端部に向かう方向（以下、水平方向という）における、基板１００の端から端までの隔たりの大きさである。基板１００の幅Ｗは、上記水平方向に対して垂直な方向（以下、垂直方向という）における、基板１００の端から端までの隔たりの大きさである。基板１００の厚さＴは、上記水平方向及び上記垂直方向に対して垂直な方向における、基板１００の端から端までの隔たりの大きさである。基板１００の長さＬは、基板１００の幅Ｗよりも大きい。また、基板１００の長さＬは、基板１００の幅Ｗよりも小さいこともある。また、基板１００の長さＬは、基板１００の幅Ｗと同じ大きさのこともある。図２（ａ）及び図２（ｂ）には、Ｘ軸、Ｙ軸（第１の軸）及びＺ軸が示されている。Ｘ軸とＹ軸とＺ軸とは互いに直交する。以降、図面におけるＸ軸の矢印の方向を＋Ｘ方向、Ｘ軸の矢印と反対の方向を－Ｘ方向という。Ｙ軸の矢印の方向を＋Ｙ方向（第１の方向）、Ｙ軸の矢印と反対の方向を－Ｙ方向という。Ｚ軸の矢印の方向を＋Ｚ方向、Ｚ軸の矢印と反対の方向を－Ｚ方向という。Ｘ軸の方向は、上記水平方向に平行である。Ｙ軸の方向は、上記垂直方向に平行である。Ｚ軸の方向は、上記水平方向及び上記垂直方向に垂直な方向に平行である。

次に、第１の実施形態に係るコネクタ１０１の断面構造について説明する。図３は、第１の実施形態に係るコネクタ１０１の断面図である。この断面図は、図２のＩＩＩ－ＩＩＩ線に沿った断面を示している。コネクタ１０１は、基材部１０１ａと、複数のコネクタ端子（第１のコネクタ端子）１０１ｂ，１０１ｂ’とを含む。

基材部１０１ａは、基板１００の一部分である。基材部１０１ａは、Ｙ軸方向に延在する。基材部１０１ａの材料は、絶縁物である。

コネクタ端子１０１ｂ，１０１ｂ’は、外部と信号を送受信する端子である。コネクタ端子１０１ｂ，１０１ｂ’の材料は、例えば、金（Ａｕ）である。複数のコネクタ端子１０１ｂの数は、複数のコネクタ端子１０１ｂ’の数と同じである。一つのコネクタ端子１０１ｂの中心線は、対応する一つのコネクタ端子１０１ｂ’の中心線と一致する（１０Ｚ）。中心線１０Ｚは、Ｚ軸に平行である。

基材部１０１ａは、第１の面Ｓ１と、第２の面Ｓ２と、第３の面Ｓ３と、第４の面Ｓ４と、第１の突出部１０１ｃ１と、第２の突出部１０１ｃ２と、スリットＳＬＴとを含む。

第１の面Ｓ１の法線は、Ｚ軸に平行である。第１の面Ｓ１には、複数のコネクタ端子１０１ｂが設けられる。第２の面Ｓ２は、第１の面Ｓ１とは反対側の面である。第２の面Ｓ２の法線は、Ｚ軸に平行である。第２の面Ｓ２には、複数のコネクタ端子１０１ｂ’が設けられる。第３の面Ｓ３は、第１の面Ｓ１に垂直な面である。第３の面Ｓ３の法線は、Ｙ軸に平行である。第４の面Ｓ４は、第３の面Ｓ３とは反対側の面である。第４の面Ｓ４の法線は、Ｙ軸に平行である。

第１の突出部１０１ｃ１は、第３の面Ｓ３に設けられる。第１の突出部１０１ｃ１は、＋Ｙ方向に突出する。第１の突出部１０１ｃ１の材料は、絶縁物である。第１の突出部１０１ｃ１は、第５の面Ｓ５及び第６の面Ｓ６を含む。第５の面Ｓ５は、第３の面Ｓ３に接している。第５の面Ｓ５と第３の面Ｓ３とのなす角度θ１は、例えば、９０度である。第５の面Ｓ５は、第１の面Ｓ１と同じ方向を向いている。第６の面Ｓ６は、第５の面Ｓ５とは反対側の面である。第６の面Ｓ６は、第３の面に接している。第６の面Ｓ６と第３の面Ｓ３とのなす角度θ２は、例えば、９０度である。第６の面Ｓ６は、第２の面Ｓ２と同じ方向を向いている。

第２の突出部１０１ｃ２は、第４の面Ｓ４に設けられる。第２の突出部１０１ｃ２は、－Ｙ方向に突出する。第２の突出部１０１ｃ２の材料は、絶縁物である。第２の突出部１０１ｃ２は、第７の面Ｓ７及び第８の面Ｓ８を含む。第７の面Ｓ７は、第４の面Ｓ４に接している。第７の面Ｓ７と第４の面Ｓ４とのなす角度θ３は、例えば、９０度である。第７の面Ｓ７は、第１の面Ｓ１と同じ方向を向いている。第８の面Ｓ８は、第７の面Ｓ７とは反対側の面である。第８の面Ｓ８は、第４の面に接している。第８の面Ｓ８と第４の面Ｓ４とのなす角度θ４は、例えば、９０度である。第８の面Ｓ８は、第２の面Ｓ２と同じ方向を向いている。

第１の突出部１０１ｃ１の形状と、第２の突出部１０１ｃ２の形状とは、同じである。第１の突出部１０１ｃ１の寸法と、第２の突出部１０１ｃ２の寸法とは、同じである。第１の突出部１０１ｃ１の中心線と、第２の突出部１０１ｃ２の中心線とは、一致する（１０Ｙ）。

スリットＳＬＴは、基材部１０１ａのＹ軸方向の中央からずれた位置にある。スリットＳＬＴは、ホスト装置２０のコネクタに設けられた突起などと嵌まり合う。

次に、第１の突出部１０１ｃ１及び第２の突出部１０１ｃ２の形成方法について説明する。図４（ａ）は、加工前の基材部１０１ａを示している。図４（ｂ）は、第１の突出部１０１ｃ１を有する加工後の基材部１０１ａを示している。図４（ｃ）は、第１の突出部１０１ｃ１及び第２の突出部１０１ｃ２を有する加工後の基材部１０１ａを示している。

レーザー加工によって、基材部１０１ａに第１の突出部１０１ｃ１が形成される。レーザー加工は、ルーター加工よりも加工精度が高い。しかし、レーザー加工を用いた場合、レーザー光の焦点距離から一定の距離を超えた領域では、レーザー光のエネルギー密度が低下し、基材部１０１ａを溶かせなくなる。そのため、第１の寸法Ｌ１、第２の寸法Ｌ２、第３の寸法Ｌ３及び第４の寸法Ｌ４は、上記一定の距離以下に設定される。第１の寸法Ｌ１は、第１の突出部１０１ｃ１のＹ軸方向の寸法である。第２の寸法Ｌ２は、第１の突出部１０１ｃ１のＺ軸方向の寸法である。第３の寸法Ｌ３は、第１の突出部１０１ｃ１と第１の面Ｓ１との間のＺ軸方向の寸法である。第４の寸法Ｌ４は、第１の突出部１０１ｃ１と第２の面Ｓ２との間のＺ軸方向の寸法である。更に、図示していないが、第１の突出部１０１ｃ１のＸ軸方向の寸法（第５の寸法）も上記一定の距離以下に設定される。

さらに、レーザー加工によって、基材部１０１ａに第２の突出部１０１ｃ２が形成される。第１１の寸法Ｌ１１、第１２の寸法Ｌ１２、第１３の寸法Ｌ１３及び第１４の寸法Ｌ１４は、上記一定の距離以下に設定される。第１１の寸法Ｌ１１は、第２の突出部１０１ｃ２のＹ軸方向の寸法である。第１２の寸法Ｌ１２は、第２の突出部１０１ｃ２のＺ軸方向の寸法である。第１３の寸法Ｌ１３は、第２の突出部１０１ｃ２と第１の面Ｓ１との間のＺ軸方向の寸法である。第１４の寸法Ｌ１４は、第２の突出部１０１ｃ２と第２の面Ｓ２との間のＺ軸の寸法である。更に、図示していないが、第２の突出部１０１ｃ２のＸ軸方向の寸法（第１５の寸法）も上記一定の距離以下に設定される。

図５は、第１の実施形態に係るメモリシステムのコネクタ１０１及びホスト装置のコネクタ２０１の断面図である。

第１の突出部１０１ｃ１及び第２の突出部１０１ｃ２は、レーザー加工を用いて形成される。コネクタ１０１のＹ軸方向の寸法（第６の寸法Ｌ６）と、コネクタ２０１のＹ軸方向の寸法（第２６の寸法Ｌ２６）とはほぼ等しい。

次に、本実施形態の効果について説明する。

本実施形態では、スリットＳＬＴは、ホスト装置２０のコネクタに設けられた突起などと嵌まり合う。これにより、メモリシステム１０がホスト装置２０に対して表裏逆に取り付けられることを防ぐことができる。また、本実施形態では、基材部１０１ａをレーザー加工することにより、寸法精度が高く、コネクタ端子１０１ｂ，１０１ｂ’に対する位置精度が高い第１の突出部１０１ｃ１及び第２の突出部１０１ｃ２を得ることができる。また、本実施形態は、位置ずれが小さくなることにより、コネクタ１０１のコネクタ端子１０１ｂ，１０１ｂ’とコネクタ２０１のコネクタ端子との接触状態は、良好に保たれる。これにより、メモリシステムのコネクタ１０１とホスト装置のコネクタ２０１との間に流れる電気信号の特性劣化は、抑制される。

次に、第１の実施形態の変形例について説明する。図６は、第１の実施形態の変形例に係るコネクタ１０１Ａの断面図である。

コネクタ１０１Ａがコネクタ１０１と異なる点は、第１のグランド層１０１ｄ１、第２のグランド層１０１ｄ２、第３のグランド層１０１ｄ３及び第４のグランド層１０１ｄ４を備えていることである。

第１のグランド層１０１ｄ１、第２のグランド層１０１ｄ２、第３のグランド層１０１ｄ３及び第４のグランド層１０１ｄ４は、グランドとして機能する層である。第１のグランド層１０１ｄ１、第２のグランド層１０１ｄ２、第３のグランド層１０１ｄ３及び第４のグランド層１０１ｄ４は、例えば、めっきを用いて形成される。

第１のグランド層１０１ｄ１は、第３の面Ｓ３のうち、第１の面Ｓ１の＋Ｙ方向の端部と第５の面Ｓ５との間の部分Ｓ３ａに設けられる。また、第１のグランド層１０１ｄ１は、第５の面Ｓ５にも設けられる。なお、第１のグランド層１０１ｄ１は、第１の面Ｓ１の＋Ｙ方向の端部にも設けられる。または、第１のグランド層１０１ｄ１は、第１の面Ｓ１の＋Ｙ方向の端部に設けられる。

第２のグランド層１０１ｄ２は、第３の面Ｓ３のうち、第２の面Ｓ２の＋Ｙ方向の端部と第６の面Ｓ６との間の部分Ｓ３ｂに設けられる。また、第２のグランド層１０１ｄ２は、第６の面Ｓ６にも設けられる。なお、第２のグランド層１０１ｄ２は、第２の面Ｓ２の＋Ｙ方向の端部にも設けられる。または、第２のグランド層１０１ｄ２は、第２の面Ｓ２の＋Ｙ方向の端部に設けられる。

第３のグランド層１０１ｄ３は、第４の面Ｓ４のうち、第１の面Ｓ１の－Ｙ方向の端部と第７の面Ｓ７との間の部分Ｓ４ａに設けられる。また、第３のグランド層１０１ｄ３は、第７の面Ｓ７にも設けられる。なお、第３のグランド層１０１ｄ３は、第１の面Ｓ１の－Ｙ方向の端部にも設けられる。または、第３のグランド層１０１ｄ３は、第１の面Ｓ１の－Ｙ方向の端部に設けられる。

第４のグランド層１０１ｄ４は、第４の面Ｓ４のうち、第２の面Ｓ２の－Ｙ方向の端部と第８の面Ｓ８との間の部分Ｓ４ｂに設けられる。また、第４のグランド層１０１ｄ４は、第８の面Ｓ８にも設けられる。なお、第４のグランド層１０１ｄ４は、第２の面Ｓ２の－Ｙ方向の端部にも設けられる。または、第４のグランド層１０１ｄ４は、第２の面Ｓ２の－Ｙ方向の端部に設けられる。

ホスト装置のコネクタは、第１のグランド層１０１ｄ１に対応するグランド層、第２のグランド層１０１ｄ２に対応するグランド層、第３のグランド層１０１ｄ３に対応するグランド層、及び第４のグランド層１０１ｄ４に対応するグランド層の少なくとも一つを備える。

次に、第１の実施形態の変形例の効果について説明する。第１の実施形態の変形例によれば、電気信号の特性劣化を抑制できる。メモリシステムのコネクタ１０１Ａは、第１のグランド層１０１ｄ１、第２のグランド層１０１ｄ２、第３のグランド層１０１ｄ３、及び第４のグランド層１０１ｄ４を備える。メモリシステムのコネクタ１０１Ａとホスト装置のコネクタとが接続しているときのグランド電位は、グランド層がある場合のほうが、グランド層がない場合よりも、安定する。グランド電位が安定すると、メモリシステムのコネクタとホスト装置のコネクタとの間に流れる電気信号の特性劣化が抑制される。なお、一般には、メモリシステムのコネクタのグランド層とホスト装置のコネクタのグランド層との間の接触面積が大きいほど、電位は、安定する。そのため、例えば、メモリシステムのコネクタのグランド層の寸法及びホスト装置のコネクタのグランド層の寸法を大きくする。これにより、接触面積を大きくできるので、電位は、安定する。例えば、第１のグランド層１０１ｄ１のＹ軸方向の寸法を大きくする。第１のグランド層１０１ｄ１のＹ軸方向の寸法は、例えば、コネクタ端子１０１ｂのＹ軸方向の寸法よりも大きくする。これにより、接触面積を大きくできるので、電位は、安定する。

（第２の実施形態）
図７は、第２の実施形態に係るメモリシステムのコネクタ１０１’の構成の一例を示す平面図である。図８（ａ）及び図８（ｂ）は、コネクタ１０１’の構成の一例を示す断面図である。図８（ａ）は、図７の矢視ＶＩＩＩＡ－ＶＩＩＩＡに沿った断面図であり、図８（ｂ）は、図７の矢視ＶＩＩＩＢ－ＶＩＩＩＢに沿った断面図である。なお、図８（ａ）及び図８（ｂ）には、基材部１０１ａの第１の面Ｓ１の構造が示されている。また、本実施形態の説明において、第１の実施形態と同様の構成については、同様の符号を付して詳細な説明を省略する場合がある。

コネクタ１０１’のコネクタ端子１０１ｂは、嵌合部１０１ｅを含む。嵌合部１０１ｅは、ホスト装置のコネクタのコネクタ端子が嵌合可能な部材である。嵌合部１０１ｅは、コネクタ端子１０１ｂの－Ｘ方向の端部に位置する。

嵌合部１０１ｅは、第９の面Ｓ９及び第１０の面Ｓ１０を含む。第９の面Ｓ９及び第１０の面Ｓ１０は、Ｖ字型の溝を構成する。第９の面Ｓ９と第１０の面Ｓ１０との間のＹ軸方向の寸法は、図７に示すように、＋Ｘ方向に向かって小さくなる。また、第９８の面Ｓ９８と第１０９の面Ｓ１０９との間のＹ軸方向の寸法は、図８（ａ）に示すように、－Ｚ方向に向かって小さくなる。

第９の面Ｓ９及び第１０の面Ｓ１０は、例えば、コネクタ端子１０１ｂとなる導電膜をウエットエッチング（等法エッチング）を用いて加工することで得られる。

次に、図９（ａ）、図９（ｂ）及び図９（ｃ）を用いて、コネクタ端子１０１ｂの中心線ＣＬ１とホスト装置のコネクタのコネクタ端子２０１ｂの中心線ＣＬ２とが一致して、コネクタ端子１０１ｂとコネクタ端子２０１ｂとが嵌合する理由について説明する。中心線ＣＬ１は、Ｘ－Ｙ面内におけるコネクタ端子１０１ｂを二等分する、Ｘ軸に平行な線である（以下、第１の中心線ＣＬ１という）。中心線ＣＬ２は、Ｘ－Ｙ面内におけるネクタ端子２０１ｂを二等分する、Ｘ軸に平行な線（以下、第２の中心線ＣＬ２という）である。コネクタ端子２０１ｂは、固定されている。コネクタ端子１０１ｂは、可動である。図９（ａ）は、コネクタ端子１０１ｂの中心線ＣＬ１とホスト装置のコネクタのコネクタ端子２０１ｂの中心線ＣＬ２との間の位置ずれを伴って、コネクタ端子１０１ｂとコネクタ端子２０１ｂとが接触した状態を示す平面図である。図９（ｂ）は、第９の面Ｓ９とコネクタ端子２０１ｂとが接触しながら、コネクタ端子１０１ｂが－Ｘ方向及び－Ｙ方向に向かって移動した状態を示す平面図である。図９（ｃ）は、第９の面Ｓ９とコネクタ端子２０１ｂとが接触しながら、コネクタ端子１０１ｂが－Ｘ方向及び－Ｙ方向に向かって更に移動した状態を示す平面図である。

ホスト装置とメモリシステムとを接続する場合、コネクタ端子１０１ｂとコネクタ端子２０１ｂとの間に位置ずれが生じることがある。例えば、図９（ａ）に示すように、コネクタ端子１０１ｂの第１の中心線ＣＬ１は、コネクタ端子２０１ｂの第２の中心線ＣＬ２から＋Ｙ方向にずれる。なお、第１の中心線ＣＬ１は、第２の中心線ＣＬ２から－Ｙ方向にずれる場合もある。また、第１の中心線ＣＬ１と第２の中心線ＣＬ２とは、一致する場合もある。

第１の中心線ＣＬ１が第２の中心線ＣＬ２からＹ方向にずれる場合に、ホスト装置とメモリシステムとを接続しようとすると、第９の面Ｓ９とコネクタ端子２０１ｂとが接触する。第９の面Ｓ９とコネクタ端子２０１ｂとが接触しながら、コネクタ端子’１０１ｂに－Ｘ方向の成分を含む力が加えられると、コネクタ端子１０１ｂは、コネクタ端子２０１ｂから－Ｙ方向の成分を含む力を受ける。したがって、図９（ｂ）に示すように、コネクタ端子１０１ｂは、第１の中心線ＣＬ１の第２の中心線ＣＬ２からの＋Ｙ方向のずれが小さくなるように、－Ｘ方向及び－Ｙ方向に向かって移動する。このように第９の面Ｓ９は、第１の中心線と第２の中心線とのずれが小さくなるように、コネクタ端子１０１ｂの移動をガイドする役割を果たす。以降、この役割をガイド部としての役割と呼ぶ。

第９の面Ｓ９とコネクタ端子２０１ｂとが接触しながら、コネクタ端子１０１ｂに－Ｘ方向を含む力が更に加えられると、コネクタ端子１０１ｂは、－Ｘ方向及び－Ｙ方向に向かって更に移動する。したがって、図９（ｃ）に示すように、第１の中心線ＣＬ１と第２の中心線ＣＬ２とが一致するように、コネクタ端子１０１ｂは、コネクタ端子２０１ｂに嵌合する。これにより、メモリシステムのコネクタ１０１’とホスト装置のコネクタとの間に流れる電気信号の特性劣化は、抑制される。

なお、第１０の面Ｓ１０がコネクタ端子２０１ｂに接触した場合、第１０の面Ｓ１０は、第１の中心線と第２の中心線とのずれが小さくなるように、コネクタ端子１０１ｂの移動をガイドする役割を果たす。

次に、第２の実施形態の変形例について説明する。図１０は、第２の実施形態の第１の変形例に係るコネクタ１０１’Ａの構成の一例を示す平面図である。図１１は、コネクタ１０１’Ａの構成の一例を示す断面図である。図１１は、図１０の矢視ＸＩ－ＸＩに沿った断面図である。

コネクタ１０１'Ａのコネクタ端子１０１ｂは、Ｘ－Ｚ平面において実線及び破線で囲まれた矩形状の部分（以下、主要部という）と、突出部１０６とを含む。コネクタ端子１０１ｂの中心線ＣＬ３は、Ｘ－Ｙ面内におけるコネクタ端子１０１ｂの主要部を二等分する、Ｘ軸に平行な線（以下、第３の中心線ＣＬ３という）である。突出部１０６は、第１１の面Ｓ１１の－Ｙ方向の端部に設けられる。突出部１０６は、第１２の面Ｓ１２を含む。第１１の面Ｓ１１及び第１２の面Ｓ１２は、嵌合部１０１ｆを構成する。第１１の面Ｓ１１の法線は、Ｘ軸に平行である。第１２の面Ｓ１２は、ガイド部としての役割を果たす面である。コネクタ１０１’Ａでは、ガイド部としての役割を果たす面の数は、一つである。なお、突出部を第１１の面Ｓ１１の－Ｙ方向の端部に設ける代わりに、第１１の面Ｓ１１の＋Ｙ方向の端部に設けることにしてもよい。

第１２の面Ｓ１２と第１１の面Ｓ１１との間の角度は、鈍角である。第１１の面Ｓ１１の法線は、Ｘ軸に平行である。

次に、図１２（ａ）、図１２（ｂ）及び図１２（ｃ）を用いて、第３の中心線ＣＬ３と第２の中心線ＣＬ２との間の位置ずれが小さくなって、コネクタ端子１０１ｂとコネクタ端子２０１ｂとが嵌合する理由について説明する。なお、図１２（ａ）、図１２（ｂ）及び図１２（ｃ）では、コネクタ端子１０１ｂの主要部の範囲を示すための破線は、省かれている。図１２（ａ）は、コネクタ端子１０１ｂの中心線ＣＬ１とコネクタ端子２０１ｂの中心線ＣＬ２との間の位置ずれを伴って、コネクタ端子１０１ｂとコネクタ端子２０１ｂとが接触した状態を示す平面図である。図１２（ｂ）は、第１２の面Ｓ１２とコネクタ端子２０１ｂとが接触しながら、コネクタ端子１０１ｂが－Ｘ方向及び－Ｙ方向に向かって移動した状態を示す平面図である。図１２（ｃ）は、第１２の面Ｓ９とコネクタ端子２０１ｂとが接触しながら、コネクタ端子１０１ｂが－Ｘ方向及び－Ｙ方向に向かって更に移動した状態を示す平面図である。

上述したように、ホスト装置とメモリシステムとを接続する場合、コネクタ端子１０１ｂとコネクタ端子２０１ｂとの間に位置ずれが生じることがある。例えば、図１２（ａ）に示すように、第３の中心線ＣＬ３は、第２の中心線ＣＬ２から＋Ｙ方向にずれる。なお、第３の中心線ＣＬ３は、第２の中心線ＣＬ２から－Ｙ方向にずれる場合もある。また、第３の中心線ＣＬ３と第２の中心線ＣＬ２とは、一致する場合もある。

第３の中心線ＣＬ３が第２の中心線ＣＬ２からＹ方向にずれる場合に、ホスト装置とメモリシステムとを接続しようとすると、第１２の面Ｓ１２とコネクタ端子２０１ｂとが接触する。第１２の面Ｓ１２とコネクタ端子２０１ｂとが接触しながら、コネクタ端子１０１ｂに－Ｘ方向の成分を含む力が加えられると、コネクタ端子１０１ｂは、コネクタ端子２０１ｂから－Ｙ方向の成分を含む力を受ける。したがって、図１２（ｂ）に示すように、コネクタ端子１０１ｂは、第３の中心線ＣＬ３の第２の中心線ＣＬ２からの＋Ｙ方向のずれが小さくなるように、－Ｘ方向及び－Ｙ方向に向かって移動する。

第１２の面Ｓ１２とコネクタ端子２０１ｂとが接触しながら、コネクタ端子１０１ｂに－Ｘ方向の成分を含む力が更に加えられると、コネクタ端子１０１ｂは、－Ｘ方向及び－Ｙ方向に向かって更に移動する。したがって、図１２（ｃ）に示すように、第３の中心線ＣＬ３の第２の中心線ＣＬ２からの＋Ｙ方向のずれが更に小さくなるように、コネクタ端子１０１ｂは、－Ｘ方向及び－Ｙ方向に向かって移動し、そして、コネクタ端子２０１ｂが第１１の面Ｓ１１及び第１２の面Ｓ１２に接触するように、コネクタ端子１０１ｂは、コネクタ端子２０１ｂに嵌合する。これにより、メモリシステムのコネクタ１０１とホスト装置のコネクタとの間に流れる電気信号の特性劣化は、抑制される。なお、フォームファクタがＭ．２の場合、コネクタ１０１’よりもコネクタ１０１’Ａを採用するほうが、電気信号の特性劣化を抑制する点において有利である。

次に、第２の実施形態の第２の変形例について説明する。図１３は、第２の実施形態の第２の変形例に係るコネクタ１０１’Ｂの構成の一例を示す平面図である。図１４は、コネクタ１０１’Ｂの構成の一例を示す断面図である。図１４は、図１３の矢視ＸＩＶ－ＸＩＶに沿った断面図である。

コネクタ１０１’Ｂのコネクタ端子１０１ｂは、Ｘ－Ｚ平面において実線及び破線で囲まれた矩形状の部分（以下、主要部という）と、突出部１０６と、凸部１０１ｈとを含む。コネクタ端子１０１ｂの中心線ＣＬ４は、Ｘ－Ｙ面内におけるコネクタ端子１０１ｂの主要部を二等分する、Ｘ軸に平行な線（以下、第４の中心線ＣＬ４という）である。凸部１０１ｈは、第１１の面Ｓ１１の＋Ｙ方向の端部に設けられる。凸部１０１ｈは、－Ｘ方向に突出している。凸部１０１ｈの材料は、コネクタ端子１０１ｂの材料と同じである。

次に、図１５（ａ）、図１５（ｂ）及び図１５（ｃ）を用いて、第４の中心線ＣＬ４と第２の中心線ＣＬ２との間の位置ずれが小さくなって、コネクタ端子１０１ｂとコネクタ端子２０１ｂとが嵌合する理由について説明する。なお、図１５（ａ）、図１５（ｂ）及び図１５（ｃ）では、コネクタ端子１０１ｂの主要部の範囲を示すための破線は、省かれている。図１５（ａ）は、コネクタ端子１０１ｂの中心線ＣＬ１とネクタ端子２０１ｂの中心線ＣＬ２との間の位置ずれを伴って、コネクタ端子１０１ｂとコネクタ端子２０１ｂとが接触した状態を示す平面図である。図１５（ｂ）は、第１２の面Ｓ１２とコネクタ端子２０１ｂとが接触しながら、コネクタ端子１０１ｂが－Ｘ方向及び－Ｙ方向に向かって移動する状態を示す平面図である。図１２（ｃ）は、第１２の面Ｓ１２とコネクタ端子２０１ｂとが接触しながら、コネクタ端子１０１ｂが－Ｘ方向及び－Ｙ方向に向かって更に移動する状態を示す平面図である。

上述したように、ホスト装置とメモリシステムとを接続する場合、コネクタ端子１０１ｂとコネクタ端子２０１ｂとの間に位置ずれが生じることがある。例えば、図１５（ａ）に示すように、第４の中心線ＣＬ４は、第２の中心線ＣＬ２から＋Ｙ方向にずれる。なお、第４の中心線ＣＬ４は、第２の中心線ＣＬ２から－Ｙ方向にずれる場合もある。また、第４の中心線ＣＬ４と第２の中心線ＣＬ２とは、一致する場合もある。

第４の中心線ＣＬ４が第２の中心線ＣＬ２からＹ方向にずれる場合に、ホスト装置とメモリシステムとを接続しようとすると、第１２の面Ｓ１２とコネクタ端子２０１ｂとが接触する。第１２の面Ｓ１２とコネクタ端子２０１ｂとが接触しながら、コネクタ端子１０１ｂに－Ｘ方向の成分を含む力が加えられると、コネクタ端子１０１ｂは、コネクタ端子２０１ｂから－Ｙ方向の成分を含む力を受ける。したがって、図１５（ｂ）に示すように、コネクタ端子１０１ｂは、第４の中心線ＣＬ４の第２の中心線ＣＬ２からの＋Ｙ方向のずれが小さくなるように、－Ｘ方向及び－Ｙ方向に向かって移動する。

第１２の面Ｓ１２とコネクタ端子２０１ｂとが接触しながら、コネクタ端子１０１ｂに－Ｘ方向の成分を含む力が更に加えられると、コネクタ端子１０１ｂは、－Ｘ方向及び－Ｙ方向に向かって更に移動する。したがって、図１５（ｃ）に示すように、第４の中心線ＣＬ４の第２の中心線ＣＬ２からの＋Ｙ方向のずれが更に小さくなるように、コネクタ端子１０１ｂは、－Ｘ方向及び－Ｙ方向に向かって移動し、そして、コネクタ端子２０１ｂが第１１の面Ｓ１１、第１２の面Ｓ１２及び凸部１０１ｈに接触するように、コネクタ端子１０１ｂは、コネクタ端子２０１ｂに嵌合する。これにより、ホスト装置のコネクタとメモリシステムのコネクタ１０１’Ｂとの間に流れる電気信号の特性劣化は、抑制される。

（第３の実施形態）
図１６は、第３の実施形態に係るメモリシステムのコネクタ１０１’’の第１の面Ｓ１の構成の一例を示す平面図である。図１７は、第３の実施形態に係るメモリシステムのコネクタ１０１’’の第２の面Ｓ２の構成の一例を示す平面図である。なお、本実施形態の説明において、第１の実施形態と同様の構成については、同様の符号を付して詳細な説明を省略する場合がある。

図１６に示すように、コネクタ１０１’’は、複数のコネクタ端子１０１ｂを含む。また、図１７に示すように、コネクタ１０１''は、複数のコネクタ端子１０１ｂ'を含む。複数のコネクタ端子１０１ｂ，１０１ｂ’のうち、＋Ｙ方向の最端部に位置するコネクタ端子１０１ｂには、導電部３０１（＋）が設けられる。また、複数のコネクタ端子１０１ｂ，１０１ｂ’のうち、－Ｙ方向の最端部に位置するコネクタ端子１０１ｂ，１０１ｂ’には、導電部３０１（－）が設けられる。また、各コネクタ端子１０１ｂ，１０１ｂ’の－Ｘ方向の端部には、リード線３０１（Ｌ）が設けられる。

導電部３０１（＋）は、第１の直線状の導電部３０１ａと、第２の直線状の導電部３０１ｂとを含む。第１の直線状の導電部３０１ａは、Ｘ軸方向に平行である。基板１００の－Ｘ方向の端部の端１００ｅから、第１の直線状の導電部３０１ａの端部までのＸ方向の距離Ｄ１は、コネクタ１０１''が設けられる基板１００の端部の端１００ｅから、リード線３０１（Ｌ）の端部までのＸ方向の距離Ｄ２よりも短い。また、第１の直線状の導電部３０１ａは、コネクタ端子１０１ｂから＋Ｙ方向に離間した位置に配置されている。第２の直線状の導電部３０１ｂは、第１の直線状の導電部３０１ａに対して傾いて配置されている。第２の直線状の導電部３０１ｂとＹ軸とのなす角度は、鋭角（０度よりも大きく９０度未満）である。また、第２の直線状の導電部３０１ｂは、第１の直線状の導電部３０１ａとコネクタ端子１０１ｂとを繋いでいる。

導電部３０１（－）は、第１の直線状の導電部３０１ａと、第２の直線状の導電部３０１ｂとを含む。第１の直線状の導電部３０１ａは、Ｘ軸方向に平行である。基板１００の端部の－Ｘ方向の端１００ｅから、第１の直線状の導電部３０１ａの端部までのＸ方向の距離Ｄ１は、コネクタ１０１''が設けられる基板１００の端部の端１００ｅから、リード線３０１（Ｌ）の端部までのＸ方向の距離Ｄ２よりも短い。また、第１の直線状の導電部３０１ａは、コネクタ端子１０１ｂから－Ｙ方向に離間した位置に配置されている。第２の直線状の導電部３０１ｂは、第１の直線状の導電部３０１ａに対して傾いて配置され、そして、第１の直線状の導電部３０１ａとコネクタ端子１０１ｂとを繋いでいる。第２の直線状の導電部３０１ｂとＹ軸とのなす角度は、鋭角である。

導電部３０１（＋）の電位及び導電部３０１（＋）の電位は、例えば、グランド電位である。フォームファクタがＥＤＳＦＦの場合、導電部３０１（＋）の電位及び導電部３０１（＋）の電位をグランド電位とすると、電気信号の特性劣化を抑制できる。

導電部３０１（＋）の寸法、導電部３０１（－）の寸法、及び、導電部３０１（＋）と導電部３０１（－）との間のＹ軸方向の寸法は、以下のように決定される。これらの寸法は、コネクタ１０１’’のＸ軸に平行な中心線と、ホスト装置のコネクタのＸ軸に平行な中心線とのずれが小さくなるように決められる。これにより、メモリシステムのコネクタ１０１’’とホスト装置のコネクタとの間に流れる電気信号の特性劣化は、抑制される。

図１８は、製造途中のコネクタ１０１’’を示す平面図である。

各コネクタ端子１０１ｂの－Ｘ方向の端部には、リード線３０１（Ｌ）となる加工前の導電パターン３０１が形成されている。＋Ｙ方向の最端部に配置されたコネクタ端子１０１ｂには、導電部３０１（＋）となる加工前の導電パターン３０１が形成されている。－Ｙ方向の最端部に配置されたコネクタ端子１０１ｂには、導電部３０１（－）となる加工前の導電パターン３０１が形成されている。導電パターン３０１は、例えば、金めっきを用いて形成される。この場合、リード線３０１（Ｌ）の材料、導電部３０１（＋）の材料及び導電部３０１（－）の材料は、同じである。

複数の導電パターン３０１は、例えば、エッチングマスク（不図示）及びウエットエッチングを用いて同時に加工され、リード線３０１（Ｌ）、導電部３０１（＋）及び導電部３０１（－）が形成される。

実施形態は、例示である。発明の範囲は、実施形態には限定されない。

１…情報処理システム
１０…メモリシステム
１０Ｙ，１０Ｚ…中心線
２０…ホスト装置
１００…基板
１０１，１０１’，１０１’’，１０１’Ａ，１０１’Ｂ…コネクタ（第１のコネクタ）
１０１ａ…基材部
１０１ｂ，１０１ｂ’…コネクタ端子（第１のコネクタ端子）
１０１ｄ１…第１のグランド層
１０１ｄ２…第２のグランド層
１０１ｄ３…第３のグランド層
１０１ｄ４…第４のグランド層
１０１ｃ１…第１の突出部
１０１ｃ２…第２の突出部
１０１ｄ１…第１のグランド層
１０１ｄ２…第２のグランド層
１０１ｅ…嵌合部
１０１ｆ…嵌合部
１０１ｇ…嵌合部
１０１ｈ…凸部
１０２…インターフェース回路
１０３…揮発性メモリ
１０４…コントローラ
１０５…不揮発性メモリ
１０６…突出部
２０１，２０１ｂ…コネクタ端子
３０１（＋），３０１（－）…導電部
３０１ａ…第１の直線状の導電部
３０１ｂ…第２の直線状の導電部
３０１（Ｌ）…リード線
θ１，θ２，θ３，θ４，…角度
ＣＬ１…第１の中心線
ＣＬ２…第２の中心線
ＣＬ３…第３の中心線
ＣＬ４…第４の中心線
Ｗ…幅
Ｔ…厚さ
Ｌ…長さ
Ｌ１…第１の寸法
Ｌ２…第２の寸法
Ｌ３…第３の寸法
Ｌ４…第４の寸法
Ｌ６…第６の寸法
Ｌ１１…第１１の寸法
Ｌ１２…第１２の寸法
Ｌ１３…第１３の寸法
Ｌ１４…第１４の寸法
Ｌ２６…第２６の寸法
Ｓ１…第１の面
Ｓ２…第２の面
Ｓ３…第３の面
Ｓ３ａ，Ｓ３ｂ…第３の面の一部
Ｓ４…第４の面
Ｓ４ａ，Ｓ４ｂ…第４の面の一部
Ｓ５…第５の面
Ｓ６…第６の面
Ｓ７…第７の面
Ｓ８…第８の面
Ｓ９…第９の面
Ｓ１０…第１０の面
Ｓ１１…第１１の面
Ｓ１２…第１２の面
ＳＬＴ…スリット

Claims

ホスト装置のコネクタに嵌合可能な第１のコネクタを具備し、
前記第１のコネクタは、
第１の方向に配置された複数のコネクタ端子と、
前記複数のコネクタ端子が設けられた第１の面を含み、前記第１の方向に延在する基材部と、を具備し、
前記基材部は、
前記第１の面に垂直な第２の面と、
前記第２の面に設けられ、前記第１の方向に突出する第１の突出部と、
前記第２の面の反対側に位置する第３の面と、
前記第３の面に設けられ、前記第１の方向とは反対側の方向に突出する第２の突出部と、を具備する、
基板。
前記第１の突出部の材料は、絶縁物であり、
前記第２の突出部の材料は、絶縁物である、
請求項１に記載の基板。
前記基材部は、基板の一部である請求項１又は２に記載の基板。
前記第１の突出部に設けられた第１のグランド層と、
前記第２の突出部に設けられた第２のグランド層と、
を更に具備する、請求項１乃至３の何れかに記載の基板。
ホスト装置のコネクタに嵌合可能な第１のコネクタを具備し、
前記第１のコネクタは、
第１の方向に配置された複数のコネクタ端子と、
前記複数のコネクタ端子が設けられた第１の面を含み、前第第１の方向に延在する基材部と、を具備し、
前記複数のコネクタ端子は、前記ホスト装置の前記コネクタのコネクタ端子が嵌合可能な嵌合部を含む第１のコネクタ端子を含む、
基板。
前記嵌合部は、第４の面》と第５の面とを含み、
第２の面と第３の面とがなす角度は、鋭角である、請求項５に基板。
前記嵌合部は、第４の面と第６の面とを含み、
前記第４の面と第６の面とがなす角度は、鈍角である、請求項５に記載の基板。
前記第６の面に設けられた凸部を更に具備する、請求項７に記載の基板。
ホスト装置のコネクタに嵌合可能な第１のコネクタを具備し、
前記第１のコネクタは、
第１の方向に配置された複数のコネクタ端子と、
前記複数のコネクタ端子が設けられた第１の面を含み、前記第１の方向に延在する基材部と、を具備し、
前記複数のコネクタ端子のうち、前記第１の方向における最端部のコネクタには、導電部が設けられ、
前記導電部は、前記最端部のコネクタから離間した第１の直線状の導電部と、前記第１の直線状の導電部に対して傾いて配置され、前記最端部のコネクタと前記第１の直線状の導電部とを繋ぐ第２の直線状の導電部と、を含む、
基板。
請求項１乃至９の何れかに記載の基板と、
前記基板に設けられた不揮発性メモリと、
を具備するメモリシステム。