JP2017168692A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2017168692A
JP2017168692A JP2016053149A JP2016053149A JP2017168692A JP 2017168692 A JP2017168692 A JP 2017168692A JP 2016053149 A JP2016053149 A JP 2016053149A JP 2016053149 A JP2016053149 A JP 2016053149A JP 2017168692 A JP2017168692 A JP 2017168692A
Authority
JP
Japan
Prior art keywords
recess
circuit board
substrate holding
rib
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2016053149A
Other languages
English (en)
Inventor
利一 三野
Riichi Mino
利一 三野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016053149A priority Critical patent/JP2017168692A/ja
Priority to TW106104200A priority patent/TWI615916B/zh
Priority to CN201710129003.9A priority patent/CN107204293B/zh
Publication of JP2017168692A publication Critical patent/JP2017168692A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

【課題】回路基板の位置ずれを抑制する。【解決手段】実施形態の半導体装置の製造方法は、第1の凹部と第1の凹部の壁面から突出する基板保持用リブとを備え、基板保持用リブが、第1の凹部の底面から離れた位置にある第1の面と、第1の凹部の壁面から第1の凹部の底面に向かって傾斜する第2の面と、第2の面から突出するように第2の面の傾斜方向に沿って延在するクラッシュリブと、第2の面の下端に接するように第1の面と第2の面との間に設けられた溝と、を有する第1の筐体部に、回路基板を、底面に交差する方向からクラッシュリブの一部を押し潰しながら第1の面に向かって保持する工程を具備する。【選択図】図1

Description

実施形態の発明は、半導体装置の製造方法および半導体装置に関する。
データ転送が可能なメモリ等の半導体装置は、半導体チップを有する回路基板を筐体に保持するとともに、外部接続端子と回路基板とを電気的に接続することにより形成される。
上記半導体装置に用いられる筐体の寸法および回路基板の寸法は製造工程上ばらつきやすい。ばらつきが生じると、筐体に回路基板を保持する際に回路基板に位置ずれが生じる場合がある。位置ずれが生じると、外部接続端子と回路基板との間の接続不良が生じる場合がある。
国際公開2010/067714号
実施形態の発明が解決しようとする課題は、回路基板の位置ずれを抑制することである。
実施形態の半導体装置の製造方法は、第1の凹部と第1の凹部の壁面から突出する基板保持用リブとを備え、基板保持用リブが、第1の凹部の底面から離れた位置にある第1の面と、第1の凹部の壁面から第1の凹部の底面に向かって傾斜する第2の面と、第2の面から突出するように第2の面の傾斜方向に沿って延在するクラッシュリブと、第2の面の下端に接するように第1の面と第2の面との間に設けられた溝と、を有する第1の筐体部に、半導体チップを有する回路基板を、底面に交差する方向から第1の面に向かってクラッシュリブの一部を押し潰しながら保持する工程と、第1の筐体部と第2の凹部を備える第2の筐体部とを、第1の凹部および第2の凹部に囲まれた空間に回路基板を配置するように結合する工程と、保持する工程の前または後に、回路基板に電気的に接続された接続端子を形成する工程と、を具備する。
半導体装置の製造方法例を説明するための模式図である。 半導体装置の製造方法例を説明するための模式図である。 半導体装置の製造方法例を説明するための模式図である。 半導体装置の製造方法例を説明するための模式図である。 半導体装置の製造方法例を説明するための模式図である。 半導体装置の製造方法例を説明するための模式図である。 半導体装置の製造方法例を説明するための模式図である。 半導体装置の製造方法例を説明するための模式図である。 半導体装置の他の製造方法例を説明するための模式図である。 半導体装置の他の製造方法例を説明するための模式図である。
以下、実施形態について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し説明を省略する。
本実施形態の半導体装置の製造方法例として、レセプタクルと接続することによりUSB(Universal Serial Bus:USB)によるデータ転送が可能な半導体装置の製造方法例について図1ないし図8を参照して説明する。なお、これに限定されず、USB以外の方式によるデータ転送が可能な半導体装置であってもよい。
半導体装置の製造方法例は、第1の筐体部に回路基板を保持する保持工程と、回路基板と接続端子とを電気的に接続する接続工程と、第1の筐体部と第2の筐体部とを結合する結合工程と、を具備する。なお、各工程の順番は、上記列挙順に限定されず、例えば保持工程の前に接続工程を行ってもよい。
図1は、第1の筐体部である筐体部1aの構造例を示す模式図である。図1はX軸とX軸に直交するY軸とを含む筐体部1aのX−Y平面を示している。図1に示す筐体部1aは、凹部11aと、複数の基板保持用リブ12と、を備える。筐体部1aは、絶縁性を有し、例えばポリ塩化ビニル等の合成樹脂等により形成される。
凹部11aは、回路基板が載置される領域である。凹部11aは、面111と、面111に交差する面112と、を有する。図1に示す凹部11aは、Z軸方向に露出している。よって、図1に示す面111が凹部11aの底面に相当し、図1に示す面112は、凹部11aの壁面に相当する。また、凹部11aはZ軸方向に深さを有する。図1に示す面112は、例えばX軸方向に延在する面112a、112bと例えばY軸方向に延在する面112c、112dとを含む。面112c、112dは、面112a、112bおよび面111と交差する。なお、凹部11aの深さ方向や底面および壁面の位置は、凹部11aの形状によって異なる場合がある。
基板保持用リブ12は、回路基板の設置高さ(図1に示す凹部11aではZ軸方向の位置)を決定するとともに回路基板を保持するための突起である。基板保持用リブ12は、面112aないし面112dのうちの一つの面から凹部11aの内側に向かって突出する。基板保持用リブ12は、筐体部1aの一部であり、例えば筐体部1aを形成する際に金型等を用いて形成される。
面112aないし面112dのそれぞれに複数の基板保持用リブ12が設けられていてもよい。例えば、図1に示す面112aまたは面112bから突出する基板保持用リブ12は、面112aまたは面112bと交差する方向(図1に示す凹部11aではY軸方向)に沿って突出し、面112cまたは面112dから突出する基板保持用リブ12は、面112cまたは面112dと交差する方向(図1に示す凹部11aではX軸方向)に沿って突出している。これにより、回路基板のX軸方向、Y軸方向、およびZ軸方向のうちの二方向の設置位置(図1に示す凹部11aではX軸方向の設置位置とY軸方向の設置位置)を決定することができる。なお、図1において基板保持用リブ12は、例えば凹部11aの四隅に設けられているが、これに限定されない。
図2は基板保持用リブ12の構造例を示す外観模式図である。図3は基板保持用リブ12の構造例を示すX−Z断面模式図であり、筐体部1aのY軸とZ軸とを含むY−Z断面模式図である。図3では、一例として基板保持用リブ12を含む断面を図示している。基板保持用リブ12は、面121と、面122と、クラッシュリブ123と、溝124と、面125と、を有する。なお、基板保持用リブ12の形状は、図2および図3に示す形状に限定されない。
面121は、面111から離れた平行面であり、X−Y平面に沿って延在する。面121は、回路基板の設置高さを決定するための面である。
面122は、面112aないし面112dのうちの一つの面から面111に向かって傾斜する。面122を面121に対する斜面にすることにより、回路基板が保持されやすい。面111から面121までの長さ(図1に示す凹部11aでは高さ)は面111から面122の下端までの長さ(図1に示す凹部11aでは高さ)よりも長い(高い)ことが好ましい。これにより、面121と回路基板2(破線部)との間隔が小さくなり(理想的には面121と回路基板2とが接して)回路基板2を保持しやすくすることができる。
クラッシュリブ123は、筐体部1aの他の領域よりも潰れやすい突起である。クラッシュリブ123は、面122から突出するように面122の傾斜方向に沿って延在する。筐体部1aの寸法および回路基板の寸法はばらつきやすい。このため、筐体部1aの寸法および回路基板の寸法に応じた変化量でクラッシュリブ123を押し潰すことにより、ばらつきによらず回路基板を保持することができる。
クラッシュリブ123の形状は、回路基板2により押し潰されるとともに回路基板2を保持することができるように適宜設計される。クラッシュリブ123の延在方向に垂直な方向の幅は、例えば面122の傾斜方向の幅よりも狭い。
溝124は、面122の下端に接し、面121と面122との間に位置する。溝124の面積は、例えばクラッシュリブ123が押し潰れた際の変化量を考慮して適宜設計される。溝124は、例えば面111に平行な面125に露出するように設けられている。面111から面125までの高さは、面111から面121までの高さよりも低い。
図4は保持工程後の筐体部1aおよび回路基板2のX−Y平面を示す模式図である。図5は、図4に示す筐体部1aおよび回路基板2の断面模式図である。図5は、一例として基板保持用リブ12を含む断面を示す。保持工程では、凹部11a内の基板保持用リブ12に接するように回路基板2を保持する。
回路基板2は、配線基板21と、半導体チップを有する半導体パッケージ22と、を具備する。なお、図4および図5に示す回路基板2は、一例としてPCBA(Printed Circuit Board Assembly:PCBA)である回路基板であるが、これに限定されず、例えばSiP(System in a Package:SiP)である回路基板等であってもよい。なお、図4および図5では、半導体チップの搭載面が基板保持用リブ12側を向くように回路基板2を保持しているが、これに限定されず、半導体チップの搭載面の反対側の面が基板保持用リブ12側を向くように回路基板2を保持してもよい。
配線基板21は、面21aに設けられた接続パッド211と、面21bに設けられた接続パッド212とを有する。接続パッド211は、例えば配線基板21を貫通するビアを介して接続パッド212に電気的に接続することができる。配線基板21としては、例えば表面に設けられた接続パッドを備える配線層を有する、ガラスエポキシ等の樹脂基板等を用いることができる。
半導体パッケージ22は、面21a上(図5では下面側)に搭載され、リードフレームが配線基板21の接続パッド211に電気的に接続される。半導体パッケージ22には、例えば半導体チップが設けられる。半導体チップとしては、例えばNANDフラッシュメモリ等の記憶素子を有するメモリチップ等を用いることができる。また、半導体パッケージ22がメモリコントローラ等の半導体チップを有していてもよい。また、回路基板2が半導体パッケージ22と別の半導体パッケージを備えていてもよい。
図6は基板保持用リブ12を含む筐体部1aおよび回路基板2の一部のY−Z断面模式図である。保持工程では、面111と交差する方向から面121に向かってクラッシュリブ123の一部を押し潰しながら回路基板2を保持する。これを各基板保持用リブ12において同様に行う。これにより、回路基板のX軸方向、Y軸方向、およびZ軸方向のうちの二方向の設置位置(図1に示す凹部11aではX軸方向の設置位置とY軸方向の設置位置)が決定される。
クラッシュリブ123の一部が押し潰されることにより、クラッシュリブ123の下端は、図6に示すように溝124の内部まで押し出されている。仮に、溝124を有しない場合、クラッシュリブ123の一部が押し潰されると、クラッシュリブ123の下端が押し出されて面121と回路基板2との間に入り込みやすい。このため、面121と異なる位置に回路基板2が保持されてしまう場合がある。よって、回路基板2の位置合わせの精度が低下する。回路基板2の位置が所望の位置からずれると、例えば接続工程において電気的に接続される接続端子との接続不良等が起こりやすくなる。
溝124を設けることにより、押し出されたクラッシュリブ123の下端を溝124の内部に逃がすことができるため、面121に近づくように(理想的には接するように)回路基板2を保持しやすくすることができる。よって、凹部11aの底面に交差する方向(図6ではZ軸方向)における回路基板2の位置ずれを抑制することができる。押し出されたクラッシュリブ123の下端を溝の内部に逃がすためには、クラッシュリブ123の溝124の内部に押し出される部分の体積の3倍以上5倍以下の体積を溝124が有することが好ましい。
図7は、接続工程後の筐体部1a、回路基板2、およびプラグ3のX−Y平面を示す模式図である。接続工程では、回路基板2と接続端子を有するプラグ3とを電気的に接続する。
プラグ3としては、例えばUSBのコネクタを構成するプラグが挙げられる。プラグ3は、接続端子31と、保持用突起32と、を有する。接続端子31の一端は、例えば回路基板2の接続パッド212にはんだを介して電気的に接続される。接続端子31の他端は、プラグ3の筐体内に露出する。接続端子31は、レセプタクルに接続可能な外部接続端子としての機能を有する。保持用突起32は、例えば回路基板2に設けられる差込穴と嵌合される。
図8は、結合工程を説明するための筐体部1a、回路基板2、プラグ3、および筐体部1bのX−Z断面模式図である。結合工程では、筐体部1aと、凹部11bを備える筐体部1bと、を凹部11aおよび凹部11bに囲まれた空間に回路基板2を配置するように結合する。筐体部1bは、筐体部1aと同じく絶縁性を有し、例えばポリ塩化ビニル等の合成樹脂等により形成される。凹部11bの形状は、凹部11aの形状に合わせて適宜設計される。
結合工程では、例えばスナップフィット等を用いて筐体部1aと筐体部1bとを結合して筐体を形成する。スナップフィットを用いた結合法では、筐体部1aおよび筐体部1bの一方に凸部を設け、他方に凹部を設け、材料の弾性を利用して凸部を凹部に嵌めこんで引っかけることにより筐体部1aと筐体部1bとを結合する。また、接着剤等を用いて筐体部1bが筐体部1aに貼り合わされてもよい。上記工程により、半導体装置を製造することができる。なお、半導体装置は、USBによるデータ転送が可能な半導体装置に限定されず、例えばメモリカード等の半導体記憶装置であってもよい。
筐体部1aおよび筐体部1bの形状は上記実施形態に限定されない。図9は、半導体装置の他の製造方法例を説明するためのX−Z断面模式図である。なお、上記実施形態の半導体装置の製造方法例の説明と同じ部分については上記説明を適宜援用することができる。
図9では、筐体部1aと、筐体部1bと、回路基板2と、プラグ3が図示されている。筐体部1aは、凹部11aと、基板保持用リブ12と、を備える。図9に示す凹部11aは、X軸方向に露出している。このとき、X軸方向に直交する凹部11aの面が図1に示す面111に相当し、X軸方向に平行な面が図1に示す面112に相当する。筐体部1bは、凹部11bを有する。図9に示す凹部11bはX軸方向に延在する貫通孔11b1を有する。凹部11aおよび凹部11bはX軸方向に深さを有する。なお、筐体部1bは、筐体部1aと異なる材料を含んでいてもよい。
図10は、半導体装置の他の製造方法例を説明するためのY−Z断面模式図である。図10では、基板保持用リブ10を含む断面を図示している。図10に示すように、面112aないし面112dのそれぞれに複数の基板保持用リブ12が設けられている。
面112aまたは面112bから突出する基板保持用リブ12は、面112aまたは面112bと交差する方向(図10に示す凹部11aではZ軸方向)に沿って突出し、面112cまたは面112dから突出する基板保持用リブ12は、面112cまたは面112dと交差する方向(図10に示す凹部11aではY軸方向)に沿って突出している。これにより、回路基板のX軸方向、Y軸方向、およびZ軸方向のうちの二方向の設置位置(図10に示す凹部11aではY軸方向の設置位置とZ軸方向の設置位置)を決定することができる。なお、図10において基板保持用リブ12は、例えば凹部11aの四隅に設けられているが、これに限定されない。また、図10において、面112cまたは面112dから突出する基板保持用リブ12の突出長さは、面112aまたは面112bから突出する基板保持用リブ12の突出長さよりも長いが、これに限定されず、回路基板2を設置する位置に応じて適宜設計される。
半導体装置の他の製造方法例では、図9に示すように保持工程よりも前に回路基板2とプラグ3とを電気的に接続する。また、保持工程において、プラグ3に電気的に接続された回路基板2を、X軸方向に沿って凹部11a内の基板保持用リブ12に接するように保持する。例えば、筐体部1aを面111が右側および左側の一方に位置するように配置し、回路基板2を右側および左側の他方から挿入してもよい。また、筐体部1aを面111が下側に位置するように配置し、回路基板2を上側から挿入して保持してもよい。
このとき、上記実施形態の半導体装置の製造方法例と同様に、面111と交差する方向から面121に向かってクラッシュリブ123の一部を押し潰しながら回路基板2を保持する。これを各基板保持用リブ12において同様に行う。また、クラッシュリブ123の一部が押し潰されることにより、クラッシュリブ123の下端は、溝124の内部まで押し出されている。よって、面121に近づくように(理想的には接するように)回路基板2を保持しやすくすることができる。従って、凹部11aの底面に交差する方向(図9ではX軸方向)における回路基板2の位置ずれを抑制することができる。
本実施形態の半導体装置の他の例では、結合工程において、筐体部1aと、第2の筐体部であり凹部11bを有する筐体部1bと、を凹部11aおよび凹部11bに囲まれた空間に回路基板2を配置しつつ、プラグ3の一部が貫通孔11b1を介して露出するように結合する。以上の工程により半導体装置が製造される。
なお、各実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1a…筐体部、1b…筐体部、2…回路基板、3…プラグ、11a…凹部、11b…凹部、11b1…貫通孔、12…基板保持用リブ、21…配線基板、21a…面、21b…面、22…半導体パッケージ、31…接続端子、32…保持用突起、111…面、112…面、112a…面、112b…面、112c…面、112d…面、121…面、122…面、123…クラッシュリブ、124…溝、125…面、211…接続パッド、212…接続パッド。

Claims (5)

  1. 第1の凹部と前記第1の凹部の壁面から突出する基板保持用リブとを備え、前記基板保持用リブが、前記第1の凹部の底面から離れた位置にある第1の面と、前記第1の凹部の壁面から前記第1の凹部の底面に向かって傾斜する第2の面と、前記第2の面から突出するように前記第2の面の傾斜方向に沿って延在するクラッシュリブと、前記第2の面の下端に接するように前記第1の面と前記第2の面との間に設けられた溝と、を有する第1の筐体部に、半導体チップを有する回路基板を、前記底面に交差する方向から前記第1の面に向かって前記クラッシュリブの一部を押し潰しながら保持する工程と、
    前記第1の筐体部と第2の凹部を備える第2の筐体部とを、前記第1の凹部および前記第2の凹部に囲まれた空間に前記回路基板を配置するように結合する工程と、
    前記保持する工程の前または後に、前記回路基板に電気的に接続された接続端子を形成する工程と、を具備する、半導体装置の製造方法。
  2. 前記底面から前記第1の面までの長さは、前記底面から前記第2の面の下端までの長さよりも長い、請求項1に記載の半導体装置の製造方法。
  3. 前記壁面は、第1の壁面と、前記底面および前記第1の壁面に交差する第2の壁面と、を含み、
    前記第1の筐体部は、複数の前記基板保持用リブを有し、
    前記複数の基板保持用リブの一つは、前記第1の壁面に交差する方向に沿って突出し、
    前記複数の基板保持用リブの他の一つは、前記第2の壁面に交差する方向に沿って突出する、請求項1または請求項2に記載の半導体装置の製造方法。
  4. 第1の凹部と、第1の凹部の壁面から突出する基板保持用リブとを備える第1の筐体部と、
    第2の凹部を備え、前記第1の凹部および前記第2の凹部に囲まれた空間を有するように前記第1の筐体部に結合された第2の筐体部と、
    前記空間に配置され、半導体チップを有する回路基板と、
    前記回路基板に電気的に接続された接続端子と、を具備し、
    前記基板保持用リブは、
    前記第1の凹部の底面から離れた位置にある第1の面と、
    前記第1の凹部の壁面から前記第1の凹部の底面に向かって傾斜する第2の面と、
    前記第2の面から突出するように前記第2の面の傾斜方向に沿って延在するクラッシュリブと、
    前記第2の面の下端に接するように前記第1の面と前記第2の面との間に設けられた溝と、を有し、
    前記クラッシュリブの一部は、前記底面に交差する方向に沿って前記回路基板に押し潰されており、
    前記クラッシュリブの下端は、前記溝の内部まで押し出されている、半導体装置。
  5. 前記壁面は、第1の壁面と、前記底面および前記第1の壁面に交差する第2の壁面と、を含み、
    前記第1の筐体部は、複数の前記基板保持用リブを有し、
    前記複数の基板保持用リブの一つは、前記第1の壁面に交差する方向に沿って突出し、
    前記複数の基板保持用リブの他の一つは、前記第2の壁面に交差する方向に沿って突出する、請求項4に記載の半導体装置。
JP2016053149A 2016-03-16 2016-03-16 半導体装置の製造方法および半導体装置 Ceased JP2017168692A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016053149A JP2017168692A (ja) 2016-03-16 2016-03-16 半導体装置の製造方法および半導体装置
TW106104200A TWI615916B (zh) 2016-03-16 2017-02-09 半導體裝置之製造方法及半導體裝置
CN201710129003.9A CN107204293B (zh) 2016-03-16 2017-03-06 半导体装置的制造方法及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016053149A JP2017168692A (ja) 2016-03-16 2016-03-16 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2017168692A true JP2017168692A (ja) 2017-09-21

Family

ID=59904879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053149A Ceased JP2017168692A (ja) 2016-03-16 2016-03-16 半導体装置の製造方法および半導体装置

Country Status (3)

Country Link
JP (1) JP2017168692A (ja)
CN (1) CN107204293B (ja)
TW (1) TWI615916B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019131423A1 (ja) * 2017-12-28 2019-07-04 日本電産株式会社 モータユニット

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108046208B (zh) * 2017-12-15 2021-07-20 芜湖致通汽车电子有限公司 一种用于传感器模块约束圈封装设备及其使用方法
CN108100987A (zh) * 2017-12-15 2018-06-01 芜湖致通汽车电子有限公司 一种适用于约束圈封装设备用于电路板放置的放置托盘
CN114123068B (zh) * 2021-11-12 2023-08-22 深圳市海曼科技股份有限公司 一种接线盒中用于电路板的固定结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0966989A (ja) * 1995-09-01 1997-03-11 Sumitomo Wiring Syst Ltd 板材収容箱
US6307752B1 (en) * 1999-12-30 2001-10-23 Hubbell Incorporated Housing for electrical device with relief for shearable ribs
JP2005005168A (ja) * 2003-06-13 2005-01-06 Furukawa Electric Co Ltd:The 回路基板内蔵型コネクタ
US7306159B1 (en) * 2003-06-07 2007-12-11 Rochelo Donald R Protective case for six different sized memory cards
US7540786B1 (en) * 2008-04-17 2009-06-02 Hon Hai Precision Ind. Co., Ltd. Flash memory device with improved contact arrangement
US20110315580A1 (en) * 2010-06-28 2011-12-29 Panasonic Electric Works Co., Ltd. Electronic device storage case

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM380616U (en) * 2009-06-12 2010-05-11 A & H Information Co Ltd Electrical connector
TWM375954U (en) * 2009-08-06 2010-03-11 Rayco Electronics Ltd Flash memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0966989A (ja) * 1995-09-01 1997-03-11 Sumitomo Wiring Syst Ltd 板材収容箱
US6307752B1 (en) * 1999-12-30 2001-10-23 Hubbell Incorporated Housing for electrical device with relief for shearable ribs
US7306159B1 (en) * 2003-06-07 2007-12-11 Rochelo Donald R Protective case for six different sized memory cards
JP2005005168A (ja) * 2003-06-13 2005-01-06 Furukawa Electric Co Ltd:The 回路基板内蔵型コネクタ
US7540786B1 (en) * 2008-04-17 2009-06-02 Hon Hai Precision Ind. Co., Ltd. Flash memory device with improved contact arrangement
JP2009259222A (ja) * 2008-04-17 2009-11-05 Hon Hai Precision Industry Co Ltd メモリ装置
US20110315580A1 (en) * 2010-06-28 2011-12-29 Panasonic Electric Works Co., Ltd. Electronic device storage case
JP2012009748A (ja) * 2010-06-28 2012-01-12 Panasonic Electric Works Co Ltd 電子機器収納ケース

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019131423A1 (ja) * 2017-12-28 2019-07-04 日本電産株式会社 モータユニット

Also Published As

Publication number Publication date
CN107204293A (zh) 2017-09-26
TW201735229A (zh) 2017-10-01
CN107204293B (zh) 2019-08-09
TWI615916B (zh) 2018-02-21

Similar Documents

Publication Publication Date Title
JP2017168692A (ja) 半導体装置の製造方法および半導体装置
KR102512867B1 (ko) 커넥터
US20140160681A1 (en) Discrete-Pin Printed-Circuit Mounting with Notches
JP2020119980A (ja) 電子機器
US9112062B2 (en) Semiconductor device and method of manufacturing the same
JP3140135U (ja) 電気コネクタ組立体
KR20110088885A (ko) 핀 모듈을 포함하는 usb 장치
TW201616734A (zh) 半導體記憶裝置
JP6454656B2 (ja) Usb装置及びその製造方法
TWI651897B (zh) Usb裝置及其製造方法
US20220302660A1 (en) Semiconductor storage device
TWI591902B (zh) Semiconductor device
US8969739B2 (en) Semiconductor device
TWI550785B (zh) 晶片封裝結構
JP6334342B2 (ja) 半導体装置
JP2016173910A (ja) 半導体装置
TWI708336B (zh) 包含球形陣列封裝之堆疊的3d電子模組
TWI806399B (zh) 半導體元件以及電子元件
JP2008166525A (ja) 電子回路モジュール
TWI569515B (zh) Method for manufacturing terminal parts for semiconductor devices and plugs
JP2022050235A (ja) Usbメモリおよびその製造方法
KR20060007205A (ko) 적층 메모리 모듈
JP3189807U (ja) コネクタ及びコネクタ装置
JP2008244035A (ja) 基板結合用部品および基板の結合構造
TWM481504U (zh) 電連接器及其模組化端子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20190226