KR20060007205A - 적층 메모리 모듈 - Google Patents

적층 메모리 모듈 Download PDF

Info

Publication number
KR20060007205A
KR20060007205A KR1020040055975A KR20040055975A KR20060007205A KR 20060007205 A KR20060007205 A KR 20060007205A KR 1020040055975 A KR1020040055975 A KR 1020040055975A KR 20040055975 A KR20040055975 A KR 20040055975A KR 20060007205 A KR20060007205 A KR 20060007205A
Authority
KR
South Korea
Prior art keywords
memory module
socket
memory
stacked
slot
Prior art date
Application number
KR1020040055975A
Other languages
English (en)
Inventor
오현종
김병만
김용현
박창용
천광호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040055975A priority Critical patent/KR20060007205A/ko
Publication of KR20060007205A publication Critical patent/KR20060007205A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/62—Means for facilitating engagement or disengagement of coupling parts or for holding them in engagement
    • H01R13/627—Snap or like fastening
    • H01R13/6271—Latching means integral with the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/62—Means for facilitating engagement or disengagement of coupling parts or for holding them in engagement
    • H01R13/629—Additional means for facilitating engagement or disengagement of coupling parts, e.g. aligning or guiding means, levers, gas pressure electrical locking indicators, manufacturing tolerances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/62—Means for facilitating engagement or disengagement of coupling parts or for holding them in engagement
    • H01R13/639—Additional means for holding or locking coupling parts together, after engagement, e.g. separate keylock, retainer strap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

본 발명은 적층 메모리 모듈에 관한 것으로, 모듈용 소켓을 매개로 소켓의 하부면에는 제 1 메모리 모듈이 접합되고, 소켓의 슬롯에는 제 2 메모리 모듈이 결합된 적층 메모리 모듈을 제공한다. 즉 본 발명에 따른 적층 메모리 모듈은 제 1 메모리 모듈의 상부면에 형성된 연결 패드에 소켓 몸체의 하부면으로 돌출된 소켓 핀의 제 2 접촉부가 솔더링되고, 소켓의 슬롯에 제 2 메모리 모듈이 결합되어 전기적으로 연결되기 때문에, 소켓을 매개로 한 제 1 및 제 2 메모리 모듈의 안정적인 전기적 결합을 확보할 수 있다. 적층 메모리 모듈로 제조된 이후에 적층된 메모리 모듈 중에서 불량이 발생된 메모리 모듈이 발생되어 교체할 경우, 소켓의 슬롯에 삽입된 제 2 메모리 모듈을 분리하거나 제 1 메모리 모듈의 솔더링된 부분을 녹여 제 1 메모리 모듈을 소켓에서 분리할 수 있기 때문에, 적층 메모리 모듈의 유지보수 작업을 어렵지 않게 진행할 수 있다. 특히 제 2 메모리 모듈의 경우는 소켓의 슬롯에서 분리하기만 하면 되기 때문에, 유지보수 작업을 수월하게 진행할 수 있다. 그리고 소켓을 매개로 제 1 및 제 2 메모리 모듈이 적층된 구조를 갖기 때문에, 적층 메모리 모듈의 두께를 일정하게 유지할 수 있는 장점도 있다.
적층, 멀티, 메모리, 모듈, 소켓

Description

적층 메모리 모듈{Stack memory module}
도 1은 종래기술에 따른 플랙서블 배선기판을 이용한 적층 메모리 모듈이 펼쳐진 상태를 보여주는 평면도이다.
도 2는 도 1의 플래서블 배선기판을 중심으로 제 2 메모리 모듈이 제 1 메모리 모듈 위에 적층된 적층 메모리 모듈을 보여주는 사시도이다.
도 3은 본 발명의 실시예에 따른 소켓을 이용한 적층 메모리 모듈을 보여주는 분해 사시도이다.
도 4는 도 3의 4-4선 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10 : 제 1 메모리 모듈 11 : 제 1 인쇄회로기판
12 : 제 1 메모리 소자 13 : 제 1 탭
14 : 연결 패드 15 : 가이드 구멍
20 : 소켓 21 : 슬롯
22 : 소켓 몸체 23 : 소켓 핀
24 : 제 1 접촉부 25 : 제 2 접촉부
26 : 가이드 바 27 : 레치
28 : 돌기 30 : 제 2 메모리 모듈
31 : 제 2 인쇄회로기판 32 : 제 2 메모리 소자
33 : 제 2 탭 37 : 노치
50 : 적층 메모리 모듈
본 발명은 반도체 메모리 모듈에 관한 것으로, 더욱 상세하게는 메모리 모듈용 소켓을 이용하여 메모리 모듈을 적층한 적층 메모리 모듈에 관한 것이다.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한 컴퓨터의 경우 기억 용량의 증가에 따른 대용량의 램(Random Access Memory ; RAM) 및 프레쉬 메모리(Flash Memory)와 같이 칩의 크기는 자연적으로 증대되지만 패키지는 상기의 요건에 따라 소형화되는 경향으로 연구되고 있다.
여기서, 패키지의 크기를 줄이기 위해서 제안되어 온 여러 가지 방안 예를 들면, 복수개의 칩 또는 패키지를 실장된 멀티 칩 패키지(Multi Chip Package ; MCP), 멀티 칩 모듈(Multi Chip Module ; MCM) 등이 있으며, 멀티 칩 모듈의 경우 주로 반도체 칩 및 반도체 패키지가 인쇄회로기판 상에 평면적인 배열 방법으로 실장된다.
특히 멀티 칩 모듈 중에서 최근의 반도체 제품의 주 응용처인 컴퓨터에 장착되는 메모리 모듈(memory module)은 단위 메모리 소자(memory device)를 기판(Board) 위에 납땜으로 여러개 실장하여 필요한 용량을 만들어 컴퓨터 본체의 소켓에 장착한다. 통상적으로 메모리 모듈에 사용되는 모듈용 기판에는 한 개에서 수십 개의 단위 메모리 소자를 장착할 수 있다. 단위 메모리 소자는 단위 메모리 용량을 갖는 메모리 칩이 내장된 패키지 형태(이하, "반도체 패키지"라 한다)를 가지며, 메모리 칩과 연결된 외부접속단자가 패키지의 외부에 정렬되어 형성된 구조를 갖는다.
그런데 종래의 메모리 모듈은 기판에 실장할 수 있는 단위 메모리 소자의 수에 한계가 있기 때문에, 메모리 모듈의 메모리 용량을 증가시키기 위해서는 단위 메모리 소자의 메모리 용량을 증가시켜야 한다. 그런데 단위 메모리 소자에 내장된 반도체 칩의 용량을 증대시키기 위해서는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 제조해 넣는 기술이 요구되는 데, 이와 같은 기술은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다. 따라서 이와 같은 문제점을 해결하기 위해서 현재 개발된 메모리 모듈을 3차원으로 적층한 적층 메모리 모듈이 대두되고 있다.
도 1은 종래기술에 따른 플랙서블 배선기판(70)을 이용한 적층 메모리 모듈이 펼쳐진 상태를 보여주는 평면도이다. 도 2는 도 1의 플래서블 배선기판(70)을 중심으로 제 2 메모리 모듈(80)이 제 1 메모리 모듈(60) 위에 적층된 적층 메모리 모듈(100)을 보여주는 사시도이다. 도 1 및 도 2를 참조하면, 적층 메모리 모듈(100)은 두 개의 메모리 모듈(60, 80)이 플랙서블 배선기판(70)에 의해 서로 연결된 구조를 갖는다. 제 1 메모리 모듈(60)은 일측의 변을 따라서 탭(63)이 형 성되어 있으며, 탭(63) 위에 탭(63)과 각기 연결된 제 1 연결 패드(64)가 형성되어 있다. 제 2 메모리 모듈(80)은 제 1 연결 패드(64)에 대응되게 일측의 변을 따라서 제 2 연결 패드(84)가 형성되어 있다. 그리고 제 1 연결 패드(64)와 제 2 연결 패드(84)는 플랙서블 배선기판(70)에 의해 서로 연결되며, 플래서블 배선기판(70)의 양단에 형성된 패턴은 제 1 연결 패드(64) 및 제 2 연결 패드(84)에 솔더링된다.
따라서 플랙서블 배선기판(70)을 중심으로 제 1 메모리 모듈(60)과 제 2 메모리 모듈(80)을 접어서 사용하며, 제 1 메모리 모듈(60)에 형성된 탭(63)은 외부기기 접속용으로 사용된다. 접힌 제 1 메모리 모듈(60)과 제 2 메모리 모듈(80)은 볼트(90)로 고정된다.
그런데 종래의 적층 메모리 모듈(100)은 플래서블 배선기판(70)을 접어서 사용하기 때문에, 플래서블 배선기판(70)이 솔더링된 양단 부분에 스트레스가 집중되어 접합 신뢰성이 떨어지는 문제점을 안고 있다.
그리고 적층 메모리 모듈(100)로 제조된 이후에 적층된 메모리 모듈(100) 중에서 불량이 발생된 메모리 모듈이 발생되어 교체할 경우, 플래서블 배선기판을 분리해야 하는데, 플래서블 배선기판을 분리후 새로운 단위 메모리 모듈을 플래서블 배선기판에 다시 접합하는 것이 쉽지 않다.
또한 핀 체결 방식으로 적층 메모리 모듈(100)의 두께를 일정하게 유지하기가 어려운 문제점도 안고 있다.
따라서, 본 발명의 목적은 테이프 배선기판 사용에 따른 문제점을 해결하기 위해서, 메모리 모듈용 소켓을 이용한 적층 메모리 모듈을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 다수개의 제 1 메모리 소자가 실장되며, 일측의 변을 따라서 제 1 탭이 형성되어 있고, 상기 제 1 탭 위에 형성되며 상기 제 1 탭과 각기 연결된 연결 패드가 형성된 제 1 메모리 모듈과; 상기 제 1 메모리 모듈에 적층되어 전기적으로 연결되는 소켓으로, 슬롯이 형성된 소켓 몸체와, 상기 슬롯 내에 노출된 제 1 접촉부와, 상기 제 1 접촉부와 일체로 형성되어 상기 소켓 몸체의 하단부의 일측면으로 노출되어 상기 연결 패드에 접합되는 제 2 접촉부를 갖는 소켓 핀을 포함하는 소켓과; 다수개의 제 2 메모리 소자가 실장되며, 일측면의 변을 따라서 제 2 탭이 형성되어 있고, 상기 제 2 탭이 형성된 부분이 상기 소켓의 슬롯에 삽입되어 상기 제 1 접촉부와 전기적으로 연결되는 제 2 메모리 모듈;을 포함하는 것을 특징으로 하는 소켓을 이용한 적층 메모리 모듈을 제공한다.
본 발명에 따른 소켓은 소켓 몸체의 양단에서 소정의 높이의 뻗은 가이드 바를 포함하며, 가이드 바의 양쪽에 제 2 메모리 모듈 고정용 레치가 설치된다.
본 발명에 따른 소켓 몸체의 일면과 접하는 제 1 메모리 모듈의 일면에 적어도 하나 이상 형성하되, 연결 패드 외측의 양쪽 가장자리 부분과 상기 가이드 바와 접하는 부분에 가이드 구멍이 형성된다. 그리고 가이드 구멍들에 삽입되는 돌기가 소켓 몸체와 가이드 바의 일면에 형성된다.
그리고 제 1 메모리 모듈과 제 2 메모리 모듈은 소정의 간격을 두고 이격되 게 소켓에 설치된다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 소켓(20)을 이용한 적층 메모리 모듈(50)을 보여주는 분해 사시도이다. 도 4는 도 3의 4-4선 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 적층 메모리 모듈(50)은 제 1 및 제 2 메모리 모듈(10, 30)이 소켓(20)에 의해 서로 적층 연결된 구조를 갖는다. 이때 제 1 메모리 모듈(10)의 상부면에 소켓(20)이 실장되며, 실장된 소켓(20)의 슬롯(21)에 제 2 메모리 모듈(30)이 결합된 구조를 갖는다.
좀 더 구체적으로 설명하면, 제 1 메모리 모듈(10)은 다수개의 제 1 메모리 소자(12)가 실장되는 제 1 인쇄회로기판(11)을 포함하며, 제 1 인쇄회로기판(11)의 일측의 변을 따라서 제 1 탭(13)이 형성되어 있다. 제 1 메모리 소자(12)와 제 1 탭(13) 사이에 형성되며 제 1 탭(13)과 각기 연결된 연결 패드(14)가 형성되어 있다. 그리고 제 1 메모리 모듈(10)의 상부면에 소켓(20)이 안정적으로 실장될 수 있도록, 소켓(20)과 서로 접하는 제 1 메모리 모듈(10)의 상부면을 관통하여 다수개의 가이드 구멍(15)이 형성되어 있다.
소켓(20)은 제 1 메모리 모듈(10) 상부면에 적층되어 전기적으로 연결되는 제 2 메모리 모듈 결합용 소켓으로서, 슬롯(21)이 형성된 소켓 몸체(22)와, 슬롯(21) 내에 노출된 제 1 접촉부(24)와, 제 1 접촉부(24)와 일체로 형성되어 소켓 몸체(22)의 하단부의 일측면으로 노출되어 연결 패드(14)에 접합되는 제 2 접촉 부(25)를 갖는 소켓 핀(23)을 포함한다. 이때 슬롯(21)에 삽입되는 제 2 메모리 모듈(30)은 제 1 접촉부(24)와 기계적으로 접촉하여 전기적으로 연결된다.
소켓(20)이 제 1 메모리 모듈(10)의 상부면에 실장된 이후에 제 1 탭(13)이 외부로 노출될 수 있도록, 제 1 탭(13) 위의 제 1 인쇄회로기판(11)의 상부면에 실장된다. 이유는, 소켓(20) 아래에 돌출된 제 1 탭(13)을 적층 메모리 모듈(50)의 외부기기 접속용으로 사용하기 위해서이다.
소켓(20)은 소켓 몸체(22)의 양단에서 소정의 높이로 뻗은 가이드 바(26)를 포함하며, 가이드 바(26)의 양쪽에 제 2 메모리 모듈 고정용 레치(27)가 설치되어 있다. 그리고 소켓 몸체(22)에는 제 1 메모리 모듈의 가이드 구멍(15)에 삽입되는 돌기(28)가 형성되어 있다. 예컨대, 가이드 구멍(15)은 연결 패드(14) 외측의 소켓 몸체(22) 및 가이드 바(26)와 접하는 부분에 형성되며, 돌기(28)는 가이드 구멍들(15)에 대응되는 소켓 몸체(22)와 가이드 바(26)에 형성되어 있다. 따라서, 제 1 메모리 모듈(10)의 상부면에 소켓(20)을 실장하기 위해서 탑재할 때, 소켓(20)에 형성된 돌기(28)가 가이드 구멍(15)에 삽입되면서 연결 패드(14)와 제 2 접촉부(25) 사이의 접합 위치가 정렬된다. 그리고 연결 패드(14)와 제 2 접촉부(25)는 솔더링에 의해 전기적으로 연결된다.
그리고 제 2 메모리 모듈(30)은 소켓의 슬롯(21)에 삽입되어 제 1 접촉부(24)와 전기적으로 연결된다. 제 2 메모리 모듈(30)은 다수개의 제 2 메모리 소자(32)가 실장되는 제 2 인쇄회로기판(31)을 포함하며, 제 2 인쇄회로기판(31)의 일측의 변을 따라서 슬롯(21)에 노출되는 제 1 접촉부(24)와 전기적으로 연결되는 제 2 탭(33)이 형성되어 있다. 그리고 양쪽의 가장자리 부분에 소켓의 레치(27)에 대응되게 노치(37)가 형성되어 있기 때문에, 소켓의 슬롯(21)에 제 2 메모리 모듈(30)이 삽입되면, 제 2 메모리 모듈의 노치(37)에 소켓의 레치(27)가 삽입되어 제 2 메모리 모듈(30)을 소켓(20)에 안정적으로 고정한다.
제 2 메모리 모듈(30)에는 임피던스 메칭(impedance matching)을 위한 레지스터(resistor) 등은 제 1 메모리 모듈(10)과 공유 가능하기 때문에, 이 부분은 제외시켜 제 1 메모리 모듈(10)과 제 2 메모리 모듈(30)의 높이를 동일하게 제작할 수 있다. 아울러 제 2 메모리 모듈(30)에 제 2 메모리 소자(32)가 실장된 예를 개시하였지만, 부가적으로 다른 기능 예컨대 터미네이션(termination) 부분을 구현하기 위한 공간으로 사용할 수도 있다.
특히 소켓(20)을 중심으로 제 1 메모리 모듈(10)과 제 2 메모리 모듈(30)이 실장될 때, 제 1 메모리 모듈(10)과 제 2 메모리 모듈(30) 사이의 기계적인 간섭을 방지하고 공기의 흐름 통로를 제공할 수 있도록, 제 1 메모리 모듈(10)과 제 2 메모리 모듈(30)은 이격되게 소켓(20)에 설치하는 것이 바람직하다. 제 1 메모리 모듈(10)과 제 2 메모리 모듈(30)은 이격되게 소켓(20)에 설치하기 위해서는, 슬롯(21)과 제 1 메모리 모듈(10) 사이의 소켓 몸체(22)의 두께를 제 1 메모리 모듈(10)과 제 2 메모리 모듈(30)이 서로 이격되어 설치될 수 있을 정도로 두껍게 형성할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 구조를 따르면 소켓을 매개로 소켓의 하부면에는 제 1 메모리 모듈이 접합되고, 소켓의 슬롯에는 제 2 메모리 모듈이 결합하여 적층 메모리 모듈을 구현할 수 있다.
제 1 메모리 모듈의 상부면에 형성된 연결 패드에 소켓 몸체의 하부면으로 돌출된 소켓 핀의 제 2 접촉부가 솔더링되고, 소켓의 슬롯에 제 2 메모리 모듈이 결합되어 전기적으로 연결되기 때문에, 소켓을 매개로 한 제 1 및 제 2 메모리 모듈의 안정적인 전기적 결합을 확보할 수 있다.
적층 메모리 모듈로 제조된 이후에 적층된 메모리 모듈 중에서 불량이 발생된 메모리 모듈이 발생되어 교체할 경우, 소켓의 슬롯에 삽입된 제 2 메모리 모듈을 분리하거나 제 1 메모리 모듈의 솔더링된 부분을 녹여 제 1 메모리 모듈을 소켓에서 분리할 수 있기 때문에, 적층 메모리 모듈의 유지보수 작업을 어렵지 않게 진행할 수 있다. 특히 제 2 메모리 모듈의 경우는 소켓의 슬롯에서 분리하기만 하면 되기 때문에, 유지보수 작업을 수월하게 진행할 수 있다.
그리고 소켓을 매개로 제 1 및 제 2 메모리 모듈이 적층된 구조를 갖기 때문에, 적층 메모리 모듈의 두께를 일정하게 유지할 수 있는 장점도 있다.

Claims (4)

  1. 다수개의 제 1 메모리 소자가 실장되며, 일측의 변을 따라서 제 1 탭이 형성되어 있고, 상기 제 1 탭 위에 형성되며 상기 제 1 탭과 각기 연결된 연결 패드가 형성된 제 1 메모리 모듈과;
    상기 제 1 메모리 모듈에 적층되어 전기적으로 연결되는 소켓으로, 슬롯이 형성된 소켓 몸체와, 상기 슬롯 내에 노출된 제 1 접촉부와, 상기 제 1 접촉부와 일체로 형성되어 상기 소켓 몸체의 하단부의 일측면으로 노출되어 상기 연결 패드에 접합되는 제 2 접촉부를 갖는 소켓 핀을 포함하는 소켓과;
    다수개의 제 2 메모리 소자가 실장되며, 일측면의 변을 따라서 제 2 탭이 형성되어 있고, 상기 제 2 탭이 형성된 부분이 상기 소켓의 슬롯에 삽입되어 상기 제 1 접촉부와 전기적으로 연결되는 제 2 메모리 모듈;을 포함하는 것을 특징으로 하는 소켓을 이용한 적층 메모리 모듈.
  2. 제 1항에 있어서, 상기 소켓은 상기 소켓 몸체의 양단에서 소정의 높이의 뻗은 가이드 바를 포함하며, 상기 가이드 바의 양쪽에 상기 제 2 메모리 모듈 고정용 레치가 설치된 것을 특징으로 하는 소켓을 이용한 적층 메모리 모듈.
  3. 제 2항에 있어서, 상기 소켓 몸체의 일면과 접하는 상기 제 1 메모리 모듈의 일면에 적어도 하나 이상 형성하되, 상기 연결 패드 외측의 양쪽 가장자리 부분과 상기 가이드 바와 접하는 부분에 가이드 구멍이 형성되며,
    상기 가이드 구멍들에 삽입되는 돌기가 상기 소켓 몸체와 가이드 바의 일면에 형성된 것을 특징으로 하는 소켓을 이용한 적층 메모리 모듈.
  4. 제 3항에 있어서, 상기 제 1 메모리 모듈과 상기 제 2 메모리 모듈은 소정의 간격을 두고 이격되게 상기 소켓에 설치된 것을 특징으로 하는 소켓을 이용한 적층 메모리 모듈.
KR1020040055975A 2004-07-19 2004-07-19 적층 메모리 모듈 KR20060007205A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040055975A KR20060007205A (ko) 2004-07-19 2004-07-19 적층 메모리 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055975A KR20060007205A (ko) 2004-07-19 2004-07-19 적층 메모리 모듈

Publications (1)

Publication Number Publication Date
KR20060007205A true KR20060007205A (ko) 2006-01-24

Family

ID=37118567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055975A KR20060007205A (ko) 2004-07-19 2004-07-19 적층 메모리 모듈

Country Status (1)

Country Link
KR (1) KR20060007205A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791055B1 (ko) * 2007-08-30 2008-01-04 우성테크 주식회사 식품용기 조성물 및 그 제조방법
KR200451970Y1 (ko) * 2008-12-30 2011-01-21 권오석 메모리 모듈용 소켓
US9504160B2 (en) 2013-11-20 2016-11-22 Samsung Electronics Co., Ltd. Semiconductor memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791055B1 (ko) * 2007-08-30 2008-01-04 우성테크 주식회사 식품용기 조성물 및 그 제조방법
KR200451970Y1 (ko) * 2008-12-30 2011-01-21 권오석 메모리 모듈용 소켓
US9504160B2 (en) 2013-11-20 2016-11-22 Samsung Electronics Co., Ltd. Semiconductor memory device

Similar Documents

Publication Publication Date Title
US7602613B2 (en) Thin module system and method
EP1264347B1 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
JP4190279B2 (ja) キャリアベースの電子モジュール
KR100628286B1 (ko) 캐노피형 캐리어를 구비한 전자 모듈
US5781415A (en) Semiconductor package and mounting method
US6597582B2 (en) Semiconductor device incorporating module structure
US20060138630A1 (en) Stacked ball grid array packages
US6608763B1 (en) Stacking system and method
US20080032446A1 (en) combination heat dissipation device with termination and a method of making the same
US20040222514A1 (en) Semiconductor die package having mesh power and ground planes
KR100386018B1 (ko) 스택형반도체디바이스패키지
JP2000031617A (ja) メモリモジュールおよびその製造方法
US7375418B2 (en) Interposer stacking system and method
US20040264148A1 (en) Method and system for fan fold packaging
KR20060007205A (ko) 적층 메모리 모듈
US6798051B2 (en) Connection of packaged integrated memory chips to a printed circuit board
US7061089B2 (en) Memory module having space-saving arrangement of memory chips and memory chip therefore
US7675155B2 (en) Carrier structure stacking system and method
TWI708336B (zh) 包含球形陣列封裝之堆疊的３ｄ電子模組
JP2006339276A (ja) 接続用基板及びその製造方法
KR100460070B1 (ko) 메모리 모듈
KR20070082136A (ko) 보조 기판을 갖는 반도체 모듈
KR20010038949A (ko) 적층형 패키지
KR20040047248A (ko) 멀티플 라인 그리드 및 이를 이용한 고성능 반도체 패키지
JPH01241153A (ja) モジュールの実装方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination