TW202301337A - 行解碼電路及記憶體 - Google Patents

行解碼電路及記憶體 Download PDF

Info

Publication number
TW202301337A
TW202301337A TW110141861A TW110141861A TW202301337A TW 202301337 A TW202301337 A TW 202301337A TW 110141861 A TW110141861 A TW 110141861A TW 110141861 A TW110141861 A TW 110141861A TW 202301337 A TW202301337 A TW 202301337A
Authority
TW
Taiwan
Prior art keywords
word line
source
voltage
nmos transistor
pmos transistor
Prior art date
Application number
TW110141861A
Other languages
English (en)
Other versions
TWI797825B (zh
Inventor
聶虹
朱澤宇
趙岳
孫英
Original Assignee
大陸商中天弘宇集成電路有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商中天弘宇集成電路有限責任公司 filed Critical 大陸商中天弘宇集成電路有限責任公司
Publication of TW202301337A publication Critical patent/TW202301337A/zh
Application granted granted Critical
Publication of TWI797825B publication Critical patent/TWI797825B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Color Television Systems (AREA)

Abstract

一種行解碼電路及記憶體，包括：第一地址解碼模組，得到字線邏輯訊號；字線預解碼模組，解碼得到字線預解碼訊號及第一開關訊號；第二地址解碼模組，得到第一及第二選擇訊號；第三地址解碼模組，得到第三選擇訊號；第一電平轉換模組，對第一選擇訊號電平轉換得到第一及第二控制訊號；第二電平轉換模組，對第二選擇訊號電平轉換得到第三及第四控制訊號；第三電平轉換模組，對第三選擇訊號電平轉換得到第五控制訊號；字線切換開關訊號產生模組，基於各控制訊號產生第二開關訊號；字線切換模組，基於第一及第二開關訊號產生字線訊號。本發明可以有效地減少行解碼電路中電平轉換電路的數量，從而大大減小了行解碼電路所佔的面積。

Description

行解碼電路及記憶體
本發明涉及半導體存儲技術領域，特別係涉及一種行解碼電路及記憶體。
當前時代下，現代電子設備和嵌入式結構的飛速發展和廣泛應用，高集成度電路晶片的需求日益提高，從而催生出一系列對積體電路晶片面積的限制要求。對於存放裝置而言，減小FLASH記憶體的晶片面積，一直是大容量甚至超大容量記憶體晶片所追求的目標。
非易失性記憶體在編程和讀取操作時選中的字線需要正向高電壓，在擦除操作時選中的字線需要負向高電壓。以n=2 a為例，a為自然數，行解碼電路要產生n條帶有正向高電壓或者負向高電壓的字線，需要n/4個字線切換開關。那麼這些字線切換開關也必須是正向高電壓或者負向高電壓的。對於傳統設計來說，每一個字線切換開關都需要自己的電平轉換電路。那麼這樣就需要n/4個電平轉換電路；產品容量越大，所需要的字線切換開關越多，相應的電平轉換電路越多，佔用晶片面積越大，不利於小型化，不利於降低成本。
因此，如何進一步減小記憶體面積、降低成本，已成為本領域技術人員亟待解決的問題之一。
鑒於上述現有技術的缺點，本發明的目的在於提供一種行解碼電路及記憶體(或稱為存儲器)，用於解決現有技術中記憶體面積大，成本高等問題。
為實現上述目的及其他相關目的，本發明提供一種行解碼電路，該行解碼電路至少包括：
第一位址解碼模組，接收第一至第J位元位址(或稱為地址)訊號，並解碼(或稱為譯碼)得到字線邏輯訊號；
字線預解碼模組，連接於該第一位址解碼模組的輸出端，基於低壓電壓源和/或高壓電壓源對該字線邏輯訊號進行解碼，得到字線預解碼訊號及第一開關訊號；
第二位址解碼模組，接收第J+1至第M+2位元位址訊號，並解碼得到第一選擇訊號及第二選擇訊號；
第三位址解碼模組，接收第M+3至第
Figure 02_image001
位元位址訊號，並解碼得到第三選擇訊號；
第一電平轉換模組，連接於該第二位址解碼模組的輸出端，基於該低壓電壓源和/或該高壓電壓源對該第一選擇訊號進行電平轉換，得到第一控制訊號及第二控制訊號；
第二電平轉換模組，連接於該第二位址解碼模組的輸出端，基於該低壓電壓源和/或該高壓電壓源對該第二選擇訊號進行電平轉換，得到第三控制訊號及第四控制訊號；
第三電平轉換模組，連接於該第三位址解碼模組的輸出端，基於該低壓電壓源和/或該高壓電壓源對該第三選擇訊號進行電平轉換，得到第五控制訊號；
字線切換開關訊號產生模組，連接於該第一電平轉換模組、該第二電平轉換模組及該第三電平轉換模組的輸出端，基於該第一控制訊號、第二控制訊號、第三控制訊號、第四控制訊號及第五控制訊號產生第二開關訊號；
字線切換模組，連接於該字線預解碼模組及該字線切換開關訊號產生模組的輸出端，基於該第一開關訊號及該第二開關訊號產生k位元字線訊號；
其中，k=2 a，則k=n；若k≠2 a，則n/2＜k＜n；n=2 a，a為自然數，J為介於1和M+1之間的自然數，M為任意自然數。
可選地，該行解碼電路還包括高負壓切換模組，該高負壓切換模組接收負向電壓及正向電壓，並基於操作模式切換相應電壓值的高壓電壓源及低壓電壓源輸出。
更可選擇性地，該正向電壓的值為5V~9.5V，該負向電壓的值為-8V~-9.75V。
可選地，該字線切換開關訊號產生模組包括多個字線切換開關訊號產生單元，各字線切換開關訊號產生單元包括第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管；
該第一PMOS管與該第一NMOS管的柵極連接該第五控制訊號，該第一PMOS管的源極連接該第三控制訊號，該第一NMOS管的源極連接該第一控制訊號；該第二PMOS管的源極連接該第三控制訊號，柵極連接該第二控制訊號；漏極連接該第一PMOS管及該第一NMOS管的漏極；該第二NMOS管的柵極連接該第四控制訊號，源極連接該低壓電壓源；該第一PMOS管、該第二PMOS管、該第一NMOS管及該第二NMOS管的漏極連接在一起並輸出開關訊號。
更可選地，編程和讀取操作時：
選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管及該第一NMOS管的柵極、該第一PMOS管的源極、該第二PMOS管的柵極和源極接收正向高壓，該第一NMOS管的源極、該第二NMOS管的柵極和源極接地，對應字線切換開關訊號產生單元輸出接地；
不選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管及該第二PMOS管的源極接收正向高壓，該第一PMOS管及該第一NMOS管的柵極、該第二PMOS管的柵極、該第二NMOS管的柵極和源極接地，該第一NMOS管的源極浮空，對應字線切換開關訊號產生單元輸出正向高壓。
更可選地，擦除操作時：
選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管的源極、該第二PMOS管的源極和柵極接收電源電壓，該第一PMOS管及該第一NMOS管的柵極、該第一NMOS管的源極、該第二NMOS管的柵極和源極接收負向高壓，對應字線切換開關訊號產生單元輸出電源電壓；
不選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管及該第一NMOS管的柵極、該第二NMOS管的柵極接收電源電壓，該第二PMOS管的柵極、該第二NMOS管的源極接收負向高壓，該第一PMOS管及該第二PMOS管的源極、該第一NMOS管的源極浮空，對應字線切換開關訊號產生單元輸出負向高壓。
更可選地，過擦檢測操作時：
選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管、該第一NMOS管及該第二PMOS管的柵極、該第一PMOS管及該第二PMOS管的源極接收電源電壓，該第一NMOS管的源極、該第二NMOS管的柵極和源極接收負向高壓，對應字線切換開關訊號產生單元輸出負向高壓；
不選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管及該第二PMOS管的源極接收電源電壓，該第一PMOS管及該第一NMOS管的柵極，該第二PMOS管的柵極、該第二NMOS管的柵極和源極接收負向高壓，該第一NMOS管的源極浮空，對應字線切換開關訊號產生單元輸出電源電壓。
可選地，該字線切換模組包括k個字線切換單元，各字線切換單元包括第三PMOS管、第三NMOS管及第四NMOS管；
該第三PMOS管的源極連接該字線預解碼訊號，柵極連接該第二開關訊號；該第三NMOS管的源極連接該低壓電壓源，柵極連接該第二開關訊號；該第四NMOS管的源極連接該低壓電壓源，柵極連接該第一開關訊號；該第三PMOS管、該第三NMOS管及該第四NMOS管的漏極連接在一起並輸出字線訊號。
更可選地，編程和讀取操作時：
選中的字線對應的字線切換單元中，該第三PMOS管的源極接收正向高壓，該第三PMOS管的柵極、該第三NMOS管的柵極和源極、該第四NMOS管的柵極和源極接地，對應字線切換單元輸出正向高壓；
不選中的字線對應的字線切換單元中，該第三PMOS管、該第三NMOS管及該第四NMOS管的柵極接收正向高壓，該第三PMOS管、該第三NMOS管及該第四NMOS管的源極接地，對應字線切換單元輸出接地；或者，該第三PMOS管的柵極和源極、該第三NMOS管的柵極和源極、該第四NMOS管的源極接地，該第四NMOS管的柵極接收正向高壓，對應字線切換單元輸出接地；或者，該第三PMOS管的柵極和源極、該第三NMOS管的柵極接收正向高壓，該第三NMOS管的源極、該第四NMOS管的柵極和源極接地，對應字線切換單元輸出接地。
更可選地，擦除操作時：
選中的字線對應的字線切換單元中，該第三PMOS管的源極接地，該第三PMOS管的柵極、該第三NMOS管的柵極接收電源電壓，該第三NMOS管的源極、該第四NMOS管的柵極和源極接收負向高壓，對應字線切換單元輸出負向高壓；
不選中的字線對應的字線切換單元中，該第三PMOS管的源極接地，該第三PMOS管的柵極、該第三NMOS管的柵極和源極、該第四NMOS管的柵極和源極接收負向高壓，對應字線切換單元輸出接地。
更可選地，過擦檢測操作時：
選中的字線對應的字線切換單元中，該第三PMOS管的源極接地，該第三PMOS管的柵極、該第三NMOS管的柵極和源極、該第四NMOS管的柵極和源極接收負向高壓，對應字線切換單元輸出接地；
不選中的字線對應的字線切換單元中，該第三PMOS管的源極及該第三NMOS管和該第四NMOS管的源極接負向高壓，該第三PMOS管、該第三NMOS管及該第四NMOS管的柵極接收電源電壓，對應字線切換單元輸出負向高壓。
更可選地，當
Figure 02_image001
為奇數時，M=
Figure 02_image003
；當
Figure 02_image001
為偶數時，M=
Figure 02_image005
。
為實現上述目的及其他相關目的，本發明提供一種記憶體，該記憶體至少包括：
存儲陣列，列解碼電路，讀出電路及上述行解碼電路；
該行解碼電路連接該存儲陣列的字線，基於位址訊號選通該存儲陣列的相應行；
該列解碼電路連接該存儲陣列的位元線，基於該位址訊號選通該存儲陣列的相應列；
該讀出電路連接該列解碼電路，從該列解碼電路獲取相應的資料讀出。
如上所述，本發明的行解碼電路及記憶體，具有以下有益效果：
本發明的行解碼電路及記憶體基於創新結構的字線切換開關訊號產生模組及字線切換模組，有效地減少行解碼電路中電平轉換電路的數量，從而大大減小了行解碼電路所占的面積，進一步減小記憶體體積、降低成本。
以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地瞭解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
請參閱圖1~圖8。需要說明的是，本實施例中所提供的圖式僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的元件數目、形狀及尺寸繪製，其實際實施時各元件的型態、數量及比例可為一種隨意的改變，且其元件佈局型態也可能更為複雜。
實施例一
如圖1所示，本實施例提供一種行解碼電路1，該行解碼電路1包括：
第一位址解碼模組11、字線預解碼模組12、第二位址解碼模組13、第三位址解碼模組14、第一電平轉換模組15、第二電平轉換模組16、第三電平轉換模組17、字線切換開關訊號產生模組18及字線切換模組19。
如圖1所示，該第一位址解碼模組11接收第一至第J位元位址訊號，並解碼(或稱為譯碼)得到字線邏輯訊號。
具體地，在本實施例中，J=2，該第一位址解碼模組11為二四解碼器，該第一位址解碼模組11接收第一及第二位元位址訊號ADDR＜1:0＞，並對第一及第二位元位址訊號ADDR＜1:0＞進行解碼得到4位元的字線邏輯訊號WL_LOGIC＜3:0＞。在實際使用中，可根據需要設置該位址(或稱為地址)解碼模組的位元數，不以本實施例為限。
如圖1所示，該字線預解碼模組12連接於該第一位址解碼模組11的輸出端，基於電壓源對該字線邏輯訊號進行解碼，得到字線預解碼訊號及第一開關訊號。
具體地，在本實施例中，該字線預解碼模組12接收4位元字線邏輯訊號WL_LOGIC＜3:0＞，通過預解碼得到4位元字線預解碼訊號WL_PRE＜3:0＞及4位元第一開關訊號NGATE＜3:0＞。該字線預解碼訊號及該第一開關訊號的位元數與該字線邏輯訊號的位元數一致，可根據實際需要調整該字線預解碼訊號及該第一開關訊號的位元數，在此不一一贅述。
如圖1所示，該第二位址解碼模組13接收第J+1至第M+2位元位址訊號，並解碼得到第一選擇訊號及第二選擇訊號。
具體地，在本實施例中，M=
Figure 02_image003
，此時，
Figure 02_image001
為奇數，該第二位址解碼模組13接收第3位元至第
Figure 02_image003
+2位元位址訊號ADDR＜
Figure 02_image003
+1:2＞，並對第3位至第
Figure 02_image003
+2位元位址訊號ADDR＜
Figure 02_image003
+1:2＞進行解碼得到
Figure 02_image007
位元第一選擇訊號PG_SEL＜
Figure 02_image007
-1:0＞及
Figure 02_image007
位元第二選擇訊號NG_SEL＜
Figure 02_image007
-1:0＞。該第一選擇訊號及該第二選擇訊號的位元數為2 M位元，可根據M的數值確定該第一選擇訊號及該第二選擇訊號的位元數，在此不一一贅述。
如圖1所示，該第三位址解碼模組14接收第M+3至第
Figure 02_image001
位元位址訊號，並解碼得到第三選擇訊號。
具體地，在本實施例中，該第三位址解碼模組14接收第
Figure 02_image003
+3至第
Figure 02_image001
位元位址訊號ADDR＜
Figure 02_image009
:
Figure 02_image003
+2＞，並對第
Figure 02_image003
+3至第
Figure 02_image001
位元位址訊號ADDR＜
Figure 02_image009
:
Figure 02_image003
+2＞進行解碼得到
Figure 02_image010
位元第三選擇訊號LS_SEL＜
Figure 02_image012
-1:0＞。該第三選擇訊號的位元數為2 M+1位元，可根據M的數值確定該第三選擇訊號的位元數，在此不一一贅述。
如圖1所示，該第一電平轉換模組15連接於該第二位址解解碼模組13的輸出端，基於該低壓電壓源或該高壓電壓源對該第一選擇訊號進行電平轉換，得到第一控制訊號及第二控制訊號。
具體地，在本實施例中，該第一電平轉換模組15接收第一選擇訊號PG_SEL＜
Figure 02_image007
-1:0＞，並通過電平轉換得到
Figure 02_image007
位元第一控制訊號ND2＜
Figure 02_image007
-1:0＞及
Figure 02_image007
位元第二控制訊號PG_OUT＜
Figure 02_image007
-1:0＞。該第一控制訊號及該第二控制訊號的位元數與該第一選擇訊號一致，在此不一一贅述。
如圖1所示，該第二電平轉換模組16連接於該第二位址解碼模組13的輸出端，基於該低壓電壓源或該高壓電壓源對該第二選擇訊號進行電平轉換，得到第三控制訊號及第四控制訊號。
具體地，在本實施例中，該第二電平轉換模組16接收第二選擇訊號NG_SEL＜
Figure 02_image007
-1:0＞，並通過電平轉換得到
Figure 02_image007
位元第三控制訊號PS0＜
Figure 02_image007
-1:0＞及
Figure 02_image007
位元第四控制訊號NG_OUT＜
Figure 02_image007
-1:0＞。該第三控制訊號及該第四控制訊號的位元數與該第二選擇訊號一致，在此不一一贅述。
如圖1所示，該第三電平轉換模組17連接於該第三位址解碼模組14的輸出端，基於該低壓電壓源或該高壓電壓源對該第三選擇訊號進行電平轉換，得到第五控制訊號。
具體地，在本實施例中，該第三電平轉換模組17接收該第三選擇訊號LS_SEL＜
Figure 02_image013
-1:0＞，並通過電平轉換得到
Figure 02_image014
位元第五控制訊號LS_OUT＜
Figure 02_image015
-1:0＞。該第五控制訊號的位元數與該第三選擇訊號一致，在此不一一贅述。
如圖1所示，該字線切換開關訊號產生模組18連接於該第一電平轉換模組15、該第二電平轉換模組16及該第三電平轉換模組17的輸出端，基於該第一控制訊號、第二控制訊號、第三控制訊號、第四控制訊號及第五控制訊號產生第二開關訊號。
具體地，在本實施例中，該字線切換開關訊號產生模組18包括n/4個字線切換開關訊號產生單元181，以產生n/4位元第二開關訊號NPGATE＜ n/4-1:0＞。如圖2所示，作為示例，該字線切換開關訊號產生單元181包括第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1及第二NMOS管NM2。該第一PMOS管PM1與該第一NMOS管NM1的柵極連接該第五控制訊號（以LS_OUT＜0＞為例），該第一PMOS管PM1的源極連接該第三控制訊號（以PS0＜0＞為例），該第一NMOS管NM1的源極連接該第一控制訊號（以ND2＜0＞為例）；該第二PMOS管PM2的源極連接該第三控制訊號（以PS0＜0＞為例），柵極連接該第二控制訊號（以PG_OUT＜0＞為例）；漏極連接該第一PMOS管PM1 及該第一NMOS管NM1的漏極；該第二NMOS管NM2 的柵極連接該第四控制訊號（以NG_OUT＜0＞為例），源極連接低壓電壓源NVL_IN；該第一PMOS管PM1、該第二PMOS管PM25、該第一NMOS管NM1及該第二NMOS管NM2的漏極連接在一起並輸出第二開關訊號（以NPGATE＜0＞為例）。
具體地，在編程和讀取操作時，選中的字線對應的第五控制訊號LS_OUT、第二控制訊號PG_OUT和第三控制訊號PS0為正向高壓VH，第一控制訊號ND2、第四控制訊號NG_OUT和負壓電壓源NVL_IN接地GND；此時第一PMOS管PM1、第二PMOS管PM2和第二NMOS管NM2關閉，第一NMOS管NM1打開，輸出的第二開關訊號NPGATE接地GND。不選中的字線對應的第三控制訊號PS0為正向高壓VH，第五控制訊號LS_OUT、第二控制訊號PG_OUT、第四控制訊號NG_OUT和負壓電壓源NVL_IN接地GND，第一控制訊號ND2為浮空；此時第一NMOS管NM1和第二NMOS管NM2關閉，第一PMOS管PM1和第二PMOS管PM2打開，輸出的第二開關訊號NPGATE為正向高壓VH。
具體地，在擦除操作的時候，選中的字線對應的第二控制訊號PG_OUT和第三控制訊號PS0為電源電壓VDD（正向電壓值），第一控制訊號ND2、第四控制訊號NG_OUT、第五控制訊號LS_OUT和負壓電壓源NVL_IN為負向高壓VN；此時第一NMOS管NM1、第二NMOS管NM2和第二PMOS管PM2關閉，第一PMOS管PM1打開，輸出的第二開關訊號NPGATE為電源電壓VDD。不選中的字線對應的第五控制訊號LS_OUT和第四控制訊號NG_OUT為電源電壓VDD，第二控制訊號PG_OUT和負壓電壓源NVL_IN為負向高壓VN，第一控制訊號ND2和第三控制訊號PS0浮空；此時第一PMOS管PM1關閉，第一NMOS管NM1、第二PMOS管PM2及第二PMOS管NM2打開，輸出的第二開關訊號NPGATE為負向高壓VN。
具體地，在過擦檢測操作時，選中的字線對應的第五控制訊號LS_OUT、第二控制訊號PG_OUT和第三控制訊號PS0為電源電壓VDD，第一控制訊號ND2、第四控制訊號NG_OUT和負壓電壓源NVL_IN為負向高壓VN；此時第一PMOS管PM1、第二PMOS管PM2和第二NMOS管NM2關閉，第一NMOS管NM1打開，輸出的第二開關訊號NPGATE為負向高壓VN。不選中的字線對應的第三控制訊號PS0為電源電壓VDD，第五控制訊號LS_OUT、第二控制訊號PG_OUT、第四控制訊號NG_OUT和負壓電壓源NVL_IN為負向高壓VN，第一控制訊號ND2為浮空；此時第一NMOS管NM1和第二NMOS管NM2關閉，第一PMOS管PM1和第二PMOS管PM2打開，輸出的第二開關訊號NPGATE為電源電壓VDD。
如圖1所示，該字線切換模組19連接於該字線預解碼模組12及該字線切換開關訊號產生模組18的輸出端，基於該第一開關訊號及該第二開關訊號產生k位元字線訊號。
具體地，在本實施例中，該字線切換模組19包括n（其中，n=k）個字線切換單元191，以產生n位元字線訊號WL＜n-1:0＞。如圖3所示，作為示例，該字線切換單元191包括第三PMOS管PM3、第三NMOS管NM3及第四NMOS管NM4。該第三PMOS管PM3的源極連接該字線預解碼訊號（以WL_PRE＜0＞為例），柵極連接該第二開關訊號（以NPGATE＜0＞為例）；該第三NMOS管NM3的源極連接該低壓電壓源NVL_IN，柵極連接該第二開關訊號（以NPGATE＜0＞為例）；該第四NMOS管NM4的源極連接低壓電壓源NVL_IN，柵極連接該第一開關訊號（以NGATE＜0＞為例）；該第三PMOS管PM3、該第三NMOS管NM3及該第四NMOS管NM4的漏極連接在一起並輸出字線訊號。
具體地，在編程和讀取操作時，選中的字線對應的字線預解碼訊號WL_PRE為正向高壓VH，第一開關訊號NGATE、低壓電壓源NVL_IN和第二開關訊號NPGATE接地GND；此時第三NMOS管NM3和第四NMOS管NM4關閉，第三PMOS管PM3打開，選中的字線WL為正向高壓VH。對於不選中的字線分為三種情況，第一種情況：第二開關訊號NPGATE和字線預解碼訊號WL_PRE都不選中，則字線預解碼訊號WL_PRE和低壓電壓源NVL_IN接地GND，第二開關訊號NPGATE和第一開關訊號NGATE為正向高壓VH；此時第三PMOS管PM3關閉，第三NMOS管NM3和第四PMOS管NM4打開，不選中的字線WL接地GND。第二種情況：第二開關訊號NPGATE選中、字線預解碼訊號WL_PRE不選中，第一開關訊號NGATE為正向高壓VH，第二開關訊號NPGATE、字線預解碼訊號WL_PRE和低壓電壓源NVL_IN接地GND；此時第三PMOS管PM3和第四NMOS管NM4打開，第三NMOS管NM3關閉，不選中的字線WL接地GND。第三種情況：第二開關訊號NPGATE不選中、字線預解碼訊號WL_PRE選中，第二開關訊號NPGATE和字線預解碼訊號WL_PRE為正向高壓VH，第一開關訊號NGATE和低壓電壓源NVL_IN接地GND；此時第四NMOS管NM4和第三PMOS管PM3關閉，第三NMOS管NM3打開，不選中的字線WL接地GND。
具體地，在擦除操作時，作為示例，存儲單元陣列中至少以4條字線為一個單位同時擦除。所有的字線預解碼訊號WL_PRE均接地GND，選中的字線對應的第二開關訊號NPGATE為電源電壓VDD，第一開關訊號NGATE和低壓電壓源NVL_IN為負向高壓VN；此時第三PMOS管PM3和第四NMOS管NM4關閉，第三NMOS管NM3打開，選中的字線WL為負向高壓VN。不選中的字線對應的第二開關訊號NPGATE，第一開關訊號NGATE和低壓電壓源NVL_IN均為負向高壓VN，此時第三NMOS管NM3和第四NMOS管NM4關閉，第三PMOS管PM3打開，不選中的字線WL接地GND。
具體地，在過擦檢測操作時，作為示例，存儲單元陣列中至少以4條字線為一個單位同時做過擦檢測。選中的字線對應的字線預解碼訊號WL_PRE接地GND，第一開關訊號NGATE、低壓電壓源NVL_IN和第二開關訊號NPGATE為負向高壓VN；此時第三NMOS管NM3和第四NMOS管NM4關閉，第三PMOS管PM3打開，選中的字線WL接地GND。對於不選中字線對應的第二開關訊號NPGATE和第一開關訊號NGATE接電源電壓VDD，字線預解碼訊號WL_PRE接負向高壓VN，低壓電壓源NVL_IN為負向高壓VN；此時第三NOMS管NM3和第四NMOS管NM4打開，第三PMOS管PM3關閉，不選中的字線WL為負向高壓VN。
作為示例，在本實施例中，各字線切換單元191以4個為一組，同一組的字線切換單元接收不同的字線預解碼訊號及不同的第一開關訊號。在實際使用中，可根據需要設置各字線切換單元接收的訊號，不以本實施例為限。
需要說明的是，在本實施例中，k=2 a，則k=n；在實際使用中，若k≠2 a，則n/2＜k＜n；n =2 a，a為自然數；可根據實際需要設置k、n的數值。在本實施例中，
Figure 02_image001
為奇數，則M=
Figure 02_image003
，該第一選擇訊號、該第二選擇訊號、該第一控制訊號、該第二控制訊號、該第三控制訊號及該第四控制訊號的位元數為
Figure 02_image007
位元，該第三選擇訊號及該第五控制訊號的位元數為
Figure 02_image016
位。在實際使用中，若
Figure 02_image001
為偶數，則M=
Figure 02_image017
，該第一選擇訊號、該第二選擇訊號、該第一控制訊號、該第二控制訊號、該第三控制訊號及該第四控制訊號的位元數為
Figure 02_image018
位元，該第三選擇訊號及該第五控制訊號的位元數為
Figure 02_image020
位；在此不一一贅述。
作為本發明的另一種實現方式，該行解碼電路1還包括高負壓切換模組10，該高負壓切換模組10接收正向電壓HVL及負向電壓NVL，並基於操作模式設置相應電壓值的高壓電壓源HVL_IN及低壓電壓源NVL_IN並輸出。作為示例，該正向電壓由高壓電荷泵提供，該負向電壓由負壓電荷泵提供，該正向電壓的值為5V~9.5V，該負向電壓的值為-8V~-9.75V；在實際使用中可根據需要設置電壓值及正向電壓和負向電壓的來源，不以本實施例為限。如圖4所示，在本實施例中，當處於編程或讀取模式時，該高壓電壓源HVL_IN為正向高壓VH，該低壓電壓源NVL_IN接地GND；當處於擦除模式時，該高壓電壓源HVL_IN為電源電壓VDD，該低壓電壓源NVL_IN為負向高壓VN；處於過擦檢測模式時，該高壓電壓源HVL_IN為電源電壓VDD，該低壓電壓源NVL_IN負向高壓VN。在實際使用中，可根據需要設置不同模式下該高壓電壓源HVL_IN及該低壓電壓源NVL_IN對應的電壓值。
如圖5-圖7所示為本實施例的各模組的真值表，作為示例，該第一位址解碼模組11執行編程和讀取操作時，選中的WL_LOGIC為邏輯高電平（即邏輯1），不選中的WL_LOGIC為邏輯低電平（即邏輯0）；執行擦除操作時，所有的WL_LOGIC均為邏輯0；執行過擦檢測操作時，選中的WL_LOGIC為邏輯0，不選中的WL_LOGIC為邏輯1。該第二位址解碼模組13在執行編程和讀取操作時，選中的PG_SEL和NG_SEL均為邏輯1，不選中的PG_SEL為邏輯0，NG_SEL為邏輯1；執行擦除操作時，選中的PG_SEL和NG_SEL均為邏輯1，不選中的PG_SEL和NG_SEL均為邏輯0；執行過擦檢測操作時，選中的PG_SEL和NG_SEL均為邏輯1，不選中的PG_SEL為邏輯0，NG_SEL為邏輯1。該第三位址解碼模組14執行編程、讀取和過擦檢測操作時，選中的LS_SEL為邏輯1，不選中的LS_SEL為邏輯0；做擦除操作時，選中的LS_SEL為邏輯0，不選中的LS_SEL為邏輯1。該第一電平轉換模組15實現的功能是在輸入邏輯0時，PG_OUT為NVL_IN，而PS0為浮空；輸入邏輯1時，PG_OUT為HVL_IN，而PS0為NVL_IN。該第二電平轉換模組16實現的功能是在輸入邏輯0時，NG_OUT為HVL_IN，PS0為浮空；在輸入邏輯1時，NG_OUT為NVL_IN，PS0為HVL_IN。該第三電平轉換模組17實現的功能是在輸入邏輯1時，LS_OUT為HVL_IN；在輸入邏輯0時，LS_OUT為NVL_IN。該字線預解碼模組12實現的功能為執行讀取和編程操作時，若輸入邏輯0，則WL_PRE為NVL_IN，NGATE為HVL_IN，若輸入邏輯1，則WL_PRE為HVL_IN，NGATE為NVL_IN；在執行擦除和過擦檢測操作時，若輸入邏輯0，則WL_PRE接地GND，NGATE為NVL_IN；若輸入邏輯1，則WL_PRE為NVL_IN，NGATE為HVL_IN。該高負壓切換模組10實現的功能為當執行擦除和過擦檢測操作時，HVL_IN為電源電壓VDD，NVL_IN為負壓電荷泵產生的負向高壓VN；在執行編程和讀取操作時，HVL_IN為正高壓電荷泵產生的正向高壓VH，NVL_IN接地GND。該字線切換開關訊號產生模組18實現的功能為在執行編程、讀取和過擦檢測操作時，選中的字線切換開關NPGATE為NVL_IN，不選中的字線切換開關NPGATE為HVL_IN；在做擦除操作時，選中的字線切換開關NPGATE為HVL_IN，不選中的字線切換開關NPGATE為NVL_IN。該字線切換模組19實現的功能為在執行編程和讀取操作時，選中的字線為HVL_IN，不選中的字線為NVL_IN；在執行擦除操作時，選中的字線為負向高壓VN，不選中的字線接地GND；在執行過擦檢測操作時，選中的字線接地GND，不選中的字線為負向高壓VN。在實際使用中，可根據需要設計真值表，不以本實施例為限。
在本實施例中，產生字線切換開關訊號只需要2×
Figure 02_image007
+
Figure 02_image010
個電平轉換電路（若
Figure 02_image001
為偶數，則需要的電平轉換電路數量則為2×
Figure 02_image021
+
Figure 02_image021
）。產品容量越大，所需要的字線切換開關越多，本發明在電平轉換電路上相比傳統設計減少的數量就越大，對面積的縮減就越明顯。
實施例二
如圖8所示，本實施例提供一種記憶體(或稱為存儲器)，該記憶體包括：
行解碼電路1，列解碼電路2，存儲陣列3及讀出電路4。
如圖8所示，該行解碼電路1連接該存儲陣列3的字線，基於位址訊號選通該存儲陣列3的相應行。該行解碼電路1的結構及工作原理參見實施例一，在此不一一贅述。
如圖8所示，該列解碼電路2連接該存儲陣列3的位元線，基於該位址訊號選通該存儲陣列3的相應列。任意可實現列解碼的電路結構均適用于本發明，在此不一一贅述。
如圖8所示，該讀出電路4連接該列解碼電路2，從該列解碼電路2獲取相應的資料讀出。任意可實現資料讀出的電路結構均適用于本發明，在此不一一贅述。
綜上該，本發明提供一種行解碼電路及記憶體，包括：第一位址解碼模組，接收第一至第J位元位址訊號，並解碼得到字線邏輯訊號；字線預解碼模組，連接於該第一位址解碼模組的輸出端，基於低壓電壓源或高壓電壓源對該字線邏輯訊號進行解碼，得到字線預解碼訊號及第一開關訊號；第二位址解碼模組，接收第J+1至第M+2位元位址訊號，並解碼得到第一選擇訊號及第二選擇訊號；第三位址解碼模組，接收第M+3至第
Figure 02_image001
位元位址訊號，並解碼得到第三選擇訊號；第一電平轉換模組，連接於該第二位址解碼模組的輸出端，基於該低壓電壓源或該高壓電壓源對該第一選擇訊號進行電平轉換，得到第一控制訊號及第二控制訊號；第二電平轉換模組，連接於該第二位址解碼模組的輸出端，基於該低壓電壓源或該高壓電壓源對該第二選擇訊號進行電平轉換，得到第三控制訊號及第四控制訊號；第三電平轉換模組，連接於該第三位址解碼模組的輸出端，基於該低壓電壓源或該高壓電壓源對該第三選擇訊號進行電平轉換，得到第五控制訊號；字線切換開關訊號產生模組，連接於該第一電平轉換模組、該第二電平轉換模組及該第三電平轉換模組的輸出端，基於該第一控制訊號、第二控制訊號、第三控制訊號、第四控制訊號及第五控制訊號產生第二開關訊號；字線切換模組，連接於該字線預解碼模組及該字線切換開關訊號產生模組的輸出端，基於該第一開關訊號及該第二開關訊號產生k位元字線訊號；其中，k=2 a，則k=n；若k≠2 a，則n/2＜k＜n；n為大於等於1的自然數，a為自然數，J為介於1和M+1之間的自然數。本發明可以有效地減少行解碼電路中電平轉換電路的數量，從而大大減小了行解碼電路所占的面積，越大容量的記憶體需要越多的字線，使用本發明的行解碼電路結構在減少面積上效果越明顯。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的申請專利範圍所涵蓋。
1:行解碼電路 11:第一位址解碼模組 12:字線預解碼模組 13:第二位址解碼模組 14:第三位址解碼模組 15:第一電平轉換模組 16:第二電平轉換模組 17:第三電平轉換模組 18:字線切換開關訊號產生模組 181:字線切換開關訊號產生單元 19:字線切換模組 191:字線切換單元 10:高負壓切換模組 2:列解碼電路 3:存儲陣列 4:讀出電路
圖1，係本發明的行解碼電路的結構示意圖。
圖2，係本發明的字線切換開關訊號產生單元的結構示意圖。
圖3，係本發明的字線切換單元的結構示意圖。
圖4，係本發明的高負壓切換模組的真值表。
圖5，係本發明的位址解碼模組以及字線預解碼模組的真值表。
圖6，係本發明的位址解碼模組以及字線切換開關訊號產生模組的真值表。
圖7，係本發明的字線切換開關訊號產生模組的真值表。
圖8，係本發明的記憶體的結構示意圖。
1:行解碼電路
11:第一位址解碼模組
12:字線預解碼模組
13:第二位址解碼模組
14:第三位址解碼模組
15:第一電平轉換模組
16:第二電平轉換模組
17:第三電平轉換模組
18:字線切換開關訊號產生模組
19:字線切換模組
10:高負壓切換模組

Claims (14)

  1. 一種行解碼電路，其特徵在於，所述行解碼電路至少包括： 第一位址解碼模組，接收第一至第J位元位址訊號，並解碼得到字線邏輯訊號； 字線預解碼模組，連接於該第一位址解碼模組的輸出端，基於低壓電壓源和/或高壓電壓源對該字線邏輯訊號進行解碼，得到字線預解碼訊號及第一開關訊號； 第二位址解碼模組，接收第J+1至第M+2位元位址訊號，並解碼得到第一選擇訊號及第二選擇訊號； 第三位址解碼模組，接收第M+3至第
    Figure 03_image001
    位元位址訊號，並解碼得到第三選擇訊號； 第一電平轉換模組，連接於該第二位址解碼模組的輸出端，基於該低壓電壓源和/或該高壓電壓源對該第一選擇訊號進行電平轉換，得到第一控制訊號及第二控制訊號； 第二電平轉換模組，連接於該第二位址解碼模組的輸出端，基於該低壓電壓源和/或該高壓電壓源對該第二選擇訊號進行電平轉換，得到第三控制訊號及第四控制訊號； 第三電平轉換模組，連接於該第三位址解碼模組的輸出端，基於該低壓電壓源和/或該高壓電壓源對該第三選擇訊號進行電平轉換，得到第五控制訊號； 字線切換開關訊號產生模組，連接於該第一電平轉換模組、該第二電平轉換模組及該第三電平轉換模組的輸出端，基於該第一控制訊號、第二控制訊號、第三控制訊號、第四控制訊號及第五控制訊號產生第二開關訊號； 字線切換模組，連接於該字線預解碼模組及該字線切換開關訊號產生模組的輸出端，基於該第一開關訊號及該第二開關訊號產生k位元字線訊號； 其中，k=2 a，則k=n；若k≠2 a，則n/2＜k＜n；n=2 a，a為自然數，J為介於1和M+1之間的自然數，M為任意自然數。
  2. 如請求項1所述的行解碼電路，其特徵在於：該行解碼電路還包括高負壓切換模組，該高負壓切換模組接收負向電壓及正向電壓，並基於操作模式切換相應電壓值的高壓電壓源及低壓電壓源輸出。
  3. 如請求項2所述的行解碼電路，其特徵在於：該正向電壓的值為5V~9.5V，該負向電壓的值為-8V~-9.75V。
  4. 如請求項1所述的行解碼電路，其特徵在於：該字線切換開關訊號產生模組包括多個字線切換開關訊號產生單元，各字線切換開關訊號產生單元包括第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管； 該第一PMOS管與該第一NMOS管的柵極連接該第五控制訊號，該第一PMOS管的源極連接該第三控制訊號，該第一NMOS管的源極連接該第一控制訊號；該第二PMOS管的源極連接該第三控制訊號，柵極連接該第二控制訊號；漏極連接該第一PMOS管及該第一NMOS管的漏極；該第二NMOS管的柵極連接該第四控制訊號，源極連接該低壓電壓源；該第一PMOS管、該第二PMOS管、該第一NMOS管及該第二NMOS管的漏極連接在一起並輸出開關訊號。
  5. 如請求項4所述的行解碼電路，其特徵在於：編程和讀取操作時： 選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管及 該第一NMOS管的柵極、該第一PMOS管的源極、該第二PMOS管的柵極和源極接收正向高壓，該第一NMOS管的源極、該第二NMOS管的柵極和源極接地，對應字線切換開關訊號產生單元輸出接地； 不選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管 及該第二PMOS管的源極接收正向高壓，該第一PMOS管及該第一NMOS管的柵極、該第二PMOS管的柵極、該第二NMOS管的柵極和源極接地，該第一NMOS管的源極浮空，對應字線切換開關訊號產生單元輸出正向高壓。
  6. 如請求項4所述的行解碼電路，其特徵在於：擦除操作時： 選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管的 源極、該第二PMOS管的源極和柵極接收電源電壓，該第一PMOS管及所 述第一NMOS管的柵極、該第一NMOS管的源極、該第二NMOS管的柵極 和源極接收負向高壓，對應字線切換開關訊號產生單元輸出電源電壓； 不選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管及該第一NMOS管的柵極、該第二NMOS管的柵極接收電源電壓，該第二PMOS管的柵極、該第二NMOS管的源極接收負向高壓，該第一PMOS管及該第二PMOS管的源極、該第一NMOS管的源極浮空，對應字線切換開關訊號產生單元輸出負向高壓。
  7. 如請求項4所述的行解碼電路，其特徵在於：過擦檢測操作時： 選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管、該第一NMOS管及該第二PMOS管的柵極、該第一PMOS管及該第二PMOS管的源極接收電源電壓，該第一NMOS管的源極、該第二NMOS管的柵極和源極接收負向高壓，對應字線切換開關訊號產生單元輸出負向高壓； 不選中的字線對應的字線切換開關訊號產生單元中，該第一PMOS管及該第二PMOS管的源極接收電源電壓，該第一PMOS管及該第一NMOS管的柵極，該第二PMOS管的柵極、該第二NMOS管的柵極和源極接收負向高壓，該第一NMOS管的源極浮空，對應字線切換開關訊號產生單元輸出電源電壓。
  8. 如請求項1所述的行解碼電路，其特徵在於：該字線切換模組包括k個字線切換單元，各字線切換單元包括第三PMOS管、第三NMOS管及第四NMOS管； 該第三PMOS管的源極連接該字線預解碼訊號，柵極連接該第二開關訊號；該第三NMOS管的源極連接該低壓電壓源，柵極連接該第二開關訊號；該第四NMOS管的源極連接該低壓電壓源，柵極連接該第一開關訊號；該第三PMOS管、該第三NMOS管及該第四NMOS管的漏極連接在一起並輸出字線訊號。
  9. 如請求項8所述的行解碼電路，其特徵在於：編程和讀取操作時： 選中的字線對應的字線切換單元中，該第三PMOS管的源極接收正向高壓，該第三PMOS管的柵極、該第三NMOS管的柵極和源極、該第四NMOS管的柵極和源極接地，對應字線切換單元輸出正向高壓； 不選中的字線對應的字線切換單元中，該第三PMOS管、該第三NMOS管及該第四NMOS管的柵極接收正向高壓，該第三PMOS管、該第三NMOS管及該第四NMOS管的源極接地，對應字線切換單元輸出接地；或者，該第三PMOS管的柵極和源極、該第三NMOS管的柵極和源極、該第四NMOS管的源極接地，該第四NMOS管的柵極接收正向高壓，對應字線切換單元輸出接地；或者，該第三PMOS管的柵極和源極、該第三NMOS管的柵極接收正向高壓，該第三NMOS管的源極、該第四NMOS管的柵極和源極接地，對應字線切換單元輸出接地。
  10. 如請求項8所述的行解碼電路，其特徵在於：擦除操作時： 選中的字線對應的字線切換單元中，該第三PMOS管的源極接地，該第三PMOS管的柵極、該第三NMOS管的柵極接收電源電壓，該第三NMOS管的源極、該第四NMOS管的柵極和源極接收負向高壓，對應字線切換單元輸出負向高壓； 不選中的字線對應的字線切換單元中，該第三PMOS管的源極接地，該第三PMOS管的柵極、該第三NMOS管的柵極和源極、該第四NMOS管的柵極和源極接收負向高壓，對應字線切換單元輸出接地。
  11. 如請求項8所述的行解碼電路，其特徵在於：過擦檢測操作時： 選中的字線對應的字線切換單元中，該第三PMOS管的源極接地，該第三PMOS管的柵極、該第三NMOS管的柵極和源極、該第四NMOS管的柵極和源極接收負向高壓，對應字線切換單元輸出接地； 不選中的字線對應的字線切換單元中，該第三PMOS管的源極及該第三NMOS管和該第四NMOS管的源極接負向高壓，該第三PMOS管、該第三NMOS管及該第四NMOS管的柵極接收電源電壓，對應字線切換單元輸出負向高壓。
  12. 如請求項1至11中任意一項所述的行解碼電路，其特徵在於：當
    Figure 03_image001
    為奇數時，M=
    Figure 03_image003
    ；當
    Figure 03_image001
    為偶數時，M=
    Figure 03_image005
    。
  13. 一種記憶體，其特徵在於，該記憶體至少包括： 存儲陣列，列解碼電路，讀出電路及如請求項1至11中任意一項所述的行解碼電路； 該行解碼電路連接該存儲陣列的字線，基於位址訊號選通該存儲陣列的相應行； 該列解碼電路連接該存儲陣列的位元線，基於該位址訊號選通該存儲陣列的相應列； 該讀出電路連接該列解碼電路，從該列解碼電路獲取相應的資料讀出。
  14. 一種記憶體，其特徵在於，該記憶體至少包括： 存儲陣列，列解碼電路，讀出電路及如請求項12所述的行解碼電路； 該行解碼電路連接該存儲陣列的字線，基於位址訊號選通該存儲陣列的相應行； 該列解碼電路連接該存儲陣列的位元線，基於該位址訊號選通該存儲陣列的相應列； 該讀出電路連接該列解碼電路，從該列解碼電路獲取相應的資料讀出。
TW110141861A 2021-06-17 2021-11-10 行解碼電路及記憶體 TWI797825B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110669338.6A CN113129976B (zh) 2021-06-17 2021-06-17 行译码电路及存储器
CN202110669338.6 2021-06-17

Publications (2)

Publication Number Publication Date
TW202301337A true TW202301337A (zh) 2023-01-01
TWI797825B TWI797825B (zh) 2023-04-01

Family

ID=76783033

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110141861A TWI797825B (zh) 2021-06-17 2021-11-10 行解碼電路及記憶體

Country Status (5)

Country Link
US (1) US11410738B1 (zh)
JP (1) JP7044953B1 (zh)
KR (1) KR102413281B1 (zh)
CN (1) CN113129976B (zh)
TW (1) TWI797825B (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
JP2001338490A (ja) * 2000-05-25 2001-12-07 Nec Corp 半導体記憶装置
FR2850201A1 (fr) * 2003-01-21 2004-07-23 St Microelectronics Sa Decodeur de ligne de mot a tension negative, ayant des elements de terminaison de faible encombrement
CN100592420C (zh) * 2004-08-05 2010-02-24 富士通微电子株式会社 半导体存储器
KR100705221B1 (ko) * 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
JP2007317247A (ja) * 2006-05-23 2007-12-06 Nec Electronics Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の動作方法
JP5063337B2 (ja) * 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置
KR102053282B1 (ko) * 2012-08-08 2019-12-06 에스케이하이닉스 주식회사 어드레스 디코더, 그것의 포함하는 반도체 메모리 장치, 그리고 그것의 동작 방법
US8913436B2 (en) * 2013-03-14 2014-12-16 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with word line driver/decoder using a charge pump voltage
JP6495024B2 (ja) * 2015-01-29 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置
CN104658604B (zh) * 2015-02-10 2017-12-05 上海华虹宏力半导体制造有限公司 高压行译码电路
US9406375B1 (en) * 2015-12-04 2016-08-02 International Business Machines Corporation Write address synchronization in 2 read/1write SRAM arrays
US9972397B2 (en) * 2016-06-24 2018-05-15 SK Hynix Inc. Semiconductor memory device and operating method thereof
JP7065637B2 (ja) * 2018-02-22 2022-05-12 ルネサスエレクトロニクス株式会社 半導体装置
CN112652338B (zh) * 2019-10-10 2023-10-03 上海磁宇信息科技有限公司 存储器的行译码器
CN112652337B (zh) * 2019-10-10 2024-03-12 上海磁宇信息科技有限公司 存储器的行译码器

Also Published As

Publication number Publication date
KR102413281B1 (ko) 2022-06-24
JP2023000998A (ja) 2023-01-04
JP7044953B1 (ja) 2022-03-30
TWI797825B (zh) 2023-04-01
US11410738B1 (en) 2022-08-09
CN113129976A (zh) 2021-07-16
CN113129976B (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
US9466380B2 (en) Semiconductor memory column decoder device and method
JP5209083B2 (ja) 半導体装置
US20230223938A1 (en) Memory device
US6198685B1 (en) Word-line driving circuit and semiconductor memory device
JP2010267326A (ja) 不揮発性半導体記憶装置
US7362614B2 (en) Non-volatile semiconductor storage apparatus
CN106158022B (zh) 一种用于共源架构嵌入式闪存的字线驱动电路及其方法
US9275708B2 (en) Row address decoding block for non-volatile memories and methods for decoding pre-decoded address information
CN108962311B (zh) 一种顺序进入和退出低功耗状态的sram控制电路及方法
CN114974337A (zh) 一种基于自旋磁随机存储器的时间域存内计算电路
JP2014078305A (ja) 半導体記憶装置
US20110128063A1 (en) Semiconductor integrated circuit
TWI797825B (zh) 行解碼電路及記憶體
TW202312150A (zh) 靈敏放大器及儲存裝置
US20070195605A1 (en) Row selector with reduced area occupation for semiconductor memory devices
US7035162B2 (en) Memory devices including global row decoders and operating methods thereof
JP5745086B2 (ja) Ｎｏｒロジックワード線選択
CN1637934A (zh) 存储电路、半导体装置以及电子设备
US6735147B2 (en) Semiconductor memory device and a method for generating a block selection signal of the same
JP2011187141A (ja) 転送回路及びそれを用いた不揮発性半導体記憶装置
US20130336058A1 (en) Nonvolatile memory device and related method of operation
CN112885393A (zh) 一种闪存存储器字线驱动电路
CN117912510A (zh) 一种字线解码电路与半导体存储器
JP2013101749A (ja) 不揮発性半導体記憶装置
JP2005174451A (ja) 電位設定回路、半導体装置、及び電子機器