TW202119891A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
TW202119891A
TW202119891A TW109117062A TW109117062A TW202119891A TW 202119891 A TW202119891 A TW 202119891A TW 109117062 A TW109117062 A TW 109117062A TW 109117062 A TW109117062 A TW 109117062A TW 202119891 A TW202119891 A TW 202119891A
Authority
TW
Taiwan
Prior art keywords
wiring board
layer
bonding layer
layers
bonding
Prior art date
Application number
TW109117062A
Other languages
English (en)
Other versions
TWI761839B (zh
Inventor
橋本博仁
奈須孝有
白木文男
金光柱
Original Assignee
日商日本特殊陶業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本特殊陶業股份有限公司 filed Critical 日商日本特殊陶業股份有限公司
Publication of TW202119891A publication Critical patent/TW202119891A/zh
Application granted granted Critical
Publication of TWI761839B publication Critical patent/TWI761839B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

[課題]可將用於多層配線基板之陶瓷基板再利用。 [解決手段]多層配線基板係具備：第1配線基板，係積層有由熱硬化性樹脂形成之複數個層而成，且具有於各層間在與層接觸之狀態下形成的配線層；第2配線基板，由陶瓷構成；及接合層，配置在第1配線基板的背面與第2配線基板的表面之間，並將第1配線基板與第2配線基板進行接合，在接合層中，至少鄰接於第2配線基板的面是藉由熱塑性樹脂形成。

Description

多層配線基板
本發明係關於多層配線基板。
已知有使積層有複數個樹脂層之樹脂基板、具有連接端子之陶瓷基板一次性積層之多層配線基板(例如，參照專利文獻1)。在專利文獻1所記載之多層配線基板中，在個別地製造複數個樹脂層的各層後，樹脂基板與陶瓷基板係一次性積層。專利文獻2所記載之配線基板，係具備接合陶瓷基板的表面和配線層的背面之接合層。此接合層係具有由熱硬化性樹脂構成的芯層、和由比芯層的彈性率還要小的熱硬化性樹脂構成的接著層。 [先前技術文獻] [專利文獻]
［專利文獻1］日本特開2017-37929號公報 ［專利文獻2］國際公開2013/031822號公報
[發明欲解決之課題]
用於多層配線基板之陶瓷的製造工時係比其他零件的製造工時還要多。因此，會有多層配線基板整體的製造工時會變多、花費在多層配線基板之製造的時間變長的情況。於專利文獻1及專利文獻2，雖已揭示了多層配線基板中之各層的製造方法，但未考量到關於多層配線基板及陶瓷的製造工時。為了減少多層配線基板的製造工時，有想要再利用製造工時多的陶瓷之期望。
本發明係為解決上述課題而完成者，目的在提供可再利用之用於多層配線基板之陶瓷的基板。 [用以解決課題之手段]
本發明係為了解決上述課題而完成者，可以下述的形態實現。
(1)根據本發明的一形態，可提供多層配線基板。此多層配線基板係具備：第1配線基板，將以熱硬化性樹脂形成之複數個層積層而成，且具有於各前述層間在與前述層接觸之狀態下形成的配線層；第2配線基板，由陶瓷構成；及接合層，配置在前述第1配線基板的背面與前述第2配線基板的表面之間，並將前述第1配線基板與前述第2配線基板進行接合，前述接合層之中，至少鄰接於前述第2配線基板的面是藉由熱塑性樹脂所形成。
根據此構成，在將第1配線基板的背面和第2配線基板的表面接合之接合層中，與第2配線基板的表面鄰接的面係藉由熱塑性樹脂形成。因此，既便是在第1配線基板與第2配線基板被接合之後，藉由對多層配線基板施加熱而熱塑性樹脂會產生變化，第1配線基板與第2配線基板間的接合會被解除。另一方面，藉由熱硬化性樹脂接合之第1配線基板中的各層間的接合不會被解除。此結果，可容易地將第1配線基板與第2配線基板拆卸下，第1配線基板及第2配線基板變得可再利用。藉此，透過再利用製造工時較多之第2配線基板，可減少多層配線基板的製造工時。再者，藉由可事先製作可適用於諸多的多層配線基板之陶瓷，多層配線基板的製造工時會變少。
(2)上述態樣的多層配線基板中，前述第1配線基板及前述第2配線基板係各自於表面及背面形成有連接端子，前述第1配線基板背面的連接端子和前述第2配線基板表面的連接端子係隔介以貫通前述接合層的方式形成之導電構件而電性連接；前述接合層亦可具有：藉由熱硬化性樹脂形成的基材；及接合材，配置於前述基材的兩面，將前述第1配線基板與前述第2配線基板接合，且藉由熱塑性樹脂形成。 根據此構成，接合層係具有：在兩面藉由熱塑性樹脂形成之接合材；及被兩面的接合材挾持之基材。基材因為是藉由熱硬化性樹脂形成，所以就算接合第1配線層與第2配線層時的熱被施加於接合層，也不易變形。因此，第1配線基板與第2配線基板係在透過接合材可解除接合的狀態下接合之後，藉由不易變形的基材31而電性穩定地連接。
(3)上述態樣的多層配線基板中，在前述第1配線基板與前述接合層與前述第2配線基板之積層方向上，前述第1配線基板中之1個前述層的厚度亦可比前述接合層的厚度還薄。 根據此構成，沿第1配線基板所含有之各層的積層方向的厚度係比接合層的厚度還要小。亦即，本構成中，可將第1配線基板的厚度變薄。藉此，可將構成第1配線基板之配線層的層數增加，可實行配線層所構成之電路的細線化。
又，本發明係可以各種態樣實現，例如，可以配線基板、多層配線基板、半導體用配線基板及具備該等的零件、配線基板或者多層配線基板的製造方法等的形態實現。
＜實施形態＞ 圖1係作為本發明實施形態之多層配線基板100的概略剖面圖。本實施形態的多層配線基板100係作為被使用在半導體檢查的探針卡來使用。探針卡是用以檢查形成於矽晶圓之複數個電子零件的電氣時特性的器具。圖1顯示了沿著形成多層配線基板100之各層的積層方向的剖面的概略。
如圖1所示，多層配線基板100係具備：積層有以熱硬化性樹脂形成之複數個樹脂層的第1配線基板10、以陶瓷形成之第2配線基板20及配置在第1配線基板10的背面與第2配線基板20的表面間的接合層30。又，圖1中，省略了針對第1配線基板10的詳細圖示，第1配線基板10的細節係一併在圖2進行說明。
如圖1所示，第2配線基板20係積層有由陶瓷形成之3個陶瓷層C21～C23而成之基板。本實施形態中，為3個陶瓷層C21～C23的每一者以氧化鋁形成，且具有相同厚度的基板。於陶瓷層C21的表面形成有連接端子23。於陶瓷層C22,C23之各者的表面，形成有既定圖樣的配線層21,22。再者，於陶瓷層C23的背面形成有連接端子24。亦即，於第2配線基板20的表面及背面形成有連接端子23,24。
於陶瓷層C21形成有將形成於表面之連接端子23與配線層21電性連接的通孔導體V21。相同地，於陶瓷層C22，形成有將配線層21與配線層22電性連接的通孔導體V22。於陶瓷層C23形成有將配線層22與形成在背面之連接端子24連接的通孔導體V23。各通孔導體V21～V23係利用W(鎢)形成。藉由通孔導體V21～V23，形成在第2配線基板20表面的連接端子23與形成在背面的連接端子24係被電性連接。
圖2為第1配線基板10之剖面的說明圖。於圖2顯示出將配線基板10的剖面僅在積層方向放大之概略圖。如圖2所示，本實施形態的第1配線基板10係以屬熱硬化性樹脂之聚醯亞胺形成的複數個樹脂層J11～J13所積層而成的基板。於各樹脂層J11～J13之間形成有既定圖樣的配線層12,13，該配線層12,13係以和各樹脂層J11～J13接觸之狀態形成。再者，於樹脂層J11的表面形成有連接端子11，於樹脂層J13的背面形成有連接端子14。亦即，在第1配線基板10的表面及背面形成有連接端子11,14。連接端子11係Cu(銅)層11c、Ni(鎳)層11n、Au(金)層11a自樹脂層J11的表面依序積層而成之端子。配線層12,13及連接端子14係藉由Cu-Ti形成。
於樹脂層J11形成有將連接端子11與配線層12電性連接之通孔導體V11。相同地，於樹脂層J12，形成有將配線層12與配線層13電性連接之通孔導體V12。於樹脂層J13，形成有將配線層13與連接端子14電性連接之通孔導體V13。各通孔導體V11～V13係藉由Cu-Ti形成。藉由通孔導體V11～V13，形成在第1配線基板10表面的連接端子11和形成在背面的連接端子14係電性連接。
本實施形態的第1配線基板10並非在個別準備各樹脂層J11～J13後再一次積層而製作者，而是藉由對樹脂層J13，依序形成有配線層13、樹脂層J12、配線層12、樹脂層J11、配線層11之增層(build-up)法來製作。因此，本實施形態之沿各樹脂層J11～J13的積層方向的厚度t11～t13係比個別準備各樹脂層J11～J13的情況時的厚度還要薄。
圖3為將第1配線基板10與第2配線基板20接合前之接合層30的概略剖面圖。圖3中顯示了將接合層30的一部分放大的剖面圖。如圖3所示，接合層30具備：藉由屬熱硬化性樹脂之聚醯亞胺形成的基材31、配置於基材31的兩面之接合材32,33、和導電構件34。接合材32,33係藉由與基材31不同的熱塑性樹脂的聚醯亞胺形成。
本實施形態中，熱塑性樹脂的聚醯亞胺、熱硬化性樹脂的聚醯亞胺係藉由玻璃轉移點來區別。具體言之，將玻璃轉移點為300℃以上的樹脂定義成熱硬化性樹脂、玻璃轉移點未達300℃的樹脂定義成熱塑性樹脂。玻璃轉移點係可藉由例如TMA法(Thermo Mechanical Analysis)等特定。本實施形態之熱塑性樹脂的聚醯亞胺的玻璃轉移點為240℃、熱硬化性樹脂的聚醯亞胺的玻璃轉移點為420℃。
沿基材31之積層方向的厚度t31係使用10～100μm的厚度。本實施例中，為30μm。又，沿接合材32,33之積層方向之各個厚度t32,t33係可使用15μm以下的厚度。本實施例中，厚度t32,t33係為相同的3μm。本實施形態中，接合層30的厚度(t31+t32+t33)係比第1配線基板10之1個層(例如，J11)還要厚，該接合層30係基材31及接合材32,33的合計。換言之，沿第1配線基板10之各層的積層方向的厚度(例如，t11)係形成為比接合層30的厚度還要薄。
導電構件34係藉由Ag形成。導電構件34係以貫通接合層30(基材31及接合材32,33)的方式形成。如圖3所示，導電構件34係沿著厚度方向比接合材32,33更往表面及背面突出。如圖1所示，形成在接合層30之導電構件34係形成在將形成於第1配線基板10的背面之連接端子14、與形成於第2配線基板20的表面之連接端子23連接之各者的位置。亦即，導電構件34係將第1配線基板10背面的連接端子14與第2配線基板20表面的連接端子23電性連接。
圖4係多層配線基板100之製造方法的流程圖。在多層配線基板100的製造方法中，首先，準備構成多層配線基板100之各試樣(sample)的第1配線基板10、第2配線基板20及接合層30(步驟S1)。之後，接合層30的導電構件34係於配置在連接第1配線基板10的連接端子14與第2配線基板20的連接端子23之位置的狀態下，一次性積層(步驟S2)，而製造出多層配線基板100。於一次性積層之際，將熱施加於接合層30。藉此，接合層30之屬熱塑性樹脂的接合材32,33會產生變化，將第1配線基板10與接合層30接合，且，將接合層30與第2配線基板20接合。其結果，第1配線基板10與第2配線基板20係隔介接合層30而被接合。
圖5及圖6為接合層30之製造方法的說明圖。圖5係顯示接合層30之製造方法的流程圖。圖6中，配合圖5所示的各步驟顯示了沿流程圖變化之接合層30的剖面的一部分。在接合層30的製造方法中，首先，於基材31的兩面形成有接合材32,33之接合層30的片材(sheet)係被裁斷成既定的大小(步驟S11)。對裁斷後的接合層30進行貼框(步驟S12)。
藉由雷射衝孔(laser punch)，對接合層30形成有貫通於厚度方向的貫通孔HL(步驟S13)。所形成之貫通孔HL係藉由導電構件34之原料的Ag進行填孔(步驟S14)，接合層30的製造方法結束。
如以上說明，本實施形態的多層配線基板100係具備有接合層30，該接合層30係在具配線層12,13的第1配線基板10的背面與由陶瓷構成之第2配線基板20的表面間，接合第1配線基板10與第2配線基板20。接合層30中，與第2配線基板20鄰接的面係以熱塑性樹脂的接合材33形成。亦即，第1配線基板10與第2配線基板20係藉由形成有接合材33之熱塑性樹脂來接合。因此，當熱被施加於多層配線基板100時，熱塑性樹脂便會變化，使第1配線基板10與第2配線基板20間的接合解除。另一方面，由於第1配線基板10係由以熱硬化性樹脂形成之複數個層所形成，所以就算施加了熱，各層間的接合也不會解除。其結果，可將已完成之多層配線基板100拆離成第1配線基板10與第2配線基板20，而可再利用第1配線基板10及第2配線基板20。藉此，透過再利用製造工時較多之第2配線基板20，可減少多層配線基板100的製造工時。再者，藉由事先製作可利用於大多數的多層配線基板100之共通的陶瓷，多層配線基板100的製造工時會變少。
又，本實施形態的接合層30係如圖3所示，具備有：藉由熱硬化性樹脂形成之基材31、和配置於基材31的兩面之熱塑性樹脂的接合材32,33。再者，在接合層30形成有貫通於積層方向的導電構件34。導電構件34係將第1配線基板10之背面的連接端子14、與第2配線基板20之表面的連接端子23電性連接。基材31係因為藉由熱硬化性樹脂形成，所以比以熱塑性樹脂形成的接合材32,33更不易變形。因此，在第1配線基板10與第2配線基板20係在可藉由接合材32,33解除接合的狀態下被接合之後，藉由不易變形的基材31而電氣穩定地連接。
又，本實施形態之沿著第1配線基板10的1個層(例如，樹脂層J11)之積層方向的厚度係比接合層30的厚度還要薄。因此，可將第1配線基板10整體的厚度變薄。藉此，可增加構成第1配線基板10的配線層的層數，並可執行配線層所構成之電路的細線化。
＜本實施形態的變形例＞ 本發明係非侷限於上述的實施形態，在不脫離其要旨的範圍中可在各種態樣中實施，例如，可為下述的變形。
［變形例1］ 上述實施形態中，雖針對構成多層配線基板100之第1配線基板10、第2配線基板20及接合層30的一例進行了說明，但就多層配線基板100的各構成及各形狀而言，可作各種的變形。上述實施形態的第1配線基板10雖如圖2所示，為3個樹脂層J11～J13的積層體，但各層的積層數亦可為2個、也可為4個以上。沿著各層的積層方向的厚度(例如，t11)亦可比接合層30的厚度還要薄。亦可為各層係混合有比接合層30還要薄的層和厚的層。上述實施形態的樹脂層J11～J13雖以熱硬化性樹脂的聚醯亞胺形成，但也可以其他的熱硬化性樹脂形成。
關於連接端子11,14及配線層12,13的既定圖樣，是可變形的。形成於第1配線基板10的表面的連接端子11雖為積層了Au、Ni、Cu之三種金屬的端子，但亦可以1種金屬形成，或者亦能以其他的金屬(例如，Ag等)形成。連接端子14係可省略，例如，樹脂層J13內的通孔導體V13與貫通接合層30的導電構件34也可直接連接。貫通各樹脂層J11～J13的各通孔導體V11～13係也可以Cu、Ti(鈦)以外的導電性材料形成，例如，亦可以Ag等形成。
上述實施形態的第2配線基板20係如圖1所示，為由陶瓷所構成的3個陶瓷層C21～C23的積層體，不過亦可為4個以上的層的積層體，例如，亦可為僅以陶瓷層C21的單層形成。形成陶瓷層C21～C23的材質，以氧化鋁以外的陶瓷而言，亦可為例如AlN(氮化鋁)、玻璃-陶瓷、高鋁紅柱石(mullite)、BN。又，也可為各層是藉由不同的陶瓷來形成。各陶瓷層C21～C23的沿積層方向之厚度亦可不相同，亦可相異。配線層21,23及連接端子23,24的既定圖樣(pattern)係可變形。貫通各陶瓷層C21～C23之各通孔導體V21～23係可為W以外的導電性材料，亦可為以例如，Mo(鉬)、混合Mo與W之材料、Cu來形成。
上述實施形態的接合層30雖係以基材31為母材而於兩面形成有熱塑性樹脂的接合材32,33的層，但有關接合層30的構成是可作各種變形。例如，接合層30之中，亦可至少僅與第2配線基板20鄰接之背面的接合材33係藉由熱塑性樹脂形成，不具表面的接合材32。又，亦可為接合層30整體係藉由熱塑性樹脂形成，接合層30不含有熱硬化性樹脂。針對上述實施形態中之基材31及接合材32,33的各厚度t31～t33，是一個例子，也可為其他的規格。導電構件34亦可為以Ag以外的材料來形成，例如亦可以Cu、W、Mo、Ta(鉭)等形成。
就用於接合層30之熱塑性樹脂而言，可列舉出，例如，丙烯腈-丁二烯-苯乙烯樹脂共聚合成樹脂(ABS)、尼龍、聚丙烯(PP)、聚碳酸酯(PC)、聚醯胺(PA)尼龍、聚縮醛(POM)、聚對苯二甲酸丁二酯(PBT)、聚醚醯亞胺(PEI)、聚苯硫醚(PPS)、聚醚醚酮(PEEK)、液晶聚合物(LCP)、聚酞醯胺(Polyphthalamide; PPA)、聚碸(PSU)、聚醚碸(PES)及聚醯胺亞醯胺(PAI)等。
就用於接合層30的基材31之熱硬化性樹脂而言，可列舉出，例如，環氧樹脂、酚樹脂、尿素、三聚氰胺、不飽和聚酯、聚胺基甲酸酯、鄰苯二甲酸二烯丙酯(diallyl phthalate)、矽及醇酸(alkyd)等。
以上，雖根據實施形態、變形例來說明了本態樣，但上述之態樣的實施形態係供容易理解本態樣之態樣，而非用以限制本態樣。本態樣可在不脫離其主旨以及申請專利範圍的情況下，進行變更、改良而獲得，且於本態樣包含其均等物。再者，其技術特徵若在本說明書中未說明為必要者，可適宜地刪除。
10:第1配線基板 11,14:連接端子 11a:Au層 11c:Cu層 11n:Ni層 12,13:配線層 20:第2配線基板 21,22:配線層 23,24:連接端子 30:接合層 31:基材 32,33:接合材 34:導電構件 100:多層配線基板 C21～C23:陶瓷層 HL:貫通孔 J11,J12,J13:樹脂層 V11~V13:通孔導體 V21~V23:通孔導體 t11~t13,t31～t33:厚度
圖1係作為本發明之實施形態的多層配線基板的概略剖面圖。 圖2係第1配線基板的剖面的說明圖。 圖3係將第1配線基板與第2配線基板接合前之接合層的概略剖面圖。 圖4係多層配線基板的製造方法的流程圖。 圖5係接合層的製造方法的說明圖。 圖6係接合層的製造方法的說明圖。
10:第1配線基板
20:第2配線基板
21,22:配線層
23,24:連接端子
30:接合層
100:多層配線基板
C21~C23:陶瓷層
V21~V23:通孔導體

Claims (3)

  1. 一種多層配線基板，其特徵為具備： 第1配線基板，係積層有由熱硬化性樹脂形成之複數個層而成，且具有於各前述層間在與前述層接觸之狀態下形成的配線層； 第2配線基板，由陶瓷構成；及 接合層，配置在前述第1配線基板的背面與前述第2配線基板的表面之間，並將前述第1配線基板與前述第2配線基板接合， 在前述接合層中，至少鄰接於前述第2配線基板的面是藉由熱塑性樹脂所形成。
  2. 如請求項1之多層配線基板，其中， 前述第1配線基板及前述第2配線基板係各自在表面及背面形成有連接端子， 前述第1配線基板背面的連接端子與前述第2配線基板表面的連接端子係隔介以貫通前述接合層的方式形成之導電構件而被電性連接， 前述接合層係具有：基材，藉由熱硬化性樹脂形成；及接合材，配置於前述基材的兩面，將前述第1配線基板與前述第2配線基板接合，且藉由熱塑性樹脂形成。
  3. 如請求項1或2之多層配線基板，其中， 在前述第1配線基板與前述接合層與前述第2配線基板的積層方向上，前述第1配線基板中之1個前述層的厚度係比前述接合層的厚度還薄。
TW109117062A 2019-11-08 2020-05-22 多層配線基板 TWI761839B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019202914A JP7223672B2 (ja) 2019-11-08 2019-11-08 多層配線基板
JP2019-202914 2019-11-08

Publications (2)

Publication Number Publication Date
TW202119891A true TW202119891A (zh) 2021-05-16
TWI761839B TWI761839B (zh) 2022-04-21

Family

ID=75849840

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117062A TWI761839B (zh) 2019-11-08 2020-05-22 多層配線基板

Country Status (7)

Country Link
US (1) US20220108943A1 (zh)
EP (1) EP4057784A4 (zh)
JP (1) JP7223672B2 (zh)
KR (1) KR102537662B1 (zh)
CN (1) CN113412686A (zh)
TW (1) TWI761839B (zh)
WO (1) WO2021090527A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115413110A (zh) * 2021-05-28 2022-11-29 Ｔｓｅ有限公司 异种材质的多层电路基板以及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180896A (ja) * 1984-09-28 1986-04-24 株式会社日立製作所 多層配線基板
JP4186236B2 (ja) * 1996-06-20 2008-11-26 富士通マイクロエレクトロニクス株式会社 ポリイミド多層配線フィルムの製造方法及び多層配線基板の製造方法
US6600224B1 (en) * 2000-10-31 2003-07-29 International Business Machines Corporation Thin film attachment to laminate using a dendritic interconnection
JP3840921B2 (ja) 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
TW569653B (en) * 2001-07-10 2004-01-01 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP2003318545A (ja) * 2002-04-22 2003-11-07 Sony Corp 多層型プリント配線基板及び多層型プリント配線基板の製造方法
WO2004045846A1 (ja) * 2002-11-20 2004-06-03 Tomoegawa Paper Co., Ltd. フレキシブル金属積層体及び耐熱性接着剤組成物
JP2005144816A (ja) * 2003-11-13 2005-06-09 Tomoegawa Paper Co Ltd フレキシブル金属積層体
JP4786914B2 (ja) 2005-02-24 2011-10-05 日本特殊陶業株式会社 複合配線基板構造体
JP4157589B1 (ja) * 2007-01-30 2008-10-01 京セラ株式会社 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法
JP5019909B2 (ja) * 2007-02-28 2012-09-05 株式会社日本マイクロニクス 多層配線基板の検査方法
JP2009031192A (ja) * 2007-07-30 2009-02-12 Japan Electronic Materials Corp プローブカードおよびプローブカードの製造方法
JP4713682B1 (ja) * 2010-02-25 2011-06-29 パナソニック株式会社 多層配線基板、及び多層配線基板の製造方法
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP5541122B2 (ja) * 2010-11-30 2014-07-09 山一電機株式会社 フレキシブル配線板
WO2013031822A1 (ja) 2011-08-29 2013-03-07 京セラ株式会社 薄膜配線基板およびプローブカード用基板
JP6250309B2 (ja) * 2013-06-14 2017-12-20 日本特殊陶業株式会社 多層配線基板の製造方法
JP6180896B2 (ja) 2013-11-15 2017-08-16 三菱日立パワーシステムズ株式会社 発電プラントの起動制御装置及び起動制御方法
CN106232355A (zh) * 2013-12-09 2016-12-14 日立化成株式会社 脱模聚酰亚胺膜、附有带粘接层的脱模聚酰亚胺膜的层叠板、层叠板、附有带粘接层的脱模聚酰亚胺膜的单层或多层布线板、以及多层布线板的制造方法
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP6502205B2 (ja) 2015-08-07 2019-04-17 日本特殊陶業株式会社 多層配線基板およびその製造方法
JP6691762B2 (ja) * 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
JP2018181995A (ja) 2017-04-10 2018-11-15 日本特殊陶業株式会社 配線基板
JP6847780B2 (ja) * 2017-06-29 2021-03-24 京セラ株式会社 回路基板およびプローブカード
JP6732706B2 (ja) * 2017-09-01 2020-07-29 タツタ電線株式会社 プリント配線板の製造方法、プリント配線板、多層プリント配線板の製造方法、及び、多層プリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115413110A (zh) * 2021-05-28 2022-11-29 Ｔｓｅ有限公司 异种材质的多层电路基板以及其制造方法
TWI810748B (zh) * 2021-05-28 2023-08-01 南韓商Ｔｓｅ有限公司 異種材質的多層電路基板製造方法
US12108544B2 (en) 2021-05-28 2024-10-01 Tse Co., Ltd. Multi-layer printed circuit board made of different materials and manufacturing method thereof

Also Published As

Publication number Publication date
KR20210111843A (ko) 2021-09-13
JP7223672B2 (ja) 2023-02-16
WO2021090527A1 (ja) 2021-05-14
EP4057784A4 (en) 2024-01-31
CN113412686A (zh) 2021-09-17
TWI761839B (zh) 2022-04-21
EP4057784A1 (en) 2022-09-14
JP2021077758A (ja) 2021-05-20
KR102537662B1 (ko) 2023-05-30
US20220108943A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
JP6103054B2 (ja) 樹脂多層基板の製造方法
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
TW200924135A (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
WO2015102107A1 (ja) 積層配線基板およびこれを備える検査装置
CN108713354B (zh) 探针卡用层叠布线基板以及具备它的探针卡
US6603210B2 (en) Semiconductor module and producing method therefor
US8487192B2 (en) Printed wiring board and method for manufacturing the same
TW202119891A (zh) 多層配線基板
JP2010003871A (ja) 配線基板およびプローブカードならびに電子装置
JP2015159242A (ja) 配線基板およびそれを備えた多層配線基板
JP6683533B2 (ja) 配線基板
JP2011009694A (ja) 配線基板およびプローブカードならびに電子装置
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP2022107133A (ja) 多層配線基板、および多層配線基板の製造方法
JP2011009698A (ja) 配線基板およびプローブカードならびに電子装置
JP2011142282A (ja) 多層セラミック基板
JP7071201B2 (ja) 回路基板、プローブカードおよび回路基板の製造方法
JP2019096817A (ja) 配線基板およびプローブ基板
JP6887862B2 (ja) 有機回路基板、回路基板およびプローブカード
JP2013191678A (ja) 多層配線基板
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP4772730B2 (ja) 複数個取り配線基板および配線基板、ならびに電子装置
TW201936018A (zh) 印刷電路板
JP4767120B2 (ja) 複数個取り配線基板、配線基板、電子装置
JP2014107390A (ja) 配線基板およびそれを用いた多層配線基板