TW202101667A - 具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法 - Google Patents

具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法 Download PDF

Info

Publication number
TW202101667A
TW202101667A TW108136491A TW108136491A TW202101667A TW 202101667 A TW202101667 A TW 202101667A TW 108136491 A TW108136491 A TW 108136491A TW 108136491 A TW108136491 A TW 108136491A TW 202101667 A TW202101667 A TW 202101667A
Authority
TW
Taiwan
Prior art keywords
slit
insulating
initial
parts
divided
Prior art date
Application number
TW108136491A
Other languages
English (en)
Other versions
TWI710059B (zh
Inventor
霍宗亮
楊號號
徐偉
嚴萍
黃攀
周文斌
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI710059B publication Critical patent/TWI710059B/zh
Publication of TW202101667A publication Critical patent/TW202101667A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供了用於形成三維（3D）記憶體元件的結構和方法的實施例。3D記憶體元件包括儲存堆疊體，其具有在儲存堆疊體中橫向地延伸的交替的多個導體層和多個絕緣層。3D記憶體元件還包括垂直地延伸穿過儲存堆疊體到基底內的多個通道結構。3D記憶體元件還包括在儲存堆疊體中垂直地和橫向地延伸並且將多個儲存單元劃分成至少一個儲存塊的至少一個縫隙結構，至少一個縫隙結構各自包括多個縫隙開口和在相鄰縫隙開口之間的支撐結構。支撐結構可以與相鄰儲存塊接觸並且接觸基底。

Description

具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法
本發明內容的實施例涉及具有在閘極線縫隙（gate line slit，GLS）中的支撐結構的三維（3-dimensional，3D）記憶體元件和用於形成所述3D記憶體元件的方法。
業界已透過改進製程技術、電路設計、程式設計演算法和製造製程來將平面儲存單元縮放到較小的尺寸。然而，隨著儲存單元的特徵尺寸接近下限時，平面製程和製造技術變得有挑戰性且昂貴。因此，平面儲存單元的儲存密度已接近上限。
3D儲存架構可以解決在平面儲存單元中的密度限制。3D儲存架構包括儲存陣列和用於控制去往和來自儲存陣列的訊號的週邊設備。
本發明提供了3D記憶體元件和用於形成所述3D記憶體元件的方法的實施例。
在一個示例中，3D記憶體元件包括儲存堆疊體，其具有在儲存堆疊體中橫向地延伸的交替的多個導體層和多個絕緣層。3D記憶體元件還包括垂直地延伸穿過儲存堆疊體到基底內的多個通道結構，多個通道結構和多個導體層與彼此交叉並且形成多個儲存單元。3D記憶體元件還包括在儲存堆疊體中垂直地和橫向地延伸並且將多個儲存單元劃分成至少一個儲存塊的至少一個縫隙結構，至少一個縫隙結構各自包括多個縫隙開口和在相鄰縫隙開口之間的支撐結構。支撐結構可以與相鄰儲存塊接觸並且接觸基底。3D記憶體元件還包括源極結構，其具有在多個縫隙開口中的每個縫隙開口中的絕緣間隔體和在相應絕緣間隔體中的源極觸點。
在另一示例中，提供用於形成3D記憶體元件的方法。所述方法包括形成包括在基底之上的交替的多個初始絕緣層和多個初始犧牲層的介電質堆疊體，以及形成在介電質堆疊體中垂直地和橫向地延伸並且將介電質堆疊體劃分成多個區塊的至少一個縫隙結構。至少一個縫隙結構各自包括暴露基底的多個縫隙開口和在相鄰縫隙開口之間的初始支撐結構。多個區塊中的每個區塊可以包括交替的多個絕緣層和多個犧牲層，以及初始支撐結構可以包括交替的多個絕緣部分和犧牲部分。多個絕緣部分和犧牲部分中的每一者可以與來自相鄰區塊的同一層次的相應絕緣層和犧牲層相接觸。在一些實施例中，所述方法還包括形成穿過介電質堆疊體垂直地延伸的多個通道結構，穿過至少一個縫隙結構利用多個導體層和多個導體部分替換多個犧牲層和多個犧牲部分，以及在每個縫隙結構中形成源極結構。源極結構可以包括在多個縫隙開口中的每個縫隙開口中的絕緣間隔體和在相應絕緣間隔體中的源極觸點。
在不同的示例中，提供用於形成3D記憶體元件的方法。所述方法包括形成在基底之上的交替的多個初始絕緣層和多個初始犧牲層的介電質堆疊體，形成在介電質堆疊體中沿著橫向方向延伸的介電質結構，介電質結構垂直地延伸到第一初始絕緣層內，以及使用介電質結構作為蝕刻遮罩來圖案化介電質堆疊體以形成在介電質堆疊體中垂直地和橫向地延伸並且將介電質堆疊體劃分成多個區塊的縫隙結構。縫隙結構可以包括暴露基底的多個縫隙開口和在相鄰縫隙開口之間的多個初始支撐結構。多個區塊中的每個區塊可以包括交替的多個絕緣層和多個犧牲層，以及多個初始支撐結構中的每個初始支撐結構可以包括交替的多個絕緣部分和多個犧牲部分。多個絕緣部分和犧牲部分中的每一者可以與來自相鄰區塊的同一層次的相應絕緣層和犧牲層相接觸。所述方法還包括形成垂直地延伸穿過介電質堆疊體的多個通道結構，穿過至少一個縫隙結構利用多個導體層和多個導體部分替換多個犧牲層和多個犧牲部分，以及在每個縫隙結構中形成源極結構。源極結構可以包括在多個縫隙開口中的每個縫隙開口中的絕緣間隔體和在相應絕緣間隔體中的源極觸點。
雖然討論了特定的配置和排列，但應當理解的是，這是僅出於說明目的而完成的。相關領域技術人員將認識到，其它配置和排列可被使用而不偏離本發明內容的精神和範圍。對相關領域技術人員將是顯而易見的，本發明內容也可在各種其它應用中被採用。
要注意的是，在本說明書中對“一個實施例”、“實施例”、“示例實施例”、“一些實施例”等的提及指示所描述的實施例可以包括特定特徵、結構或特性，但不是每個實施例都一定包括特定特徵、結構或特性。此外，這樣的術語不一定指代同一實施例。此外，當結合實施例描述特定特徵、結構或特性時，其將是在相關領域技術人員的知識內來結合其它實施例（不管是否被明確描述）來影響這樣的特徵、結構或特性的。
通常，可以至少部分地從在上下文中的用法來理解術語。例如，至少部分地取決於上下文，如在本文中使用的術語“一個或多個”可以用於在單數意義上描述任何特徵、結構或特性或者可以用於在複數意義上描述特徵、結構或特性的組合。類似地，至少部分地取決於上下文，諸如“一個（a）”、“一（an）”和“所述（the）”的術語再次可以被理解為傳達單數用法或傳達複數用法。此外，再一次地至少部分地取決於上下文，術語“基於”可以被理解為不一定旨在傳達排他的因素集，並且替代地，可以允許不一定被明確描述的額外因素的存在。
如本文中使用的，術語“名義上/名義上地”指在產品或製程的設計階段期間設置的、針對元件或過程步驟的特性或參數的期望或目標值，連同高於和/或低於期望值的值的範圍。值的範圍可能是由於在製造過程或容限中的輕微變化。如本文中使用的，術語“大約”指示給定量的值可以基於與主題半導體設備相關聯的特定技術節點而變化。基於特定技術節點，術語“大約”可以指示例如，給定量的值在值的10-30%（例如值的±10%、±20%或±30%）內變化。
如本文中使用的，階梯結構指代包括至少兩個水平表面（例如，沿著x-y平面）和至少兩個（例如，第一和第二）垂直表面（例如，沿著z軸）的一組表面，使得每個水平表面毗連於從水平表面的第一邊緣向上延伸的第一垂直表面，並且毗連於從水平表面的第二邊緣向下延伸的第二垂直表面。“臺階”或“階梯”是指在一組毗連表面的高度上的垂直移動。在本發明內容中，術語“階梯”和術語“臺階”是指階梯結構的一個層並且被互換地使用。在本發明內容中，水平方向可以指代與基底（例如，提供用於形成在其之上的結構的製造平臺的基底）的頂表面平行的方向（例如，x軸或y軸），以及垂直方向可以指代垂直於結構的頂表面的方向（例如，z軸）。
在各種電子產品中廣泛使用的NAND快閃記憶體設備是非易失性的、重量輕的、具有低功耗和良好的性能。當前，平面NAND快閃記憶體設備已經達到了它的儲存限制。為了進一步增加儲存容量並且減小每比特儲存成本，已經提出了3D NAND記憶體元件。為了形成現有的3D NAND記憶體元件的過程常常包括下面的操作。首先，在基底之上形成多個交替的犧牲層和絕緣層的堆疊體結構。形成在堆疊體結構中延伸的通道孔。通道孔的底部被蝕刻以形成在基底中的凹坑。透過選擇性磊晶生長在通道孔的底部處形成磊晶部分。在通道孔中形成導電地連接到磊晶部分的半導體通道。犧牲層可以被移除並且利用導體層替代。導體層在3D NAND記憶體元件中充當字元線。
現有的3D NAND記憶體元件常常包括多個儲存塊。相鄰儲存塊常常被閘極線縫隙(GLS)分隔開，陣列公共源極（ACS）形成在所述GLS中。在形成現有3D NAND記憶體元件的製造方法中，GLS的特徵尺寸易受波動的影響，這可能影響3D NAND記憶體元件的性能。
本發明內容提供具有在縫隙結構（例如，GLS）中的支撐結構的3D記憶體元件（例如，3D NAND記憶體元件）以及用於形成所述3D記憶體元件的方法。3D記憶體元件採用將縫隙結構劃分成多個縫隙開口的一個或多個支撐結構，在多個縫隙開口中形成源極觸點。支撐結構各自與相鄰的儲存塊接觸，在形成導體層/部分和源極觸點期間提供對3D記憶體元件的整個結構的支撐。3D記憶體元件於是不易受在製造過程期間的變形或損壞的影響。支撐結構均包括劃分結構和在劃分結構之下的多個交替的導體部分和絕緣部分。劃分結構可以跨越在儲存堆疊體的頂部分中的相鄰儲存塊延伸並且連接所述相鄰儲存塊，並且多個交替的導體部分和絕緣部分可以分別與相鄰儲存塊的交替的導體層和絕緣層相接觸。在一些實施例中，支撐結構的導體部分和相鄰儲存塊的導體層透過相同的沉積製程形成。透過應用本發明內容的結構和方法，在縫隙結構和源極觸點的形成期間相鄰儲存塊是透過支撐結構來連接的，3D記憶體元件因此較不可能在製造過程期間變形。縫隙結構的特徵尺寸不太易受波動的影響。
圖1A根據一些實施例，示出了示例性3D記憶體元件150的平面圖。圖1B示出了圖1A中3D記憶體元件沿著切線A-B的橫截面視圖。圖1C示出了圖1A中3D記憶體元件沿著切線C-D所示的的橫截面視圖。如圖1A中所示，3D記憶體元件150可以被劃分成核心區31和階梯區32，例如，沿著y方向。在核心區31中可以形成通道結構和支撐柱。在階梯區32中可以形成在導體層與外部電路（例如，接觸插塞）之間的階梯和電連接。核心區31可以包括沿著x方向延伸的一個或多個（例如，一對）第一源極區23。在每個第一源極區23中可以形成第一源極結構。通道區41（其中形成多個通道結構和儲存單元）可以位於相鄰的第一源極區23之間。在一些實施例中，通道區41可以由沿著x方向延伸的一個或多個第二源極區22劃分成多個區塊21。在每個區塊21中可以形成儲存塊，以及在每個第二源極區22中可以形成第二源極結構。
如圖1A-圖1C中所示，3D記憶體元件150可以包括基底100、緩衝氧化物層101和在緩衝氧化物層101之上的堆疊結構11。在區塊21中，堆疊結構11可以包括在緩衝氧化物層101之上交替的多個導體層和多個絕緣層104。在一些實施例中，多個導體層可以包括具有多個頂部選擇導體層的頂部導體層129、具有多個底部選擇導體層的底部導體層128、和在頂部導體層129與底部導體層128之間的控制導體層127。堆疊結構11還可以包括覆蓋多個導體層（即，127-129）和絕緣層104的介電質包覆層105。在區塊21中，堆疊結構11還可以包括沿著垂直方向（例如，z方向）從介電質包覆層105的頂表面延伸到基底100內的多個通道結構140。每個通道結構140可以包括在底部分處的磊晶部分115、在頂部分處的汲極結構120和在磊晶部分115與汲極結構120之間的半導體通道119。半導體通道119可以包括儲存膜116、半導體層117和介電質核心118。磊晶部分115可以接觸並且導電地連接到基底100，以及半導體通道119可以接觸並且電連接到汲極結構120和磊晶部分115。多個儲存單元可以由半導體通道119和控制導體層127形成。在階梯區32中，堆疊結構11可以包括在絕緣體130中的多個接觸插塞131，並且每個接觸插塞131與相應的導體層（例如，127、128或129）和週邊電路（未示出）相接觸。接觸插塞131可以將字元線電壓施加在所連接的導體層上。
第一源極結構可以形成在第一源極區23中以沿著x方向在核心區31和階梯區32中延伸。第一源極結構可以包括在絕緣結構137中的源極觸點126。第二源極結構可以形成在第二源極區22中以沿著x方向在核心區31和階梯區32中延伸。第二源極結構可以包括多個源極觸點125，每個源極觸點125在相應的絕緣結構136中。形成在（例如，同一第二源極結構的）一個第二源極區22中的源極觸點125和相應的絕緣結構136可以是沿著x方向對齊的。第一和第二源極結構可以各自穿過堆疊結構11垂直地延伸並且接觸基底100，透過基底100將源極電壓施加在儲存單元上。3D記憶體元件150可以包括沿著x方向對齊的並且將第二源極結構劃分成多個源極觸點125的一個或多個支撐結構152，源極觸點125各自在相應的絕緣結構136中。在一些實施例中，支撐結構152包括連接相鄰儲存塊（或區塊21）和多個交替的導體部分（例如，127-0和128-0）的劃分結構112和在劃分結構112之下的絕緣部分104-0。支撐結構152可以在第二源極結構和導體層（例如，127-129）的形成期間提供對3D記憶體元件150的支撐。在一些實施例中，可以在通道區41中形成與第一源極結構和第二源極結構平行地延伸的一個或多個切割結構111。切割結構111可以將頂部導體層129劃分成充當頂部選擇閘極電極的多個頂部選擇導體層。
基底100可以包括矽（例如，單晶矽）、矽鍺（SiGe）、砷化鎵（GaAs）、鍺（Ge）、絕緣體上矽（SOI）、絕緣體上鎵（GOI）或任何其它適當的材料。在一些實施例中，基底100是經薄化的基底（例如，半導體層），其是透過研磨、蝕刻、化學機械拋光（chemical mechanical polishing，CMP）或其任何組合來進行薄化的。在一些實施例中，基底100包括矽。
通道結構140可以形成陣列，並且可以各自在基底100之上垂直地延伸。通道結構140可以穿過多個對延伸，每個對包括導體層（例如，127、128或129）和絕緣層104（在本文被稱為“導體/絕緣層對”）。在一些實施例中，緩衝氧化物層101在基底100與堆疊結構11之間形成。至少在沿著水平方向（例如，x方向和/或y方向）的一側上，堆疊結構11可以包括（例如，在階梯區32中的）階梯結構。在堆疊結構11中的導體/絕緣層對的數量（例如，32、64、96或128）決定在3D記憶體元件150中的儲存單元的數量。在一些實施例中，在堆疊結構11中的導體層（例如，127-129）和絕緣層104在區塊21中沿著垂直方向交替地排列。導體層（例如，127-129）可以包括導電材料，包括但不限於，鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、多晶矽、摻雜矽、矽化物或其任何組合。絕緣層104可以包括介電質材料，包括但不限於，氧化矽、氮化矽、氮氧化矽或其任何組合。在一些實施例中，緩衝氧化物層101和介電質包覆層105各自包括介電質材料，諸如氧化矽。在一些實施例中，頂部導體層129包括充當頂部選擇閘極電極的多個頂部選擇導體層。控制導體層127可以充當選擇閘極電極並且形成具有交叉通道結構140的儲存單元。在一些實施例中，底部導體層128包括充當底部選擇閘極電極的多個底部選擇導體層。頂部選擇閘極電極和底部選擇閘極電極可以分別被施加有期望電壓以選擇期望的儲存塊/指狀儲存區/儲存頁面。
如圖1B中所示，通道結構140可以包括垂直地延伸穿過堆疊結構11的半導體通道119。半導體通道119可以包括填充有通道形成結構（例如，半導體材料（例如，作為半導體層117）和介電質材料（例如，作為儲存膜116））的通道孔。在一些實施例中，半導體層117包括矽，諸如非晶形矽、多晶矽或單晶矽。在一些實施例中，儲存膜116是包括穿隧層、儲存層（也被稱為“電荷捕獲層”）和阻擋層的複合層。半導體通道119的通道孔的剩餘空間可以部分地或全部被填充有包括介電質材料（諸如氧化矽）的介電質核心118。半導體通道119可以具有圓柱體形狀（例如，立柱形狀）。根據一些實施例，介電質核心118、半導體層117、穿隧層、儲存層和阻擋層是以這個順序從立柱的中心朝著外表面徑向地排列的。穿隧層可以包括氧化矽、氮氧化矽或其任何組合。儲存層可以包括氮化矽、氮氧化矽、矽或其任何組合。阻擋層可以包括氧化矽、氮氮化矽、高介電常數（高k）介電質或其任何組合。在一個示例中，儲存層可以包括氧化矽/氮氧化矽（或氮化矽）/氧化矽（ONO）的複合層。
在一些實施例中，通道結構140還包括在通道結構140的下部分處（例如，底部的下端處）的磊晶部分115（例如，半導體插塞）。如在本文使用的，當基底100位於3D記憶體元件150的最低平面中時，元件（例如，通道結構140）的“上端”是在垂直方向上更遠離基底100的端部，以及元件（例如，通道結構140）的“下端”是在垂直方向上更接近基底100的端部。磊晶部分115可以包括在任何適當的方向上從基底100磊晶地生長的半導體材料，諸如矽。要理解的是，在一些實施例中，磊晶部分115包括單晶矽，與基底100相同的材料。換句話說，磊晶部分115可以包括從基底100生長的磊晶地生長的半導體層。磊晶部分115還可以包括與基底100不同的材料。在一些實施例中，磊晶部分115包括矽、鍺和矽鍺中的至少一項。在一些實施例中，磊晶部分115的一部分在基底100的頂表面之上並且與半導體通道119相接觸。磊晶部分115可以導電地連接到半導體通道119。在一些實施例中，磊晶部分115的頂表面位於底部絕緣層104（例如，在堆疊結構11的底部處的絕緣層）的頂表面與底表面之間。
在一些實施例中，通道結構140還包括在通道結構140的上部分中（例如，上端處）的汲極結構120（例如，通道插塞）。汲極結構120可以與半導體通道119的上端相接觸並且可以電連接到半導體通道119。汲極結構120可以包括半導體材料（例如，多晶矽）或導電材料（例如，金屬）。在一些實施例中，汲極結構包括填充有鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)作為黏附層和鎢作為導電材料的開口。透過在3D記憶體元件150的製造期間覆蓋半導體通道119的上端，汲極結構120可以充當蝕刻停止層以防止對在半導體通道119中填充的介電質（諸如氧化矽和氮化矽）的蝕刻。
如圖1A中所示，第一源極區23和第二源極區22可以將通道區41劃分成多個區塊21，區塊21可以被一個或多個切割結構111進一步劃分以形成多個指狀儲存區。可以在每個儲存塊/指狀儲存區中形成多個通道結構140（例如，儲存單元）。在一些實施例中，第一源極區23、第二源極區22和切割結構111可以沿著x方向延伸。在一些實施例中，切割結構111可以在通道區41中沿著x方向延伸，以及第一源極區23和第二源極區22可以在核心區31和階梯區32中橫向地延伸。在區塊21（即，儲存塊）中的切割結構111的數量可以從0到n變動，n為適當的正整數。n的數量應當基於3D記憶體元件150的設計和/或製造來確定，並且不應當受到本發明內容的實施例限制。為了說明目的，在本發明內容中n等於1。
在一些實施例中，切割結構111包括適當的介電質材料，諸如氧化矽、氮化矽和氮氧化矽中的一項或多項，並且將相應的區塊21（或儲存塊）劃分成指狀儲存區的對。特別地，切割結構111可以垂直地（例如，沿著z方向）延伸到頂部絕緣層104（即，在頂部導體層129之下的絕緣層104）內。在一些實施例中，切割結構111的底表面111在頂部絕緣層104的頂表面與底表面之間。在一些實施例中，切割結構111將頂部導體層129劃分成多個頂部選擇導體層。電壓可以施加在一個或多個頂部選擇導體層上以選擇期望的指狀儲存區/儲存頁面/儲存塊。
在一些實施例中，第一源極結構包括沿著x方向延伸的在絕緣結構137中的源極觸點126。源極觸點126可以與基底100相接觸並且形成用於將源極電壓施加在儲存單元上的與基底100的導電連接。在一些實施例中，源極觸點126包括多晶矽、矽化物、鍺、矽鍺、銅、鋁、鈷和鎢中的一項或多項。在一些實施例中，絕緣結構137包括氧化矽、氮化矽和氮氧化矽中的一項或多項。在一些實施例中，絕緣體130包括適當的介電質材料，諸如氧化矽、氮化矽和/或氮氧化矽。在一些實施例中，接觸插塞131各自與相應的導體層（例如，127、128或129）相接觸並且電連接。接觸插塞131可以包括多晶矽、矽化物、鍺、矽鍺、銅、鋁、鈷和鎢中的一項或多項。
在一些實施例中，第二源極結構包括各自在相應的絕緣結構136中的多個源極觸點125。源極觸點125和絕緣結構136的材料可以與源極觸點126和絕緣結構137相似或相同，因此不在本文重複描述。至少一個支撐結構152可以形成在源極觸點125的對（和絕緣結構136的對）之間並且與相鄰區塊21（或儲存塊）相接觸。如圖1B和圖1C中所示，支撐結構152可以包括劃分結構112和在劃分結構112之下的多個交替的導體部分（例如，127-0和128-0）和絕緣部分104-0。導體部分（例如，127-0和128-0）和絕緣部分104-0可以沿著y方向分別與在相鄰區塊21（或儲存塊）中的同一層次的導體層（例如，127和128）和絕緣層104相接觸（例如，連接到導體層（例如，127和128）和絕緣層104）。在一些實施例中，導體部分（例如，127-0和128-0）和絕緣部分104-0與沿著x方向在相應的第二源極區22中的任何區塊21（或儲存塊）的導體層（例如，127和128）和絕緣層104分離。在一些實施例中，3D記憶體元件150包括沿著x方向對齊的多個支撐結構152以將第二源極結構劃分成多個源極觸點125，每個源極觸點125在相應的絕緣結構136中。如圖1A-圖1C中所示，多個支撐結構152可以沿著x方向將第二源極結構劃分成多個分離的源極觸點125和絕緣結構136。多個支撐結構152還可以沿著y方向連接相鄰區塊21的導體層（例如，127和128）和絕緣層104。在一些實施例中，可以在通道區41中形成支撐結構152。
在一些實施例中，劃分結構112包括具有足夠的硬度和強度的適當材料，並且可以用作蝕刻遮罩以用於在形成第二源極結構之前形成縫隙結構。劃分結構112的材料也可以維持閘極替換過程以用於形成導體層（例如，127-129）和導體部分（例如，127-0和128-0）。在一些實施例中，劃分結構112包括氧化矽、氮化矽和/或氮氧化矽中的一項或多項。在一些實施例中，劃分結構112和切割結構111可以包括相同的材料，例如，氧化矽。在一些實施例中，導體部分（例如，127-0和128-0）和絕緣部分104-0可以包括與在相鄰區塊21（或儲存塊）中的同一層次的相應的導體層（例如，127和128）和絕緣部分104相同的材料。在一些實施例中，劃分結構112的底表面在頂部絕緣層104的頂表面與底表面之間。在一些實施例中，劃分結構112的深度和切割結構111的深度可以是沿著z軸相同的，例如，從介電質包覆層145的頂表面到在頂部絕緣層104中的同一層次。
劃分結構112沿著y方向的寬度可以等於或大於第二源極結構沿著y方向的寬度。圖13B示出了劃分結構112、相鄰源極觸點125和相鄰絕緣結構136的放大平面圖1320。如圖13B中所示，劃分結構112沿著y方向的寬度d2等於或大於第二源極結構（或絕緣結構136）沿著y方向的寬度d1。在一些實施例中，d2大於d1。在一些實施例中，d2等於或大於d1，防止支撐結構152（或交替的導體部分（例如，127-0和128-0）和絕緣部分104-0）與相鄰儲存塊分離。細節如下被描述。
3D記憶體元件150可以是單片3D記憶體元件的部分。術語“單片”意指3D記憶體元件的元件（例如，週邊設備和儲存陣列設備）形成在單個基底上。對於單片3D記憶體元件，由於週邊設備處理和儲存陣列設備處理的卷積，製造遇到額外的限制。例如，儲存陣列設備（例如，NAND通道結構）的製造受到與在同一基底上已經形成或將形成的週邊設備相關聯的熱預算約束。
可選地，3D記憶體元件150可以是非單片3D記憶體元件的部分，其中元件（例如，週邊設備和儲存陣列設備）可以分開地形成在不同的基底上並且隨後例如以面對面方式被鍵合。在一些實施例中，儲存陣列設備基底（例如，基底102）保持作為鍵合的非單片3D記憶體元件的基底，並且週邊設備（例如，包括用於促進3D記憶體元件150的操作的任何適當的數位、類比和/或混合訊號週邊電路，諸如頁面緩衝器、解碼器和鎖存器；未示出）被翻轉並且面向下朝著儲存陣列設備（例如，NAND儲存串）以用於混合鍵合。要理解的是，在一些實施例中，儲存陣列設備基底（例如，基底100）被翻轉並且面向下朝著週邊設備（未示出）以用於混合鍵合，使得在鍵合的非單片3D記憶體元件中，儲存陣列設備在週邊設備之上。儲存陣列設備基底（例如，基底100）可以是經薄化的基底（其不是鍵合的非單片3D記憶體元件的基底），並且非單片3D記憶體元件的後段制程（BEOL）互連可以形成在經薄化的儲存陣列設備基底的背面上。
根據一些實施例，圖2-圖4、圖7和圖9-圖12示出了形成3D記憶體元件150的製造過程，以及圖14A示出了製造過程的流程圖1400。
在過程開始時，形成交替的多個初始絕緣層和多個初始犧牲層的堆疊結構（步驟1402）。圖2A-圖2D示出了對應的結構200。
如圖2A-圖2D中所示，在基底100之上形成具有交替的初始絕緣層104i和初始犧牲層103i的介電質堆疊體的堆疊結構11。初始犧牲層103i可以用於隨後形成控制導體層127。堆疊結構11還可以包括分別用於隨後形成頂部導體層129和底部導體層128的頂部初始犧牲層106i和底部初始犧牲層105i。在一些實施例中，堆疊結構11包括在初始犧牲層（例如，103i、105i和106i）和初始絕緣層104i之上的介電質包覆層145。3D記憶體元件150可以包括用於形成通道結構140和支撐柱（未示出）的核心區31，以及用於形成階梯和在階梯上的接觸插塞（例如，131）的階梯區32。核心區31可以包括用於形成通道結構140的通道區41。在一些實施例中，通道區41可以在第一源極區23之間。一個或多個第二源極區22可以隨後在第一源極區23之間形成，以及區塊21可以各自位於第一源極區23與第二源極區22之間或位於第二源極區22之間。
堆疊結構11可以具有階梯結構，如圖2D中所示。可以透過使用蝕刻遮罩（例如，在材料堆疊體之上的圖案化光阻層）來重複地蝕刻包括多個交替的犧牲材料層和絕緣材料層的材料堆疊體來形成階梯結構。可以透過將犧牲材料的層和絕緣材料的層交替地沉積在緩衝氧化物層101之上來形成交替的犧牲材料層和絕緣材料層，直到達到期望數量的層為止。在一些實施例中，絕緣材料層被沉積在緩衝氧化物層之上，以及絕緣材料層被沉積在犧牲材料層之上等等。犧牲材料層和絕緣材料層可以具有相同或不同的厚度。在一些實施例中，犧牲材料層和下面的絕緣材料層被稱為介電質對107。在一些實施例中，一個或多個介電質對107可以形成一個層次/階梯。在階梯結構的形成期間，光阻層被修剪（例如，從材料堆疊體的邊界、常常從所有方向遞增地和向內蝕刻）並且用作用於蝕刻材料堆疊體的被暴露部分的蝕刻遮罩。修剪的光阻的數量可以是與階梯的尺寸直接相關的（例如，決定性的）。可以使用適當的蝕刻（例如，非等向性乾蝕刻或濕蝕刻）來獲得光阻層的修剪。可以連續地形成和修剪一個或多個光阻層，以用於形成階梯結構。在光阻層的修剪之後，可以使用適當的蝕刻劑來蝕刻每個介電質對107以移除犧牲材料層和下方的絕緣材料層這兩者的一部分。經蝕刻的犧牲材料層和絕緣材料層可以形成初始犧牲層（例如，103i、105i和106i）和初始絕緣層104i。可以隨後移除光阻層。
絕緣材料層和犧牲材料層在隨後的閘極更換過程期間可以具有不同的蝕刻選擇性。在一些實施例中，絕緣材料層和犧牲材料層包括不同的材料。在一些實施例中，絕緣材料層包括氧化矽，以及絕緣材料層的沉積包括化學氣相沉積（chemical vapor deposition，CVD）、原子層沉積（atomic layer deposition，ALD）、物理氣相沉積（physical vapor deposition，PVD）和濺射中的一項或多項。在一些實施例中，犧牲材料層包括氮化矽，以及絕緣材料層的沉積包括通過CVD、PVD、ALD和濺射中的一項或多項。在一些實施例中，犧牲材料層和絕緣材料層的蝕刻包括一種或多種適當的非等向性蝕刻製程，例如乾蝕刻。
返回參考圖14A，多個支撐開口被形成為沿著橫向方向對齊，支撐開口的長度小於源極結構的長度（步驟1404）。可選地，形成沿著橫向方向延伸的切割開口。圖3A-圖3D示出了對應的結構300。
如圖3A-圖3D中所示，在第二源極區22中形成至少一個支撐開口109。在一些實施例中，在每個第二源極區22中沿著x方向形成彼此分離的多個支撐開口109。沿著x方向，支撐開口109的長度可以小於要形成的第二源極結構的長度（或第二源極區22或在其中形成第二源極結構的縫隙結構的長度）。多個支撐開口109可以具有相同或不同的尺寸。在一些實施例中，多個支撐開口109可以具有沿著x-y平面的相同形狀和尺寸，以及沿著z方向的相同深度。沿著y方向，支撐開口109的寬度可以大於或等於第二源極區22的寬度。在一些實施例中，支撐開口109的底表面可以在頂部初始絕緣層104i（例如，在頂部初始犧牲層106i之下的初始絕緣層104i）的頂表面與底表面之間。可以執行適當的圖案化製程（例如，蝕刻製程，諸如乾蝕刻和/或濕蝕刻）以形成支撐開口109。
在一些實施例中，透過形成支撐開口110的相同圖案化/蝕刻製程可以形成沿著x方向延伸的一個或多個切割開口108。沿著x方向，切割開口108的長度可以與通道區41（例如，或核心區31）沿著x方向的長度相同。在一個區塊21中可以形成一個或多個切割開口108，例如，這取決於要在儲存塊中形成的指狀儲存區的數量。在一些實施例中，切割開口108的底表面可以在頂部初始絕緣層104i（例如，在頂部初始犧牲層106i之下的初始絕緣層104i）的頂表面與底表面之間。在一些實施例中，支撐開口109的深度與切割開口108沿著垂直方向的深度相同，例如，支撐開口109和切割開口108的底表面在頂部初始絕緣層104i的相同層次上。
返回參考圖14A，支撐開口被填充有介電質材料以形成連接相鄰區塊的劃分結構（步驟1406）。可選地，任何切割開口被填充有介電質材料以在相應區塊中形成切割結構。圖4A-圖4D示出了對應的結構400。
如圖4A-圖4D中所示，支撐開口109可以被填充有適當的材料以形成劃分結構112。劃分結構112可以具有足夠的硬度和強度以充當用於在形成第二源極結構之前形成縫隙結構的蝕刻遮罩。劃分結構112還可以維持閘極替換過程以用於形成導體層（例如，127-129）和導體部分（例如，127-0和128-0）。在一些實施例中，劃分結構112可以包括與犧牲層不同的材料，使得劃分結構112在犧牲層被蝕刻掉的閘極替換過程期間具有很少或沒有損壞。在一些實施例中，劃分結構112包括氧化矽、氮化矽和/或氮氧化矽中的一項或多項。可以透過適當的沉積製程，諸如CVD、ALD、PLD、濺射或其組合來沉積劃分結構112。可選地，可以使用相同的沉積製程來利用填充支撐開口109的相同材料填充切割開口108。可以形成沿著x方向延伸的切割結構111。
返回參考圖14A，形成多個通道結構（步驟1408）。圖7A和圖7B示出了對應的結構700。
如圖7A和圖7B中所示，在通道區41中（例如，在每個區塊21中）可以形成多個通道結構140。可以穿過堆疊結構11垂直地延伸形成多個通道孔。在一些實施例中，穿過交替的初始犧牲層（103i、105i和106i）和初始絕緣層104i形成多個通道孔。可以透過使用諸如圖案化的光阻層的蝕刻遮罩來執行非等向性蝕刻製程以移除堆疊結構11的部分並且暴露基底100來形成多個通道孔。在一些實施例中，沿著y方向在劃分結構112的每側上形成多個通道孔。在一些實施例中，在每個區塊21中形成多個通道孔。透過在基底100之上形成通道孔的相同蝕刻製程和/或透過單獨的凹坑蝕刻製程可以在每個通道孔的底部處形成暴露基底100的頂部分的凹進區。在一些實施例中，在每個通道孔的底部處，例如，在凹進區之上可以形成半導體插塞。可以透過磊晶生長製程和/或沉積製程來形成半導體插塞。在一些實施例中，半導體插塞是透過磊晶生長來形成的，並且被稱為磊晶部分115。可選地，可以執行凹坑蝕刻（例如，乾蝕刻和/或濕蝕刻）以移除在通道孔的側壁上的過量半導體材料和/或控制在期望位置處的磊晶部分115的頂表面。在一些實施例中，磊晶部分115的頂表面位於底部初始絕緣層104i的頂表面與底表面之間。
在一些實施例中，透過執行適當的蝕刻製程，例如非等向性蝕刻製程（例如，乾蝕刻）和/或等向性蝕刻製程（濕蝕刻）來形成通道孔。在一些實施例中，磊晶部分115包括透過從基底100磊晶地生長而形成的單晶矽。在一些實施例中，磊晶部分115包括透過沉積製程形成的多晶矽。磊晶地生長的磊晶部分115的形成可以包括但不限於氣相磊晶（vapor phase epitaxy，VPE）、液相磊晶（liquid phase epitaxy，LPE）、分子束磊晶（molecular beam epitaxy，MBE）或其任何組合。所沉積的磊晶部分115的形成可以包括但不限於CVD、PVD和/或ALD。
在一些實施例中，半導體通道119被形成在通道孔中的磊晶部分115之上並且接觸所述磊晶部分115。半導體通道可以包括具有儲存膜116（例如，包括阻擋層、儲存層和穿隧層）的通道形成結構、在磊晶部分115之上形成並且連接磊晶部分115的半導體層117、以及填滿通道孔的其餘部分的介電質核心118。在一些實施例中，首先沉積儲存膜116以覆蓋通道孔的側壁和磊晶部分115的頂表面，以及隨後將半導體層117沉積在儲存膜116之上和磊晶部分115上面。阻擋層、儲存層和穿隧層可以隨後使用一種或多種薄膜沉積製程以這個順序被沉積，諸如ALD、CVD、PVD、任何其它適當的製程或其任何組合，以形成儲存膜116。隨後可以使用一種或多種薄膜沉積製程（諸如ALD、CVD、PVD、任何其它適當的製程或其任何組合）來在將半導體層117沉積在穿隧層上。在一些實施例中，在半導體層117（諸如氧化矽）的沉積之後透過沉積介電質材料來將介電質核心118填充在通道孔的剩餘空間中。
在一些實施例中，在每個通道孔的上部分中形成汲極結構120。在一些實施例中，可以透過CMP、研磨、濕蝕刻和/或乾蝕刻來移除在堆疊結構11的頂表面上和在每個通道孔的上部分中的儲存膜116、半導體層117和介電質核心118的部分以在通道孔的上部分中形成凹部，使得半導體通道的頂表面可以在介電質包覆層105的頂表面與底表面之間。隨後可以透過一種或多種薄膜沉積製程（諸如CVD、PVD、ALD、電鍍、無電鍍或其任何組合）將導電材料（諸如金屬）沉積到凹部內來形成汲極結構120。從而形成通道結構140。隨後可以透過半導體通道119和控制導體層127的交叉來形成多個儲存單元。可選地，執行平面化製程（例如，乾/濕蝕刻和/或CMP）以移除在堆疊結構11的頂表面上的任何過量材料。
返回參考圖14A，多個劃分結構可以用作蝕刻遮罩以形成具有由多個劃分結構劃分的多個縫隙開口的縫隙結構（步驟1410）。圖9A-圖9E示出了對應的結構900。
如圖9A-圖9E所示，可以在沿著x方向延伸的第二源極區22中形成具有多個縫隙開口的縫隙結構123。沿著x方向，相鄰縫隙開口可以通過劃分結構112分離，並且堆疊結構11的剩餘部分被劃分結構112覆蓋並且在劃分結構112之下。縫隙開口可以垂直地延伸穿過堆疊結構11並且暴露基底100。經圖案化/蝕刻的初始犧牲層形成在區塊21中的多個犧牲層和被劃分結構112覆蓋並且在劃分結構112之下的多個犧牲部分。每個犧牲部分可以沿著y方向與在相鄰區塊21中的同一層次的犧牲層接觸，例如連接到在相鄰區塊21中的同一層次的犧牲層。經圖案化/蝕刻的初始絕緣層104形成在區塊21中的多個絕緣層104和由劃分結構112覆蓋並且在劃分結構112之下的多個絕緣部分104-0。每個絕緣部分104-0可以沿著y方向與在相鄰區塊21中的同一層次的絕緣層104接觸，例如連接到在相鄰區塊21中的同一層次的絕緣層104。多個絕緣部分104-0和多個犧牲部分可以從在相應的劃分結構112之下延伸到基底100與彼此交替。
劃分結構112沿著y方向的寬度可以等於或大於相應縫隙結構123（例如，相鄰縫隙開口）沿著y方向的寬度。圖13A示出了劃分結構112和相鄰縫隙開口的放大平面圖1310。如圖13A中所示，劃分結構112沿著y方向的寬度d2可以等於或大於縫隙結構123沿著y方向的寬度d1。在一些實施例中，d2大於d1。在一些實施例中，d2等於或大於d1防止交替的犧牲部分和絕緣部分104-0在縫隙結構123的形成期間與相鄰區塊21分離。也就是說，劃分結構112可以在縫隙結構123的形成期間保持相鄰儲存塊透過交替的犧牲部分和絕緣部分104-0被連接。在一些實施例中，劃分結構112用作蝕刻遮罩，並且非等向性蝕刻製程（例如，乾蝕刻）被執行以移除在第二源極區22中的堆疊結構11的部分以形成縫隙結構123。在第二源極區22中的堆疊結構11的剩餘部分可以形成交替的犧牲部分和絕緣部分。劃分結構112和下面的交替的犧牲部分和絕緣部分104-0可以形成初始支撐結構。
返回參考圖9A-圖9E，在一些實施例中，可以透過形成縫隙結構123的縫隙開口的相同圖案化/蝕刻製程在第一源極區23中形成一個或多個其它縫隙結構124。例如，具有單個縫隙開口的每個其它縫隙結構124可以沿著x方向延伸並且穿過堆疊結構11以暴露基底100。在一些實施例中，其它縫隙結構124可以在核心區31和階梯區32中延伸。
返回參考圖14A，形成多個導體層、多個儲存塊和連接相鄰儲存塊的多個支撐結構（步驟1412）。圖9A-圖9E示出了對應的結構。
如圖9A-圖9E所示，可以移除在區塊21中的犧牲層和在第二源極區22中保留的犧牲部分以形成多個橫向凹部，並且可以沉積適當的導體材料以填滿橫向凹部，形成在區塊21中的多個導體層（例如，127-129）和在第二源極區22中的多個導體部分（例如，127-0和128-0）。可以形成具有劃分結構112和下面的交替的導體部分（例如，127-0和128-0）和絕緣部分104-0的支撐結構152。控制導體層127可以與半導體通道119交叉並且在每個區塊21中形成多個儲存單元，區塊21形成儲存塊。在一些實施例中，在區塊21中的頂部犧牲層可以形成頂部導體層129，以及在區塊21中的底部犧牲層可以形成底部導體層128。在一些實施例中，初始支撐結構可以形成支撐結構152。
導體材料可以包括鎢、鋁、銅、鈷、矽化物和多晶矽中的一項或多項。可以執行適當的等向性蝕刻製程（例如，濕蝕刻）以移除犧牲層和犧牲部分，並且形成多個橫向凹部。可以執行適當的沉積製程，諸如CVD、PVD、ALD和/或濺射，以將導體材料沉積到橫向凹部內以形成導體層（例如，127-129）和導體部分（例如，127-0和128-0）。
返回參考圖14A，在每個縫隙結構中形成源極結構（步驟1414）。圖10A-圖10E示出了對應的結構1000。
如圖10A-圖10E中所示，可以在縫隙結構123的每個縫隙開口中形成絕緣結構136，以及可以在相應的絕緣結構136中形成源極觸點125。在每個第二源極區22中的絕緣結構136和源極觸點125可以形成第二源極結構。可以在每個其它縫隙結構124中形成絕緣結構137，以及可以在每個其它縫隙結構124中形成源極結構126。絕緣結構137和相應的源極觸點126可以形成第一源極結構。支撐結構152可以沿著x方向將相鄰源極觸點125和絕緣結構136分離，並且可以沿著y方向連接相鄰儲存塊。在一些實施例中，絕緣結構136和137包括氧化矽，並且是透過CVD、PVD、ALD和濺射中的一項或多項來沉積的。可以執行凹坑蝕刻以移除在相應的縫隙結構的底部處的絕緣結構136和137的部分以暴露基底100。在一些實施例中，源極觸點125和126各自包括鎢、鋁、銅、鈷、矽化物和多晶矽中的一項或多項，並且執行適當的沉積製程（例如，CVD、PVD、ALD和濺射中的一項或多項）以將源極觸點125和126沉積到相應的縫隙結構內。
返回參考圖14A，在階梯區中形成絕緣體並且在絕緣體中形成一個或多個接觸插塞以接觸導體層（步驟1416）。圖11和圖12示出了對應的結構1100和1200。
如圖11和圖12所示，可以在階梯區32中形成絕緣體130以覆蓋階梯（例如，導體層127-129）並且使接觸插塞131與彼此絕緣。在絕緣體130中形成一個或多個接觸插塞131以接觸導體層127-129並且形成與導體層127-129的導電連接。在一些實施例中，絕緣體130包括氧化矽，並且是透過CVD、PVD、ALD和濺射中的一項或多項來沉積的。可以執行適當的非等向性蝕刻製程（例如，乾蝕刻）以形成穿過絕緣體130的一個或多個插塞開口並且暴露一個或多個導體層（例如，127、128和/或129）。沉積適當的導電材料（例如，鎢）以填滿插塞開口。在一些實施例中，在一個導體層（例如，127、128和/或129）上形成至少一個接觸插塞。可選地，執行平面化製程（例如，CMP和/或凹坑蝕刻）以移除在堆疊結構11之上的，例如來自各種結構的形成的任何過量材料。
根據一些實施例，圖2、圖5、圖6和圖8-圖12示出了形成3D記憶體元件150的另一製造過程，以及圖14B示出了製造過程的流程圖1450。不同於在圖2-圖4、圖7和圖9-圖12中所示的製造過程，一個或多個初始劃分結構被形成並且被蝕刻以形成一個或多個劃分結構。為了易於說明，不在描述中重複在圖2-圖4、圖7和圖9-圖12中所示的相同或相似的操作。
在過程開始時，形成交替的多個初始絕緣層和多個初始犧牲層的堆疊結構（步驟1452）。圖2A-圖2D示出了對應的結構200。製造過程和結構200的描述可以參考步驟1402的描述且不在本文重複。
返回參考圖14B，可以形成沿著橫向方向延伸的支撐開口，支撐開口的長度等於源極結構的長度（步驟1454）。可選地，形成沿著橫向方向延伸的切割開口。圖5A-圖5C示出了對應的結構500。
如圖5A-圖5D所示，在第二源極區22中形成支撐開口110。沿著x方向，支撐開口110的長度可以等於要形成的第二源極結構的長度（或第二源極區22或在其中形成第二源極結構的縫隙結構的長度）。沿著y方向，支撐開口109的寬度可以大於或等於第二源極區22的寬度。在一些實施例中，支撐開口110的底表面可以在頂部初始犧牲層106i之下的第一初始絕緣層104i（例如，初始絕緣層104i）的頂表面與底表面之間。可選地，在區塊21中形成一個或多個切割開口108。支撐開口110和任何切割開口108的製造可以參考圖3A-圖3D中所示的支撐開口109和切割開口108的製造且不在本文重複。在一些實施例中，支撐開口110的深度與切割開口108沿著垂直方向的深度相同，例如，支撐開口110和切割開口108的底表面位於與頂部初始絕緣層104i的相同層次上。
返回參考圖14B，支撐開口被填充有介電質材料以形成連接相鄰區塊的初始劃分結構（步驟1456）。可選地，任何切割開口被填充有介電質材料以形成在區塊中的切割結構。圖6A-圖6C示出了對應的結構600。
如圖6A-圖6C中所示，可以沉積介電質材料以填滿支撐開口110並且形成初始劃分結構113。在一些實施例中，初始劃分結構113位於相鄰區塊21之間。在一些實施例中，初始劃分結構113的長度等於第二源極結構或要形成的縫隙結構的長度。任何切割開口可以被填充有介電質材料以形成在相應的區塊中的切割結構111。形成初始劃分結構113和任何切割結構111的介電質材料的沉積，可以參考圖4A-圖4C中所述的劃分結構112和切割結構111的形成且不在本文重複。
返回參考圖14B，可以形成多個通道結構（步驟1458）。圖8A和圖8B示出了對應的結構800。
如圖8A和圖8B中所示，可以在通道區41中形成多個通道結構140。在一些實施例中，沿著y方向在初始劃分結構113的每側上形成至少一個通道結構140。在一些實施例中，在每個區塊21中形成多個通道結構140。通道結構140的形成可以參考圖7A和圖7B中所述的通道結構140的形成且不在本文重複。
返回參考圖14B，形成具有劃分結構的初始支撐結構（步驟1460）。可以移除初始劃分結構的部分以形成劃分結構，並且劃分結構可以用作蝕刻遮罩以移除堆疊結構的部分並且形成初始支撐結構。圖9A-圖9E示出了對應的結構900。
如圖9A-圖9E中所示，可以移除初始劃分結構113的部分以形成沿著x方向排列的一個或多個劃分結構112並且暴露堆疊結構11。在一些實施例中，頂部初始絕緣層104i被暴露。劃分結構112可以用作蝕刻遮罩以移除在第二源極區22中暴露的堆疊結構11的部分以形成具有暴露基底100的多個分離的縫隙開口的縫隙結構123。可以使用相同的圖案化/蝕刻製程或不同的圖案化/蝕刻製程來圖案化/蝕刻初始劃分結構113和堆疊結構11。例如，可以首先圖案化初始劃分結構113以形成劃分結構112，並且可以執行不同的蝕刻製程以移除堆疊結構11的被暴露部分，並且形成縫隙結構123的縫隙開口和一個或多個初始支撐結構。替代地，可以使用相同的蝕刻製程來圖案化初始劃分結構113和在初始劃分結構113之下的堆疊結構11的部分以形成縫隙結構123的縫隙開口和一個或多個初始支撐結構。在一些實施例中，使用相同的蝕刻製程來圖案化初始劃分結構113和堆疊結構11以減少圖案化操作的步驟和時間。可以使用一個或多個適合的蝕刻製程（例如，乾蝕刻和/或濕蝕刻）來圖案化/蝕刻初始劃分結構113和堆疊結構11。初始支撐結構的細節可以參考流程圖1400的在圖9A-圖9E中所述的初始支撐結構的描述且不再重複。
返回參考圖14B，形成多個導體層、多個儲存塊和支撐結構（步驟1462），並且在每個縫隙結構中形成源極結構（步驟1464）。在階梯區中形成絕緣體和接觸插塞（步驟1466）。圖9-圖12示出了對應的結構900-1200。步驟1462-1466的詳細描述可以參考步驟1412-1416的描述且不再重複。
在一些示例中，3D記憶體元件包括儲存堆疊體，儲存堆疊體具有在儲存堆疊體中橫向延伸的交替的多個導體層和多個絕緣層。3D記憶體元件還包括垂直地延伸穿過儲存堆疊體到基底內的多個通道結構，多個通道結構和多個導體層與彼此交叉並且形成多個儲存單元。3D記憶體元件還包括在儲存堆疊體中垂直地和橫向地延伸並且將多個儲存單元劃分成至少一個儲存塊的至少一個縫隙結構，至少一個縫隙結構各自包括多個縫隙開口和在相鄰縫隙開口之間的支撐結構。支撐結構可以與相鄰儲存塊接觸並且接觸基底。3D記憶體元件還包括具有在多個縫隙開口中的每個縫隙開口中的絕緣間隔體和在相應絕緣間隔體中的源極觸點的源極結構。
在一些實施例中，支撐結構垂直地延伸穿過儲存堆疊體到基底，並且是透過相鄰源極觸點的相應絕緣間隔體與相鄰源極觸點絕緣的。
在一些實施例中，支撐結構包括在交替的多個導體部分和多個絕緣部分之上的劃分結構。劃分結構可以橫向地延伸以連接相鄰儲存塊並且垂直地延伸到儲存堆疊體的第一絕緣層內。交替的多個導體部分和多個絕緣部分各自與來自相鄰儲存塊的同一層次的對應的導體層和對應的絕緣層接觸。
在一些實施例中，沿著垂直於至少一個縫隙結構沿著其延伸的橫向方向的另一橫向方向，劃分結構的寬度大於或等於相鄰縫隙開口中的每個縫隙開口的寬度。
在一些實施例中，劃分結構包括氧化矽、氮化矽或氮氧化矽中的至少一項。
在一些實施例中，多個導體部分包括鎢、鋁、銅、鈷、矽化物或多晶矽中的至少一項。在一些實施例中，多個絕緣部分包括氧化矽、氮化矽或氮氧化矽中的至少一項。
在一些實施例中，多個導體部分和相鄰儲存塊的導體層由相同的材料製成，多個絕緣部分和相鄰儲存塊的絕緣層由相同的材料製成。
在一些實施例中，源極觸點各自包括鎢、鋁、銅、鈷、矽化物或多晶矽中的至少一項。
在一些實施例中，3D記憶體元件還包括平行於在至少一個儲存塊中的縫隙結構橫向地和垂直地延伸並且將至少一個儲存塊劃分成多個指狀儲存區的切割結構。
在一些實施例中，切割結構垂直地延伸到儲存堆疊體的第一絕緣層內並且包括氧化矽、氮化矽或氮氧化矽中的至少一項。切割結構的深度可以與劃分結構的深度相同。
在一些實施例中，多個通道結構各自包括磊晶部分、半導體通道和汲極結構，磊晶部分電連接到基底，半導體通道電連接到磊晶部分和介電質包覆層，以及汲極結構電連接到半導體通道。
在一些實施例中，半導體通道的頂表面在交替的多個導體層和多個絕緣層之上的介電質包覆層的頂表面與底表面之間，磊晶部分的頂表面在底部絕緣層的頂表面與底表面之間，以及半導體通道包括從半導體通道的側壁到中心向內排列的阻擋層、儲存層、穿隧層、半導體層和介電質核心層。
在一些實施例中，提供用於形成3D記憶體元件的方法，所述方法包括形成包括在基底之上的交替的多個初始絕緣層和多個初始犧牲層的介電質堆疊體；以及形成在介電質堆疊體中垂直地和橫向地延伸並且將介電質堆疊體劃分成多個區塊的至少一個縫隙結構。至少一個縫隙結構各自包括暴露基底的多個縫隙開口以及在相鄰縫隙開口之間的初始支撐結構。多個區塊中的每個區塊可以包括交替的多個絕緣層和多個犧牲層，以及初始支撐結構可以包括交替的多個絕緣部分和犧牲部分。多個絕緣部分和犧牲部分中的每一者可以與來自相鄰區塊的同一層次的相應的絕緣層和犧牲層接觸。在一些實施例中，所述方法還包括形成垂直地延伸穿過介電質堆疊體的多個通道結構；穿過至少一個縫隙結構利用多個導體層和多個導體部分替換多個犧牲層和多個犧牲部分；以及在每個縫隙結構中形成源極結構。源極結構可以包括在多個縫隙開口中的每個縫隙開口中的絕緣間隔體和在相應絕緣間隔體中的源極觸點。
在一些實施例中，形成至少一個縫隙結構包括將介電質堆疊體圖案化以沿著相應縫隙結構延伸的橫向方向形成支撐開口。支撐開口的長度可以小於縫隙結構沿著橫向方向的長度。支撐開口的底部可以在介電質堆疊體的第一初始絕緣層的頂表面與底表面之間。形成至少一個縫隙結構還包括沉積介電質材料以填滿支撐開口並且形成劃分結構。
在一些實施例中，形成至少一個縫隙結構包括沿著橫向方向移除介電質堆疊體的相鄰於劃分結構的部分以形成暴露基底的縫隙開口的對。縫隙開口的對中的每個縫隙開口的寬度可以小於或等於劃分結構的沿著垂直於橫向方向的另一橫向方向的寬度。在一些實施例中，劃分結構和在劃分結構之下的剩餘的交替的犧牲部分和絕緣部分形成初始支撐結構。
在一些實施例中，移除介電質堆疊體的部分包括使用劃分結構作為蝕刻遮罩以蝕刻介電質堆疊體的相鄰於劃分結構的部分並且保留在劃分結構之下的交替的犧牲部分和絕緣部分。
在一些實施例中，形成多個通道結構包括沿著另一橫向方向在劃分結構的兩側上形成至少一個通道結構。
在一些實施例中，形成至少一個縫隙結構包括將介電質堆疊體圖案化以沿著相應縫隙結構延伸的橫向方向形成支撐開口。支撐開口的長度可以等於縫隙結構的沿著橫向方向的長度。支撐開口的底部可以在介電質堆疊體的第一初始絕緣層的頂表面與底表面之間。在一些實施例中，形成至少一個縫隙結構還包括沉積介電質材料以填滿支撐開口並且形成初始劃分結構。
在一些實施例中，形成至少一個縫隙結構還包括沿著橫向方向移除初始劃分結構的相鄰於第一部分的第二部分的對以暴露介電質堆疊體的在第二部分之下的部分。在一些實施例中，形成至少一個縫隙結構還包括移除介電質堆疊體的被暴露部分以暴露基底並且形成縫隙開口的對。縫隙開口的對中的每個縫隙開口的寬度可以小於或等於初始劃分結構的沿著垂直於橫向方向的另一橫向方向的寬度。初始劃分結構的剩餘的第一部分可以形成劃分結構。劃分結構和在劃分結構之下的剩餘的交替的犧牲部分和絕緣部分形成初始支撐結構。
在一些實施例中，移除介電質堆疊體的被暴露部分包括使用劃分結構作為蝕刻遮罩以蝕刻介電質堆疊體的相鄰於劃分結構的部分並且保留在劃分結構之下的交替的導體部分和絕緣部分。
在一些實施例中，形成多個通道結構包括沿著另一橫向方向在初始劃分結構的兩側上形成至少一個通道結構。
在一些實施例中，穿過至少一個縫隙結構利用多個導體層和多個導體部分替換多個犧牲層和多個犧牲部分包括：在同一蝕刻製程中移除初始支撐結構的多個犧牲部分和多個區塊的多個犧牲層以形成多個橫向凹部。替換多個犧牲層和多個犧牲部分還可以包括在同一沉積製程中將導體材料沉積到多個橫向凹部內。多個導體層和多個通道結構可以形成多個儲存單元。多個區塊可以形成多個儲存塊。劃分結構和下面的交替的導體部分和絕緣部分可以形成支撐結構。
在一些實施例中，方法還包括在多個區塊中的至少一個區塊中形成切割結構，切割結構與至少一個縫隙結構平行地延伸並且將多個儲存塊中的至少一個儲存塊劃分成多個指狀儲存區。
在一些實施例中，形成切割結構包括在形成支撐開口的相同圖案化步驟中在多個區塊中的至少一個區塊中形成切割開口。切割開口可以與至少一個縫隙結構平行地延伸。切割開口的底表面可以在第一初始絕緣層的頂表面與底表面之間。在一些實施例中，形成切割結構還包括沉積介電質材料以在填充支撐開口的相同沉積操作中填滿切割開口，而形成切割結構。
在一些實施例中，形成多個通道結構包括形成從在介電質堆疊體之上的介電質包覆層垂直地延伸到基底內的多個通道孔，以及在多個通道孔中的每個通道孔中形成磊晶部分。磊晶部分可以導電地連接到基底。在一些實施例中，形成多個通道結構還包括在磊晶部分之上形成半導體通道以及在半導體通道之上形成汲極結構。汲極結構可以導電地連接到半導體通道。半導體可以電連接到磊晶部分。
在一些實施例中，用於形成3D記憶體元件的方法包括在基底之上形成交替的多個初始絕緣層和多個初始犧牲層的介電質堆疊體；形成在介電質堆疊體中沿著橫向方向延伸的介電質結構，介電質結構垂直地延伸到第一初始絕緣層內；以及將介電質結構用作蝕刻遮罩來圖案化介電質堆疊體以形成在介電質堆疊體中垂直地和橫向地延伸並且將介電質堆疊體劃分成區塊的對的縫隙結構。縫隙結構可以包括暴露基底的多個縫隙開口和在相鄰縫隙開口之間的多個初始支撐結構。多個區塊中的每個區塊可以包括交替的多個絕緣層和多個犧牲層，以及多個初始支撐結構中的每個初始支撐結構可以包括交替的多個絕緣部分和多個犧牲部分。多個絕緣部分和犧牲部分中的每一者可以與來自相鄰區塊的同一層次的相應的絕緣層和犧牲層接觸。方法還可以包括形成垂直地延伸穿過介電質堆疊體的多個通道結構；穿過至少一個縫隙結構利用多個導體層和多個導體部分替換多個犧牲層和多個犧牲部分；以及在每個縫隙結構中形成源極結構。源極結構可以包括在多個縫隙開口中的每個縫隙開口中的絕緣間隔體和在相應絕緣間隔體中的源極觸點。
在一些實施例中，介電質結構包括與彼此分離的多個劃分結構，以及形成介電質結構包括將介電質堆疊體圖案化以形成沿著橫向方向的多個支撐開口。多個支撐開口中的每個支撐開口的長度可以小於縫隙結構的沿著橫向方向的長度。多個支撐開口可以各自與彼此分離並且具有在第一初始絕緣層的頂表面與底表面之間的底表面。在一些實施例中，形成介電質結構還包括沉積介電質材料以填滿多個支撐開口並且形成多個劃分結構。
在一些實施例中，形成至少一個縫隙結構包括沿著橫向方向移除介電質堆疊體的相鄰於多個劃分結構中的每個劃分結構的部分以形成多個縫隙開口。多個縫隙開口中的每個縫隙開口的寬度可以小於或等於劃分結構的沿著垂直於橫向方向的另一橫向方向的寬度。在一些實施例中，形成至少一個縫隙結構還包括劃分結構和在劃分結構之下的剩餘的交替的犧牲部分和絕緣部分形成初始支撐結構。
在一些實施例中，移除介電質堆疊體的部分包括使用劃分結構作為蝕刻遮罩以蝕刻介電質堆疊體的相鄰於劃分結構的部分並且保留在劃分結構之下的交替的導體部分和絕緣部分。
在一些實施例中，形成多個通道結構包括沿著另一橫向方向在介電質結構的兩側上形成至少一個通道結構。
在一些實施例中，介電質結構包括一個初始劃分結構，以及形成介電質結構包括將介電質堆疊體圖案化以形成沿著橫向方向延伸的支撐開口。支撐開口的長度可以等於縫隙結構的沿著橫向方向的長度，以及支撐開口的底部可以在介電質堆疊體的第一初始絕緣層的頂表面與底表面之間。在一些實施例中，介電質結構還包括沉積介電質材料以填滿支撐開口並且形成初始劃分結構。
在一些實施例中，形成至少一個縫隙結構還包括沿著橫向方向移除初始劃分結構的相鄰於第一部分的第二部分的對以暴露介電質堆疊體的在第二部分之下的部分。在一些實施例中，形成至少一個縫隙結構還包括移除介電質堆疊體的被暴露部分以暴露基底並且形成縫隙開口的對。縫隙開口的對中的每個縫隙開口的寬度可以小於或等於初始劃分結構的沿著垂直於橫向方向的另一橫向方向的寬度。初始劃分結構的剩餘的第一部分可以形成劃分結構。劃分結構和在劃分結構之下的剩餘的交替的犧牲部分和絕緣部分形成初始支撐結構。
在一些實施例中，移除介電質堆疊體的被暴露部分包括將劃分結構用作蝕刻遮罩來蝕刻介電質堆疊體的相鄰於劃分結構的部分並且保留在劃分結構之下的交替的導體部分和絕緣部分。
在一些實施例中，形成多個通道結構包括沿著另一橫向方向在初始劃分結構的兩側上形成至少一個通道結構。
在一些實施例中，利用多個導體層和多個導體部分替換多個犧牲層和多個犧牲部分包括在同一蝕刻製程中移除初始支撐結構的多個犧牲部分和多個區塊的多個犧牲層以形成多個橫向凹部。在一些實施例中，利用多個導體層和多個導體部分替換多個犧牲層和多個犧牲部分還包括在同一沉積製程中將導體材料沉積到多個橫向凹部內。多個導體層和多個通道結構可以形成多個儲存單元。多個區塊可以形成多個儲存塊。劃分結構和下面的交替的導體部分和絕緣部分可以形成支撐結構。
在一些實施例中，方法還包括在多個區塊中的至少一個區塊中形成切割結構。切割結構與至少一個縫隙結構平行地延伸並且將多個儲存塊中的至少一個儲存塊分成多個指狀儲存區。
在一些實施例中，形成切割結構包括在形成支撐開口的相同圖案化步驟中在多個區塊中的至少一個區塊中形成切割開口。切割開口可以與至少一個縫隙結構平行地延伸，以及切割開口的底表面可以在第一初始絕緣層的頂表面與底表面之間。在一些實施例中，形成切割結構還包括沉積介電質材料以在填充支撐開口的相同沉積操作中填滿切割開口，而形成切割結構。
在一些實施例中，形成多個通道結構包括形成從在介電質堆疊體之上的介電質包覆層垂直地延伸到基底內的多個通道孔，在多個通道孔中的每個通道孔中形成磊晶部分，磊晶部分電連接到基底，在磊晶部分之上形成半導體通道，半導體通道電連接到磊晶部分，以及在半導體通道之上形成汲極結構，汲極結構電連接到半導體通道。
特定實施例的前述描述將如此充分地揭露本發明內容的一般性質，其他人可以在沒有過度的實驗且不偏離本發明內容的一般概念情況下，透過應用本領域技術內的知識容易地修改和/或適應這樣的特定實施例以用於各種應用。因此，基於本文給出的本發明內容和指導，這樣的適應和修改旨在在所公開的實施例的等效物的含義和範圍內。要理解的是，本文的短語或術語是出於描述而非限制的目的，使得本說明書的術語或短語要由本領域技術人員按照教導和指導來解釋。
上文已經藉助於說明特定功能及其關係的實現方式的功能構建塊描述了本發明內容的實施例。本文為了便於描述，這些功能構建塊的邊界已經被任意限定。可以限定替代的邊界，只要特定功能及其關係被適當地執行。
發明內容和摘要章節可以闡述如發明人所設想的本發明內容的一個或多個但不是全部的示例性實施例，並且因此不旨在以任何方式限制本發明內容和所附請求項。
本發明內容的廣度和範圍不應受到上述示例性實施例中的任一個示例性實施例的限制，但是僅應當根據下文請求項及其等效物來進行限定。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:基底101:緩衝氧化物層103i:初始犧牲層104:絕緣層104-0:絕緣部分104i:初始絕緣層105、145:介電質包覆層105i:底部初始犧牲層106i:頂部初始犧牲層107:介電質對108:切割開口109、110:支撐開口11:堆疊結構111:切割結構112:劃分結構113:初始劃分結構115:磊晶部分116:儲存膜117:半導體層118:介電質核心119:半導體通道120:汲極結構123、124:縫隙結構125、126:源極觸點127:控制導體層127-0、128-0:導體部分128:底部導體層129:頂部導體層130:絕緣體131:接觸插塞1310、1320:放大平面圖137、136:絕緣結構140:通道結構1400、1450:流程圖1402、1404、1406、1408、1410、1412、1414、1416、1452、1454、1456、1458、1460、1462、1464、1466:步驟150:3D記憶體元件152:支撐結構200、300、400、500、600、700、800、900、1000、1100、1200:結構21:區塊22:第二源極區23:第一源極區31:核心區32:階梯區41:通道區d1、d2:寬度x、y、z:方向A-B、C-D、E-F、G-H、J-K、L-M:切線
被合併在本文中並且形成說明書的一部分的圖式，示出了本發明內容的實施例，並且連同描述一起進一步用於解釋本發明內容的原理並且使相關領域中的技術人員能夠製造並且使用本發明內容。 圖1A根據本發明內容的一些實施例，示出了具有在閘極線縫隙中的支撐結構的示例性3D記憶體元件的平面圖。 圖1B根據本發明內容的一些實施例，示出了圖1A中3D記憶體元件沿著切線A-B的橫截面視圖。 圖1C根據本發明內容的一些實施例，示出了圖1A中3D記憶體元件沿著切線C-D的橫截面視圖。 圖2A根據本發明內容的一些實施例，示出了在製造過程的一個階段處的示例性3D記憶體元件的平面圖。 圖2B根據本發明內容的一些實施例，示出了圖2A中3D記憶體元件沿著切線A-B的橫截面視圖。 圖2C根據本發明內容的一些實施例，示出了圖2A中3D記憶體元件沿著切線C-D的橫截面視圖。 圖2D根據本發明內容的一些實施例，示出了圖2A中3D記憶體元件沿著切線J-K的橫截面視圖。 圖3A根據本發明內容的一些實施例，示出了在製造過程的另一階段處的示例性3D記憶體元件的平面圖。 圖3B根據本發明內容的一些實施例，示出了圖3A中3D記憶體元件沿著切線A-B的橫截面視圖。 圖3C根據本發明內容的一些實施例，示出了圖3A中3D記憶體元件沿著切線C-D的橫截面視圖。 圖3D根據本發明內容的一些實施例，示出了圖3A中3D記憶體元件沿著切線G-H的橫截面視圖。 圖4A根據本發明內容的一些實施例，示出了在製造過程的另一階段處的示例性3D記憶體元件的平面圖。 圖4B根據本發明內容的一些實施例，示出了圖4A中3D記憶體元件沿著切線A-B的橫截面視圖。 圖4C根據本發明內容的一些實施例，示出了圖4A中3D記憶體元件沿著切線C-D的橫截面視圖。 圖4D根據本發明內容的一些實施例，示出了圖4A中3D記憶體元件沿著切線G-H的橫截面視圖。 圖5A根據本發明內容的一些實施例，示出了在製造過程的另一階段處的示例性3D記憶體元件的平面圖。 圖5B根據本發明內容的一些實施例，示出了圖5A中3D記憶體元件沿著切線A-B的橫截面視圖。 圖5C根據本發明內容的一些實施例，示出了圖5A中3D記憶體元件沿著切線C-D的橫截面視圖。 圖6A根據本發明內容的一些實施例，示出了在製造過程的另一階段處的示例性3D記憶體元件的平面圖。 圖6B根據本發明內容的一些實施例，示出了圖6A中3D記憶體元件沿著切線A-B的橫截面視圖。 圖6C根據本發明內容的一些實施例，示出了圖6A中3D記憶體元件沿著切線C-D的橫截面視圖。 圖7A根據本發明內容的一些實施例，示出了在製造過程的另一階段處的示例性3D記憶體元件的平面圖。 圖7B根據本發明內容的一些實施例，示出了圖7A中3D記憶體元件沿著切線A-B的橫截面視圖。 圖8A根據本發明內容的一些實施例，示出了在製造過程的另一階段處的示例性3D記憶體元件的平面圖。 圖8B根據本發明內容的一些實施例，示出了圖8A中3D記憶體元件沿著切線A-B的橫截面視圖。 圖9A根據本發明內容的一些實施例，示出了在製造過程的另一階段處的示例性3D記憶體元件的平面圖。 圖9B根據本發明內容的一些實施例，示出了圖9A中3D記憶體元件沿著切線A-B的橫截面視圖。 圖9C根據本發明內容的一些實施例，示出了圖9A中3D記憶體元件沿著切線L-M的橫截面視圖。 圖9D根據本發明內容的一些實施例，示出了圖9A中3D記憶體元件沿著切線C-D的橫截面視圖。 圖9E根據本發明內容的一些實施例，示出了圖9A中3D記憶體元件沿著切線E-F的橫截面視圖。 圖10A根據本發明內容的一些實施例，示出了在製造過程的另一階段處的示例性3D記憶體元件的平面圖。 圖10B根據本發明內容的一些實施例，示出了圖10A中3D記憶體元件沿著切線A-B的橫截面視圖。 圖10C根據本發明內容的一些實施例，示出了圖10A中3D記憶體元件沿著切線L-M的橫截面視圖。 圖10D根據本發明內容的一些實施例，示出了圖10A中3D記憶體元件沿著切線C-D的橫截面視圖。 圖10E根據本發明內容的一些實施例，示出了圖10A中3D記憶體元件沿著切線E-F的橫截面視圖。 圖11根據本發明內容的一些實施例，示出了在製造過程的另一階段處的示例性3D記憶體元件的平面圖。 圖12根據本發明內容的一些實施例，示出了在製造過程的另一階段處的示例性3D記憶體元件的平面圖。 圖13A根據本發明內容的一些實施例，示出了示例性初始支撐結構的放大視圖。 圖13B根據本發明內容的一些實施例，示出了示例性支撐結構的放大視圖。 圖14A根據本發明內容的一些實施例，示出了用於形成具有在縫隙結構中的支撐結構的3D記憶體元件的示例性製造過程的流程圖。 圖14B根據本發明內容的一些實施例，示出了用於形成具有在縫隙結構中的支撐結構的3D記憶體元件的示例性製造過程的流程圖。 本發明內容的實施例將參考圖式進行描述。
105:介電質包覆層
111:切割結構
112:劃分結構
120:汲極結構
125、126:源極觸點
130:絕緣體
131:接觸插塞
1320:放大平面圖
136、137:絕緣結構
150:3D記憶體元件
21:區塊
22:第二源極區
23:第一源極區
31:核心區
32:階梯區
41:通道區
A-B、C-D:切線

Claims (20)

  1. 一種三維（3-dimensional，3D）記憶體元件，包括： 儲存堆疊體，其包括在所述儲存堆疊體中橫向地延伸的交替的多個導體層和多個絕緣層； 多個通道結構，其垂直地延伸穿過所述儲存堆疊體而進入到基底內，所述多個通道結構和所述多個導體層彼此交叉並且形成多個儲存單元； 至少一個縫隙結構，其在所述儲存堆疊體中垂直地和橫向地延伸並且將所述多個儲存單元劃分成至少一個儲存塊，所述至少一個縫隙結構各自包括多個縫隙開口和在相鄰縫隙開口之間的支撐結構，所述支撐結構與相鄰儲存塊接觸並且接觸所述基底；以及 源極結構，其包括在所述多個縫隙開口中的每個縫隙開口中的絕緣間隔體和在相應絕緣間隔體中的源極觸點。
  2. 根據請求項1所述的3D記憶體元件，其中，所述支撐結構垂直地延伸穿過所述儲存堆疊體而進入到所述基底，並且透過相鄰源極觸點的相應絕緣間隔體與所述相鄰源極觸點絕緣。
  3. 根據請求項2所述的3D記憶體元件，其中， 所述支撐結構包括在交替的多個導體部分和多個絕緣部分之上的劃分結構； 所述劃分結構橫向地延伸以連接所述相鄰儲存塊並且垂直地延伸到所述儲存堆疊體的第一絕緣層內；以及 所述交替的多個導體部分和多個絕緣部分各自與來自相鄰儲存塊的同一層次的對應導體層和對應絕緣層相接觸。
  4. 根據請求項3所述的3D記憶體元件，其中，沿著垂直於所述至少一個縫隙結構進行延伸所沿著的橫向方向的另一橫向方向，所述劃分結構的寬度大於或等於所述相鄰縫隙開口中的每個縫隙開口的寬度。
  5. 根據請求項3所述的3D記憶體元件，其中，所述劃分結構包括氧化矽、氮化矽或氮氧化矽中的至少一項。
  6. 根據請求項5所述的3D記憶體元件，其中， 所述多個導體部分包括鎢、鋁、銅、鈷、矽化物或多晶矽中的至少一項；以及 所述多個絕緣部分包括氧化矽、氮化矽或氮氧化矽中的至少一項。
  7. 根據請求項6所述的3D記憶體元件，其中， 所述多個導體部分和相鄰儲存塊的所述導體層是由相同的材料製成的；以及 所述多個絕緣部分和相鄰儲存塊的所述絕緣層是由相同的材料製成的。
  8. 根據請求項5所述的3D記憶體元件，還包括平行於在所述至少一個儲存塊中的所述縫隙結構橫向地和垂直地延伸並且將所述至少一個儲存塊劃分成多個指狀儲存區的切割結構，其中所述切割結構垂直地延伸到所述儲存堆疊體的所述第一絕緣層內並且包括氧化矽、氮化矽或氮氧化矽中的至少一者，所述切割結構的深度是與所述劃分結構的深度相同的。
  9. 一種用於形成三維（3D）記憶體元件的方法，包括： 形成包括在基底之上的交替的多個初始絕緣層和多個初始犧牲層的介電質堆疊體； 形成在所述介電質堆疊體中垂直地和橫向地延伸並且將所述介電質堆疊體劃分成多個區塊的至少一個縫隙結構，所述至少一個縫隙結構各自包括暴露所述基底的多個縫隙開口和在相鄰縫隙開口之間的初始支撐結構，其中， 所述多個區塊中的每個區塊包括交替的多個絕緣層和多個犧牲層，以及 所述初始支撐結構包括交替的多個絕緣部分和犧牲部分，所述多個絕緣部分和犧牲部分中的每一者與來自相鄰區塊的同一層次的相應絕緣層和犧牲層相接觸； 形成穿過所述介電質堆疊體垂直地延伸的多個通道結構； 穿過所述至少一個縫隙結構利用多個導體層和多個導體部分替換所述多個犧牲層和所述多個犧牲部分；以及 在每個縫隙結構中形成源極結構，所述源極結構包括在所述多個縫隙開口中的每個縫隙開口中的絕緣間隔體和在相應絕緣間隔體中的源極觸點。
  10. 根據請求項9所述的方法，其中，形成所述至少一個縫隙結構包括： 將所述介電質堆疊體圖案化以沿著所述相應縫隙結構延伸的橫向方向形成支撐開口，所述支撐開口的長度小於所述縫隙結構的沿著所述橫向方向的長度，所述支撐開口的底部在所述介電質堆疊體的第一初始絕緣層的頂表面與底表面之間；以及 沉積介電質材料以填滿所述支撐開口並且形成劃分結構。
  11. 根據請求項10所述的方法，其中， 形成所述至少一個縫隙結構包括沿著所述橫向方向移除所述介電質堆疊體的相鄰於所述劃分結構的部分以形成暴露所述基底的縫隙開口的對，所述縫隙開口的對中的每個縫隙開口的寬度小於或等於所述劃分結構的沿著垂直於所述橫向方向的另一橫向方向的寬度；以及 所述劃分結構和在所述劃分結構之下的剩餘的交替的犧牲部分和絕緣部分形成所述初始支撐結構。
  12. 根據請求項11所述的方法，其中，移除所述介電質堆疊體的所述部分包括使用所述劃分結構作為蝕刻遮罩來蝕刻所述介電質堆疊體的相鄰於所述劃分結構的部分並且保留在所述劃分結構之下的交替的犧牲部分和絕緣部分。
  13. 根據請求項9所述的方法，其中，形成所述至少一個縫隙結構包括： 將所述介電質堆疊體圖案化以沿著所述相應縫隙結構延伸的橫向方向形成支撐開口，所述支撐開口的長度等於所述縫隙結構的沿著所述橫向方向的長度，所述支撐開口的底部在所述介電質堆疊體的第一初始絕緣層的頂表面與底表面之間；以及 沉積介電質材料以填滿所述支撐開口並且形成初始劃分結構。
  14. 根據請求項13所述的方法，其中，形成所述至少一個縫隙結構還包括： 沿著所述橫向方向，移除所述初始劃分結構的相鄰於第一部分的第二部分的對以暴露所述介電質堆疊體的在所述第二部分之下的部分；以及 移除所述介電質堆疊體的所暴露的部分以暴露所述基底並且形成縫隙開口的對，所述縫隙開口的對中的每個縫隙開口的寬度小於或等於所述初始劃分結構的沿著垂直於所述橫向方向的另一橫向方向的寬度，所述初始劃分結構的剩餘的第一部分形成劃分結構，所述劃分結構和在所述劃分結構之下的剩餘的交替的犧牲部分和絕緣部分形成所述初始支撐結構。
  15. 根據請求項14所述的方法，其中，移除所述介電質堆疊體的所暴露的部分包括使用所述劃分結構作為蝕刻遮罩來蝕刻所述介電質堆疊體的相鄰於所述劃分結構的部分並且保留在所述劃分結構之下的所述交替的導體部分和絕緣部分。
  16. 根據請求項9所述的方法，還包括在所述多個區塊中的至少一個區塊中形成切割結構，所述切割結構與所述至少一個縫隙結構平行地延伸並且將所述多個儲存塊中的所述至少一個儲存塊劃分成多個指狀儲存區，其中形成所述切割結構包括： 在形成所述支撐開口的相同圖案化步驟中在所述多個區塊中的所述至少一個區塊中形成切割開口，所述切割開口與所述至少一個縫隙結構平行地延伸，所述切割開口的底表面在所述第一初始絕緣層的頂表面與底表面之間；以及 沉積介電質材料以在填充所述支撐開口的相同沉積操作中填滿所述切割開口，形成所述切割結構。
  17. 一種用於形成三維（3D）記憶體元件的方法，包括： 在基底之上形成交替的多個初始絕緣層和多個初始犧牲層的介電質堆疊體； 形成在所述介電質堆疊體中沿著橫向方向延伸的介電質結構，所述介電質結構垂直地延伸到第一初始絕緣層內； 使用所述介電質結構作為蝕刻遮罩來圖案化所述介電質堆疊體以形成在所述介電質堆疊體中垂直地和橫向地延伸並且將所述介電質堆疊體劃分成區塊的對的縫隙結構，所述縫隙結構包括暴露所述基底的多個縫隙開口和在相鄰縫隙開口之間的多個初始支撐結構，其中， 所述多個區塊中的每個區塊包括交替的多個絕緣層和多個犧牲層，以及 所述多個初始支撐結構中的每個初始支撐結構包括交替的多個絕緣部分和多個犧牲部分，所述多個絕緣部分和犧牲部分中的每一者與來自相鄰區塊的同一層次的相應絕緣層和犧牲層相接觸； 形成垂直地延伸穿過所述介電質堆疊體的多個通道結構； 穿過所述至少一個縫隙結構利用多個導體層和多個導體部分替換所述多個犧牲層和所述多個犧牲部分；以及 在每個縫隙結構中形成源極結構，所述源極結構包括在所述多個縫隙開口中的每個縫隙開口中的絕緣間隔體和在相應絕緣間隔體中的源極觸點。
  18. 根據請求項17所述的方法，其中，所述介電質結構包括與彼此分離的多個劃分結構，並且形成所述介電質結構包括： 將所述介電質堆疊體圖案化以沿著所述橫向方向形成多個支撐開口，所述多個支撐開口中的每個支撐開口的長度小於所述縫隙結構的沿著所述橫向方向的長度，所述多個支撐開口均彼此分離並且具有在所述第一初始絕緣層的頂表面與底表面之間的底表面；以及 沉積介電質材料以填滿所述多個支撐開口並且形成所述多個劃分結構。
  19. 根據請求項18所述的方法，其中， 形成所述至少一個縫隙結構包括沿著所述橫向方向移除所述介電質堆疊體的相鄰於所述多個劃分結構中的每個劃分結構的部分以形成所述多個縫隙開口，所述多個縫隙開口中的每個縫隙開口的寬度小於或等於所述劃分結構的沿著垂直於所述橫向方向的另一橫向方向的寬度；以及 所述劃分結構和在所述劃分結構之下的剩餘的交替的犧牲部分和絕緣部分形成所述初始支撐結構。
  20. 根據請求項19所述的方法，其中，形成所述至少一個縫隙結構還包括： 沿著所述橫向方向，移除所述初始劃分結構的相鄰於第一部分的第二部分的對以暴露所述介電質堆疊體的在所述第二部分之下的部分；以及 移除所述介電質堆疊體的所暴露的部分以暴露所述基底並且形成縫隙開口的對，所述縫隙開口的對中的每個縫隙開口的寬度小於或等於所述初始劃分結構的沿著垂直於所述橫向方向的另一橫向方向的寬度，所述初始劃分結構的剩餘的第一部分形成劃分結構，所述劃分結構和在所述劃分結構之下的剩餘的交替的犧牲部分和絕緣部分形成所述初始支撐結構。
TW108136491A 2019-06-17 2019-10-09 具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法 TWI710059B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201910522007.2A CN110176461B (zh) 2019-06-17 2019-06-17 3d nand存储器及其形成方法
CN201910522007.2 2019-06-17
PCT/CN2019/102121 WO2020252894A1 (en) 2019-06-17 2019-08-23 Three-dimensional memory device with support structures in gate line slits and methods for forming the same
WOPCT/CN2019/102121 2019-08-23

Publications (2)

Publication Number Publication Date
TWI710059B TWI710059B (zh) 2020-11-11
TW202101667A true TW202101667A (zh) 2021-01-01

Family

ID=67698379

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108136491A TWI710059B (zh) 2019-06-17 2019-10-09 具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法

Country Status (4)

Country Link
EP (1) EP3909080A4 (zh)
CN (1) CN110176461B (zh)
TW (1) TWI710059B (zh)
WO (1) WO2020252894A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741475A (zh) 2019-08-29 2020-01-31 长江存储科技有限责任公司 三维存储器及其制造方法
CN110770904B (zh) 2019-08-30 2021-08-13 长江存储科技有限责任公司 具有由粘合层连接的源极触点的三维存储器件及其形成方法
CN111146209A (zh) * 2019-12-25 2020-05-12 长江存储科技有限责任公司 3d存储器件及其制造方法
JP7313486B2 (ja) * 2020-01-21 2023-07-24 長江存儲科技有限責任公司 隣接するソースコンタクト構造を有する三次元メモリデバイスおよびこれを形成するための方法
CN111341786B (zh) * 2020-03-11 2023-07-28 长江存储科技有限责任公司 三维存储器及其制造方法
JP7257545B2 (ja) * 2020-03-20 2023-04-13 長江存儲科技有限責任公司 三次元メモリデバイス及びその動作方法
CN111540747B (zh) * 2020-04-27 2021-07-16 长江存储科技有限责任公司 3d存储器件的制造方法
CN111668228B (zh) * 2020-06-03 2021-05-18 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN113410245B (zh) * 2020-07-03 2022-07-19 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN112071852B (zh) * 2020-08-12 2023-12-08 长江存储科技有限责任公司 三维存储器结构及其制备方法
CN112151547A (zh) * 2020-09-23 2020-12-29 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
CN115295555A (zh) * 2020-10-09 2022-11-04 长江存储科技有限责任公司 存储器件及其制造方法
CN114078871A (zh) * 2020-10-28 2022-02-22 长江存储科技有限责任公司 三维存储器及其制造方法
CN112331667B (zh) * 2020-11-10 2021-09-28 长江存储科技有限责任公司 三维存储器及其制造方法
CN112530966B (zh) * 2020-12-04 2021-07-16 长江存储科技有限责任公司 三维存储器及其制造方法
US11380707B2 (en) * 2020-12-09 2022-07-05 Sandisk Technologies Llc Three-dimensional memory device including backside trench support structures and methods of forming the same
CN112614850B (zh) * 2020-12-14 2024-04-16 长江存储科技有限责任公司 存储单元及其制造方法、3d nand存储器及其制造方法
CN112786606B (zh) * 2021-01-14 2023-04-28 长江存储科技有限责任公司 一种三维存储器件及其制造方法
CN112786608B (zh) * 2021-01-18 2024-04-09 长江存储科技有限责任公司 三维存储器及其制造方法
CN115411051A (zh) * 2021-03-26 2022-11-29 长江存储科技有限责任公司 三维存储器及其制备方法
CN113192964B (zh) * 2021-04-25 2022-04-22 长江存储科技有限责任公司 3d存储器件及其制造方法
CN113517298B (zh) * 2021-07-13 2023-04-18 长江存储科技有限责任公司 三维存储器、其制作方法及具有其的存储系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130025207A (ko) * 2011-09-01 2013-03-11 삼성전자주식회사 반도체 장치 및 그의 형성방법
US9812461B2 (en) * 2015-03-17 2017-11-07 Sandisk Technologies Llc Honeycomb cell structure three-dimensional non-volatile memory device
US9620512B1 (en) * 2015-10-28 2017-04-11 Sandisk Technologies Llc Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device
US9922716B2 (en) * 2016-04-23 2018-03-20 Sandisk Technologies Llc Architecture for CMOS under array
KR102613951B1 (ko) 2018-10-18 2023-12-13 양쯔 메모리 테크놀로지스 씨오., 엘티디. 지그재그 슬릿 구조를 갖는 3차원 메모리 장치 및 이를 형성하기 위한 방법
CN109411475B (zh) * 2018-11-11 2020-10-20 长江存储科技有限责任公司 存储器及其形成方法
CN113206101B (zh) * 2018-11-27 2022-07-29 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109690775B (zh) * 2018-12-07 2019-10-01 长江存储科技有限责任公司 三维存储器件及其制造方法
CN109786382A (zh) * 2019-01-24 2019-05-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN109817634B (zh) * 2019-01-31 2021-04-13 长江存储科技有限责任公司 3d nand存储器及其形成方法

Also Published As

Publication number Publication date
EP3909080A4 (en) 2022-10-12
WO2020252894A1 (en) 2020-12-24
TWI710059B (zh) 2020-11-11
KR20210143895A (ko) 2021-11-29
CN110176461A (zh) 2019-08-27
CN110176461B (zh) 2020-04-10
EP3909080A1 (en) 2021-11-17

Similar Documents

Publication Publication Date Title
TWI710059B (zh) 具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法
TWI727459B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
JP7427686B2 (ja) ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
JP7427685B2 (ja) スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
JP7345568B2 (ja) ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
JP7317995B2 (ja) ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法
TWI791131B (zh) 不具有閘極線縫隙的三維記憶體裝置及用於形成其的方法
CN110914989B (zh) 不具有栅极线缝隙的三维存储器件及用于形成其的方法
TWI717861B (zh) 具有源極結構的立體記憶裝置和其形成方法
JP7325522B2 (ja) 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス
JP7286794B2 (ja) ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
CN110770904B (zh) 具有由粘合层连接的源极触点的三维存储器件及其形成方法
KR102663503B1 (ko) 게이트 라인 슬릿에 지지 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법
KR102669053B1 (ko) 드레인 선택 게이트 컷 구조체를 구비한 3차원 메모리 소자 및 그 형성 방법