TW202008568A - 三維記憶體裝置 - Google Patents

三維記憶體裝置 Download PDF

Info

Publication number
TW202008568A
TW202008568A TW107129079A TW107129079A TW202008568A TW 202008568 A TW202008568 A TW 202008568A TW 107129079 A TW107129079 A TW 107129079A TW 107129079 A TW107129079 A TW 107129079A TW 202008568 A TW202008568 A TW 202008568A
Authority
TW
Taiwan
Prior art keywords
layer
conductor
memory
memory device
interconnect
Prior art date
Application number
TW107129079A
Other languages
English (en)
Other versions
TWI672801B (zh
Inventor
陳俊
朱繼鋒
震宇 呂
胡禺石
董金文
姚蘭
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI672801B publication Critical patent/TWI672801B/zh
Publication of TW202008568A publication Critical patent/TW202008568A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices

Abstract

本公開提供了三維（3D）記憶體裝置的實施例。在示例中，3D記憶體裝置包括基底、設置在基底上的周邊設備、設置在周邊設備之上並包括複數個導體/介電質層對的儲存堆疊層、以及複數個記憶體串。每個記憶體串垂直延伸穿過儲存堆疊層，並且包括汲極選擇閘和汲極選擇閘之上的源極選擇閘。在儲存堆疊層的階梯結構中的沿著遠離基底的垂直方向的導體/介電質層對的邊緣朝向記憶體串橫向交錯排列。

Description

三維記憶體裝置
本揭露涉及一種三維（3D）記憶體裝置及其製造方法。
透過改進製程技術、電路設計、程式設計演算法和製造程序，將平面儲存單元縮放到更小的尺寸。然而，隨著儲存單元的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性且成本高。結果，平面儲存單元的儲存密度接近上限。
3D記憶體架構可以解決平面儲存單元中的密度限制。3D記憶體架構包括儲存陣列和用於控制進出儲存陣列的訊號的周邊設備。
本文公開了3D記憶體裝置的實施例。
在一個示例中，3D記憶體裝置包括基底、設置在基底上的周邊設備、設置在周邊設備之上並包括複數個導體/介電質層對的儲存堆疊層、以及複數個記憶體串。每個記憶體串垂直延伸穿過儲存堆疊層，並且包括汲極選擇閘和汲極選擇閘之上的源極選擇閘。在儲存堆疊層的階梯結構中的沿著遠離基底的垂直方向的導體/介電質層對的邊緣朝向記憶體串橫向交錯排列。
在另一示例中，3D記憶體裝置包括基底、設置在基底上的周邊設備、設置在周邊設備之上並包括複數個導體/介電質層對的儲存堆疊層、每個垂直延伸穿過儲存堆疊層的複數個記憶體串、設置在記憶體串之上的第一互連層、設置在記憶體串之下的第二互連層、複數個第一通孔接觸件和複數個第二通孔接觸件。每個第一通孔接觸件包括與導體/介電質層對中的一個導體/介電質層對中的導體層接觸的下端和與第一互連層接觸的上端。每個第二通孔接觸件包括與第二互連層接觸的下端和與記憶體串之一接觸的上端。
在又一個示例中，3D記憶體裝置包括第一半導體結構、第二半導體結構、以及第一半導體結構和第二半導體結構之間的鍵合介面。第一半導體結構包括複數個記憶體串、設置在記憶體串之上的第一互連層、設置在記憶體串之下的第二互連層、以及複數個第一通孔接觸件，每個記憶體串垂直延伸並包括位於記憶體串的上端的半導體插塞。每個第一通孔接觸件包括與半導體插塞之一接觸的下端和與第一互連層接觸的上端。第二半導體結構包括基底、設置在基底上的周邊設備、以及設置在周邊設備之上的第三互連層。第二互連層在鍵合介面處接觸第三互連層。
儘管對具體配置和佈置進行了討論，但應當理解，這只是出於示例性目的而進行的。相關領域中的技術人員將認識到，可以使用其它配置和佈置而不脫離本揭露的精神和範圍。對相關領域的技術人員顯而易見的是，本揭露還可以用於多種其它應用中。
要指出的是，在說明書中提到「一個實施例」、「實施例」、「示例性實施例」、「一些實施例」等指示所述的實施例可以包括特定特徵、結構或特性，但未必每個實施例都包括該特定特徵、結構或特性。此外，這樣的用語未必是指同一個實施例。另外，在結合實施例描述特定特徵、結構或特性時，結合其它實施例（無論是否明確描述）實現這種特徵、結構或特性應在相關領域技術人員的知識範圍內。
通常，可以至少部分從上下文中的使用來理解術語。例如，至少部分取決於上下文，本文中使用的術語「一個或複數個」可以用於描述單數意義的特徵、結構或特性，或者可以用於描述複數意義的特徵、結構或特性的組合。類似地，至少部分取決於上下文，諸如「一」或「所述」的術語可以被理解為傳達單數使用或傳達複數使用。另外，術語「基於」可以被理解為不一定旨在傳達一組排他性的因素，而是可以替代地，至少部分地取決於上下文，允許存在不一定明確描述的其他因素。
應當容易理解，本揭露中的「在…上」、「在…之上」和「在…上方」的含義應當以最寬方式被解讀，以使得「在…上」不僅表示「直接在」某物「上」而且還包括在某物「上」且其間有居間特徵或層的含義，並且「在…之上」或「在…上方」不僅表示「在」某物「之上」或「上方」的含義，而且還可以包括其「在」某物「之上」或「上方」且其間沒有居間特徵或層（即，直接在某物上）的含義。
此外，諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空間相關術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或複數個元件或特徵的關係，如在附圖中示出的。空間相關術語旨在涵蓋除了在附圖所描繪的方向之外的在設備使用或步驟中的不同方向。設備可以以另外的方式被定向（旋轉90度或在其它方向），並且本文中使用的空間相關描述詞可以類似地被相應解釋。
如本文中使用的，術語「基底」是指向其上增加後續材料的材料。可以對基底自身進行圖案化。增加在基底的頂部上的材料可以被圖案化或可以保持不被圖案化。此外，基底可以包括寬範圍的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。替代地，基底可以由諸如玻璃、塑膠或藍寶石晶圓的非導電材料製成。
如本文中使用的，術語「層」是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸，或者可以具有小於下方或上方結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水準、豎直和/或沿傾斜表面延伸。基底可以是層，其中可以包括一個或複數個層，和/或可以在其上、其上方和/或其下方具有一個或複數個層。層可以包括複數個層。例如，互連層可以包括一個或複數個導體和接觸層（其中形成互連線和/或通孔接觸件）和一個或複數個介電質層。
如本文使用的，術語「名義上/大體上(地)」是指在生產或過程的設計階段期間設置的針對部件或過程操作的特性或參數的期望或目標值，以及高於和/或低於期望值的值的範圍。值的範圍可能是由於製造過程或容限中的輕微變化導致的。如本文使用的，術語「大約」指示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語「大約」可以指示給定量的值，其例如在值的10%-30%（例如，值的±10%、±20%或±30%）內變化。
如本文所使用的，術語「3D記憶體裝置」指的是在橫向方向的基底上具有垂直方向的儲存單元電晶體串（在本文中稱為「記憶體串」，例如反及(NAND)記憶體串）使得記憶體串相對於基底在垂直方向上延伸的半導體元件。如本文所使用的，術語「垂直/垂直地」意味著大體上正交於基底的橫向表面。
與其他3D記憶體裝置相比，根據本揭露的各種實施例提供了具有更小管芯尺寸、更高單元密度和改進性能的3D記憶體裝置。透過在周邊設備晶片之上垂直堆疊儲存陣列元件晶片，可以增加所得到的3D記憶體裝置的單元密度。此外，透過使周邊設備處理和儲存陣列元件去耦，與處理儲存陣列元件相關聯的熱預算不受周邊設備的性能要求的限制。類似地，周邊設備性能不受儲存陣列元件處理的影響。例如，周邊設備和儲存陣列元件可以分別製造在不同的基底上，使得用於製造儲存陣列元件的某些高溫製程不會不利地影響周邊設備的製造（例如，避免摻雜劑的過度擴散，控制離子注入的摻雜濃度和/或厚度等）。
第1圖示出了根據本揭露的一些實施例的示例性3D記憶體裝置100的橫截面。3D記憶體裝置100表示非單片3D記憶體裝置的示例。術語「非單片」意指3D記憶體裝置100的元件（例如，周邊設備和儲存陣列元件）可以在不同的基底上單獨形成，然後連接以形成3D記憶體裝置。3D記憶體裝置100可包括基底102，基底102可包括矽（例如，單晶矽）、矽鍺（SiGe）、砷化鎵（GaAs）、鍺（Ge）、絕緣層上覆矽（SOI）或任何其他合適的材料。
3D記憶體裝置100可以包括基底102上的周邊設備。周邊設備可以基底102「上」，其中周邊設備的整體或部分形成在基底102中（例如，在基底102的頂表面之下）和/或直接形成在基底102上。周邊設備可以包括形成在基底102上的複數個電晶體104。隔離區（例如，淺溝槽隔離（STI），未示出）和摻雜區（例如，電晶體104的源極區和汲極區，未示出）也可以形成在基底102中。
在一些實施例中，周邊設備可以包括用於便於3D記憶體裝置100操作的任何合適的數位、類比和/或混合訊號周邊電路。例如，周邊設備可以包括一個或複數個頁面緩衝器、解碼器（例如，行解碼器和列解碼器）、讀出放大器、驅動器、電荷泵、電流或電壓基準源、或電路的任何主動或被動元件（例如，電晶體、二極體、電阻器或電容器）。在一些實施例中，使用互補金屬氧化物半導體（CMOS）技術（也稱為「CMOS晶片」）在基底102上形成周邊設備。
3D記憶體裝置100可包括電晶體104之上的互連層106（本文稱為「周邊互連層」）以將電訊號傳輸到電晶體104和從電晶體104傳輸電訊號。周邊互連層106可包括複數個互連（本文也稱為「接觸件」），包括橫向互連線108和垂直互連接入（通孔）接觸件110。如本文所用，術語「互連」可以廣泛地包括任何合適類型的互連，例如中段工序（MEOL）互連和後段工序（BEOL）互連。周邊互連層106還可以包括一個或複數個層間介電質（ILD）層（也稱為「金屬間介電質（IMD）層」），其中可以形成互連線108和通孔接觸件110。也就是說，周邊互連層106可以包括複數個ILD層中的互連線108和通孔接觸件110。周邊互連層106中的互連線108和通孔接觸件110可包括導電材料，其包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。周邊互連層106中的ILD層可以包括介電質材料，其包括但不限於氧化矽、氮化矽、氮氧化矽、低介電常數（低k）介電質或其任何組合。
在一些實施例中，周邊互連層106還包括在周邊互連層106的頂表面處的複數個鍵合接觸件112。鍵合接觸件112可包括導電材料，其包括但不限於W、Co、Cu、Al、矽化物或其任何組合。周邊互連層106的頂表面處的剩餘區域可以用介電質材料形成，介電質材料包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電質或其任何組合。在周邊互連層106的頂表面處的（鍵合接觸件112的）導電材料和介電質材料可以用於混合鍵合，如下面詳細描述的。
3D記憶體裝置100可以包括在周邊設備之上的儲存陣列元件。注意，X軸和Y軸被包括在第1圖中，以進一步示出3D記憶體裝置100中的元件的空間關係。基底102包括在X方向（即，橫向方向或寬度方向）上橫向延伸的兩個橫向表面（例如，頂表面和底表面）。如本文所使用的，一個元件（例如，層或元件）是否在半導體元件（例如，3D記憶體裝置100）的另一元件（例如，層或元件）「上」、「之上」或「之下」是基底在Y方向上位於半導體元件的最低部平面中時、相對於半導體元件的基底（例如，基底102）在Y方向（即，垂直方向或厚度方向）上所確定的。在整個本揭露中均採用用於描述空間關係的相同概念。
在一些實施例中，3D記憶體裝置100是NAND快閃記憶體件，其中儲存單元以NAND記憶體串114的陣列的形式提供，每個記憶體串114在周邊設備（例如，電晶體104）和基底102之上垂直延伸。儲存陣列元件可以包括NAND記憶體串114，其垂直延伸穿過多個對，每個對包括導體層116和介電質層118（本文稱為「導體/介電質層對」）。堆疊的導體/介電質層對在本文也稱為「儲存堆疊層」120。儲存堆疊層120中的導體層116和介電質層118在垂直方向上交替。換句話說，除了在儲存堆疊層120的頂部或底部處的導體/介電質層對之外，每個導體層116可以在兩側與兩個介電質層118鄰接，並且每個介電質層118可以在兩側與兩個導體層116鄰接。導體層116可各自具有相同的厚度或不同的厚度。類似地，介電質層118可各自具有相同的厚度或不同的厚度。導體層116可包括導體材料，其包括但不限於W、Co、Cu、Al、摻雜矽、矽化物或其任何組合。介電質層118可包括介電質材料，其包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。
儲存堆疊層120可包括內部區域（也稱為「核心陣列區域」）和外部區域（也稱為「階梯區域」）。在一些實施例中，內部區域是儲存堆疊層120的中心區域，其中形成NAND記憶體串114的陣列，並且外部區域是儲存堆疊層120的圍繞內部區域的剩餘區域（包括側面和邊緣）。如第1圖所示，至少在一個側面上，儲存堆疊層120的外部區域可以包括階梯結構122。儲存堆疊層120的階梯結構122中的沿著遠離基底102的垂直方向（正Y方向）的導體/介電質層對的邊緣朝向NAND記憶體串114的陣列橫向交錯排列。換句話說，階梯結構122中的儲存堆疊層120的邊緣可以隨著遠離基底102（從底部到頂部）移動而朝向內部區域傾斜。階梯結構122的斜面可以背向基底102。在一些實施例中，儲存堆疊層120的每個導體/介電質層對的長度從頂部到底部增加。
在一些實施例中，階梯結構122中的每兩個相鄰導體/介電質層對在垂直方向上偏移大體上相同的距離，並且在橫向方向上偏移大體上相同的距離。因此，每個偏移可以形成用於垂直方向上字元線扇出的「著陸區域」。導體/介電質層對中的一些導體層116可以用作3D記憶體裝置100的字元線，並且橫向延伸到階梯結構122中以用於互連。如第1圖所示，根據一些實施例，階梯結構122中的每個相鄰導體/介電質層對的邊緣的偏移大體上是相同的。
如第1圖所示，每個NAND記憶體串114可以垂直延伸穿過儲存堆疊層120的內部區域，並且包括半導體通道124和介電質層（也稱為「儲存膜」）。在一些實施例中，半導體通道124包括矽，例如非晶矽、多晶矽或單晶矽。在一些實施例中，儲存膜是複合層，包括穿隧層126、儲存層128（也稱為「電荷捕獲/儲存層」）和阻隔層（未示出）。每個NAND記憶體串114可以具有圓柱形狀（例如，柱形）。根據一些實施例，半導體通道124、穿隧層126、儲存層128和阻隔層依此順序從柱的中心朝向外表面徑向佈置。穿隧層126可包括氧化矽、氮氧化矽或其任意組合。儲存層128可包括氮化矽、氮氧化矽、矽或其任意組合。阻隔層可包括氧化矽、氮氧化矽、高介電常數（高k）介電質或其任意組合。
在一些實施例中，NAND記憶體串114還包括複數個控制閘極（每個控制閘極是字元線的一部分）。儲存堆疊層120中的每個導體層116可以用作NAND記憶體串114的每個儲存單元的控制閘極。每個NAND記憶體串114可以包括在其上端的源極選擇閘和在其下端的汲極選擇閘。如本文所使用的，元件（例如，NAND記憶體串114）的「上端」是在Y方向上遠離基底102的端部，並且元件的「下端」（例如，NAND記憶體串114）是在Y方向上靠近基底102的端部。對於每個NAND記憶體串114，汲極選擇閘可以設置在3D記憶體裝置100中的源極選擇閘之下。
在一些實施例中，3D記憶體裝置100還包括設置在NAND記憶體串114之上並與其接觸的半導體層130，例如，在每個NAND記憶體串114的上端。儲存堆疊層120可以設置在半導體層130之下。半導體層130可以是其上形成儲存堆疊層120的減薄的基底。在一些實施例中，半導體層130包括透過隔離區（例如，STI）電隔離的複數個半導體插塞132。在一些實施例中，每個半導體插塞132設置在相應的NAND記憶體串114的上端，並且用作相應的NAND記憶體串114的源極，因此，可以被認為是相應的NAND記憶體串114的一部分。半導體插塞132可以包括單晶矽。半導體插塞132可以是未摻雜的、部分摻雜的（在厚度方向和/或寬度方向上），或者是由p型或n型摻雜劑完全摻雜的。在一些實施例中，半導體插塞132可包括SiGe、GaAs、Ge或任何其他合適的材料。在一些實施例中，半導體層130（及其中的半導體插塞132）的厚度在約0.1μm和約50μm之間，例如在0.1μm和50μm之間。在一些實施例中，半導體層130（及其中的半導體插塞132）的厚度在約0.2μm和約5μm之間，例如在0.2μm和5μm之間（例如，0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μm、2μm、3μm、4μm、5μm、由下端通過任何這些值限定的任何範圍、或處於由這些值中的任何兩個定義的任何範圍）。
在一些實施例中，3D記憶體裝置100還包括垂直延伸穿過儲存堆疊層120的閘極縫隙（「GLS」）134。GLS 134可用於透過閘極替換製程在儲存堆疊層120中形成導體/介電質層對。在一些實施例中，首先用介電質材料（例如，氧化矽、氮化矽或其任何組合）填充GLS 134，以將NAND記憶體串陣列分成不同的區域（例如，儲存指狀物和/或儲存塊）。然後，根據一些實施例，GLS 134填充有導電和/或半導體材料（例如，W、Co、多晶矽或其任何組合），以電控制陣列共源極（ACS）。
在一些實施例中，3D記憶體裝置100包括形成於一個或複數個ILD層中並與儲存堆疊層120中的元件（例如字元線（例如，導體層116）和NAND記憶體串114）接觸的局部互連。互連在本文中稱為「局部互連」，因為它們直接與儲存堆疊層120中的元件接觸以扇出。如本文所使用的，術語「互連」可以廣泛地包括任何合適類型的互連，包括垂直互連接入（例如，通孔）接觸件和橫向互連線。局部互連可以包括字元線通孔接觸件136、位元線通孔接觸件138和源極線通孔接觸件140。每個局部互連可以包括填充有導電材料的開口（例如，通孔或溝槽），導電材料包括但不限於W、Co、Cu、Al、矽化物或其任何組合。
字元線通孔接觸件136可以垂直延伸穿過一個或複數個ILD層。每個字元線通孔接觸件136可以使其下端與儲存堆疊層120的階梯結構122中的對應導體層116（例如，在著陸區域處）接觸，以單獨定址3D記憶體裝置100的對應字元線。在一些實施例中，每個字元線通孔接觸件136設置在相應的導體層116之上。每個位元線通孔接觸件138可以設置在儲存堆疊層120之下，並使其上端與相應的NAND記憶體串114的下端（汲極端）接觸，以單獨定址相應的NAND記憶體串114。根據一些實施例，多個位元線通孔接觸件138分別設置在複數個NAND記憶體串114之下並與其接觸。如第1圖所示，字元線通孔接觸件136和位元線通孔接觸件138將相應的儲存堆疊層元件朝向相反的垂直方向（正Y方向和負Y方向）扇出。源極線通孔接觸件140可以垂直延伸穿過一個或複數個ILD層。每個源極線通孔接觸件140可以使其下端與NAND記憶體串114的相應半導體插塞132（例如，源極）接觸。在一些實施例中，每個源極線通孔接觸件140設置在相應的NAND記憶體串114之上。
與周邊設備類似，3D記憶體裝置100的儲存陣列元件還可以包括用於將電訊號傳輸到NAND記憶體串114和從NAND記憶體串114傳輸電訊號的互連層。如第1圖所示，3D記憶體裝置100可以包括NAND記憶體串114之下的互連層142（本文稱為「陣列互連層」）。陣列互連層142可以包括複數個互連，其包括一個或複數個ILD層中的互連線144和通孔接觸件146。在一些實施例中，陣列互連層142包括在其底表面處的複數個鍵合接觸件148。互連線144、通孔接觸件146和鍵合接觸件148可包括導電材料，其包括但不限於W、Co、Cu、Al、矽化物或其任何組合。陣列互連層142的底表面處的剩餘區域可以用介電質材料形成，介電質材料包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電質或其任何組合。在陣列互連層142的底表面處的（鍵合接觸件148的）導電材料和介電質材料可以用於混合鍵合，如下面詳細描述的。
如第1圖所示，另一個互連層150（本文稱為「BEOL互連層」）可以設置在NAND記憶體串114和半導體層130之上，並且可以包括互連，例如一個或複數個ILD層中的互連線152和通孔接觸件154。BEOL互連層150還可以包括在3D記憶體裝置100的頂表面處的接觸焊墊156和重分佈層（未示出），用於引線鍵合和/或與插入器的鍵合。BEOL互連層150和陣列互連層142可以形成在NAND記憶體串114的相對側。在一些實施例中，BEOL互連層150中的互連線152、通孔接觸件154和接觸焊墊156可以在3D記憶體裝置100和外部電路之間傳輸電訊號。BEOL互連層150可以通過局部互連電連接到儲存堆疊層元件。如第1圖所示，每個字元線通孔接觸件136可以使其上端與BEOL互連層150接觸。類似地，每個源極線通孔接觸件140可以使其上端與BEOL互連層150接觸。階梯結構122和半導體層130的佈置和配置允許通過局部互連（例如，字元線通孔接觸件136和源極線通孔接觸件140）和BEOL互連層150直接扇出字元線（例如，導體層116）和NAND記憶體串114的源極，而不繞過陣列互連層142。
在一些實施例中，3D記憶體裝置100還包括穿過儲存堆疊層120垂直延伸的一個或複數個貫穿陣列接觸件（TAC，未示出）。每個TAC可以延伸穿過整個儲存堆疊層120（例如，所有其中的導體/介電質層對），並使其上端與BEOL互連層150接觸並使其下端與陣列互連層142接觸。因此，TAC可以在周邊互連層106和BEOL互連層150之間形成電連接，並且將電訊號從3D記憶體裝置100的周邊設備傳送到的BEOL互連。
鍵合介面158可以形成在周邊互連層106和陣列互連層142之間。鍵合接觸件112可以在鍵合介面158處與鍵合接觸件148鍵合。如第1圖所示，周邊設備（例如，電晶體104）可以在鍵合之後設置在3D記憶體裝置100中的儲存陣列元件（例如，NAND記憶體串114）之下。在3D記憶體裝置100中，根據一些實施例，鍵合介面158設置在儲存陣列元件（例如，記憶體串114）和周邊設備（例如，電晶體104）之間。周邊互連層106可以在鍵合介面158和周邊設備（例如，電晶體104）之間，並且陣列互連層142可以在鍵合介面158和儲存陣列元件（例如，記憶體串114）之間。
在一些實施例中，包括NAND記憶體串114、半導體層130（例如，減薄的基底）、陣列互連層142、BEOL互連層150、以及字元線通孔接觸件136的第一半導體結構（例如，儲存陣列元件晶片160）以面對面的方式在鍵合介面158處鍵合到包括基底102、周邊設備（例如，電晶體104）和周邊互連層106的第二半導體結構（例如，周邊設備晶片162）。陣列互連層142可以在鍵合介面158處接觸周邊互連層106。周邊設備晶片162和儲存陣列元件晶片160可以使用混合鍵合（也稱為「金屬/介電質混合鍵合」）來鍵合，這是一種直接鍵合技術（例如，在不使用中間層的情況下在表面之間形成鍵合，例如焊料或黏合劑），並且可以同時獲得金屬-金屬鍵合和介電質-介電質鍵合。可以在鍵合接觸件148和鍵合接觸件112之間形成金屬-金屬鍵合，並且可以在鍵合介面158處的剩餘區域處的介電材料之間形成介電質-介電質鍵合。
第2A圖至第2B圖示出了根據一些實施例的用於形成示例性周邊設備晶片的製程。第3A圖至第3D圖-示出了根據一些實施例的用於形成示例性儲存陣列元件晶片的製程。第4A圖至第4F圖示出了根據一些實施例的用於形成示例性3D記憶體裝置的製程，其中儲存陣列元件晶片鍵合到周邊設備晶片。第5圖是根據一些實施例用於形成示例性周邊設備晶片的方法500的流程圖。第6圖是根據一些實施例用於形成示例性儲存陣列元件晶片的方法600的流程圖。第7圖是根據一些實施例用於形成示例性3D記憶體裝置的方法700的流程圖，其中儲存陣列元件晶片鍵合到周邊設備晶片。第2圖至第7圖中示出的3D記憶體裝置的示例包括第1圖中示出的3D記憶體裝置100。將一起描述第2圖至第7圖。應當理解，方法500、600和700中所示的步驟不是詳盡的，並且也可以在所例舉的任何步驟之前、之後或之間執行其他步驟。此外，一些步驟可以同時執行，或者以與第5圖至第7圖中所示不同的順序來執行。
參照第5圖，方法500開始於步驟502，其中將周邊設備形成在第一基底上。基底可以是矽基底。如第2A圖所示，周邊設備形成在矽基底202上。周邊設備可以包括形成在矽基底202上的複數個電晶體204。電晶體204可以透過多種製程形成，包括但不限於微影、乾式/濕式蝕刻、薄膜沉積、熱生長、佈植、化學機械研磨（CMP）和任何其他合適的製程。在一些實施例中，透過離子佈植和/或熱擴散在矽基底202中形成摻雜區（未示出），其例如用作電晶體204的源極區和/或汲極區。在一些實施例中，隔離區（例如，STI，未示出）也透過濕式/乾式蝕刻和薄膜沉積形成在矽基底202中。
方法500進行到步驟504，如第5圖所示，其中在周邊設備之上形成第一互連層（例如，周邊互連層）。周邊互連層可以包括一個或複數個ILD層中的第一複數個互連。方法500進行到步驟506，如第5圖所示，其中第一複數個鍵合接觸件形成在周邊互連層的頂表面處。
如第2B圖所示，周邊互連層206可以形成在電晶體204之上。周邊互連層206可以包括互連，其包括複數個ILD層中的周邊設備晶片的MEOL和/或BEOL的互連線208和通孔接觸件210，以製造與周邊設備（例如，電晶體204）的電連接。可以在周邊互連層206的頂表面處形成鍵合接觸件212以用於混合鍵合。在一些實施例中，周邊互連層206包括由複數個製程形成的複數個ILD層和其中的互連。例如，互連線208、通孔接觸件210和鍵合接觸件212可包括透過一個或複數個薄膜沉積製程沉積的導電材料，薄膜沉積製程包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、電鍍、化學鍍或其任何組合。形成互連線208、通孔接觸件210和鍵合接觸件212的製程還可以包括微影、CMP、濕式/乾式蝕刻或任何其他合適的製程。ILD層可包括透過一種或多種薄膜沉積製程沉積的介電質材料，薄膜沉積製程包括但不限於CVD、PVD、ALD或其任何組合。第2圖B中所示的ILD層和互連可以統稱為「互連層」（例如，周邊互連層206）。
參照第6圖，方法600包括步驟602，其中在第二基底上形成介電質堆疊層。基底可以是矽基底。介電質堆疊層可包括複數個介電質/犧牲層對。如第3A圖所示，透過濕式/乾式蝕刻和薄膜沉積在矽基底302中形成隔離區304（例如，STI），以電性隔離矽插塞306（例如，單晶矽插塞）。可以使用離子佈植和/或熱擴散製程將矽插塞306圖案化並摻雜有n型或p型摻雜劑。在一些實施例中，隔離區304和矽插塞306的厚度在約0.1μm和約50μm之間，例如在0.1μm和50μm之間。在一些實施例中，隔離區304和矽插塞306的厚度在約0.2μm和約5μm之間，例如在0.2μm和5μm之間（例如，0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μm、2μm、3μm、4μm、5μm、由下端通過任何這些值限定的任何範圍、或處於由這些值中的任何兩個限定的任何範圍）。
如第3B圖所示，在矽基底302上形成成對的第一介電質層310和第二介電質層（稱為「犧牲層」）312（本文統稱為「介電質層對」）。堆疊的介電質層對可以形成介電質堆疊層308。介電質堆疊層308可以包括犧牲層312和與犧牲層312不同的介電質層310的交替堆疊層。在一些實施例中，每個介電質層對包括氮化矽層和氧化矽層。在一些實施例中，犧牲層312可各自具有相同的厚度或具有不同的厚度。類似地，介電質層310可各自具有相同的厚度或具有不同的厚度。介電質堆疊層308可以透過一種或多種薄膜沉積製程形成，薄膜沉積製程包括但不限於CVD、PVD、ALD或其任何組合。
方法600進行到步驟604，如第6圖所示，其中形成複數個記憶體串，每個記憶體串垂直延伸穿過介電質堆疊層。如第3C圖所示，NAND記憶體串314形成在矽基底302上，每個NAND記憶體串垂直延伸穿過介電質堆疊層308。在一些實施例中，每個NAND記憶體串314可以與相應的矽插塞306對準。矽插塞306可以是NAND記憶體串314的一部分。在一些實施例中，形成NAND記憶體串314的製程包括形成垂直延伸穿過介電質堆疊層308的半導體通道316。在一些實施例中，形成NAND記憶體串314的製程還包括在半導體通道316和介電質堆疊層308中的複數個介電質/犧牲層對之間形成複合介電質層（儲存膜）。儲存膜可以是複數個介電質層的組合，其包括但不限於穿隧層318、儲存層320和阻隔層。
穿隧層318可包括介電質材料，其包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。儲存層320可以包括用於儲存用於記憶體操作的電荷的材料。儲存層材料可包括但不限於氮化矽、氮氧化矽、氧化矽和氮化矽的組合、或其任何組合。阻隔層可以包括介電質材料，其包括但不限於氧化矽、或氧化矽/氧氮化矽/氧化矽（ONO）的組合。阻隔層還可以包括高k介電質層，例如氧化鋁層。半導體通道316和儲存膜（包括穿隧層318和儲存層320）可以透過諸如ALD、CVD、PVD、任何其他合適的製程或其任何組合之類的製程形成。
方法600進行到步驟606，如第6圖所示，其中在記憶體串之上形成第二互連層（例如，陣列互連層）。陣列互連層可以包括一個或複數個ILD層中的第二複數個互連。方法600前進到步驟608，如第6圖所示，其中第二複數個鍵合接觸件形成在陣列互連層的頂表面處。如第3D圖所示，陣列互連層322可以形成在介電質堆疊層308和NAND記憶體串314之上。陣列互連層322可以包括互連，其包括一個或複數個ILD層中的互連線324和通孔接觸件326，以用於將電訊號傳輸到NAND記憶體串314和從NAND記憶體串314傳輸電訊號。在一些實施例中，位元線通孔接觸件321可以在形成陣列互連層322之前形成在介電質堆疊層308之上形成的ILD層中，使得每個位元線通孔接觸件321在相應的NAND記憶體串314之上並與之接觸。鍵合接觸件328可以形成在陣列互連層322的頂表面處，以用於混合鍵合。
在一些實施例中，陣列互連層322包括在複數個製程中形成的複數個ILD層和其中的互連。例如，互連線324、通孔接觸件326和鍵合接觸件328可包括透過一個或複數個薄膜沉積製程沉積的導電材料，薄膜沉積製程包括但不限於CVD、PVD、ALD、電鍍、化學鍍或其任何組合。形成互連線324、通孔接觸件326和鍵合接觸件328的製程還可以包括微影、CMP、濕式/乾式蝕刻或任何其他合適的製程。ILD層可包括透過一種或多種薄膜沉積製程沉積的介電質材料，薄膜沉積製程包括但不限於CVD、PVD、ALD或其任何組合。第3D圖中所示的ILD層和互連可以統稱為「互連層」（例如，陣列互連層322）。
參照第7圖，方法700包括步驟702，其中其上形成記憶體串的第二基底上下翻轉。結果，第二基底位於記憶體串之上。方法700進行到步驟704，如第7圖所示，其中第二基底和其上形成有周邊設備的第一基底以面對面的方式鍵合，使得周邊互連層在陣列互連層之下並與之接觸。鍵合可以是混合鍵合。
如第4A圖所示，矽基底302和在其上形成的元件（例如，NAND記憶體串314）上下翻轉。面向下的陣列互連層322將與面向上的周邊互連層206鍵合，即，以面對面的方式，使得在所得到的3D記憶體裝置中陣列互連層322可以在周邊互連層206之上並與之接觸。在一些實施例中，陣列互連層322的鍵合接觸件328在鍵合之前與周邊互連層206的鍵合接觸件214對準。結果，當矽基底302與矽基底202連接時，鍵合接觸件328可以與鍵合接觸件214接觸。在一些實施例中，處理製程（例如電漿處理、濕式處理和/或熱處理）在鍵合之前被應用到鍵合表面上。作為鍵合（例如，混合鍵合）的結果，鍵合接觸件328可以與鍵合接觸件214相互混合，從而在陣列互連層322和周邊互連層206之間形成鍵合介面402，如第4B圖所示。
方法700進行到步驟706，如第7圖所示，其中將第二基底減薄。如第4B圖所示，矽基底302在減薄之後變成單晶矽層404（包括矽插塞306和周圍的隔離區）。在一些實施例中，在減薄製程之後，單晶矽層404（及其中的矽插塞306）具有在約0.1μm和約50μm之間的厚度，例如在0.1μm和50μm之間。在一些實施例中，單晶矽層404（及其中的矽插塞306）的厚度在約0.2μm和約5μm之間，例如在0.2μm和5μm之間（例如，0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μm、2μm、3μm、4μm、5μm、由下端通過任何這些值限定的任何範圍、或處於由這些值中的任何兩個限定的任何範圍）。矽基底302可以透過包括但不限於晶片研磨、乾式蝕刻、濕式蝕刻、CMP、任何其他合適的製程或其任何組合之類的製程來減薄。
方法700進行到步驟708，如第7圖所示，其中在介電質堆疊層的邊緣處形成階梯結構。可以透過對介電質/犧牲層對朝向第一基底執行複數個修整蝕刻循環來形成階梯結構。如第4C圖所示，在介電質堆疊層308的邊緣處形成階梯結構406。介電質堆疊層308的階梯結構406中的沿著遠離矽基底202的垂直方向（正Y方向）的介電質/犧牲層對的邊緣朝向NAND記憶體串314橫向交錯排列。為了形成階梯結構406，可以圖案化光阻層以暴露介電質/犧牲層對中頂部的一個介電質/犧牲層對的一部分。圖案化的光阻層可以用作蝕刻遮罩，以透過濕式蝕刻和/或乾式蝕刻來蝕刻介電質/犧牲層對中頂部的一個介電質/犧牲層對的暴露部分。可以使用任何合適的蝕刻劑（例如，濕式蝕刻和/或乾式蝕刻的蝕刻劑）來去除介電質/犧牲層對中頂部的一個介電質/犧牲層對在暴露部分中的整個厚度（包括其中的犧牲層312和介電質層310）。可以透過在介電質/犧牲層對中使用的不同材料（例如，氮化矽和氧化矽）上的蝕刻停止來控制蝕刻的厚度。蝕刻介電質/犧牲層對中頂部的一個介電質/犧牲層對的暴露部分可暴露出在介電質/犧牲層對中頂部的一個介電質/犧牲層對下方的一個介電質/犧牲層對的部分。
然後可以修整圖案化的光阻層（例如，經常從所有方向逐漸地且向內地蝕刻）以暴露介電質/犧牲層對中頂部的一個介電質/犧牲層對的另一部分。修整的光阻層的量可以透過修整速率和/或修整時間來控制，並且可以與所得到的臺階結構的尺寸直接相關（例如，決定因素）。可以使用任何合適的蝕刻製程，例如，等向性乾式蝕刻或濕式蝕刻，來執行光阻層的修整。使用修整的光阻層作為蝕刻遮罩來蝕刻介電質/犧牲層對中頂部的一個介電質/犧牲層對擴大的暴露部分和介電質/犧牲層對中頂部的一個介電質/犧牲層對下方的一個介電質/犧牲層對的暴露部分，以形成階梯結構406中的一個臺階結構。可以使用任何合適的蝕刻劑（例如，濕式蝕刻和/或乾式蝕刻的蝕刻劑）來朝向矽基底202去除暴露部分中的介電質/犧牲層對的整個厚度（包括其中的犧牲層312和介電質層310）。光阻層的修整製程之後是介電質/犧牲層對的蝕刻製程，這在本文中稱為介電質/犧牲層對的修整蝕刻循環。
可以朝向矽基底202（負Y方向）重複介電質/犧牲層對的修整-蝕刻循環，直到完成對介電質/犧牲層對中底部的一個介電質/犧牲層對的蝕刻。因此，可以形成在介電質堆疊層308的邊緣處具有複數個臺階結構的階梯結構406。由於介電質/犧牲層對的重複的修整-蝕刻循環，介電質堆疊層308可以具有傾斜的側邊緣和比底部介電質/犧牲層對短的頂部介電質/犧牲層對，如第4C圖所示。
方法700進行到步驟710，如第7圖所示，其中透過用複數個導體層替換介電質/犧牲層對中的犧牲層，在減薄的第二基底之下形成儲存堆疊層。因此，儲存堆疊層包括複數個導體/介電質層對。在一些實施例中，形成儲存堆疊層包括蝕刻穿過減薄的第二基底和介電質/犧牲層對的開口、穿過開口蝕刻介電質/犧牲層對中的犧牲層、以及穿過開口沉積導體/介電質層對中的導體層。結果，可以在儲存堆疊層的邊緣處形成階梯結構。儲存堆疊層的階梯結構中的沿著遠離第一基底的垂直方向的導體/介電質層對的邊緣可以朝向記憶體串橫向交錯排列。
如第4D圖所示，GLS 408穿過單晶矽層404和介電質堆疊層308的介電質/犧牲層對而形成。可以透過濕式蝕刻和/或乾式蝕刻來圖案化和蝕刻GLS 408。然後可以穿過GLS 408蝕刻介電質堆疊層308的每個犧牲層312（第4C圖中示出），並且可以穿過GLS 408沉積導體層410。也就是說，可以用導體層410替換介電質堆疊層308的每個犧牲層312，從而在儲存堆疊層412中形成複數個導體/介電質層對。用導體層410替換犧牲層312可以透過對介電質層310有選擇地濕式/乾式蝕刻犧牲層312並用導體層410填充結構來執行。導體層410可包括導電材料，其包括但不限於W、Co、Cu、Al、摻雜矽、多晶矽、矽化物或其任何組合。導體層410可以透過諸如CVD、ALD、任何其他合適的製程、或其任何組合之類的薄膜沉積製程來填充。
結果，每個NAND記憶體串314均可以垂直延伸穿過儲存堆疊層412。在一些實施例中，儲存堆疊層412中的導體層410用於形成NAND記憶體串314的選擇閘和字元線。儲存堆疊層412中的至少一些導體層410（例如，除了頂部和底部導體層410之外）可以各自用作NAND記憶體串314的字元線。作為閘極替換的結果，可以在儲存堆疊層412的邊緣處形成階梯結構414。儲存堆疊層412的階梯結構414中的沿著遠離矽基底202的垂直方向（正Y方向）的導體/介電質層對的邊緣可以朝向NAND記憶體串314橫向交錯排列。
方法700進行到步驟712，如第7圖所示，其中形成儲存堆疊層和記憶體串的局部互連。局部互連可以包括形成在儲存堆疊層的階梯結構之上的字元線通孔接觸件，並且包括形成在記憶體串之上的源極線通孔接觸件。如第4E圖所示，可以透過介電質材料的諸如CVD、ALD、任何其他合適的製程或其任何組合之類的薄膜沉積製程在單晶矽層404上形成ILD層416。源極線通孔接觸件418可以分別穿過ILD層416形成並與記憶體串314的矽插塞306接觸。每個源極線通孔接觸件418可以使其下端與相應的NAND記憶體串314的上端接觸。根據一些實施例，字元線通孔接觸件420穿過一個或複數個ILD層（包括ILD層416）並在儲存堆疊層412的階梯結構414之上形成。字元線通孔接觸件420的下端可以落在儲存堆疊層412的階梯結構414中的NAND記憶體串314（例如，導體層410）的字元線上，使得每個字元線通孔接觸件420在相應的導體層410之上並與之接觸。
在一些實施例中，形成源極線通孔接觸件418和字元線通孔接觸件420的製程包括使用乾式/濕式蝕刻製程形成垂直開口，之後用導電材料和其他材料（例如，阻隔層、黏合層和/或種子層）填充開口以用於導體填充、黏合和/或其他目的。源極線通孔接觸件418和字元線通孔接觸件420可包括導電材料，其包括但不限於W、Co、Cu、Al、摻雜矽、矽化物或其任何組合。源極線通孔接觸件418和字元線通孔接觸件420的開口可以用導電材料和其他材料、透過ALD、CVD、PVD、電鍍、任何其他合適的製程或其任何組合來進行填充。在一些實施例中，GLS 408可以透過CVD、PVD、ALD、任何其他合適的製程或其任何組合填充介電質材料，其包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。
方法700進行到步驟714，如第7圖所示，其中在減薄的第二基底之上形成第三互連層（例如，BEOL互連層）。BEOL互連層可以包括一個或複數個ILD層中的第三複數個互連。如第4F圖所示，BEOL互連層422可以形成在單晶矽層404和NAND記憶體串314之上。BEOL互連層422可以包括互連，其包括一個或複數個ILD層中的互連線424和通孔接觸件426，以用於將電訊號傳輸到3D記憶體裝置和從3D記憶體裝置傳輸電訊號。在一些實施例中，接觸焊墊428和重分佈層（未示出）可以形成在BEOL互連層422的頂表面處，以用於引線鍵合和/或與插入器鍵合。
在一些實施例中，BEOL互連層422包括在複數個製程中形成的複數個ILD層和其中的互連。例如，互連線424、通孔接觸件426和接觸焊墊428可包括透過一種或多種薄膜沉積製程沉積的導電材料，薄膜沉積製程包括但不限於CVD、PVD、ALD、電鍍、化學鍍或其任何組合。形成互連線424、通孔接觸件426和接觸焊墊428的製程還可包括微影、CMP、濕式/乾式蝕刻或任何其他合適的製程。ILD層可包括透過一種或多種薄膜沉積製程沉積的介電質材料，薄膜沉積製程包括但不限於CVD、PVD、ALD或其任何組合。第4F圖中所示的ILD層和互連可以統稱為「互連層」（例如，BEOL互連層422）。
儘管未示出，但在一些實施例中，在鍵合之前，形成TAC，其垂直延伸穿過介電質堆疊層308並與陣列互連層322中的互連接觸。在鍵合之後，可形成通孔接觸件，其垂直延伸穿過一個或複數個ILD層並與TAC接觸，使得BEOL互連層422可以電連接到周邊互連層206。
根據本揭露的一個方面，3D記憶體裝置包括基底、設置在基底上的周邊設備、設置在周邊設備之上並且包括複數個導體/介電質層對的儲存堆疊層、以及複數個記憶體串。每個記憶體串垂直延伸穿過儲存堆疊層，並且包括汲極選擇閘和在汲極選擇閘之上的源極選擇閘。在儲存堆疊層的階梯結構中的沿著遠離基底的垂直方向的導體/介電質層對的邊緣朝向記憶體串橫向交錯排列。
在一些實施例中，3D記憶體裝置還包括設置在記憶體串之上的第一互連層。根據一些實施例，3D記憶體裝置還包括複數個第一通孔接觸件，每個第一通孔接觸件包括與導體/介電質層對中的一個導體/介電質層對中的導體層接觸的下端和與第一互連層接觸的上端。
在一些實施例中，3D記憶體裝置還包括記憶體串和周邊設備之間的鍵合介面。根據一些實施例，3D記憶體裝置還包括在鍵合介面和周邊設備之間的第二互連層以及在鍵合介面和記憶體串之間的第三互連層。
在一些實施例中，3D記憶體裝置還包括分別在複數個記憶體串之下並與所述複數個記憶體串接觸的複數個第二通孔接觸件。
在一些實施例中，每個記憶體串包括位於記憶體串的上端的半導體插塞。根據一些實施例，半導體插塞包括單晶矽。在一些實施例中，3D記憶體裝置還包括複數個第三通孔接觸件，每個第三通孔接觸件包括與半導體插塞之一接觸的下端和與第一互連層接觸的上端。
在一些實施例中，每個記憶體串包括垂直延伸穿過導體/介電質層對的半導體通道、導體/介電質層對與半導體通道之間的穿隧層、以及穿隧層與導體/介電質層對之間的儲存層。
根據本揭露的另一方面，3D記憶體裝置包括基底、設置在基底上的周邊設備、設置在周邊設備之上並且包括複數個導體/介電質層對的儲存堆疊層、每個垂直延伸穿過儲存堆疊層的複數個記憶體串、設置在記憶體串之上的第一互連層、設置在記憶體串之下的第二互連層、複數個第一通孔接觸件和複數個第二通孔接觸件。每個第一通孔接觸件包括與導體/介電質層對中的一個導體/介電質層對中的導體層接觸的下端和與第一互連層接觸的上端。每個第二通孔接觸件包括與第二互連層接觸的下端和與記憶體串之一接觸的上端。
在一些實施例中，在儲存堆疊層的階梯結構中的沿著遠離基底的垂直方向的導體/介電質層對的邊緣朝向記憶體串橫向交錯排列。
在一些實施例中，每個記憶體串包括汲極選擇閘和在汲極選擇閘之上的源極選擇閘。
在一些實施例中，3D記憶體裝置還包括第二互連層和周邊設備之間的鍵合介面。
在一些實施例中，每個記憶體串包括位於記憶體串的上端的半導體插塞。根據一些實施例，半導體插塞包括單晶矽。在一些實施例中，3D記憶體裝置還包括複數個第三通孔接觸件，每個第三通孔接觸件包括與半導體插塞之一接觸的下端和與第一互連層接觸的上端。
在一些實施例中，每個記憶體串包括垂直延伸穿過導體/介電質層對的半導體通道、導體/介電質層對與半導體通道之間的穿隧層、以及穿隧層與導體/介電質層對之間的儲存層。
根據本揭露的又一方面，3D記憶體裝置包括第一半導體結構、第二半導體結構、以及第一半導體結構和第二半導體結構之間的鍵合介面。第一半導體結構包括複數個記憶體串，每個記憶體串垂直延伸並包括位於記憶體串上端的半導體插塞、設置在記憶體串之上的第一互連層、設置在記憶體串之下的第二互連層、以及複數個第一通孔接觸件。每個第一通孔接觸件包括與半導體插塞之一接觸的下端和與第一互連層接觸的上端。第二半導體結構包括基底、設置在基底上的周邊設備、以及設置在周邊設備之上的第三互連層。第二互連層在鍵合介面處接觸第三互連層。
在一些實施例中，半導體插塞包括單晶矽。
在一些實施例中，每個記憶體串還包括汲極選擇閘和汲極選擇閘之上的源極選擇閘。
在一些實施例中，3D記憶體裝置還包括儲存堆疊層，記憶體串穿過該儲存堆疊層垂直延伸，並且該儲存堆疊層包括複數個導體/介電質層對。在儲存堆疊層的階梯結構中的沿著遠離基底的垂直方向的導體/介電質層對的邊緣朝向記憶體串橫向交錯排列。
在一些實施例中，每個記憶體串包括垂直延伸穿過導體/介電質層對的半導體通道、導體/介電質層對與半導體通道之間的穿隧層、以及穿隧層與導體/介電質層對之間的儲存層。
在一些實施例中，3D記憶體裝置還包括複數個第二通孔接觸件，每個第二通孔接觸件包括與導體/介電質層對中的一個導體/介電質層對中的導體層接觸的下端和與第一個互連層接觸的上端。在一些實施例中，3D記憶體裝置還包括複數個第三通孔接觸件，每個第三通孔接觸件包括與第二互連層接觸的下端和與記憶體串之一接觸的上端。
對特定實施例的上述說明因此將揭示本揭露的一般性質，使得他人能夠透過運用本領域技術範圍內的知識容易地對這種特定實施例進行修改和/或調整以用於各種應用，而不需要過度實驗，且不脫離本揭露的一般概念。因此，基於本文呈現的教導和指導，這種調整和修改旨在處於所發明的實施例的等同物的含義和範圍內。應當理解，本文中的措辭或術語是用於說明的目的，而不是為了進行限制，從而本說明書的術語或措辭將由技術人員按照所述教導和指導進行解釋。
上文已經借助於功能方塊描述了本揭露的實施例，功能方塊例示了指定功能及其關係的實施方式。在本文中出於方便描述的目的任意地定義了這些功能方塊的邊界。可以定義替代的邊界，只要適當執行指定的功能及其關係即可。
發明內容和摘要部分可以闡述發明人所設想的本揭露的一個或複數個示例性實施例，但未必是所有示例性實施例，並且因此，並非旨在透過任何方式限制本揭露和所附權利要求。
本揭露的廣度和範圍不應受任何上述示例性實施例的限制，並且應當僅根據所附權利要求書及其等同物來進行限定。
100‧‧‧3D記憶體裝置102‧‧‧基底104、204‧‧‧電晶體106、150‧‧‧互連層108、144、152、208、324、424‧‧‧互連線110、146、154、210、326、426‧‧‧通孔接觸件112、148、212、214、328‧‧‧鍵合接觸件114、314‧‧‧NAND記憶體串116、410‧‧‧導體層118、310‧‧‧介電質層120、412‧‧‧儲存堆疊層122、406、414‧‧‧階梯結構124、316‧‧‧半導體通道126、318‧‧‧穿隧層128、320‧‧‧儲存層130‧‧‧半導體層132‧‧‧半導體插塞134、408‧‧‧閘極縫隙136、420‧‧‧字元線通孔接觸件138‧‧‧位元線通孔接觸件140、418‧‧‧源極線通孔接觸件142、322‧‧‧陣列互連層156、428‧‧‧接觸焊墊158‧‧‧鍵合介面160‧‧‧儲存陣列元件晶片162‧‧‧周邊設備晶片202、302‧‧‧矽基底206‧‧‧周邊互連層304‧‧‧隔離區306‧‧‧矽插塞308‧‧‧介電質堆疊層312‧‧‧犧牲層402‧‧‧鍵合介面404‧‧‧單晶矽層416‧‧‧ILD層422‧‧‧BEOL互連層500、600、700‧‧‧方法502、504、506、602、604、606、608、702、704、706、708、710、712、714‧‧‧步驟X、Y‧‧‧方向
併入本文中並且構成說明書的部分的附圖示出了本揭露的實施例，並且與說明書一起進一步用來對本揭露的原理進行解釋，並且使相關領域技術人員能夠實施和使用本揭露。 第1圖示出了根據一些實施例的示例性3D記憶體裝置的橫截面。 第2A圖至第2B圖示出了根據一些實施例用於形成示例性周邊設備晶片的製程。 第3A圖至第3D圖示出了根據一些實施例用於形成示例性儲存陣列元件晶片的製程。 第4A圖至第4F圖示出了根據一些實施例用於形成示例性3D記憶體裝置的製程，其中儲存陣列元件晶片鍵合到周邊設備晶片。 第5圖是根據一些實施例用於形成示例性周邊設備晶片的方法的流程圖。 第6圖是根據一些實施例用於形成示例性儲存陣列元件晶片的方法的流程圖。 第7圖是根據一些實施例用於形成示例性3D記憶體裝置的方法的流程圖，其中儲存陣列元件晶片鍵合到周邊設備晶片。 將參考附圖來描述本揭露的實施例。
100‧‧‧3D記憶體裝置
102‧‧‧基底
104‧‧‧電晶體
106、150‧‧‧互連層
108、144、152‧‧‧互連線
110、146、154‧‧‧通孔接觸件
112、148‧‧‧鍵合接觸件
114‧‧‧NAND記憶體串
116‧‧‧導體層
118‧‧‧介電質層
120‧‧‧儲存堆疊層
122‧‧‧階梯結構
124‧‧‧半導體通道
126‧‧‧穿隧層
128‧‧‧儲存層
130‧‧‧半導體層
132‧‧‧半導體插塞
134‧‧‧閘極縫隙
136‧‧‧字元線通孔接觸件
138‧‧‧位元線通孔接觸件
140‧‧‧源極線通孔接觸件
142‧‧‧陣列互連層
156‧‧‧接觸焊墊
158‧‧‧鍵合介面
160‧‧‧儲存陣列元件晶片
162‧‧‧周邊設備晶片
X、Y‧‧‧方向

Claims (20)

  1. 一種三維（3D）記憶體裝置，包括： 基底； 設置在所述基底上的周邊設備； 儲存堆疊層，其設置在所述周邊設備之上並包括複數個導體/介電質層對；以及 複數個記憶體串，每個所述記憶體串垂直延伸穿過所述儲存堆疊層，並包括汲極選擇閘和所述汲極選擇閘之上的源極選擇閘； 其中，所述儲存堆疊層的階梯結構中的沿著遠離所述基底的垂直方向的所述導體/介電質層對的邊緣朝向所述記憶體串橫向交錯排列。
  2. 如請求項1所述的三維記憶體裝置，還包括設置在所述記憶體串之上的第一互連層。
  3. 如請求項1所述的三維記憶體裝置，還包括在所述記憶體串和所述周邊設備之間的鍵合介面。
  4. 如請求項3所述的三維記憶體裝置，還包括在所述鍵合介面與所述周邊設備之間的第二互連層以及在所述鍵合介面與所述記憶體串之間的第三互連層。
  5. 如請求項2所述的三維記憶體裝置，還包括複數個第一通孔接觸件，其中每個所述第一通孔接觸件包括與所述導體/介電質層對中的一個導體/介電質層對中的導體層接觸的下端和與所述第一互連層接觸的上端。
  6. 如請求項1所述的三維記憶體裝置，還包括分別在所述複數個記憶體串之下並與所述複數個記憶體串接觸的複數個第二通孔接觸件。
  7. 如請求項1所述的三維記憶體裝置，其中每個所述記憶體串包括位於所述記憶體串的上端的半導體插塞。
  8. 如請求項7所述的三維記憶體裝置，其中，所述半導體插塞包括單晶矽。
  9. 如請求項7所述的三維記憶體裝置，還包括複數個第三通孔接觸件，其中每個所述第三通孔接觸件包括與所述半導體插塞之一接觸的下端和與所述第一互連層接觸的上端。
  10. 如請求項1所述的三維記憶體裝置，其中每個所述記憶體串包括： 垂直延伸穿過所述導體/介電質層對的半導體通道； 所述導體/介電質層對與所述半導體通道之間的穿隧層；以及 所述穿隧層與所述導體/介電質層對之間的儲存層。
  11. 一種三維（3D）裝置，包括： 基底； 設置在所述基底上的周邊設備； 儲存堆疊層，其設置在所述周邊設備之上並包括複數個導體/介電質層對； 複數個記憶體串，每個所述記憶體串垂直延伸穿過所述儲存堆疊層； 設置在所述記憶體串之上的第一互連層，和設置在所述記憶體串之下的第二互連層； 複數個第一通孔接觸件，每個所述第一通孔接觸件包括與所述導體/介電質層對中的一個導體/介電質層對中的導體層接觸的下端和與所述第一互連層接觸的上端；以及 複數個第二通孔接觸件，每個所述第二通孔接觸件包括與所述第二互連層接觸的下端和與所述記憶體串之一接觸的上端。
  12. 如請求項11所述的三維記憶體裝置，其中所述儲存堆疊層的階梯結構中的沿著遠離所述基底的垂直方向的所述導體/介電質層對的邊緣朝向所述記憶體串橫向交錯排列。
  13. 如請求項11所述的三維記憶體裝置，其中每個所述記憶體串包括汲極選擇閘和所述汲極選擇閘之上的源極選擇閘。
  14. 如請求項11所述的三維記憶體裝置，還包括在所述第二互連層和所述周邊設備之間的鍵合介面。
  15. 如請求項11所述的三維記憶體裝置，其中，每個所述記憶體串包括位於所述記憶體串的上端的半導體插塞。
  16. 如請求項15所述的三維記憶體裝置，其中所述半導體插塞包含單晶矽。
  17. 如請求項15所述的三維記憶體裝置，還包括複數個第三通孔接觸件，其中每個所述第三通孔接觸件包括與所述半導體插塞之一接觸的下端和與所述第一互連層接觸的上端。
  18. 如請求項11所述的三維記憶體裝置，其中每個所述記憶體串包括： 垂直延伸穿過所述導體/介電質層對的半導體通道； 所述導體/介電質層對與所述半導體通道之間的穿隧層；以及 所述穿隧層與所述導體/介電質層對之間的儲存層。
  19. 一種三維（3D）記憶體件，包括： 第一半導體結構，包括： 複數個記憶體串，每個所述記憶體串垂直延伸並包括位於所述記憶體串的上端的半導體插塞； 設置在所述記憶體串之上的第一互連層，和設置在所述記憶體串之下的第二互連層；以及 複數個第一通孔接觸件，每個所述第一通孔接觸件包括與所述半導體插塞之一接觸的下端和與所述第一互連層接觸的上端； 第二半導體結構，包括： 基底； 設置在所述基底上的周邊設備；以及 設置在所述周邊設備之上的第三互連層；以及 所述第一半導體結構和所述第二半導體結構之間的鍵合介面，其中所述第二互連層在所述鍵合介面處接觸所述第三互連層。
  20. 如請求項19所述的三維記憶體裝置，其中，每個所述記憶體串還包括汲極選擇閘和所述汲極選擇閘之上的源極選擇閘。
TW107129079A 2018-07-20 2018-08-21 三維記憶體裝置 TWI672801B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
WOPCT/CN2018/096515 2018-07-20
??PCT/CN2018/096515 2018-07-20
PCT/CN2018/096515 WO2020014981A1 (en) 2018-07-20 2018-07-20 Three-dimensional memory devices

Publications (2)

Publication Number Publication Date
TWI672801B TWI672801B (zh) 2019-09-21
TW202008568A true TW202008568A (zh) 2020-02-16

Family

ID=64994143

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129079A TWI672801B (zh) 2018-07-20 2018-08-21 三維記憶體裝置

Country Status (6)

Country Link
US (1) US10867678B2 (zh)
JP (1) JP7046228B2 (zh)
KR (1) KR102651818B1 (zh)
CN (2) CN109219885A (zh)
TW (1) TWI672801B (zh)
WO (1) WO2020014981A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727761B (zh) * 2020-04-23 2021-05-11 旺宏電子股份有限公司 記憶元件及其製造方法
TWI749642B (zh) * 2020-07-17 2021-12-11 旺宏電子股份有限公司 半導體結構
US11348941B2 (en) 2020-04-23 2022-05-31 Macronix International Co., Ltd. Memory device and method of fabricating the same
US11380669B2 (en) 2020-06-18 2022-07-05 Micron Technology, Inc. Methods of forming microelectronic devices
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11538827B2 (en) 2020-07-23 2022-12-27 Macronix International Co., Ltd. Three-dimensional memory device with increased memory cell density
TWI789774B (zh) * 2020-06-18 2023-01-11 美商美光科技公司 微電子裝置、及相關的方法、記憶體裝置、及電子系統
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
US11710724B2 (en) 2020-01-14 2023-07-25 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
TWI818229B (zh) * 2020-09-14 2023-10-11 日商鎧俠股份有限公司 半導體裝置及其製造方法
US11825658B2 (en) 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083734B1 (en) * 2017-11-06 2018-09-25 Micron Technology, Inc. Memory arrays
KR102650996B1 (ko) * 2018-11-06 2024-03-26 삼성전자주식회사 반도체 장치
CN111968991A (zh) * 2019-01-18 2020-11-20 长江存储科技有限责任公司 三维存储器件的源极接触结构及该存储器件的制造方法
KR102618755B1 (ko) * 2019-01-30 2023-12-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 더미 접합 콘택트 및 더미 인터커넥트를 사용한 하이브리드 접합
EP3847698A4 (en) * 2019-01-30 2023-07-12 Yangtze Memory Technologies Co., Ltd. HYBRID BONDING USING DUMMY BOND CONTACTS
JP2020126943A (ja) * 2019-02-05 2020-08-20 キオクシア株式会社 半導体記憶装置
KR20210083328A (ko) * 2019-02-11 2021-07-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 확산 불가능한 전도성 재료로 제조된 본딩 컨택을 갖는 본딩된 반도체 구조 및 이를 형성하기 위한 방법
CN110062958B (zh) * 2019-03-04 2020-05-26 长江存储科技有限责任公司 用于形成三维存储器件的方法
CN110731012B (zh) * 2019-04-15 2021-01-29 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
JP7247355B2 (ja) 2019-04-30 2023-03-28 長江存儲科技有限責任公司 屈曲裏側ワード線を有する３次元メモリデバイスを形成するための方法
EP3891812B1 (en) 2019-04-30 2023-12-13 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having bent backside word lines
KR102661281B1 (ko) * 2019-04-30 2024-04-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 플래시 메모리 컨트롤러를 갖는 본딩된 메모리 장치 및 이의 제조 및 작동 방법
KR102631812B1 (ko) 2019-05-17 2024-01-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 정적 랜덤 액세스 메모리가 있는 3차원 메모리 디바이스
WO2020232571A1 (en) 2019-05-17 2020-11-26 Yangtze Memory Technologies Co., Ltd. Cache program operation of three-dimensional memory device with static random-access memory
US10847523B1 (en) * 2019-07-03 2020-11-24 Macronix International Co., Ltd. Stacked memory and ASIC device
KR102633484B1 (ko) * 2019-07-10 2024-02-05 삼성전자주식회사 더미 패턴들을 갖는 반도체 소자들
WO2021007767A1 (en) 2019-07-16 2021-01-21 Yangtze Memory Technologies Co., Ltd. Interconnect structures of three-dimensional memory devices
WO2021022403A1 (en) * 2019-08-02 2021-02-11 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
CN112864168B (zh) * 2019-08-23 2023-05-02 长江存储科技有限责任公司 非易失性存储器件及其制造方法
JP2021064666A (ja) * 2019-10-11 2021-04-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102659033B1 (ko) * 2019-10-14 2024-04-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들
CN110945650A (zh) * 2019-11-05 2020-03-31 长江存储科技有限责任公司 具有通过键合而形成的毗连通孔结构的半导体设备和用于形成其的方法
JP2021082703A (ja) * 2019-11-19 2021-05-27 キオクシア株式会社 半導体装置およびその製造方法
CN115101526A (zh) * 2020-01-28 2022-09-23 长江存储科技有限责任公司 垂直存储器件
US11527545B2 (en) 2020-02-12 2022-12-13 Tokyo Electron Limited Architecture design and process for 3D logic and 3D memory
US11282828B2 (en) * 2020-02-20 2022-03-22 Tokyo Electron Limited High density architecture design for 3D logic and 3D memory circuits
CN112585754A (zh) * 2020-05-27 2021-03-30 长江存储科技有限责任公司 用于形成三维存储器件的方法
KR20240042165A (ko) 2020-05-27 2024-04-01 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 소자
US11963349B2 (en) 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
WO2021237881A1 (en) * 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN111801799B (zh) 2020-05-27 2021-03-23 长江存储科技有限责任公司 用于形成三维存储器件的方法
EP3942612B1 (en) 2020-05-27 2024-01-03 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN111801800B (zh) * 2020-05-27 2022-06-07 长江存储科技有限责任公司 三维存储器件
US20230255035A1 (en) * 2020-07-15 2023-08-10 Iucf-Hyu (Industry-Universtiy Cooperation Foundation Hanyang University) Three-dimensional flash memory with high degree of integration
US11569259B2 (en) 2020-08-05 2023-01-31 Sandisk Technologies Llc Three-dimensional memory device with double-sided stepped surfaces and method of making thereof
US20220059555A1 (en) * 2020-08-18 2022-02-24 Applied Material, Inc. Selection gate separation for 3d nand
CN112185978B (zh) * 2020-09-28 2021-11-09 长江存储科技有限责任公司 三维存储器的制造方法及三维存储器
WO2022067587A1 (zh) * 2020-09-29 2022-04-07 华为技术有限公司 三维存储器及其制备方法、电子设备
CN114005829A (zh) * 2020-10-15 2022-02-01 长江先进存储产业创新中心有限责任公司 用于四个堆叠层三维交叉点存储器的阵列和接触架构
US11424215B2 (en) * 2020-11-10 2022-08-23 Sandisk Technologies Llc Bonded assembly formed by hybrid wafer bonding using selectively deposited metal liners
US20220230976A1 (en) * 2021-01-15 2022-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and methods of forming the same
US11749611B2 (en) * 2021-02-01 2023-09-05 Qualcomm Incorporated Package with a substrate comprising periphery interconnects
US20220271033A1 (en) * 2021-02-19 2022-08-25 Daniel Chanemougame Inverted top-tier fet for multi-tier gate-on-gate 3-dimension integration (3di)
KR20230137467A (ko) * 2021-03-22 2023-10-04 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스 및 그 형성 방법
US11973044B2 (en) * 2021-12-23 2024-04-30 Sandisk Technologies Llc Non-volatile memory with efficient signal routing
KR102622628B1 (ko) * 2022-03-31 2024-01-08 서울시립대학교 산학협력단 3차원 적층형 디램 어레이 및 그 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8437192B2 (en) * 2010-05-21 2013-05-07 Macronix International Co., Ltd. 3D two bit-per-cell NAND flash memory
US8964474B2 (en) * 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
US9230973B2 (en) * 2013-09-17 2016-01-05 Sandisk Technologies Inc. Methods of fabricating a three-dimensional non-volatile memory device
KR102128469B1 (ko) * 2013-11-08 2020-06-30 삼성전자주식회사 반도체 장치
KR102192539B1 (ko) * 2014-05-21 2020-12-18 삼성전자주식회사 반도체 장치 및 이의 프로그램 방법
CN104022121B (zh) * 2014-06-23 2017-05-03 中国科学院微电子研究所 三维半导体器件及其制造方法
US9601502B2 (en) * 2014-08-26 2017-03-21 Sandisk Technologies Llc Multiheight contact via structures for a multilevel interconnect structure
KR102398665B1 (ko) * 2015-05-07 2022-05-16 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 제조 방법
US9502471B1 (en) * 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
CN108140643B (zh) * 2015-11-20 2022-03-15 桑迪士克科技有限责任公司 用于埋入源极线的包含支撑基座结构的三维nand设备及制造其的方法
KR102579920B1 (ko) * 2015-12-17 2023-09-18 삼성전자주식회사 씨오피 구조를 갖는 메모리 장치 및 이를 포함하는 메모리 패키지
US10038006B2 (en) 2015-12-22 2018-07-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
US9595535B1 (en) * 2016-02-18 2017-03-14 Sandisk Technologies Llc Integration of word line switches with word line contact via structures
JP6515046B2 (ja) * 2016-03-10 2019-05-15 東芝メモリ株式会社 半導体記憶装置
KR102589301B1 (ko) * 2016-04-29 2023-10-13 삼성전자주식회사 비휘발성 메모리 장치
CN106920796B (zh) * 2017-03-08 2019-02-15 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN106910746B (zh) * 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
KR102399462B1 (ko) * 2017-07-25 2022-05-18 삼성전자주식회사 수직형 메모리 장치
CN107731828B (zh) * 2017-08-21 2019-01-01 长江存储科技有限责任公司 Nand存储器及其制备方法
CN107658315B (zh) * 2017-08-21 2019-05-14 长江存储科技有限责任公司 半导体装置及其制备方法
CN107887395B (zh) * 2017-11-30 2018-12-14 长江存储科技有限责任公司 Nand存储器及其制备方法
US10522489B1 (en) * 2018-06-28 2019-12-31 Western Digital Technologies, Inc. Manufacturing process for separating logic and memory array

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710724B2 (en) 2020-01-14 2023-07-25 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11348941B2 (en) 2020-04-23 2022-05-31 Macronix International Co., Ltd. Memory device and method of fabricating the same
TWI727761B (zh) * 2020-04-23 2021-05-11 旺宏電子股份有限公司 記憶元件及其製造方法
US11929323B2 (en) 2020-06-18 2024-03-12 Micron Technology, Inc. Methods of forming a microelectronic device
US11380669B2 (en) 2020-06-18 2022-07-05 Micron Technology, Inc. Methods of forming microelectronic devices
TWI789774B (zh) * 2020-06-18 2023-01-11 美商美光科技公司 微電子裝置、及相關的方法、記憶體裝置、及電子系統
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11563018B2 (en) 2020-06-18 2023-01-24 Micron Technology, Inc. Microelectronic devices, and related methods, memory devices, and electronic systems
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
TWI749642B (zh) * 2020-07-17 2021-12-11 旺宏電子股份有限公司 半導體結構
US11538827B2 (en) 2020-07-23 2022-12-27 Macronix International Co., Ltd. Three-dimensional memory device with increased memory cell density
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11818893B2 (en) 2020-08-24 2023-11-14 Micron Technology, Inc. Microelectronic devices, memory devices, and electronic systems
US11825658B2 (en) 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices
TWI818229B (zh) * 2020-09-14 2023-10-11 日商鎧俠股份有限公司 半導體裝置及其製造方法
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems

Also Published As

Publication number Publication date
TWI672801B (zh) 2019-09-21
US10867678B2 (en) 2020-12-15
JP7046228B2 (ja) 2022-04-01
KR20210030969A (ko) 2021-03-18
JP2021524158A (ja) 2021-09-09
CN109219885A (zh) 2019-01-15
WO2020014981A1 (en) 2020-01-23
KR102651818B1 (ko) 2024-03-26
US20200027509A1 (en) 2020-01-23
CN112951838A (zh) 2021-06-11
CN112951838B (zh) 2023-05-19

Similar Documents

Publication Publication Date Title
TWI672801B (zh) 三維記憶體裝置
TWI670836B (zh) 用於形成三維記憶體裝置的方法
TWI691057B (zh) 多堆疊層三維記憶體件
TWI683423B (zh) 具有貫穿陣列接觸的三維記憶體元件及其形成方法
TWI738381B (zh) 具有背面源極接觸的立體記憶體元件
TWI717645B (zh) 三維記憶體件的嵌入式焊盤結構及其製造方法
TWI693704B (zh) 三維記憶體元件的混和鍵合接觸結構
TWI757626B (zh) 三維記憶體元件及其形成方法
TW202002179A (zh) 具有遮罩層的三維記憶體元件以及其製造方法
WO2019037403A1 (en) THREE-DIMENSIONAL STABLE MEMORY DEVICES AND METHODS OF FORMING THE SAME
TWI759678B (zh) 半導體裝置、三維記憶體裝置和用於形成半導體結構的方法
JP7459136B2 (ja) 三次元メモリデバイス、および三次元メモリデバイスを形成するための方法
TWI742886B (zh) 在儲存塊之間具有穩定結構的立體記憶體元件以及用於形成其的方法
TWI809312B (zh) 半導體裝置及用於形成半導體裝置的方法
TWI756745B (zh) 用於形成三維（3d）記憶體裝置的方法
TW202145528A (zh) 3d記憶體裝置