CN115101526A - 垂直存储器件 - Google Patents

垂直存储器件 Download PDF

Info

Publication number
CN115101526A
CN115101526A CN202210588393.7A CN202210588393A CN115101526A CN 115101526 A CN115101526 A CN 115101526A CN 202210588393 A CN202210588393 A CN 202210588393A CN 115101526 A CN115101526 A CN 115101526A
Authority
CN
China
Prior art keywords
layer
semiconductor device
support structure
layer stack
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210588393.7A
Other languages
English (en)
Inventor
王迪
苏睿
孙中旺
夏志良
周文犀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202210588393.7A priority Critical patent/CN115101526A/zh
Publication of CN115101526A publication Critical patent/CN115101526A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Abstract

本公开内容的各方面提供了一种半导体器件。该半导体器件包括第一层堆叠和第二层堆叠，其中第一层堆叠包括源极连接层，第二层堆叠包括栅极层和绝缘层。在第一层堆叠上交替地堆叠栅极层和绝缘层。此外，该半导体器件还包括：在第一层堆叠和第二层堆叠中沿着第一方向形成的沟道结构以及栅极线切割结构，其中该栅极线切割结构具有切穿第一层堆叠和第二层堆叠的沟槽。该沟槽至少填充有绝缘层。该半导体器件包括具有第一部分的支撑结构，该第一部分设置在栅极线切割结构的一侧，从栅极线切割结构的该侧进行延伸并且在第二层堆叠之下。

Description

垂直存储器件
本申请是申请日为2020年1月28日、申请号为202080000221.2、名称为垂直存储器件的中国专利的分案申请。
背景技术
半导体制造商开发了诸如三维(3D)NAND闪存技术等等之类的垂直器件技术，以在不需要较小存储单元的情况下实现较高的数据存储密度。在一些例子中，3D NAND存储器件包括核心区域和阶梯区域。核心区域包括交替的栅极层和绝缘层的堆叠。使用交替的栅极层和绝缘层的堆叠来形成垂直堆叠的存储单元。阶梯区域包括台阶形式的各个栅极层，以有助于形成与各个栅极层的触点。使用触点将驱动电路连接到各个栅极层，以控制堆叠的存储单元。
发明内容
本公开内容的各方面提供了一种半导体器件。该半导体器件包括第一层堆叠和第二层堆叠，其中第一层堆叠包括源极连接层，第二层堆叠包括栅极层和绝缘层。在第一层堆叠上交替地堆叠栅极层和绝缘层。此外，半导体器件包括：在第一层堆叠和第二层堆叠中沿着第一方向形成的沟道结构；以及栅极线切割结构，该栅极线切割结构具有切穿第一层堆叠和第二层堆叠的沟槽。该沟槽至少填充有绝缘层。然后，该半导体器件包括具有第一部分的支撑结构，该第一部分被设置在栅极线切割结构的一侧，并且从所述栅极线切割结构的该侧进行延伸并且在第二层堆叠之下。
在一些实施例中，所述支撑结构具有嵌入在栅极线切割结构中的第二部分。在一些例子中，支撑结构具有两个臂结构，所述两个臂结构设置在所述第二部分的对面上，并且从所述栅极线切割结构的一侧进行延伸并在第二层堆叠之下。
在一些实施例中，所述第一层堆叠包括一个或多个底部选择栅极层。然后，该半导体器件包括底部选择栅极切割条，所述底部选择栅极切割条设置在第一层堆叠中，并且被配置为使所述一个或多个底部选择栅极层隔离在所述底部选择栅极切割条的任意一侧上。在一些例子中，底部选择栅极切割条和支撑结构的所述第一部分具有基本相同的高度水平。在一些例子中，底部选择栅极切割条和支撑结构由相同的材料形成。
在一些实施例中，所述支撑结构被配置为具有“U”形，其中，所述“U”形具有从所述栅极线切割结构离开进行延伸的所述两个臂结构。
在一个实施例中，所述支撑结构设置在附近的沟道结构为虚设沟道结构的栅极线拾取区域中，并且所述支撑结构具有比阈值要长的长度。
在另一个实施例中，所述支撑结构设置在附近的沟道结构被配置用于数据存储的区域中，并且所述支撑结构具有比阈值要短的长度。
在一些例子中，所述支撑结构由对源极牺牲层的大于阈值的蚀刻速率选择性的材料形成。所述源极牺牲层被所述源极连接层替换。在一个例子中，所述支撑结构由对氧化硅和氮化硅的大于阈值的蚀刻速率选择性的材料形成。在一个例子中，所述支撑结构由氧化铝形成。
本公开内容的各方面提供了一种用于制造半导体器件的方法。该方法包括：沿着垂直于衬底主表面的第一方向，在所述衬底上堆叠包括源极牺牲层的第一层；在第一层中形成支撑结构。此外，该方法包括：在第一层上堆叠包括栅极牺牲层和绝缘层的第二层；形成沿第一方向延伸到第一层和第二层中的沟道结构。然后，该方法包括：将栅极线切割沟槽形成到第二层和第一层中。所述支撑结构具有第一部分，所述第一部分设置在所述栅极线切割沟槽的一侧，并从所述栅极线切割沟槽进行延伸并在所述第二层堆叠之下。然后，该方法包括：用至少源极连接层替换所述源极牺牲层，而所述支撑结构的第一部分保留在所述衬底上。
附图说明
当结合附图阅读时，根据以下的详细描述可以最好地理解本公开内容的各方面。应当注意，根据行业中的标准实践，没有按比例来绘制各种特征。实际上，为了清楚说明起见，可以任意地增加或减小各种特征的尺寸。
图1A-1C示出了根据一些实施例的半导体器件的横截面视图。
图1D示出了根据一些实施例的掩模的例子。
图2示出了用于概述根据本公开内容的一些实施例的过程示例的流程图。
图3A-3F根据本公开内容的一些实施例，示出了在制造过程期间的半导体器件的垂直截面图。
具体实施方式
以下公开内容提供了用于实现所提供主题的不同特征的众多不同实施例或示例。下面描述了组件和布置的特定示例，以简化本公开内容。当然，这些仅仅是示例，而不旨在进行限制。例如，在下面的描述中，在第二特征之上或上方形成第一特征可以包括其中直接接触地形成第一特征和第二特征的实施例，并且还可以包括以下的实施例：其中，在第一特征和第二特征之间形成另外的特征，使得第一特征和第二特征可以不直接接触。另外，本公开内容可以在各个示例中重复参考数字和/或字母。这种重复只是出于简单和清楚说明的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述以说明一个元件或特征与另一个元件或特征的关系(如图所示)，在本文中可以使用诸如“下方”、“之下”、“下面”、“上方”、“上面”等等之类的空间相对术语。除了附图中所示出的方向之外，空间相对术语旨在涵盖使用或操作中的设备的不同方向。装置可以以其它方式来定向(旋转90度或者在其它方向上)，并且同样可以相应地解释本文所使用的空间相对描述符。
开发了诸如侧壁选择性外延生长(SEG)等等之类的各种制造技术，以制造垂直存储器件。侧壁SEG技术也称为SWS技术。在半导体器件的制造过程中使用SWS技术，以使用外延层替换用于形成垂直存储单元串的层堆叠下方的源极牺牲层，该外延层可以用于形成垂直存储单元串的源极连接。在替换过程期间，在去除源极牺牲层之后并且在完全形成外延层之前，用于形成垂直存储单元串的层堆叠可能具有坍塌的风险。
本公开内容提供了在去除源极牺牲层之后支撑源极牺牲层上方的层，并降低坍塌风险的技术。通常，在用外延层替换源极牺牲层期间，通过沟道结构(一些是真实沟道结构，一些是虚设沟道结构)支撑源极牺牲层上方的层。沟道结构包括可以被配置成用于垂直存储单元串的沟道的半导体层。该半导体层被绝缘层和浮栅层(例如，隧穿绝缘层、电荷存储层和阻挡绝缘层)的堆叠围绕，其中浮栅层可以形成用于垂直存储单元串的浮栅。在替换工艺期间，去除在沟道结构的底部的绝缘层和浮栅层的堆叠，并且在底部暴露半导体层作为用于生长外延层的侧壁。在去除在沟道结构的底部的绝缘层和浮栅层的堆叠时，沟道结构在底部处较薄，并且对上层提供较少的支撑，因此半导体器件可能具有坍塌的风险。
在一些例子中，在制造期间使用栅极线切割沟槽，以用外延层替换源极牺牲层。随后，栅极线切割沟槽填充有材料以形成栅极线切割结构。根据本公开内容的一些方面，可以将支撑结构嵌入在栅极线切割沟槽(或结构)的底部。支撑结构被配置为在尺寸上比栅极线切割沟槽(或结构)更宽，并且在针对栅极线切割沟槽的沟槽蚀刻和源极牺牲层的去除期间，该较宽的部分将不会被蚀刻掉，因此，该较宽的部分可以形成臂结构，臂结构从栅极线切割沟槽(结构)的侧面延伸并保持住上层。在一些例子中，支撑结构由对源极牺牲层具有相对较高蚀刻速率选择性的材料形成，因此在去除源极牺牲层期间，臂结构不会被完全蚀刻掉。因此，在用外延层替换源极牺牲层的过程中，臂结构可以为上层提供支撑。
在一些实施例中，支撑结构由其它适当的结构(例如，底部选择栅极(BSG)切割条)形成，以降低制造成本。在一个实施例中，BSG切割掩模还包括限定支撑结构的图案。因此，可以通过相同的工艺并且基于相同的掩模来形成支撑结构和BSG切割条。
图1A示出了根据本公开内容的一些实施例的半导体器件100的一部分的俯视图，图1B和图1C示出了根据本公开内容的一些实施例的半导体器件100的的垂直截面图。半导体器件100包括衬底101(例如，晶圆衬底)、以及在其上形成的电路。衬底101的主表面(例如，晶圆的表面)例如在X方向和Y方向上延伸。俯视图(例如，X-Y平面)平行于衬底101的主表面，而垂直截面图(例如，X-Z平面、Y-Z平面)垂直于衬底101的主表面。图1A示出了用于产生图1B中的垂直截面图的线B-B’、以及用于产生图1C中的垂直截面图的线C-C’。
为了简单起见，从这些图中省略了一些组件。
半导体器件100指代任何适当的器件，例如，存储电路、在半导体芯片上形成有存储电路的半导体芯片(或管芯)、在半导体晶圆上形成有多个半导体管芯的半导体晶圆、半导体芯片堆叠、包括组装在封装衬底上的一个或多个半导体芯片的半导体封装等等。衬底101可以是任何适当的衬底，例如，硅(Si)衬底、锗(Ge)衬底、硅锗(SiGe)衬底和/或绝缘体上硅(SOI)衬底。衬底101可以包括半导体材料，例如，IV族半导体、III-V族化合物半导体或II-VI族氧化物半导体。IV族半导体可以包括Si、Ge或SiGe。衬底101可以是块状晶圆或外延层。
在各个实施例中，半导体器件100包括形成在衬底101上的三维(3D)NAND存储电路。半导体器件100可以包括其它适当的电路(没有示出)(例如，在衬底101或者其它适当的衬底上形成的逻辑电路、电源电路等等)，并与3D NAND存储电路适当地耦合。通常，3D NAND存储电路包括存储阵列和外围电路(例如，地址解码器、驱动电路、感测放大器等等)。在核心区域中将存储阵列形成为垂直存储单元串的阵列。在外围区域中形成外围电路。除了核心区域和外围区域之外，半导体器件100还包括阶梯区域，以促进与垂直存储单元串中的存储单元的栅极的接触。垂直存储单元串中的存储单元的栅极与NAND存储架构中的字线连接。
图1A-1C示出了在核心区域105中的支撑结构130，以在用外延层替换源极牺牲层期间，向核心区域105中的上层提供另外的支撑。应当注意，可以在阶梯区域中形成类似的支撑结构，以在用外延层替换源极牺牲层期间，向阶梯区域中的上层提供支撑。
在图1A-1C所示的例子中，基于相同的掩模并且同时地利用BSG切割条140形成支撑结构130。图1D示出了用于限定支撑结构130和BSG切割条140的图案的掩模199。具体而言，掩模199包括用于限定BSG切割条140的图案149，并且包括用于限定支撑结构130的图案138和139。
参照图1A，核心区域105包括存储单元串的阵列110。通常，为了有助于去除牺牲层(例如，源极牺牲层、栅极牺牲层)，在该阵列中设置多个栅极线切割沟槽。随后使用材料来填充栅极线切割沟槽，并成为栅极线切割结构。在图1A-1C的例子中，栅极线切割结构120将存储单元串110划分成阵列块(例如，阵列块1-3)。可以通过BSG切割条140和顶部选择栅极切割条(没有示出)，将阵列块1-3中的每一个进一步划分成较小的操作单元(例如，页)。BSG切割条140被配置为电隔离例如相邻操作单元(例如，页)的底部选择栅极层。因此，可以基于底部选择栅极的单独控制，针对某些操作单独地控制相邻的操作单元。
在一些实施例中，在第二层堆叠150下方的第一层堆叠141中形成BSG切割条140，因此在第二层堆叠150下方的第一层堆叠141中形成支撑结构130。第一层堆叠141包括源极连接层143和用于形成底部选择晶体管的层142(例如，底部选择栅极层105和绝缘层104)。交替地堆叠底部选择栅极层105和绝缘层104。第二层堆叠150包括用于形成存储单元和顶部选择晶体管的层，例如，栅极层106和绝缘层107。交替地堆叠栅极层106和绝缘层107。
在第一层堆叠141和堆叠在第一层堆叠141上的第二层堆叠150中形成垂直存储单元串。在一些实施例中，每个垂直存储单元串包括存储单元晶体管和选择晶体管，例如，一个或多个底部选择晶体管、一个或多个顶部选择晶体管等等。可以对底部选择晶体管和顶部选择晶体管进行控制以针对某些操作来选择/取消选择垂直存储单元串。底部选择栅极层105对应于底部选择晶体管的栅极。栅极层106可以对应于存储单元晶体管和顶部选择晶体管的栅极。底部选择栅极层105和栅极层106由诸如高介电常数(高k)栅极绝缘体层、金属栅极(MG)电极等等之类的栅极堆叠材料制成。绝缘层104和107由诸如氮化硅、二氧化硅等等之类的绝缘材料制成。
根据本公开内容的一些方面，在核心区域中形成沟道结构110。在一些实施例中，沟道结构110中的每一个都具有在Z方向上延伸的柱形，Z方向是与衬底101的主表面的方向垂直的。可以沿着X方向和Y方向彼此分离地布置所述多个沟道结构110，并且可以以某种合适的阵列形状进行布置，例如沿X方向和Y方向的矩阵阵列形状、沿X或Y方向的Z字形阵列形状、蜂巢(例如，六边形)阵列形状等等。在一些实施例中，沟道结构110中的每一个在X-Y平面中具有圆形形状，在X-Z平面中具有柱形形状。
在一些实施例中，核心区域的某些部分可能不适合于数据存储，并且设置在这些部分上的沟道结构可以是虚设沟道结构。在图1A的例子中，核心区域106包括栅极线(GL)拾取区域103，并且GL拾取区域103中的沟道结构109不用于数据存储(例如，不连接到位线)。应当注意，核心区域105的其它部分102可以被配置用于数据存储，并且核心区域105的该部分102中的沟道结构110是真实的存储元件(例如，与位线连接)。
在一些实施例中，GL拾取区域103用于建立到阵列共源级的连接，并布线以传输用于控制阵列共源极的电压信号。在一些例子中，可以在栅极线切割结构120中形成阵列共源级。在一些例子中，用于控制阵列共源级的电压信号可以非常高，并且GL拾取区域103不适合于数据存储。此外，在一些例子中，虽然使用GL拾取区域103来为阵列共源级布线，但是在GL拾取区域103中可能没有足够的空间来为用于沟道结构109的位线进行布线，因此沟道结构109不用于数据存储，并且可以称为虚设沟道结构109。
应当注意，虽然使用核心区域105来示出本公开内容的各个方面，但是本公开内容的各个方面也可以应用于其它区域(例如，半导体器件100的阶梯区域)。
在一个实施例中，沟道结构110和虚设沟道结构109中的每一个以X-Y平面上的圆形由材料形成，并且在Z方向上延伸。例如，虚设沟道结构109和沟道结构110中的每一个包括阻挡绝缘层111(例如，氧化硅)、电荷存储层(例如，氮化硅)112、隧穿绝缘层113(例如，氧化硅)、半导体层114、以及在X-Y平面上具有圆形形状并且在Z方向上延伸的绝缘层115，例如图1C中所示。在一个例子中，在用于虚设沟道结构109和沟道结构110的孔的侧壁上形成阻挡绝缘层111(例如，氧化硅)，然后从侧壁顺序地堆叠电荷存储层(例如，氮化硅)112、隧穿绝缘层113、半导体层114和绝缘层115。半导体层114可以是任何适当的半导体材料(例如，多晶硅或单晶硅)，并且该半导体材料可以是未掺杂的或者可以包括p型或n型掺杂剂。绝缘层115由诸如氧化硅和/或氮化硅之类的绝缘材料形成，和/或可以形成为气隙。
根据本公开内容的一些方面，可以在第二堆叠150下方的第一堆叠141中形成支撑结构130以及BSG切割条140(例如，支撑结构130在Z方向上具有与BSG切割条和第一堆叠141大约相同的高度水平)。在Z方向上，第一堆叠141包括源极连接层143和形成底部选择晶体管的层142(例如，底部选择栅极层105和绝缘层104)。
此外，根据本公开内容的一些方面，支撑结构130嵌入在栅极线切割结构120中，并且比栅极线切割结构120更宽。例如，栅极线切割结构120在X方向中延伸，并且沿着X方向将支撑结构130设置在栅极线切割结构120中。支撑结构130的宽度在Y方向上，比栅极线切割结构120的宽度更宽。
在一些实施例中，如图1B中所示，支撑结构130在横截面图中具有“U”形。如图所示，支撑结构130具有在栅极线切割结构120下方的部分133、以及由于较宽的宽度而延伸出栅极线切割结构120之外的部分131和132。与部分131和132相比，直接地在栅极线切割结构120下方的部分133相对更薄。“U”形归因于针对栅极线切割沟槽的沟槽蚀刻。通常，沟槽蚀刻是定向的，并且留下未被蚀刻掉的部分131和132。此外，通过对源极牺牲层具有相对较高蚀刻速率选择性的一层或多层的材料来形成支撑结构130，因此当去除源极牺牲层时不去除支撑结构130。当去除源极牺牲层时，部分131和132可以支撑上层，并且部分131和132可以称为臂结构131和132。
根据本公开内容的一些方面，支撑结构130可以被配置为具有适当的长度(例如，在X方向上)。在一个例子中，当将支撑结构130设置在真实沟道结构110附近(例如，在区域102中)时，支撑结构130在X方向上具有相对较小的长度(例如，小于在X方向上相邻的沟道结构之间的距离，其对应于图1D中的L1)，以避免与真实沟道结构110接触。在另一个例子中，当将支撑结构130设置在虚设沟道结构109附近(例如，在GL拾取区域103中)时，那么支撑结构130可以在X方向上具有相对较大的长度(例如，大于在X方向上的相邻沟道结构之间的距离，其对应于图1D中的L2)。
在一些实施例中，在衬底101上堆叠第一初始层堆叠之后，使用诸如图1D中的掩模199之类的BSG切割掩模。第一初始层堆叠包括源极牺牲层和底部选择栅极牺牲层。随后，当源极牺牲层被外延层143替换，并且底部选择栅极牺牲层被底部选择栅极层105替换时，则第一初始层堆叠变成第一层堆叠141。
根据BSG切割掩模，在第一初始层堆叠中产生与图案149、138和139相对应的沟槽。然后使用适当的材料(例如，氧化铝等等)来填充该沟槽。然后，在第一初始层堆叠上堆叠第二初始层堆叠。第二初始层堆叠包括栅极牺牲层(例如，存储单元栅极牺牲层和顶部选择栅极牺牲层)、以及绝缘层。
在形成延伸穿过第二初始层堆叠和第一初始层堆叠的垂直沟道结构110(包括109)之后，向下形成栅极线切割沟槽直到第一初始层堆叠中的源极牺牲层。经由栅极线切割沟槽，可以去除源极牺牲层以形成源极连接开口。此外，在沟道结构110的底部(在Z方向上与源极牺牲层具有相同的高度)，可以去除绝缘层和浮栅层(例如，阻挡绝缘层111、电荷存储层112、隧穿绝缘层113等等)，并且可以将半导体层114暴露为垂直沟道结构110的侧壁。垂直沟道结构110的底部的暴露的侧壁对应于垂直存储单元串的源极。
当去除源极牺牲层时，存储单元的沟道结构110可以支撑核心区域。另外，沿着栅极线切割结构120设置的支撑结构130可以在每个阵列块的边缘处提供支撑，并防止从边缘发生坍塌。
然后，可以执行选择性外延生长(SEG)，以使用诸如外延层143之类的源极连接层来填充源极连接开口，并与垂直存储单元串的沟道形成源极连接。
此外，经由栅极线切割沟槽，可以使用栅极层来替换栅极牺牲层，栅极牺牲层例如，第一初始层堆叠中的底部选择栅极牺牲层、第二初始层堆叠的栅极牺牲层等等。
图2示出了概述用于制造诸如半导体器件100之类的半导体器件的过程示例的流程图，图3A-3F示出了在根据本公开内容的一些实施例的制造期间的半导体器件的横截面视图。过程开始于S201并且转到S210。
在S210处，在衬底上形成第一初始层堆叠。第一初始层堆叠包括源极牺牲层、底部选择栅极牺牲层和绝缘层。另外，在一些例子中，可以在第一初始层堆叠上形成缓冲层。
图3A示出了在衬底101上形成第一初始层堆叠141-I之后的半导体器件100的横截面视图。第一初始层堆叠141-I包括源极牺牲层190和初始层142-I。初始层142-I包括交替地堆叠的底部选择栅极牺牲层和绝缘层。当源极牺牲层190被源极连接层(例如，外延层143)替换，并且底部选择栅极牺牲层被底部选择栅极层替换时，第一初始层堆叠141-I成为第一层堆叠141。在一些例子中，在第一初始层堆叠141-I上还堆叠缓冲层(没有示出)。缓冲层可以在蚀刻过程或化学机械抛光(CMP)过程期间保护第一堆叠。
在一个例子中，源极牺牲层190从底部开始包括氧化硅层191、氮化硅层192、多晶硅层193、氮化硅层194和氧化硅层195，如图3A中所示。
返回参考图2，在S220处，在第一初始层堆叠141-I中形成BSG切割条和初始支撑结构。在一些例子中，使用具有限定BSG切割条和支持结构的图案的BSG切割掩模(例如，掩模199)，以将这些图案转移到第一初始层堆叠141-I中。
在一个例子中，可以使用光刻工艺和蚀刻工艺将BSG切割条和支撑结构的图案从BSG切割掩模转移到第一初始层堆叠141-I，以形成第一初始层堆叠141-I中的沟槽。然后，使用诸如氧化铝等等之类的适当材料来填充这些沟槽。在一个例子中，这些沟槽是过度填充的，故使用化学机械抛光(CMP)工艺来去除过度覆盖的材料。缓冲层可以防止第一初始层堆叠141-I由于CMP工艺而损坏。可以在CMP工艺之后并且在形成第二初始层堆叠之前，去除缓冲层。
图3B示出了在第一初始层堆叠141-I中形成BSG切割条140和初始支撑结构130之后的半导体器件100的横截面视图。
返回参考图2，在S230处，将第二初始层堆叠堆叠在第一初始层堆叠上。第二初始层堆叠包括用于形成存储单元晶体管和顶部选择晶体管的栅极牺牲层和绝缘层。当由栅极层替换栅极牺牲层时，第二初始层堆叠成为半导体器件100中的第二层堆叠。图3C示出了在第二初始层堆叠150-I被堆叠在第一初始层堆叠141-I上之后，半导体器件100的横截面视图。
返回参考图2，在S240处，在第一初始层堆叠141-I和第二初始层堆叠150-I中形成沟道结构。
在一些实施例中，在阶梯区域中形成阶梯，并且执行适当的平坦化工艺以获得相对平坦的表面。然后，使用光刻技术来限定光刻胶和/或硬掩模层中的沟道孔和虚设沟道孔的图案，并且使用蚀刻技术将这些图案转移到第二初始层堆叠150-I和第一初始层堆叠141-I中。因此，在核心区域和阶梯区域中形成沟道孔。
然后，在沟道孔中形成沟道结构。在一些实施例中，虚设沟道结构可以与沟道结构一起形成，因此虚设沟道结构由与沟道结构相同的材料形成。在一个例子中，在沟道孔的侧壁上形成阻挡绝缘层。然后，从侧壁开始顺序地堆叠电荷存储层、隧穿绝缘层、半导体层和绝缘层。
图3D示出了在形成沟道结构110之后的半导体器件的横截面视图。
返回参考图2，在S250处，形成栅极线切割沟槽(在一些例子中也称为栅极线缝隙)。在一些实施例中，将栅极线切割沟槽蚀刻到第一初始层堆叠141-I中的源极牺牲层。在一个例子中，源极牺牲层190从底部开始包括氧化硅层191、氮化硅层192、多晶硅层193、氮化硅层194和氧化硅层195，如图3A中所示。多晶硅层193被两个氮化硅层192和194然后两个氧化硅层191和195夹在中间。然后，对栅极线切割沟槽的蚀刻在多晶硅层193处停止。对栅极线切割沟槽的蚀刻还蚀刻支撑结构130。对栅极线切割沟槽的蚀刻是定向的，因此在支撑结构130中形成“U”形。
图3E示出了在形成栅极线切割沟槽129之后的半导体器件的横截面视图。对栅极线切割沟槽的蚀刻在源极牺牲层中的一者处(诸如多晶硅层193)停止。对栅极线切割沟槽的蚀刻还蚀刻支撑结构130，因此在支撑结构130中形成“U”形。
返回参考图2，在S260处，经由栅极线切割沟槽来去除源极牺牲层。源极牺牲层的去除形成源极连接开口。在一个例子中，当多晶硅层被两个氮化硅层然后被两个氧化硅层夹在中间时，施加第一蚀刻剂以去除多晶硅层。氮化硅层可以保护其它层不受第一蚀刻剂的损害。然后，施加第二蚀刻剂以去除两个氮化硅层。氧化硅层可以保护其它层免受第二蚀刻剂的损害。然后，施加第三蚀刻剂以去除两个氧化硅层。
图3F示出了在经由栅极线切割沟槽去除源极牺牲层之后的半导体器件的横截面视图。源极牺牲层的去除形成源极连接开口159。应当注意，在一个例子中，支撑结构130由对源极牺牲层具有相对较高的蚀刻速率选择性的材料形成，因此在去除源极牺牲层之后，支撑结构130可以保留在半导体器件中，并且可以支撑相邻区域(例如，阵列块的边缘)，并降低了坍塌的风险。
应当注意，可以在面向源极连接开口159的沟道结构的底部，去除形成沟道结构的一些层(例如，阻挡绝缘层、电荷存储层、具有氧化物-氮化物-氧化物(ONO)结构的隧穿绝缘层)，并且沟道结构的在沟道结构底部处的半导体层暴露于源极连接开口。
还应当注意，在一个例子中，在去除源极牺牲层期间，可以使用保护层覆盖栅极线切割沟槽的侧壁，以避免牺牲栅极层的蚀刻。
返回参考图2，在S270处，执行侧壁SEG以生长外延层，并使用源极连接材料(例如，掺杂的硅、掺杂的多晶硅、掺杂的非晶体等等)填充源极连接开口。然后，源极连接材料在沟道结构的底部与半导体层接触(用于形成存储单元的沟道和选择晶体管)，并形成源极连接。
在S280处，可以执行进一步的处理。举一个例子，形成真实栅极。在一些实施例中，使用栅极线切割沟槽，栅极牺牲层可以由栅极层来替换。在一个例子中，经由栅极线切割沟槽将蚀刻剂施加到栅极牺牲层以去除栅极牺牲层。在一个例子中，栅极牺牲层由氮化硅制成，并且经由栅极线切割沟槽施加热硫酸(H2SO4)以去除栅极牺牲层。此外，经由栅极线切割沟槽，形成到阵列区域中的晶体管的栅堆叠。在一个例子中，栅堆叠由高k介电层、胶层和金属层形成。高k介电层可以包括提供相对较大介电常数的任何适当的材料，例如氧化铪(HfO2)、氧化铪硅(HfSiO4)、氮氧化铪硅(HfSiON)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钽(Ta2O5)、氧化钇(Y2O3)、氧化锆(ZrO2)、钛锶氧化物(SrTiO3)、氧化锆硅(ZrSiO4)、氧化铪锆(HfZrO4)等等。胶层可以包括诸如钛(Ti)、钽(Ta)之类的难熔金属以及其氮化物(例如，TiN、TaN、W2N、TiSiN、TaSiN等)。金属层包括诸如钨(W)、铜(Cu)等等之类的具有高导电性的金属。
此外，在一些例子中，制造工艺继续例如用间隔物材料(例如，氧化硅)和公共源材料(例如，钨)填充栅极线切割沟槽，以形成栅极线切割结构。此外，可以形成触点结构，并且可以形成金属迹线。
前述的内容概述了一些实施例的特征，使得本领域普通技术人员可以更好地理解本公开内容的各方面。本领域普通技术人员应当理解，他们可以容易地将本公开内容用作设计或修改其它过程和结构的基础，以实现与本文介绍的实施例相同的目的和/或实现相同的优点。本领域普通技术人员还应当认识到，这些等效构造并不脱离本公开内容的精神和保护范围，并且在不脱离本公开内容的精神和保护范围的情况下，它们可以进行各种改变、替换和变更。

Claims (29)

1.一种半导体器件，包括：
包括源极连接层的层堆叠，所述层堆叠是在衬底上沿着与所述衬底的主表面垂直的第一方向堆叠的；
栅极线切割结构，其具有切穿所述层堆叠的沟槽；以及
具有第一部分的支撑结构，所述第一部分被设置在所述栅极线切割结构的侧面，所述第一部分的至少一部分位于所述源极连接层之上。
2.根据权利要求1所述的半导体器件，其中：
所述支撑结构具有嵌入在所述栅极线切割结构中的第二部分。
3.根据权利要求1所述的半导体器件，其中：
所述层堆叠包括第一层堆叠以及第二层堆叠，所述第一层堆叠是在衬底上沿着与所述衬底的主表面垂直的第一方向堆叠的；
所述第二层堆叠包括栅极层和绝缘层，所述栅极层和所述绝缘层是交替地堆叠在所述第一层堆叠之上的。
4.根据权利要求3所述的半导体器件，其中：
所述支撑结构具有两个臂结构，所述两个臂结构被设置在所述第二部分的对面上，并且从所述栅极线切割结构的所述侧面进行延伸并且在所述第二层堆叠之下。
5.根据权利要求3所述的半导体器件，其中，所述第一部分被设置在所述第二层堆叠之下。
6.根据权利要求3所述的半导体器件，其中，所述第一层堆叠包括一个或多个底部选择栅极层。
7.根据权利要求3所述的半导体器件，其中，所述半导体器件还包括：
底部选择栅极切割条，其被设置在所述第一层堆叠中，并且被配置为使所述一个或多个底部选择栅极层隔离在所述底部选择栅极切割条的任意一侧上。
8.根据权利要求7所述的半导体器件，其中：
所述底部选择栅极切割条和所述支撑结构的所述第一部分具有基本相同的高度水平。
9.根据权利要求8所述的半导体器件，其中：
所述底部选择栅极切割条和所述支撑结构是由相同的材料形成的。
10.根据权利要求4所述的半导体器件，其中，所述支撑结构被配置为具有“U”形，其中，所述“U”形具有从所述栅极线切割结构离开进行延伸的所述两个臂结构。
11.根据权利要求1所述的半导体器件，其中，所述器件还包括：
沟道结构，其是在所述层堆叠中沿着所述第一方向形成的；
所述支撑结构被设置在具有为虚设沟道结构的附近的沟道结构的栅极线拾取区域中，并且所述支撑结构具有比阈值要长的长度。
12.根据权利要求1所述的半导体器件，其中，所述器件还包括：
沟道结构，其是在所述层堆叠中沿着所述第一方向形成的；
所述支撑结构被设置在具有被配置用于数据存储的附近的沟道结构的区域中，并且所述支撑结构具有比阈值要短的长度。
13.根据权利要求1所述的半导体器件，其中，
所述支撑结构是由具有对源极牺牲层的大于阈值的蚀刻速率选择性的材料形成的，所述源极牺牲层被所述源极连接层替换。
14.根据权利要求1所述的半导体器件，其中，所述第一部分从所述栅极线切割结构的所述侧面进行延伸。
15.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括：
底部选择栅极切割条，所述底部选择栅极切割条形成在所述层堆叠中；
其中，所述支撑结构位于所述底部选择栅极切割条的至少一侧。
16.根据权利要求15所述的半导体器件，其中，所述支撑结构被配置有多个，多个支撑结构的排列方向与所述底部选择栅极切割条的延伸方向平行。
17.一种用于制造半导体器件的方法，包括：
在衬底上沿着与所述衬底的主表面垂直的第一方向来堆叠包括源极牺牲层的层结构；
在所述层结构中形成支撑结构；
形成到所述层结构中的栅极线切割沟槽，所述支撑结构具有第一部分，所述第一部分被设置在所述栅极线切割沟槽的侧面；以及
至少利用源极连接层替换所述源极牺牲层，其中，所述支撑结构的所述第一部分保留在所述衬底上，所述第一部分的至少一部分位于所述源极连接层之上。
18.根据权利要求17所述的方法，其中，所述层结构包括第一层和第二层，其中，所述支撑结构形成在所述第一层中；
所述第一层沿着与所述衬底的主表面垂直的第一方向来堆叠，所述第一层包括源极牺牲层；
所述第二层堆叠在所述第一层上，所述第二层包括栅极牺牲层和绝缘层。
19.根据权利要求17所述的方法，其中，所述第一层包括一个或多个底部选择栅极牺牲层。
20.根据权利要求19所述的方法，还包括：
与所述支撑结构同时地形成底部选择栅极切割条。
21.根据权利要求19所述的方法，还包括：
根据相同的掩模，在所述第一层中限定所述支撑结构和所述底部选择栅极切割条。
22.根据权利要求17所述的方法，还包括：
形成穿过所述支撑结构的中间部分的所述栅极线切割沟槽，所述支撑结构被形成为“U”形，所述“U”形具有两个臂结构。
23.根据权利要求17所述的方法，其中，所述第一部分被设置在所述第二层之下。
24.根据权利要求17所述的方法，还包括：形成在所述第一方向上延伸到所述层结构第一层和所述第二层中的沟道结构。
25.根据权利要求24所述的方法，还包括：
在具有为虚设沟道结构的附近的沟道结构的栅极线拾取区域中形成所述支撑结构，并且所述支撑结构具有比阈值要长的长度。
26.根据权利要求24所述的方法，还包括：
在具有被配置用于数据存储的附近的沟道结构的区域中形成所述支撑结构，并且所述支撑结构具有比阈值要短的长度。
27.根据权利要求17所述的方法，其中，所述第一部分从所述栅极线切割结构的所述侧面进行延伸。
28.根据权利要求17所述的方法，其中，所述方法还包括：
形成底部选择栅极切割条，所述底部选择栅极切割条形成在所述层堆叠中；
其中，所述支撑结构位于所述底部选择栅极切割条的至少一侧。
29.根据权利要求28所述的方法，其中，所述支撑结构被配置有多个，多个支撑结构的排列方向与所述底部选择栅极切割条的延伸方向平行。
CN202210588393.7A 2020-01-28 2020-01-28 垂直存储器件 Pending CN115101526A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210588393.7A CN115101526A (zh) 2020-01-28 2020-01-28 垂直存储器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2020/074058 WO2021151221A1 (en) 2020-01-28 2020-01-28 Vertical memory devices
CN202210588393.7A CN115101526A (zh) 2020-01-28 2020-01-28 垂直存储器件
CN202080000221.2A CN111295756B (zh) 2020-01-28 2020-01-28 垂直存储器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202080000221.2A Division CN111295756B (zh) 2020-01-28 2020-01-28 垂直存储器件

Publications (1)

Publication Number Publication Date
CN115101526A true CN115101526A (zh) 2022-09-23

Family

ID=71025013

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210588393.7A Pending CN115101526A (zh) 2020-01-28 2020-01-28 垂直存储器件
CN202080000221.2A Active CN111295756B (zh) 2020-01-28 2020-01-28 垂直存储器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080000221.2A Active CN111295756B (zh) 2020-01-28 2020-01-28 垂直存储器件

Country Status (4)

Country Link
US (1) US20210257386A1 (zh)
CN (2) CN115101526A (zh)
TW (1) TWI748374B (zh)
WO (1) WO2021151221A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189635B2 (en) 2019-04-01 2021-11-30 Applied Materials, Inc. 3D-NAND mold
US11638377B2 (en) 2019-09-13 2023-04-25 Applied Materials, Inc. Self-aligned select gate cut for 3D NAND
US11587796B2 (en) 2020-01-23 2023-02-21 Applied Materials, Inc. 3D-NAND memory cell structure
US11930637B2 (en) 2020-06-19 2024-03-12 Applied Materials, Inc. Confined charge trap layer
CN111933647B (zh) * 2020-07-21 2021-07-06 长江存储科技有限责任公司 一种三维存储器件及其制造方法
WO2022016479A1 (en) * 2020-07-24 2022-01-27 Yangtze Memory Technologies Co., Ltd. Two-step l-shaped selective epitaxial growth
CN117412595A (zh) * 2020-08-12 2024-01-16 长江存储科技有限责任公司 三维存储器结构及其制备方法
CN111952313A (zh) * 2020-08-25 2020-11-17 长江存储科技有限责任公司 三维存储器及其制造方法
US11856764B2 (en) 2021-04-06 2023-12-26 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US20230057852A1 (en) * 2021-08-23 2023-02-23 Micron Technology, Inc. Integrated Circuitry Comprising A Memory Array Comprising Strings Of Memory Cells And Method Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230066753A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Electronic devices including vertical strings of memory cells, and related memory devices, systems and methods

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4191975B2 (ja) * 2001-11-01 2008-12-03 イノテック株式会社 トランジスタとそれを用いた半導体メモリ、およびトランジスタの製造方法
KR20140069925A (ko) * 2012-11-30 2014-06-10 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9780112B2 (en) * 2015-10-26 2017-10-03 Sandisk Technologies Llc Methods and apparatus for three-dimensional NAND non-volatile memory devices with side source line and mechanical support
KR102613511B1 (ko) * 2016-06-09 2023-12-13 삼성전자주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
US10008570B2 (en) * 2016-11-03 2018-06-26 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US20180269222A1 (en) * 2017-03-17 2018-09-20 Macronix International Co., Ltd. 3d memory device with layered conductors
US10224340B2 (en) * 2017-06-19 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
CN107731833B (zh) * 2017-08-31 2018-12-14 长江存储科技有限责任公司 一种阵列共源极填充结构及其制备方法
KR102549967B1 (ko) * 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US10559582B2 (en) * 2018-06-04 2020-02-11 Sandisk Technologies Llc Three-dimensional memory device containing source contact to bottom of vertical channels and method of making the same
WO2020000365A1 (en) * 2018-06-29 2020-01-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having a shielding layer and method for forming the same
CN109075170B (zh) * 2018-06-29 2021-02-02 长江存储科技有限责任公司 具有使用内插器的堆叠器件芯片的三维存储器件
CN109219885A (zh) * 2018-07-20 2019-01-15 长江存储科技有限责任公司 三维存储器件
WO2020034091A1 (en) * 2018-08-14 2020-02-20 Yangtze Memory Technologies Co., Ltd. Methods of operating 3d memory device
CN109346477A (zh) * 2018-11-08 2019-02-15 长江存储科技有限责任公司 3d存储器件及其制造方法

Also Published As

Publication number Publication date
CN111295756A (zh) 2020-06-16
WO2021151221A1 (en) 2021-08-05
TW202129922A (zh) 2021-08-01
TWI748374B (zh) 2021-12-01
CN111295756B (zh) 2022-06-21
US20210257386A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
CN111295756B (zh) 垂直存储器件
US11889686B2 (en) Vertical memory devices
US11948894B2 (en) Vertical memory devices
CN111968987B (zh) 三维存储器及其制造方法
TWI705481B (zh) 用於晶圓翹曲控制的方法
US20220005828A1 (en) Vertical memory devices
US11948901B2 (en) Vertical memory devices
CN113437138A (zh) 利用沟道填充减少的静态随机存取存储器（sram）位单元
US20220059569A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US11915974B2 (en) Integrated circuitry, a memory array comprising strings of memory cells, a method used in forming a conductive via, a method used in forming a memory array comprising strings of memory cells
WO2023070611A1 (en) Methods for forming semiconductor devices
US20240107759A1 (en) Memory system, semiconductor device and fabrication method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination