TW202129922A - 垂直記憶體件 - Google Patents

垂直記憶體件 Download PDF

Info

Publication number
TW202129922A
TW202129922A TW109108772A TW109108772A TW202129922A TW 202129922 A TW202129922 A TW 202129922A TW 109108772 A TW109108772 A TW 109108772A TW 109108772 A TW109108772 A TW 109108772A TW 202129922 A TW202129922 A TW 202129922A
Authority
TW
Taiwan
Prior art keywords
layer
gate
support structure
patent application
scope
Prior art date
Application number
TW109108772A
Other languages
English (en)
Other versions
TWI748374B (zh
Inventor
王迪
蘇睿
孫中旺
夏志良
文犀 周
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202129922A publication Critical patent/TW202129922A/zh
Application granted granted Critical
Publication of TWI748374B publication Critical patent/TWI748374B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明內容的各方面提供了一種半導體元件。該半導體元件包括第一層堆疊和第二層堆疊，其中第一層堆疊包括源極連接層，第二層堆疊包括閘極層和絕緣層。在第一層堆疊上交替地堆疊閘極層和絕緣層。此外，該半導體元件還包括：在第一層堆疊和第二層堆疊中沿著第一方向形成的通道結構以及閘極線切割結構，其中該閘極線切割結構具有切穿第一層堆疊和第二層堆疊的溝槽。該溝槽至少填充有絕緣層。該半導體元件包括具有第一部分的支撐結構，該第一部分設置在閘極線切割結構的一側，從閘極線切割結構的該側進行延伸並且在第二層堆疊之下。

Description

垂直記憶體件
本發明係有關於半導體領域，尤其是關於一種垂直記憶體元件。
半導體製造商開發了例如立體（3D）NAND快閃記憶體技術等等之類的垂直元件技術，以在不需要較小儲存單元的情況下實現較高的資料儲存密度。在一些例子中，3D NAND記憶體件包括核心區域和階梯區域。核心區域包括交替的閘極層和絕緣層的堆疊。使用交替的閘極層和絕緣層的堆疊來形成垂直堆疊的儲存單元。階梯區域包括台階形式的各個閘極層，以有助於形成與各個閘極層的接觸。使用接觸將驅動電路連接到各個閘極層，以控制堆疊的儲存單元。
本發明內容的各方面提供了一種半導體元件。該半導體元件包括第一層堆疊和第二層堆疊，其中第一層堆疊包括源極連接層，第二層堆疊包括閘極層和絕緣層。在第一層堆疊上交替地堆疊閘極層和絕緣層。此外，半導體元件包括：在第一層堆疊和第二層堆疊中沿著第一方向形成的通道結構；以及閘極線切割結構，該閘極線切割結構具有切穿第一層堆疊和第二層堆疊的溝槽。該溝槽至少填充有絕緣層。然後，該半導體元件包括具有第一部分的支撐結構，該第一部分被設置在閘極線切割結構的一側，並且從所述閘極線切割結構的該側進行延伸並且在第二層堆疊之下。
在一些實施例中，所述支撐結構具有嵌入在閘極線切割結構中的第二部分。在一些例子中，支撐結構具有兩個臂結構，所述兩個臂結構設置在所述第二部分的對面上，並且從所述閘極線切割結構的一側進行延伸並在第二層堆疊之下。
在一些實施例中，所述第一層堆疊包括一個或多個底部選擇閘極層。然後，該半導體元件包括底部選擇閘極切割條，所述底部選擇閘極切割條設置在第一層堆疊中，並且被配置為使所述一個或多個底部選擇閘極層隔離在所述底部選擇閘極切割條的任意一側上。在一些例子中，所述底部選擇閘極切割條和所述支撐結構的所述第一部分具有基本相同的高度水平。在一些例子中，所述底部選擇閘極切割條和所述支撐結構由相同的材料形成。
在一些實施例中，所述支撐結構被配置為具有“U”形，其中所述兩個臂結構遠離所述閘極線切割結構進行延伸。
在一個實施例中，所述支撐結構設置在附近的通道結構為虛設通道結構的閘極線拾取區域中，並且所述支撐結構具有比閾值要長的長度。
在另一個實施例中，所述支撐結構設置在附近的通道結構被配置用於資料儲存的區域中，並且所述支撐結構具有比閾值要短的長度。
在一些例子中，所述支撐結構由對源極犧牲層的大於閾值的蝕刻速率選擇比的材料形成。所述源極犧牲層被所述源極連接層替換。在一個例子中，所述支撐結構由對氧化矽和氮化矽的大於閾值的蝕刻速率選擇比的材料形成。在一個例子中，所述支撐結構由氧化鋁形成。
本發明內容的各方面提供了一種用於製造半導體元件的方法。該方法包括：沿著垂直於基底主表面的第一方向，在所述基底上堆疊包括源極犧牲層的第一層；在第一層中形成支撐結構。此外，該方法包括：在第一層上堆疊包括閘極犧牲層和絕緣層的第二層；形成沿第一方向延伸到第一層和第二層中的通道結構。然後，該方法包括：將閘極線切割溝槽形成到第二層和第一層中。所述支撐結構具有第一部分，所述第一部分設置在所述閘極線切割溝槽的一側，並從所述閘極線切割溝槽進行延伸並在所述第二層堆疊之下。 然後，該方法包括：用至少源極連接層替換所述源極犧牲層，而所述支撐結構的第一部分保留在所述基底上。
以下公開內容提供了用於實現所提供主題的不同特徵的眾多不同實施例或示例。下面描述了組件和佈置的特定示例，以簡化本發明內容。當然，這些僅僅是示例，而不旨在進行限制。例如，在下面的描述中，在第二特徵之上或上方形成第一特徵，可以包括其中直接接觸地形成第一特徵和第二特徵的實施例，並且還可以包括以下的實施例：其中，在第一特徵和第二特徵之間形成另外的特徵，使得第一特徵和第二特徵可以不直接接觸。另外，本發明內容可以在各個示例中重複參考數位元和/或字母。這種重複只是出於簡單和清楚說明的目的，並且其本身並不指示所討論的各個實施例和/或配置之間的關係。
此外，為了便於描述以說明一個元件或特徵與另一個元件或特徵的關係（如圖所示），在本文中可以使用例如“下方”、“之下”、“下面”、“上方”、“上面”等等之類的空間相對術語。除了附圖中所示出的方向之外，空間相對術語旨在涵蓋使用或操作步驟中的設備的不同方向。裝置可以以其他方式來定向（旋轉90度或者在其他方向上），並且同樣可以相應地解釋本文所使用的空間相對描述符。
開發了例如側壁選擇性磊晶生長（SEG）等等之類的各種製造技術，以製造垂直記憶體件。側壁SEG技術也稱為SWS技術。在半導體元件的製造過程中使用SWS技術，以使用磊晶層替換用於形成垂直儲存單元串的層堆疊下方的源極犧牲層，該磊晶層可以用於形成垂直儲存單元串的源連接。在替換過程期間，在去除源極犧牲層之後並且在完全形成磊晶層之前，用於形成垂直儲存單元串的層堆疊可能具有坍塌的風險。
本發明內容提供了在去除源極犧牲層之後支撐源極犧牲層上方的層，並降低坍塌風險的技術。通常，在用磊晶層替換源極犧牲層期間，透過通道結構（一些是真實通道結構，一些是虛設通道結構）支撐源極犧牲層上方的層。通道結構包括可以被配置成用於垂直儲存單元串的通道的半導體層。該半導體層被絕緣層和浮動閘極層（例如，穿隧絕緣層、電荷儲存層和阻擋絕緣層）的堆疊圍繞，其中浮動閘極層可以形成用於垂直儲存單元串的浮動閘極。在替換製程期間，去除在通道結構的底部的絕緣層和浮動閘極層的堆疊，並且在底部曝露半導體層作為用於生長磊晶層的側壁。在去除在通道結構的底部的絕緣層和浮動閘極層的堆疊時，通道結構在底部處較薄，並且對上層提供較少的支撐，因此半導體元件可能具有坍塌的風險。
在一些例子中，在製造期間使用閘極線切割溝槽，以用磊晶層替換源極犧牲層。隨後，閘極線切割溝槽填充有材料以形成閘極線切割結構。根據本發明內容的一些方面，可以將支撐結構嵌入在閘極線切割溝槽（或結構）的底部。支撐結構被配置為在尺寸上比閘極線切割溝槽（或結構）更寬，並且在針對閘極線切割溝槽的溝槽蝕刻和源極犧牲層的去除期間，該較​​寬的部分將不會被蝕刻掉，因此，該較寬的部分可以形成臂結構，臂結構從閘極線切割溝槽（結構）的側面延伸並保持住上層。在一些例子中，支撐結構由對源極犧牲層具有相對較高蝕刻速率選擇比的材料形成，因此在去除源極犧牲層期間，臂結構不會被完全蝕刻掉。因此，在用磊晶層替換源極犧牲層的過程中，臂結構可以為上層提供支撐。
在一些實施例中，支撐結構由其他適當的結構（例如，底部選擇閘極（BSG）切割條）形成，以降低製造成本。在一個實施例中，BSG切割遮罩還包括限定支撐結構的圖案。因此，可以透過相同的製程並且基於相同的遮罩來形成支撐結構和BSG切割條。
圖1A示出了根據本發明內容的一些實施例的半導體元件100的一部分的俯視圖，圖1B和圖1C示出了根據本發明內容的一些實施例的半導體元件100的的垂直截面圖。半導體元件100包括基底101（例如，晶圓基底）、以及在其上形成的電路。基底101的主表面（例如，晶圓的表面）例如在X方向和Y方向上延伸。俯視圖（例如，X-Y平面）平行於基底101的主表面，而垂直截面圖（例如，X-Z平面、Y-Z平面）垂直於基底101的主表面。圖1A示出了用於產生圖1B中的垂直截面圖的線B-B’、以及用於產生圖1C中的垂直截面圖的線C-C’。
為了簡單起見，從這些圖中省略了一些元件。
半導體元件100指代任何適當的元件，例如，儲存電路、在半導體晶片上形成有儲存電路的半導體晶片（或裸晶（die））、在半導體晶圓上形成有多個半導體裸晶（die）的半導體晶圓、半導體晶片堆疊、包括組裝在封裝基底上的一個或多個半導體晶片的半導體封裝等等。基底101可以是任何適當的基底，例如，矽（Si）基底、鍺（Ge）基底、矽鍺（SiGe）基底和/或絕緣體上矽（SOI）基底。基底101可以包括半導體材料，例如，IV族半導體、III-V族化合物半導體或II-VI族氧化物半導體。IV族半導體可以包括Si、Ge或SiGe。基底101可以是塊狀晶圓或磊晶層。
在各個實施例中，半導體元件100包括形成在基底101上的立體（3D）NAND儲存電路。半導體元件100可以包括其他適當的電路（沒有示出）（例如，在基底101或者其他適當的基底上形成的邏輯電路、電源電路等等），並與3D NAND儲存電路適當地耦合。通常，3D NAND儲存電路包括儲存陣列和週邊電路（例如，位址解碼器、驅動電路、感測放大器等等）。在核心區域中將儲存陣列形成為垂直儲存單元串的陣列。在週邊區域中形成週邊電路。除了核心區域和週邊區域之外，半導體元件100還包括階梯區域，以促進與垂直儲存單元串中的儲存單元的閘極的接觸。垂直儲存單元串中的儲存單元的閘極與NAND儲存架構中的字元線連接。
圖1A-1C示出了在核心區域105中的支撐結構130，以在用磊晶層替換源極犧牲層期間，向核心區域105中的上層提供另外的支撐。應當注意，可以在階梯區域中形成類似的支撐結構，以在用磊晶層替換源極犧牲層期間，向階梯區域中的上層提供支撐。
在圖1A-1C所示的例子中，基於相同的遮罩並且同時地利用BSG切割條140形成支撐結構130。圖1D示出了用於限定支撐結構130和BSG切割條140的圖案的遮罩199。具體而言，遮罩199包括用於限定BSG切割條140的圖案149，並且包括用於限定支撐結構130的圖案138和圖案139。
參照圖1A，核心區域105包括儲存單元串110的陣列。通常，為了有助於去除犧牲層（例如，源極犧牲層、閘極犧牲層），在該陣列中設置多個閘極線切割溝槽。隨後使用材料來填充閘極線切割溝槽，並成為閘極線切割結構。在圖1A-1C的例子中，閘極線切割結構120將儲存單元串110劃分成陣列塊（例如，陣列塊1-3）。可以透過BSG切割條140和頂部選擇閘極切割條（沒有示出），將陣列塊1-3中的每一個進一步劃分成較小的操作步驟單元（例如，頁）。 BSG切割條140被配置為電性隔離例如相鄰操作步驟單元（例如，頁）的底部選擇閘極層。因此，可以基於底部選擇閘極的單獨控制，針對某些操作步驟單獨地控制相鄰的操作步驟單元。
在一些實施例中，在第二層堆疊150下方的第一層堆疊141中形成BSG切割條140，因此在第二層堆疊150下方的第一層堆疊141中形成支撐結構130。第一層堆疊141包括源極連接層143和用於形成底部選擇電晶體的層142（例如，底部選擇閘極層105和絕緣層104）。交替地堆疊底部選擇閘極層105和絕緣層104。第二層堆疊150包括用於形成儲存單元和頂部選擇電晶體的層，例如，閘極層106和絕緣層107。交替地堆疊閘極層106和絕緣層107。
在第一層堆疊141和堆疊在第一層堆疊141上的第二層堆疊150中形成垂直儲存單元串。在一些實施例中，各個垂直儲存單元串包括儲存單元電晶體和選擇電晶體，例如，一個或多個底部選擇電晶體、一個或多個頂部選擇電晶體等等。可以對底部選擇電晶體和頂部選擇電晶體進行控制以針對某些操作步驟來選擇/取消選擇垂直儲存單元串。底部選擇閘極層105對應於底部選擇電晶體的閘極。閘極層106可以對應於儲存單元電晶體和頂部選擇電晶體的閘極。底部選擇閘極層105和閘極層106由例如高介電常數（高k）閘極絕緣體層、金屬閘極（MG）電極等等之類的閘極堆疊材料製成。絕緣層104和107由例如氮化矽、二氧化矽等等之類的絕緣材料製成。
根據本發明內容的一些方面，在核心區域中形成通道結構110。在一些實施例中，通道結構110中的每一個都具有在Z方向上延伸的柱形，Z方向是與基底101的主表面的方向垂直的。可以沿著X方向和Y方向彼此分離地佈置所述多個通道結構110，並且可以以某種合適的陣列形狀進行佈置，例如沿X方向和Y方向的矩陣陣列形狀、沿X或Y方向的Z字形陣列形狀、蜂巢（例如，六邊形）陣列形狀等等。在一些實施例中，通道結構110中的每一個在X-Y平面中具有圓形形狀，在X-Z平面中具有柱形形狀。
在一些實施例中，核心區域的某些部分可能不適合於資料儲存，並且設置在這些部分上的通道結構可以是虛設通道結構。在圖1A的例子中，核心區域105包括閘極線（GL）拾取區域103，並且GL拾取區域103中的通道結構109不用於資料儲存（例如，不連接到位元線）。應當注意，核心區域105的其他部分102可以被配置用於資料儲存，並且核心區域105的其他部分102中的通道結構110是真實的記憶元件（例如，與位元線連接）。
在一些實施例中，GL拾取區域103用於建立到陣列共源級的連接，並佈線以傳輸用於控制陣列共源極的電壓信號。在一些例子中，可以在閘極線切割結構120中形成陣列共源級。在一些例子中，用於控制陣列共源級的電壓信號可以非常高，並且GL拾取區域103不適合於資料儲存。此外，在一些例子中，雖然使用GL拾取區域103來為陣列共源級佈線，但是在GL拾取區域103中可能沒有足夠的空間來為用於通道結構109的位元線進行佈線，因此通道結構109不用於資料儲存，並且可以稱為虛設通道結構109。
應當注意，雖然使用核心區域105來示出本發明內容的各個方面，但是本發明內容的各個方面也可以應用於其他區域（例如，半導體元件100的階梯區域）。
在一個實施例中，通道結構110和虛設通道結構109中的每一個以X-Y平面上的圓形由材料形成，並且在Z方向上延伸。例如，虛設通道結構109和通道結構110中的每一個包括阻擋絕緣層111（例如，氧化矽）、電荷儲存層（例如，氮化矽）112、穿隧絕緣層113（例如，氧化矽）、半導體層114、以及在X-Y平面上具有圓形形狀並且在Z方向上延伸的絕緣層115，例如圖1C中所示。在一個例子中，在用於虛設通道結構109和通道結構110的孔的側壁上形成阻擋絕緣層111（例如，氧化矽），然後從側壁順序地堆疊電荷儲存層（例如，氮化矽）112、穿隧絕緣層113、半導體層114和絕緣層115。半導體層114可以是任何適當的半導體材料（例如，多晶矽或單晶矽），並且該半導體材料可以是未摻雜的或者可以包括p型或n型摻雜劑。絕緣層115由例如氧化矽和/或氮化矽之類的絕緣材料形成，和/或可以形成為氣隙。
根據本發明內容的一些方面，可以在第二堆疊150下方的第一堆疊141中形成支撐結構130以及BSG切割條140（例如，支撐結構130在Z方向上具有與BSG切割條和第一堆疊141大約相同的高度水平）。在Z方向上，第一堆疊141包括源極連接層143和形成底部選擇電晶體的層142（例如，底部選擇閘極層105和絕緣層104）。
此外，根據本發明內容的一些方面，支撐結構130嵌入在閘極線切割結構120中，並且比閘極線切割結構120更寬。例如，閘極線切割結構120在X方向中延伸，並且沿著X方向將支撐結構130設置在閘極線切割結構120中。支撐結構130的寬度在Y方向上，比閘極線切割結構120的寬度更寬。
在一些實施例中，如圖1B中所示，支撐結構130在橫截面圖中具有“U”形。如圖所示，支撐結構130具有在閘極線切割結構120下方的部分133、以及由於較寬的寬度而延伸出閘極線切割結構120之外的部分131和132。與部分131和部分132相比，直接地在閘極線切割結構120下方的部分133相對更薄。“U”形歸因於針對閘極線切割溝槽的溝槽蝕刻。通常，溝槽蝕刻是定向的，並且留下未被蝕刻掉的部分131和部分132。此外，透過對源極犧牲層具有相對較高蝕刻速率選擇比的一層或多層的材料，來形成支撐結構130，因此當去除源極犧牲層時不去除支撐結構130。當去除源極犧牲層時，部分131和部分132可以支撐上層，並且部分131和部分132可以稱為臂結構131和臂結構132。
根據本發明內容的一些方面，支撐結構130可以被配置為具有適當的長度（例如，在X方向上）。在一個例子中，當將支撐結構130設置在真實通道結構110附近（例如，在區域102中）時，支撐結構130在X方向上具有相對較小的長度（例如，小於在X方向上相鄰的通道結構之間的距離，其對應於圖1D中的L1），以避免與真實通道結構110接觸。在另一個例子中，當將支撐結構130設置在虛設通道結構109附近（例如，在GL拾取區域103中）時，那麼支撐結構130可以在X方向上具有相對較大的長度（例如，大於在X方向上的相鄰通道結構之間的距離，其對應於圖1D中的L2）。
在一些實施例中，在基底101上堆疊第一初始層堆疊之後，使用例如圖1D中的遮罩199之類的BSG切割遮罩。第一初始層堆疊包括源極犧牲層和底部選擇閘極犧牲層。隨後，當源極犧牲層被磊晶層143替換，並且底部選擇閘極犧牲層被底部選擇閘極層105替換時，則第一初始層堆疊變成第一層堆疊141。
根據BSG切割遮罩，在第一初始層堆疊中產生與圖案149、圖案138和圖案139相對應的溝槽。然後使用適當的材料（例如，氧化鋁等等）來填充該溝槽。然後，在第一初始層堆疊上堆疊第二初始層堆疊。第二初始層堆疊包括閘極犧牲層（例如，儲存單元閘極犧牲層和頂部選擇閘極犧牲層）、以及絕緣層。
在形成延伸穿過第二初始層堆疊和第一初始層堆疊的垂直通道結構110（包括109）之後，向下形成閘極線切割溝槽直到第一初始層堆疊中的源極犧牲層。經由閘極線切割溝槽，可以去除源極犧牲層以形成源連接開口。此外，在通道結構110的底部（在Z方向上與源極犧牲層具有相同的高度），可以去除絕緣層和浮動閘極層（例如，阻擋絕緣層111、電荷儲存層112、穿隧絕緣層113等等），並且可以將半導體層114曝露為垂直通道結構110的側壁。垂直通道結構110的底部的曝露的側壁對應於垂直儲存單元串的源極。
當去除源極犧牲層時，儲存單元的通道結構110可以支撐核心區域。另外，沿著閘極線切割結構120設置的支撐結構130可以在各個陣列塊的邊緣處提供支撐，並防止從邊緣發生坍塌。
然後，可以執行選擇性磊晶生長（SEG），以使用例如磊晶層143之類的源極連接層來填充源連接開口，並與垂直儲存單元串的通道形成源連接。
此外，經由閘極線切割溝槽，可以使用閘極層來替換閘極犧牲層，閘極犧牲層例如，第一初始層堆疊中的底部選擇閘極犧牲層、第二初始層堆疊的閘極犧牲層等等。
圖2示出了概述用於製造例如半導體元件100之類的半導體元件的過程示例的流程圖，圖3A-3F示出了在根據本發明內容的一些實施例的製造期間的半導體元件的橫截面視圖。過程開始於S201並且轉到S210。
在S210處，在基底上形成第一初始層堆疊。第一初始層堆疊包括源極犧牲層、底部選擇閘極犧牲層和絕緣層。另外，在一些例子中，可以在第一初始層堆疊上形成緩衝層。
圖3A示出了在基底101上形成第一初始層堆疊141-I之後的半導體元件100的橫截面視圖。第一初始層堆疊141-I包括源極犧牲層190和初始層142-I。初始層142-I包括交替地堆疊的底部選擇閘極犧牲層和絕緣層。當源極犧牲層190被源極連接層（例如，磊晶層143）替換，並且底部選擇閘極犧牲層被底部選擇閘極層替換時，第一初始層堆疊141-I成為第一層堆疊141。在一些例子中，在第一初始層堆疊141-I上還堆疊緩衝層（沒有示出）。緩衝層可以在蝕刻過程或化學機械拋光（CMP）過程期間保護第一堆疊。
在一個例子中，源極犧牲層190從底部開始包括氧化矽層191、氮化矽層192、多晶矽層193、氮化矽層194和氧化矽層195，如圖3A中所示。
返回參考圖2，在S220處，在第一初始層堆疊141-I中形成BSG切割條和初始支撐結構。在一些例子中，使用具有限定BSG切割條和支援結構的圖案的BSG切割遮罩（例如，遮罩199），以將這些圖案轉移到第一初始層堆疊141-I中。
在一個例子中，可以使用微影製程和蝕刻製程將BSG切割條和支撐結構的圖案從BSG切割遮罩轉移到第一初始層堆疊141-I，以形成第一初始層堆疊141-I中的溝槽。然後，使用例如氧化鋁等等之類的適當材料來填充這些溝槽。在一個例子中，這些溝槽是過度填充的，故使用化學機械拋光（CMP）製程來去除過度覆蓋的材料。緩衝層可以防止第一初始層堆疊141-I由於化學機械拋光（CMP）製程而損壞。可以在化學機械拋光（CMP）製程之後並且在形成第二初始層堆疊之前，去除緩衝層。
圖3B示出了在第一初始層堆疊141-I中形成BSG切割條140和初始支撐結構130之後的半導體元件100的橫截面視圖。
返回參考圖2，在S230處，將第二初始層堆疊堆疊在第一初始層堆疊上。第二初始層堆疊包括用於形成儲存單元電晶體和頂部選擇電晶體的閘極犧牲層和絕緣層。當由閘極層替換閘極犧牲層時，第二初始層堆疊成為半導體元件100中的第二層堆疊。圖3C示出了在第二初始層堆疊150-I被堆疊在第一初始層堆疊141-I上之後，半導體元件100的橫截面視圖。
返回參考圖2，在S240處，在第一初始層堆疊141-I和第二初始層堆疊150-I中形成通道結構。
在一些實施例中，在階梯區域中形成階梯，並且執行適當的平坦化製程以獲得相對平坦的表面。然後，使用微影技術來限定微影膠和/或硬​​遮罩層中的通道孔和虛設通道孔的圖案，並且使用蝕刻技術將這些圖案轉移到第二初始層堆疊150-I和第一初始層堆疊141-I中。因此，在核心區域和階梯區域中形成通道孔。
然後，在通道孔中形成通道結構。在一些實施例中，虛設通道結構可以與通道結構一起形成，因此虛設通道結構由與通道結構相同的材料形成。在一個例子中，在通道孔的側壁上形成阻擋絕緣層。然後，從側壁開始順序地堆疊電荷儲存層、穿隧絕緣層、半導體層和絕緣層。
圖3D示出了在形成通道結構110之後的半導體元件的橫截面視圖。
返回參考圖2，在S250處，形成閘極線切割溝槽（在一些例子中也稱為閘極線縫隙）。在一些實施例中，將閘極線切割溝槽蝕刻到第一初始層堆疊141-I中的源極犧牲層。在一個例子中，源極犧牲層190從底部開始包括氧化矽層191、氮化矽層192、多晶矽層193、氮化矽層194和氧化矽層195，如圖3A中所示。多晶矽層193被兩個氮化矽層192和194然後兩個氧化矽層191和195夾在中間。然後，對閘極線切割溝槽的蝕刻在多晶矽層193處停止。對閘極線切割溝槽的蝕刻還蝕刻支撐結構130。對閘極線切割溝槽的蝕刻是定向的，因此在支撐結構130中形成“U”形。
圖3E示出了在形成閘極線切割溝槽129之後的半導體元件的橫截面視圖。對閘極線切割溝槽的蝕刻停止在源極犧牲層中的其中一者處（例如多晶矽層193）。對閘極線切割溝槽的蝕刻仍然蝕刻支撐結構130，因此在支撐結構130中形成“U”形。
返回參考圖2，在S260處，經由閘極線切割溝槽來去除源極犧牲層。源極犧牲層的去除形成源連接開口。在一個例子中，當多晶矽層被兩個氮化矽層然後被兩個氧化矽層夾在中間時，施加第一蝕刻劑以去除多晶矽層。氮化矽層可以保護其他層不受第一蝕刻劑的損害。然後，施加第二蝕刻劑以去除兩個氮化矽層。氧化矽層可以保護其他層免受第二蝕刻劑的損害。然後，施加第三蝕刻劑以去除兩個氧化矽層。
圖3F示出了在經由閘極線切割溝槽去除源極犧牲層之後的半導體元件的橫截面視圖。源極犧牲層的去除形成源連接開口159。應當注意，在一個例子中，支撐結構130由對源極犧牲層具有相對較高的蝕刻速率選擇比的材料形成，因此在去除源極犧牲層之後，支撐結構130可以保留在半導體元件中，並且可以支撐相鄰區域（例如，陣列塊的邊緣），並降低了坍塌的風險。
應當注意，可以在面向源連接開口159的通道結構的底部，去除形成通道結構的一些層（例如，阻擋絕緣層、電荷儲存層、具有氧化物-氮化物-氧化物（ONO）結構的穿隧絕緣層），並且通道結構的在通道結構底部處的半導體層曝露於源連接開口。
還應當注意，在一個例子中，在去除源極犧牲層期間，可以使用保護層覆蓋閘極線切割溝槽的側壁，以避免犧牲閘極層的蝕刻。
返回參考圖2，在S270處，執行側壁SEG以生長磊晶層，並使用源連接材料（例如，摻雜的矽、摻雜的多晶矽、摻雜的非晶體等等）填充源連接開口。然後，源連接材料在通道結構的底部與半導體層接觸（用於形成儲存單元的通道和選擇電晶體），並形成源連接。
在S280處，可以執行進一步的處理。舉一個例子，形成真實閘極。在一些實施例中，使用閘極線切割溝槽，閘極犧牲層可以由閘極層來替換。在一個例子中，經由閘極線切割溝槽將蝕刻劑施加到閘極犧牲層以去除閘極犧牲層。在一個例子中，閘極犧牲層由氮化矽製成，並且經由閘極線切割溝槽施加熱硫酸（H2 SO4 ）以去除閘極犧牲層。此外，經由閘極線切割溝槽，形成到陣列區域中的電晶體的閘極堆疊。在一個例子中，閘極堆疊由高k介電層、膠層和金屬層形成。高k介電層可以包括提供相對較大介電常數的任何適當的材料，例如氧化鉿（HfO2 ）、氧化鉿矽（HfSiO4 ）、氮氧化鉿矽（HfSiON）、氧化鋁（Al2 O3 ）、氧化鑭（La2 O3 ）、氧化鉭（Ta2 O5 ）、氧化釔（Y2 O3 ）、氧化鋯（ZrO2 ）、鈦鍶氧化物（SrTiO3 ）、氧化鋯矽（ZrSiO4 ）、氧化鉿鋯（HfZrO4 ）等等。膠層可以包括例如鈦（Ti）、鉭（Ta）之類的難熔金屬以及其氮化物（例如，TiN、TaN、W2N、TiSiN、TaSiN等）。金屬層包括例如鎢（W）、銅（Cu）等等之類的具有高導電性的金屬。
此外，在一些例子中，製造製程繼續例如用間隔物材料（例如，氧化矽）和公共源材料（例如，鎢）填充閘極線切割溝槽，以形成閘極線切割結構。此外，可以形成接觸結構，並且可以形成金屬跡線。
前述的內容概述了一些實施例的特徵，使得本領域普通技術人員可以更好地理解本發明內容的各方面。本領域普通技術人員應當理解，他們可以容易地將本發明內容用作設計或修改其他過程和結構的基礎，以實現與本文介紹的實施例相同的目的和/或實現相同的優點。本領域普通技術人員還應當認識到，這些等效構造並不脫離本發明內容的精神和保護範圍，並且在不脫離本發明內容的精神和保護範圍的情況下，它們可以進行各種改變、替換和變更。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1:陣列塊 2:陣列塊 3:陣列塊 100:半導體元件 101:基底 102:其他部分(區域) 103:閘極線（GL）拾取區域 104:絕緣層 105:核心區域 106:閘極層 107:絕緣層 109:通道結構 (虛設通道結構) 110:儲存單元串(通道結構) 111:阻擋絕緣層 112:電荷儲存層 113:穿隧絕緣層 114:半導體層 115:絕緣層 120:閘極線切割結構 130:支撐結構 131:部分(臂結構) 132:部分(臂結構) 133:部分 138:圖案 139:圖案 140:BSG切割條 141:第一層堆疊 141-I:第一初始層堆疊 142:層 142-I:初始層 143:源極連接層(磊晶層) 149:圖案 150:第二層堆疊 150-I:第二初始層堆疊 159:源連接開口 190:源極犧牲層 191:氧化矽層 192:氮化矽層 193:多晶矽層 194:氮化矽層 195:氧化矽層 199:遮罩 L1:長度 L2:長度 S201:步驟 S210:步驟 S220:步驟 S230:步驟 S240:步驟 S250:步驟 S260:步驟 S270:步驟 S280:步驟
當結合附圖閱讀時，根據以下的詳細描述可以最好地理解本發明內容的各方面。應當注意，根據行業中的標準實踐，沒有按比例來繪製各種特徵。實際上，為了清楚說明起見，可以任意地增加或減小各種特徵的尺寸。 圖1A-圖1C示出了根據一些實施例的半導體元件的橫截面視圖。 圖1D示出了根據一些實施例的遮罩的例子。 圖2示出了用於概述根據本發明內容的一些實施例的過程示例的流程圖。 圖3A-圖3F根據本發明內容的一些實施例，示出了在製造過程期間的半導體元件的垂直截面圖。
100:半導體元件
101:基底
104:絕緣層
105:核心區域
106:閘極層
107:絕緣層
110:儲存單元串(通道結構)
120:閘極線切割結構
130:支撐結構
131:部分(臂結構)
132:部分(臂結構)
133:部分
140:BSG切割條
141:第一層堆疊
142:層
143:源極連接層(磊晶層)
150:第二層堆疊

Claims (20)

  1. 一種半導體元件，包括： 包括一源極連接層的一第一層堆疊，所述第一層堆疊是在一基底上沿著與所述基底的一主表面垂直的一第一方向堆疊的； 包括多層閘極層和多層絕緣層的一第二層堆疊，所述閘極層和所述絕緣層是交替地堆疊在所述第一層堆疊之上的； 一通道結構，其是在所述第一層堆疊和所述第二層堆疊中沿著所述第一方向形成的； 一閘極線切割結構，其具有切穿所述第一層堆疊和所述第二層堆疊的一溝槽，所述溝槽至少填充有一絕緣層；以及 具有一第一部分的一支撐結構，所述第一部分被設置在所述閘極線切割結構的一側面，並且從所述閘極線切割結構的所述側面進行延伸並且在所述第二層堆疊之下。
  2. 根據申請專利範圍第1所述的半導體元件，其中： 所述支撐結構具有嵌入在所述閘極線切割結構中的一第二部分。
  3. 根據申請專利範圍第2所述的半導體元件，其中： 所述支撐結構具有兩個臂結構，所述兩個臂結構被設置在所述第二部分的對面上，並且從所述閘極線切割結構的所述側面進行延伸，並且在所述第二層堆疊之下。
  4. 根據申請專利範圍第1所述的半導體元件，其中： 所述第一層堆疊包括一個或多個底部選擇閘極層。
  5. 根據申請專利範圍第4所述的半導體元件，其中，所述半導體元件還包括： 一底部選擇閘極切割條，其被設置在所述第一層堆疊中，並且被配置為使所述一個或多個底部選擇閘極層隔離在所述底部選擇閘極切割條的任意一側上。
  6. 根據申請專利範圍第5所述的半導體元件，其中： 所述底部選擇閘極切割條和所述支撐結構的所述第一部分具有基本相同的高度水平。
  7. 根據申請專利範圍第6所述的半導體元件，其中： 所述底部選擇閘極切割條和所述支撐結構是由相同的材料形成的。
  8. 根據申請專利範圍第3所述的半導體元件，其中，所述支撐結構被配置為具有從所述閘極線切割結構離開進行延伸的所述兩個臂結構的一“U”形。
  9. 根據申請專利範圍第1所述的半導體元件，其中， 所述支撐結構被設置在具有為一虛設通道結構的附近的一通道結構的一閘極線拾取區域中，並且所述支撐結構具有比一閾值更長的一長度。
  10. 根據申請專利範圍第1所述的半導體元件，其中， 所述支撐結構被設置在具有被配置用於資料儲存的附近的一通道結構的一區域中，並且所述支撐結構具有比一閾值更短的一長度。
  11. 根據申請專利範圍第1所述所述的半導體元件，其中， 所述支撐結構是由具有對一源極犧牲層的大於一閾值的一蝕刻速率選擇比的材料形成的，所述源極犧牲層被所述源極連接層替換。
  12. 根據申請專利範圍第1所述的半導體元件，其中， 所述支撐結構是由具有對氧化矽和氮化矽的大於閾值的蝕刻速率選擇比的一材料形成的。
  13. 根據申請專利範圍第1所述的半導體元件，其中， 所述支撐結構包括至少一層氧化鋁。
  14. 一種用於製造半導體元件的方法，包括： 在一基底上沿著與所述基底的一主表面垂直的一第一方向來堆疊包括一源極犧牲層的一第一層； 在所述第一層中形成一支撐結構； 在所述第一層上，堆疊包括一閘極犧牲層和一絕緣層的一第二層； 形成在所述第一方向上延伸到所述第一層和所述第二層中的一通道結構； 形成到所述第二層和所述第一層中的一閘極線切割溝槽，所述支撐結構具有一第一部分，所述第一部分被設置在所述閘極線切割溝槽的一側面，並且從所述閘極線切割溝槽進行延伸，並且在所述第二層堆疊之下；以及 至少利用一源極連接層替換所述源極犧牲層，其中所述支撐結構的所述第一部分保留在所述基底上。
  15. 根據申請專利範圍第14所述的方法，其中，所述第一層包括一個或多個底部選擇閘極犧牲層。
  16. 根據申請專利範圍第15所述的方法，還包括： 與所述支撐結構同時地形成一底部選擇閘極切割條。
  17. 根據申請專利範圍第15所述的方法，還包括： 根據相同的一遮罩，在所述第一層中限定所述支撐結構和所述底部選擇閘極切割條。
  18. 根據申請專利範圍第14所述的方法，還包括： 形成穿過所述支撐結構的一中間部分的所述閘極線切割溝槽，所述支撐結構被形成為具有兩個臂結構的一“U”形。
  19. 根據申請專利範圍第14所述的方法，還包括： 在具有為一虛設通道結構的附近的一通道結構的一閘極線拾取區域中，形成所述支撐結構，並且所述支撐結構具有比一閾值更長的長度。
  20. 根據申請專利範圍第14所述的方法，還包括： 在具有被配置用於資料儲存的附近的一通道結構的區域中，形成所述支撐結構，並且所述支撐結構具有比一閾值更短的長度。
TW109108772A 2020-01-28 2020-03-17 垂直記憶體件 TWI748374B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/074058 2020-01-28
PCT/CN2020/074058 WO2021151221A1 (en) 2020-01-28 2020-01-28 Vertical memory devices

Publications (2)

Publication Number Publication Date
TW202129922A true TW202129922A (zh) 2021-08-01
TWI748374B TWI748374B (zh) 2021-12-01

Family

ID=71025013

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108772A TWI748374B (zh) 2020-01-28 2020-03-17 垂直記憶體件

Country Status (4)

Country Link
US (1) US20210257386A1 (zh)
CN (2) CN115101526A (zh)
TW (1) TWI748374B (zh)
WO (1) WO2021151221A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189635B2 (en) 2019-04-01 2021-11-30 Applied Materials, Inc. 3D-NAND mold
US11638377B2 (en) 2019-09-13 2023-04-25 Applied Materials, Inc. Self-aligned select gate cut for 3D NAND
US11587796B2 (en) 2020-01-23 2023-02-21 Applied Materials, Inc. 3D-NAND memory cell structure
US11930637B2 (en) 2020-06-19 2024-03-12 Applied Materials, Inc. Confined charge trap layer
CN113540111B (zh) * 2020-07-21 2023-05-12 长江存储科技有限责任公司 一种三维存储器件及其制造方法
CN112041987B (zh) * 2020-07-24 2023-11-03 长江存储科技有限责任公司 两步l形选择性外延生长
CN117412595A (zh) * 2020-08-12 2024-01-16 长江存储科技有限责任公司 三维存储器结构及其制备方法
CN111952313A (zh) * 2020-08-25 2020-11-17 长江存储科技有限责任公司 三维存储器及其制造方法
US11856764B2 (en) * 2021-04-06 2023-12-26 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US20230057852A1 (en) * 2021-08-23 2023-02-23 Micron Technology, Inc. Integrated Circuitry Comprising A Memory Array Comprising Strings Of Memory Cells And Method Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230066753A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Electronic devices including vertical strings of memory cells, and related memory devices, systems and methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4191975B2 (ja) * 2001-11-01 2008-12-03 イノテック株式会社 トランジスタとそれを用いた半導体メモリ、およびトランジスタの製造方法
KR20140069925A (ko) * 2012-11-30 2014-06-10 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9780112B2 (en) * 2015-10-26 2017-10-03 Sandisk Technologies Llc Methods and apparatus for three-dimensional NAND non-volatile memory devices with side source line and mechanical support
KR102613511B1 (ko) * 2016-06-09 2023-12-13 삼성전자주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
US10008570B2 (en) * 2016-11-03 2018-06-26 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US20180269222A1 (en) * 2017-03-17 2018-09-20 Macronix International Co., Ltd. 3d memory device with layered conductors
US10224340B2 (en) * 2017-06-19 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
CN107731833B (zh) * 2017-08-31 2018-12-14 长江存储科技有限责任公司 一种阵列共源极填充结构及其制备方法
US10559582B2 (en) * 2018-06-04 2020-02-11 Sandisk Technologies Llc Three-dimensional memory device containing source contact to bottom of vertical channels and method of making the same
KR102514903B1 (ko) * 2018-06-29 2023-03-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 인터포저를 이용하여 장치 칩이 적층된 3차원 메모리 장치
CN111403415B (zh) * 2018-06-29 2021-05-25 长江存储科技有限责任公司 具有屏蔽层的三维存储器件及其形成方法
KR102651818B1 (ko) * 2018-07-20 2024-03-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3 차원 메모리 장치
CN109314117B (zh) * 2018-08-14 2019-08-30 长江存储科技有限责任公司 操作3d存储器件的方法
CN109346477A (zh) * 2018-11-08 2019-02-15 长江存储科技有限责任公司 3d存储器件及其制造方法

Also Published As

Publication number Publication date
US20210257386A1 (en) 2021-08-19
CN111295756A (zh) 2020-06-16
TWI748374B (zh) 2021-12-01
CN115101526A (zh) 2022-09-23
CN111295756B (zh) 2022-06-21
WO2021151221A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
TWI748374B (zh) 垂直記憶體件
US11889686B2 (en) Vertical memory devices
WO2009119527A1 (ja) 半導体メモリ及びその製造方法
TWI705481B (zh) 用於晶圓翹曲控制的方法
US11948894B2 (en) Vertical memory devices
CN111968987B (zh) 三维存储器及其制造方法
US20220005828A1 (en) Vertical memory devices
US11948901B2 (en) Vertical memory devices
TWI763397B (zh) 具有氣隙的半導體晶粒結構及其製備方法
US20240107759A1 (en) Memory system, semiconductor device and fabrication method therefor
WO2023070611A1 (en) Methods for forming semiconductor devices