TW202006919A - 天線模組 - Google Patents

天線模組 Download PDF

Info

Publication number
TW202006919A
TW202006919A TW108105737A TW108105737A TW202006919A TW 202006919 A TW202006919 A TW 202006919A TW 108105737 A TW108105737 A TW 108105737A TW 108105737 A TW108105737 A TW 108105737A TW 202006919 A TW202006919 A TW 202006919A
Authority
TW
Taiwan
Prior art keywords
recessed portion
antenna
antenna module
passive component
patent application
Prior art date
Application number
TW108105737A
Other languages
English (en)
Other versions
TWI695478B (zh
Inventor
林裁賢
金漢
金哲奎
李尙鍾
沈正虎
Original Assignee
南韓商三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電機股份有限公司 filed Critical 南韓商三星電機股份有限公司
Publication of TW202006919A publication Critical patent/TW202006919A/zh
Application granted granted Critical
Publication of TWI695478B publication Critical patent/TWI695478B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H01Q7/06—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop with core of ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種天線模組包括天線基板，所述天線基板包括核心層、設置於所述核心層的相對表面上的絕緣層以及包括天線圖案的配線層。天線基板具有第一凹陷部分及第二凹陷部分。天線模組更包括：被動組件，設置於第一凹陷部分中；半導體晶片，設置於第二凹陷部分中且具有主動面；包封體，包封被動組件及半導體晶片的至少部分；以及連接部分，設置於半導體晶片的主動面上且包括電性連接至半導體晶片的重佈線層。所述被動組件的厚度大於所述半導體晶片的厚度，且所述第一凹陷部分的深度大於所述第二凹陷部分的深度。

Description

天線模組
本揭露是有關於一種包括天線基板及半導體晶片的天線模組。 [相關申請案的交叉參考]
本申請案主張於2018年7月12日在韓國智慧財產局提出申請的韓國專利申請案第10-2018-0081186號的優先權，所述韓國專利申請案的全部揭露內容併入本案供參考。
近年來，隨著電子裝置的薄化趨勢，安裝於行動裝置（例如，智慧型電話）中的各種組件需要微型化。因此，當毫米波（millimeter wave）/5G天線模組（5G antenna module）用於此種行動裝置中時，在毫米波/5G天線模組的尺寸（size）、厚度等方面存在諸多限制以確保在行動裝置內的毫米波/5G天線模組的安裝位置的自由度並顯著地減少製程數。
本揭露的態樣提供一種天線模組，所述天線模組儘管包括了半導體晶片及被動組件並省略連接件，但是在被安裝於一套組（set）中時，藉由具有顯著減小的厚度而具有自由度。
根據本揭露的態樣，一種天線模組包括：天線基板，天線基板中設置有凹陷部分；以及安裝於所述凹陷部分中的半導體晶片及被動組件。
根據本揭露的態樣，一種天線模組包括天線基板，所述天線基板包括核心層、設置於所述核心層的相對表面上的多個絕緣層以及包括天線圖案的多個配線層。第一凹陷部分及第二凹陷部分自所述天線基板的下表面凹陷。所述天線模組更包括：被動組件，設置於所述第一凹陷部分中；半導體晶片，設置於所述第二凹陷部分中且具有主動面及與所述主動面相對的非主動面，所述主動面上設置有連接墊；包封體，包封所述被動組件及所述半導體晶片的至少部分；以及連接部分，設置於所述半導體晶片的所述主動面上且包括電性連接至所述半導體晶片的所述連接墊的重佈線層。所述被動組件具有大於所述半導體晶片的厚度的厚度，且所述第一凹陷部分具有大於所述第二凹陷部分的深度的深度。
在下文中，將參照所附圖式闡述本揭露中的各例示性實施例。在所附圖式中，為清晰起見，可誇大或縮小各組件的形狀、尺寸等。
在本文中，使用下側、下部分、下表面等來指代相對於圖中所示的剖面朝扇出型半導體封裝的安裝表面的方向，而使用上側、上部分、上表面等來指代與所述下側/下部分/下表面/方向相反的方向。然而，定義該些方向是為了方便闡釋，且本申請專利範圍並不受如上所述所定義的方向特別限制。
在說明中，組件與另一組件的「連接（connection）」的意義在概念上包括經由黏合層進行的間接連接以及兩個組件之間的直接連接（例如，藉由直接接觸）。另外，「電性連接（electrically connected）」在概念上包括物理連接及物理斷接（disconnection）。可理解，當以例如「第一（first）」及「第二（second）」等用語來指代元件時，所述元件並不因此受到限制。所述用語可能僅用於將一個元件與其他元件區分開的目的，且可不限制所述元件的順序或重要性。在一些情形中，在不背離本文中所提出的申請專利範圍的範圍的條件下，第一元件可被稱為第二元件。類似地，第二元件亦可被稱為第一元件。
本文所用用語「例示性實施例」並非指稱本揭露通篇中的相同例示性實施例，而是為強調與另一例示性實施例的特定特徵或特性不同的特定特徵或特性而提供。然而，本文中所提供的例示性實施例被視為能夠藉由彼此整體組合或部分組合來實施。舉例而言，即使並未在另一例示性實施例中闡述在特定例示性實施例中闡述的一個元件，除非在另一例示性實施例中提供了相反或矛盾的說明，否則所述元件可被理解為適合於另一例示性實施例中的整合。
使用本文所用用語僅是為了闡述例示性實施例而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式包括複數形式。電子裝置
圖1是示出電子裝置系統的實例的示意性方塊圖。
參照圖1，電子裝置1000中可容置有主板1010。主板1010可包括物理連接至或電性地連接至主板1010的晶片相關組件1020、網路相關組件1030、其他組件1040等。該些組件可連接至以下將闡述的其他組件以形成各種訊號線1090。
晶片相關組件1020可包括：記憶體晶片，例如揮發性記憶體（例如，動態隨機存取記憶體（dynamic random access memory，DRAM））、非揮發性記憶體（例如，唯讀記憶體（read only memory，ROM））或快閃記憶體等；應用處理器晶片，例如中央處理器（例如，中央處理單元（central processing unit，CPU））、圖形處理器（例如，圖形處理單元（graphic processing unit，GPU））、數位訊號處理器、密碼處理器（cryptographic processor）、微處理器或微控制器等；以及邏輯晶片，例如類比至數位轉換器（analog-to-digital converter，ADC）或應用專用積體電路（application-specific integrated circuit，ASIC）等。然而，晶片相關組件1020並非僅限於此，而是亦可包括其他類型的晶片相關組件。另外，晶片相關組件1020可彼此組合。
網路相關組件1030可包括例如以下協定：無線保真（wireless fidelity，Wi-Fi）（電氣及電子工程師學會（Institute of Electrical And Electronics Engineers，IEEE）802.11家族等）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）（IEEE 802.16家族等）、IEEE 802.20、長期演進（long term evolution，LTE）、僅支援資料的演進（evolution data only，Ev-DO）、高速封包存取+（high speed packet access +，HSPA+）、高速下行封包存取+（high speed downlink packet access +，HSDPA+）、高速上行封包存取+（high speed uplink packet access +，HSUPA+）、增強型資料GSM環境（enhanced data GSM environment，EDGE）、全球行動通訊系統（global system for mobile communications，GSM）、全球定位系統（global positioning system，GPS）、通用封包無線電服務（general packet radio service，GPRS）、分碼多重存取（code division multiple access，CDMA）、分時多重存取（time division multiple access，TDMA）、數位增強型無線電訊（digital enhanced cordless telecommunications，DECT）、藍芽、3G協定、4G協定及5G協定以及繼上述協定之後指定的任何其他無線協定及有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括多種其他無線標準或協定或者有線標準或協定。另外，網路相關組件1030可與上述晶片相關組件1020一起彼此組合。
其他組件1040可包括高頻電感器、鐵氧體電感器（ferrite inductor）、功率電感器（power inductor）、鐵氧體珠粒（ferrite beads）、低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）、電磁干擾（electromagnetic interference，EMI）濾波器或多層陶瓷電容器（multilayer ceramic capacitor，MLCC）等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動組件等。另外，其他組件1040可與上述晶片相關組件1020或網路相關組件1030一起彼此組合。
端視電子裝置1000的類型而定，電子裝置1000可包括可物理連接至或電性地連接至主板1010或可不物理連接至或不電性地連接至主板1010的其他組件。該些其他組件可包括例如照相機模組1050、天線1060、顯示器裝置1070、電池1080、音訊編解碼器（未繪示）、視訊編解碼器（未繪示）、功率放大器（未繪示）、羅盤（未繪示）、加速度計（未繪示）、陀螺儀（未繪示）、揚聲器（未繪示）、大容量儲存單元（例如，硬碟驅動機）（未繪示）、光碟（compact disk，CD）驅動機（未繪示）或數位多功能光碟（digital versatile disk，DVD）驅動機（未繪示）等。然而，該些其他組件並非僅限於此，而是端視電子裝置1000等的類型亦可包括用於各種目的的其他組件。
電子裝置1000可為智慧型電話、個人數位助理（personal digital assistant，PDA）、數位攝影機（digital video camera）、數位照相機（digital still camera）、網路系統、電腦、監視器、平板個人電腦（tablet PC）、膝上型個人電腦、隨身型易網機個人電腦（netbook PC）、電視、視訊遊戲機（video game machine）、智慧型手錶或汽車組件等。然而，電子裝置1000並非僅限於此，而是可為處理資料的任何其他電子裝置。
圖2是示出電子裝置的實例的示意性立體圖。
參照圖2，半導體封裝可出於各種目的而在如上所述的各種電子裝置1000中使用。舉例而言，母板1110可容置於智慧型電話1100的本體1101中，且各種電子組件1120可物理連接至或電性地連接至母板1110。另外，可物理連接至或電性地連接至母板1110或可不物理連接至或不電性地連接至母板1110的其他組件（例如，照相機模組1130）可容置於本體1101中。電子組件1120中的某些電子組件可為晶片相關組件，且半導體封裝100可為例如晶片相關組件中的應用處理器，但並非僅限於此。所述電子裝置不必僅限於智慧型電話1100，而是可為如上所述其他電子裝置。半導體封裝
一般而言，在半導體晶片中整合有諸多精細的電路。然而，半導體晶片本身可能無法用作完成的半導體產品，且可因外部物理衝擊或化學衝擊而被損壞。因此，一般而言，半導體晶片無法單獨使用，而是被封裝於電子裝置等中且在電子裝置等中以封裝狀態使用。
使用半導體封裝的原因是：就電性連接而言，通常半導體晶片與電子裝置的主板之間存在電路寬度（circuit width）差。詳言之，半導體晶片的連接墊的尺寸及半導體晶片的各連接墊之間的間隔是非常精細的，但是在電子裝置中使用的主板的組件安裝墊的尺寸及主板的各組件安裝墊之間的間隔顯著地大於半導體晶片的連接墊的尺寸及各連接墊之間的間隔。因此，可能難以將半導體晶片直接安裝於主板上，且因此使用用於緩衝半導體與主板之間的電路寬度差的封裝技術。
端視半導體封裝的結構及目的而定，藉由封裝技術製造的半導體封裝可被分類成扇入型半導體封裝或扇出型半導體封裝。
在下文中將參照圖式更詳細地闡述所述扇入型半導體封裝及所述扇出型半導體封裝。扇入型 半導體封裝
圖3A及圖3B是示出扇入型半導體封裝在被封裝之前及被封裝之後的狀態的示意性剖視圖。
圖4是示出扇入型半導體封裝的封裝製程的示意性剖視圖。
參照圖3A、圖3B及圖4，半導體晶片2220可為例如處於裸露狀態下的積體電路（integrated circuit，IC），半導體晶片2220包括：本體2221，其包含矽（Si）、鍺（Ge）或砷化鎵（GaAs）等；連接墊2222，其形成於本體2221的一個表面上且包含例如鋁（Al）等導電材料；以及例如氧化物膜或氮化物膜等鈍化層2223，形成於本體2221的一個表面上且覆蓋連接墊2222的至少部分。在此種情形中，由於連接墊2222可為顯著小的，因此可能難以將積體電路（IC）安裝於中級印刷電路板（printed circuit board，PCB）上以及電子裝置的主板上等。
因此，可端視半導體晶片2220的尺寸而在半導體晶片2220上形成連接構件2240以對連接墊2222進行重新分佈。可藉由以下方式來形成連接構件2240：使用例如感光成像介電質（photoimagable dielectric，PID）等絕緣材料在半導體晶片2220上形成絕緣層2241；形成敞露連接墊2222的通孔孔洞2243h；以及接著形成配線圖案2242及通孔2243。接著，可形成保護連接構件2240的鈍化層2250、可形成開口2251及可形成凸塊下金屬層2260等。亦即，可藉由一系列製程來製造包括例如半導體晶片2220、連接構件2240、鈍化層2250及凸塊下金屬層2260的扇入型半導體封裝2200。
如上所述，所述扇入型半導體封裝可具有其中所述半導體晶片的所有連接墊（例如輸入/輸出（input/output，I/O）端子）均設置於所述半導體晶片內的封裝形式，且可具有極佳的電性特性且以低成本進行生產。因此，已以扇入型半導體封裝形式製造出安裝於智慧型電話中的諸多元件。詳言之，已開發出安裝於智慧型電話中的諸多元件以在具有小尺寸（compact size）的同時實施快速訊號轉移。
然而，由於所有的輸入/輸出端子均需要設置於扇入型半導體封裝中的半導體晶片內，因此，扇入型半導體封裝具有顯著的空間限制。因此，難以將此結構應用於具有大的數目的輸入/輸出端子的半導體晶片或具有小尺寸的半導體晶片。另外，由於上述缺點，扇入型半導體封裝可能無法在電子裝置的主板上直接安裝及使用。原因是：即使在其中藉由重佈線製程增大了半導體晶片的輸入/輸出端子的尺寸及半導體晶片的各輸入/輸出端子之間的間隔的情形中，半導體晶片的輸入/輸出端子的尺寸及半導體晶片的各輸入/輸出端子之間的間隔可能仍不足以將扇入型半導體封裝直接安裝於電子裝置的主板上。
圖5是示出其中扇入型半導體封裝安裝於中介基板上且最終安裝於電子裝置的主板上的情形的示意性剖視圖。
圖6是示出其中扇入型半導體封裝嵌於中介基板中且最終安裝於電子裝置的主板上的情形的示意性剖視圖。
參照圖5及圖6，在扇入型半導體封裝2200中，半導體晶片2220的連接墊2222（即，輸入/輸出端子）可經由中介基板2301再次進行重新分佈，且扇入型半導體封裝2200可在其被安裝於中介基板2301上的狀態下最終安裝於電子裝置的主板2500上。在此種情形中，可藉由底部填充樹脂2280等來固定焊球2270等，且半導體晶片2220的外側可被覆蓋以模製材料2290等。作為另一種選擇，扇入型半導體封裝2200可嵌於單獨的中介基板2302中，半導體晶片2220的連接墊2222（即，輸入/輸出端子）可在扇入型半導體封裝2200嵌於中介基板2302中的狀態下藉由中介基板2302再次進行重新分佈，且扇入型半導體封裝2200可最終安裝於電子裝置的主板2500上。
如上所述，可能難以在電子裝置的主板上直接安裝並使用扇入型半導體封裝。因此，扇入型半導體封裝可安裝於單獨的中介基板上且接著藉由封裝製程安裝於電子裝置的主板上，或者可在其中扇入型半導體封裝嵌於中介基板中的狀態下在電子裝置的主板上安裝及使用。扇出型 半導體封裝
圖7是示出扇出型半導體封裝的示意性剖視圖。
參照圖7，在扇出型半導體封裝2100中，舉例而言，半導體晶片2120的外側可由包封體2130保護，且半導體晶片2120的連接墊2122可藉由連接構件2140而在半導體晶片2120之外進行重新分佈。在此種情形中，在連接構件2140上可進一步形成鈍化層2150，且在鈍化層2150的開口中可進一步形成凸塊下金屬層2160。在凸塊下金屬層2160上可進一步形成焊球2170。半導體晶片2120可為包括本體2121、連接墊2122、鈍化層（未繪示）等的積體電路（IC）。連接構件2140可包括絕緣層2141、形成於絕緣層2141上的重佈線層2142及將連接墊2122與重佈線層2142電性連接至彼此的通孔2143。
如上所述，所述扇出型半導體封裝可具有其中半導體晶片的輸入/輸出端子藉由形成於所述半導體晶片上的連接構件而在所述半導體晶片之外進行重新分佈並設置於所述半導體晶片之外的形式。如上所述，在扇入型半導體封裝中，半導體晶片的所有輸入/輸出端子均需要設置於半導體晶片內。因此，當半導體晶片的尺寸減小時，需要減小球的尺寸及節距，進而使得可能無法在扇入型半導體封裝中使用標準化球佈局（standardized ball layout）。另一方面，所述扇出型半導體封裝具有其中半導體晶片的輸入/輸出端子如上所述藉由形成於半導體晶片上的連接構件而向半導體晶片之外進行重新分佈並設置於半導體晶片之外的形式。因此，即使在其中半導體晶片的尺寸減小的情形中，仍可照樣在扇出型半導體封裝中使用標準化球佈局，進而使得所述扇出型半導體封裝可在不使用單獨的中介基板的條件下安裝於電子裝置的主板上，如以下所闡述。
圖8是示出其中扇出型半導體封裝安裝於電子裝置的主板上的情形的示意性剖視圖。
參照圖8，扇出型半導體封裝2100可藉由焊球2170等安裝於電子裝置的主板2500上。亦即，如上所述，扇出型半導體封裝2100包括連接構件2140，連接構件2140形成於半導體晶片2120上且能夠將連接墊2122重新分佈至半導體晶片2120的尺寸之外的扇出區，進而使得可照樣在扇出型半導體封裝2100中使用標準化球佈局。因此，扇出型半導體封裝2100可在不使用單獨的中介基板等的條件下安裝於電子裝置的主板2500上。
如上所述，由於所述扇出型半導體封裝可在不使用單獨的中介基板的條件下安裝於電子裝置的主板上，因此所述扇出型半導體封裝可被實施成具有較使用中介基板的扇入型半導體封裝的厚度小的厚度。因此，所述扇出型半導體封裝可被微型化及薄化。另外，所述扇出型電子組件封裝具有極佳的熱特性及電性特性，進而使得所述扇出型電子組件封裝尤其適合用於行動產品。因此，所述扇出型電子組件封裝可被實施成較使用印刷電路板（PCB）的一般疊層封裝（package-on-package，POP）型的形式更小型的形式，且可解決因出現翹曲（warpage）現象而出現的問題。
同時，所述扇出型半導體封裝指代用於如上所述將半導體晶片安裝於電子裝置的主板等上且保護所述半導體晶片不受外部衝擊的封裝技術，並且所述扇出型半導體封裝是與例如中介基板等印刷電路板（PCB）的概念不同的概念，所述印刷電路板具有與扇出型半導體封裝的規格、目的等不同的規格、目的等，且所述印刷電路板中嵌有扇入型半導體封裝。天線模組
圖9是示出根據本揭露例示性實施例的天線模組的示意性剖視圖。
參照圖9，根據例示性實施例的天線模組500A可包括：天線基板100A；被動組件310、320及330，其設置於天線基板100A的凹陷部分110H1、110H2a、110H2b及110H3中；半導體晶片221及222，分別設置於天線基板100A的第二凹陷部分110H2a及110H2b中；包封體130，包封半導體晶片221及222以及被動組件310、320及330的至少部分；以及連接部分400，其設置於天線基板100A之下的半導體晶片221及222中的每一者的主動面上且包括電性連接至半導體晶片221及222的連接墊221P及222P的配線層412。
近年來，隨著電子裝置的薄度增大的趨勢，安裝於行動裝置（例如，智慧型電話）中的各組件的厚度受到顯著限制。因此，當毫米波/5G天線模組用於行動裝置中時，在毫米波/5G天線模組天線模組的尺寸、厚度等方面可存在諸多限制以確保毫米波/5G天線模組在套組（set）中的安裝位置中的自由度。
同時，當以一般系統級封裝（system-in-package，SIP）型模組方式來實施天線模組時，藉由表面安裝技術（surface mount technology，SMT）將各種半導體晶片及被動組件安裝於天線基板的底表面上。另外，為防止電磁干擾（EMI），將覆蓋半導體晶片及被動組件的屏蔽罩（shield can）貼附至半導體晶片及被動組件。作為另一種選擇，以環氧模製化合物（epoxy molding compound，EMC）來覆蓋半導體晶片及被動組件，且接著在EMC的外表面上形成金屬層。在此種情形中，由於模組的總厚度是由被動組件（特別是具有大的厚度的組件，例如功率電感器（power inductor，PI））決定的，因此除非減小功率電感器的厚度或者改變安裝功率電感器的方法，否則在減小模組的總厚度方面存在限制。
另一方面，在根據例示性實施例的天線模組500A中，電子組件（例如，各種半導體晶片221及222以及被動組件310、320及330）可安裝於天線基板100A中的凹陷部分110H1、110H2a、110H2b及110H3中。特別是，凹陷部分110H1、110H2a、110H2b及110H3可被形成為具有不同的深度，進而使得天線模組500A的總厚度可被保持（例如，被保持恆定不變），而無論半導體晶片221及222以及被動組件310、320及330的厚度如何。具有第一厚度T1的第一被動組件310可安裝於具有第一深度D1的第一凹陷部分110H1中，且具有小於第一厚度T1的第二厚度T2的第二被動組件320以及第一半導體晶片221及第二半導體晶片222可安裝於具有小於第一深度D1的第二深度D2的第二凹陷部分110H2a及110H2b中。另外，具有小於第二厚度T2的第三厚度T3的第三被動組件330可安裝於具有小於第二深度D2的第三深度D3的第三凹陷部分110H3中。因此，即使在其中所安裝的電子組件（例如，半導體晶片221及222以及被動組件310、320及330）的厚度是各種各樣的且彼此不同的情形中，半導體晶片221及222以及被動組件310、320及330可被安裝成使得其下表面相互實質上共面。因此，可減小天線模組500A的總厚度。另外，電性連接至半導體晶片221及222以及被動組件310、320及330的連接部分400可設置於天線基板100A之下。半導體晶片221及222以及被動組件310、320及330可藉由連接部分400物理連接至及/或電性地連接至套組（set）中的其他組件，進而使得可省略設置於天線基板100A中的連接件。
在下文中，將更詳細地闡述根據例示性實施例的天線模組500A中所包括的各個組件。
天線基板100A（其是能夠實施毫米波/5G天線的區域或結構）可包括配線層112，配線層112包括天線圖案及接地圖案。詳言之，天線基板100A可包括核心層110、絕緣層111、鈍化層120、配線層112以及連接通孔層113a及113b。根據例示性實施例的天線基板100A可具有其中絕緣層111積層於核心層110的相對表面上的形式。在此種情形中，配線層112可設置於核心層110及相應的絕緣層111上。配線層112可藉由穿過核心層110及相應的絕緣層111的連接通孔層113a及113b電性地連接至彼此。
可使用絕緣材料作為核心層110的材料。在此種情形中，絕緣材料可為以下材料：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；包含增強材料（例如玻璃纖維（或玻璃布或玻璃纖維布））及/或無機填料與熱固性樹脂和熱塑性樹脂一起的材料，例如預浸體。然而，核心層110的材料並非僅限於所述樹脂，且可為例如玻璃板或陶瓷板。
配線層112的天線圖案及/或接地圖案可設置於核心層110的上表面及下表面上。舉例而言，天線圖案可設置於核心層110的上表面上，且接地圖案可設置於核心層110的下表面上。在此種情形中，無論外部環境如何變化，都可在單個複合模組內穩定地確保天線與接地平面之間的距離，進而可保持天線的輻射特性。另外，可藉由適當地調整核心層110的介電常數而使天線基板100A微型化，以顯著地減小天線模組500A的尺寸，從而提高整個天線模組500A的空間效率。
可使用絕緣材料作為絕緣層111中的每一者的材料。在此種情形中，絕緣材料可為以下材料：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；與熱固性樹脂和熱塑性樹脂一起包含增強材料（例如無機填料）的材料，例如味之素構成膜（Ajinomoto Build-up Film，ABF）。然而，絕緣層中的每一者的材料並非僅限於此，而是亦可為感光成像介電質（PID）。即使絕緣層111的材料彼此相同，各絕緣層之間的界限亦可為明顯的。
配線層112可包括實質上實施毫米波/5G天線的天線圖案等，且可更包括接地圖案或饋電圖案（feeding pattern）等。端視天線圖案的配置及形狀而定，天線圖案可為偶極天線（dipole antenna）或塊狀天線（patch antenna）等。接地圖案可具有接地平面形式（ground plane form）。天線圖案可由設置於相同水平高度上的接地圖案圍繞，但並非僅限於此。配線層112可包括訊號圖案、電源圖案或電阻器圖案等。特別是，藉由凹陷部分110H1、110H2a、110H2b及110H3的整個後表面暴露的配線層112的終止元件層112S可在製程（例如，用於形成凹陷部分110H1、110H2a、110H2b及110H3的噴砂製程（sandblast process））中用作終止元件層。配線層112中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金，但並非僅限於此。
連接通孔層113a及113b可將形成於不同層上的配線層112電性地連接至彼此，從而在天線基板100A中形成電性通路。連接通孔層113a及113b可包括穿過核心層110的第一連接通孔層113a及穿過絕緣層111的第二連接通孔層113b。連接通孔層113a及113b可包括以電性方式及/或訊號方式連接至天線圖案的饋電通孔，且可更包括接地連接通孔等。連接通孔層113a及113b可更包括訊號連接通孔或電源連接通孔（power connection via）等。接地連接通孔中的一些接地連接通孔可圍繞饋電通孔。連接通孔層113a及113b中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。連接通孔層113a及113b中的每一者的連接通孔可利用導電材料完全填充，或者與圖式所示不同，導電材料可沿通孔孔洞中的每一者的壁形成。另外，連接通孔層中的每一者可具有任何已知的垂直剖面形狀，例如圓柱形狀、沙漏形狀或錐形形狀等。
凹陷部分110H1、110H2a、110H2b及110H3可藉由使天線基板100A從天線基板100A的下表面凹陷預定深度來形成。凹陷部分110H1、110H2a、110H2b及110H3中的每一者可具有盲腔形式。凹陷部分110H1、110H2a、110H2b及110H3中的每一者可具有傾斜的側壁，但並非僅限於此。凹陷部分110H1、110H2a、110H2b及110H3可具有相同的深度或不同的深度。如圖所示，第一凹陷部分110H1、第二凹陷部分110H2a及110H2b以及第三凹陷部分110H3可分別具有不同的深度D1、D2及D3。凹陷部分110H1、110H2a、110H2b及110H3可被設置成連接至彼此或被設置成彼此間隔開，且在其他例示性實施例中，可對凹陷部分110H1、110H2a、110H2b及110H3的數目及設置形式進行各種修改。第一凹陷部分110H1可具有延伸至核心層110的上表面的深度D1，第二凹陷部分110H2a及110H2b可具有延伸至核心層110的下表面的深度D2，且第三凹陷部分110H3可具有延伸至核心層110下面的絕緣層111中的一些絕緣層的深度D3。然而，根據其他例示性實施例，凹陷部分110H1、110H2a、110H2b及110H3亦可延伸至核心層110上方的絕緣層111中的一些絕緣層。
鈍化層120可設置於天線基板100A的最上層上以保護天線基板100A的內部組件。鈍化層120亦可包含絕緣材料，例如，ABF，但並非僅限於此。根據其他例示性實施例，鈍化層120可進一步設置於天線基板100A的下表面上。
半導體晶片221及222可包括執行不同功能的第一半導體晶片221及第二半導體晶片222。在此種情形中，第一半導體晶片221可為電源管理積體電路（power management integrated circuit，PMIC），第二半導體晶片222可為射頻積體電路（radio frequency integrated circuit，RFIC），且第一半導體晶片221與第二半導體晶片222可電性連接至彼此。第一半導體晶片221可安裝於第二凹陷部分110H2a中，且第二半導體晶片222可安裝於另一第二凹陷部分110H2b中，另一第二凹陷部分110H2b被設置成與第二凹陷部分110H2a間隔開。半導體晶片221及222的非主動面可藉由任何已知的黏合構件250（例如，晶粒貼附膜（die attach film，DAF））貼附至終止元件層112S，終止元件層112S被暴露至第二凹陷部分110H2a及110H2b的後表面。
半導體晶片221及222的主動面是指半導體晶片221及222的上面設置有連接墊221P及222P的表面，且半導體晶片221及222的非主動面是指半導體晶片221及222的與所述主動面相對的表面。半導體晶片221及222中的每一者可基於主動晶圓形成。在此種情形中，半導體晶片中的每一者的本體的基礎材料可為矽（Si）、鍺（Ge）或砷化鎵（GaAs）等。連接墊221P及222P可將半導體晶片221及222電性地連接至其他組件。連接墊221P及222P中的每一者的材料可為導電材料（例如鋁（Al）等）。半導體晶片221及222可藉由連接墊221P及222P以及連接部分400電性地連接至天線基板100A以及被動組件310、320及330。在其他例示性實施例中，可對安裝於天線基板100A中的半導體晶片221及222的數目及設置形式進行各種修改。
被動組件310、320及330中的每一者可為電子組件（例如，電容器或電感器等）。作為非限制性實例，第一被動組件310可為需要具有大的厚度以具有高電感的功率電感器（PI）。被動組件310、320及330可具有不同的厚度，且可安裝於不同的凹陷部分110H1、110H2a、110H2b及110H3中。第一被動組件310可安裝於第一凹陷部分110H1中，第二被動組件320可安裝於第二凹陷部分110H2a中，且第三被動組件330可安裝於第三凹陷部分110H3中。被動組件310、320及330可藉由任何已知的黏合構件250（例如，DAF）貼附至終止元件層112S，終止元件層112S經由凹陷部分110H1、110H2a、110H2b及110H3的後表面而被暴露。第一被動組件310的厚度T1可大於半導體晶片221及222中的每一者的厚度T2。第二被動組件320的厚度T2可與半導體晶片221及222中的每一者的厚度T2實質上相同。第三被動組件330的厚度T3可小於半導體晶片221及222中的每一者的厚度T2。被動組件310、320及330可藉由連接部分400而電性地連接至半導體晶片221及222及/或其他被動組件310、320及330。在其他例示性實施例中，可對安裝於天線基板100A中的被動組件310、320及330的數目及設置形式進行各種修改。
包封體130可填充凹陷部分110H1、110H2a、110H2b及110H3中的至少部分，且包封半導體晶片221及222以及被動組件310、320及330。包封體130的包封形式並不受特別限制，且可為其中包封體130圍繞被動組件310、320及330以及半導體晶片221及222的至少部分的形式。包封體130可覆蓋被動組件310、320及330以及半導體晶片221及222的下表面的至少部分，且填充凹陷部分110H1、110H2a、110H2b及110H3的壁與半導體晶片221及222以及被動組件310、320及330的側表面之間的空間的至少部分。
連接部分400可設置於天線基板100A之下且對自半導體晶片221及半導體晶片222以及半導體晶片221與半導體晶片222之間的連接進行重新分佈。連接部分400可提供天線基板100A、半導體晶片221及222以及被動組件310、320及330與套組（set）中的其他組件之間的物理連接通路及/或電性連接通路。連接部分400可為剛性-可撓性印刷電路板（rigid-flexible printed circuit board，RFPCB）或可撓性PCB（flexible PCB，FPCB）。連接部分400可藉由連接層420等貼附至天線基板100A，且連接層420可由黏合構件（例如，焊料黏合劑等）或絕緣材料形成。然而，根據其他例示性實施例，連接部分400可藉由焊球或凸塊等連接至天線基板100A。連接部分400可包括連接絕緣層411、連接配線層412及連接通孔413。連接部分400可包括數目多於圖中所示數目或少於圖中所示數目的絕緣層、配線層及通孔。
連接絕緣層411中的每一者的材料可為絕緣材料。在此種情形中，亦可使用感光性絕緣材料（例如，PID樹脂）作為絕緣材料。連接絕緣層411中的每一者可為包含絕緣樹脂及無機填料的感光性絕緣層。連接配線層412可用於實質上對連接墊221P及222P進行重新分佈。連接配線層412中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。連接通孔413可將形成於不同層上的連接配線層412、連接墊221P及222P、被動組件310、320及330等電性地連接至彼此，從而在天線基板100A與其他組件之間形成電性通路。連接通孔413中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。連接通孔413中的每一者可利用導電材料完全填充，或者導電材料可沿通孔孔洞的壁形成。另外，連接通孔413中的每一者可具有先前技術中已知的任何形狀，例如錐形形狀、圓柱形狀等。
圖10是示出根據本揭露另一例示性實施例的天線模組的示意性剖視圖。
參照圖10，根據另一例示性實施例的天線模組500B可更包括設置於凹陷部分110H1、110H2a、110H2b及110H3的內側壁上的金屬層150。金屬層150可設置於藉由凹陷部分110H1、110H2a、110H2b及110H3暴露的天線基板100A的側壁上。可引入金屬層150以改善半導體晶片221及222以及被動組件310、320及330的EMI屏蔽效果及散熱效果。金屬層150可包含金屬，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。當金屬層150是由導電材料形成時，金屬層150可處於電性浮動狀態或用作接地。在此種情形中，金屬層150可電性連接至配線層112的接地。其他配置與根據例示性實施例的天線模組500A中的上述配置重複，且因此不再對其予以贅述。
圖11是示出根據本揭露另一例示性實施例的天線模組的示意性剖視圖。
參照圖11，在根據另一例示性實施例的天線模組500C中，天線基板100A可包括第一核心層110a及第二核心層110b。第一核心層110a與第二核心層110b可被設置成在垂直方向上彼此間隔開，且絕緣層111可被夾置於第一核心層110a與第二核心層110b之間。可設置第一連接通孔層113a以穿過第一核心層110a與第二核心層110b兩者，但並非僅限於此。舉例而言，第一凹陷部分110H1可延伸至第一核心層110a的下表面，第二凹陷部分110H2a及110H2b可延伸至第二核心層110b的上表面，且第三凹陷部分110H3可延伸至第二核心層110b的下表面。其他配置與根據例示性實施例的天線模組500A中的上述配置重複，且因此不再對其予以贅述。
圖12是示出根據本揭露另一例示性實施例的天線模組的示意性剖視圖。
參照圖12，根據另一例示性實施例的天線模組500D可包括組件模組300，組件模組300包括被動組件310、320及330。組件模組300可包括被動組件310、320及330以及圍繞被動組件310、320及330的至少部分的包封層350。包封層350可包含絕緣材料。舉例而言，可使用以下材料作為絕緣材料：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；具有浸入熱固性樹脂及熱塑性樹脂中的增強材料（例如無機填料）的材料，例如ABF、FR-4、雙馬來醯亞胺三嗪（Bismaleimide Triazine，BT）或PID樹脂等。另外，可使用任何已知的模製材料（例如，環氧模製化合物（EMC）等）。包括被動組件310、320及330的電極部分的至少一些部分可藉由包封層350的下表面暴露。因此，被動組件310、320及330可連接至設置於其下的連接部分400。根據其他例示性實施例，可於包封層350的表面上進一步形成金屬層以屏蔽EMI。組件模組300可藉由將具有不同厚度T4、T5及T6的被動組件310、320及330模組化成一塊形式（one block form）來形成，以使得可顯著減少待形成的凹陷部分110H1a及110H1b的數目，從而簡化製程。
組件模組300可與第一半導體晶片221並排安裝於一個凹陷部分110H1a中。另外，在其他例示性實施例中，可對安裝於凹陷部分110H1a及110H1b中的組件模組300的數目進行各種修改，且可於一個凹陷部分110H1a或110H1b中安裝多個組件模組。圖12示出其中兩個凹陷部分110H1a與110H1b具有相同深度的情形，但凹陷部分110H1a與110H1b並非僅限於此。其他配置與根據例示性實施例的天線模組500A中的上述配置重複，且因此不再對其予以贅述。
圖13是示出根據本揭露另一例示性實施例的天線模組的示意性剖視圖。
參照圖13，根據另一例示性實施例的天線模組500E可包括組件模組300，組件模組300包括被動組件320及330。組件模組300可包括圍繞被動組件320及330的至少部分的包封層350。在根據以上所述另一例示性實施例的天線模組500D中闡述的內容可適用於包封層350。組件模組300可藉由將被動組件310、320及330中的一些被動組件320及330模組化成一塊形式來形成，以使得可顯著減少待形成的凹陷部分110H1、110H2a及110H2b的數目，從而簡化製程。舉例而言，具有較半導體晶片221及222中的每一者的厚度大的厚度的被動組件310可安裝於第一凹陷部分110H1中，且具有較半導體晶片221及222中的每一者的厚度小的厚度的被動組件320及330可被製造成一塊形式以形成組件模組300，且被動組件320及330可與半導體晶片221及222一起安裝於第二凹陷部分110H2a及110H2b中。組件模組300可與第一半導體晶片221並排安裝於一個凹陷部分110H2a中。其他配置與根據例示性實施例的天線模組500A中的上述配置重複，且因此不再對其予以贅述。
如上所述，根據本揭露的例示性實施例，可提供一種天線模組，當所述天線模組安裝於套組中時，可藉由減小其總厚度確保其自由度。
儘管以上已示出並闡述了各例示性實施例，然而對於熟習此項技術者而言將顯而易見，在不背離由隨附申請專利範圍所界定的本發明的範圍的條件下，可作出修改及變型。
100‧‧‧半導體封裝 100A‧‧‧天線基板 110‧‧‧核心層 110a‧‧‧第一核心層 110b‧‧‧第二核心層 110H1、110H1a、110H1b、110H2a、110H2b、110H3‧‧‧凹陷部分 111‧‧‧絕緣層 112、412‧‧‧配線層 112S‧‧‧終止元件層 113a、113b‧‧‧連接通孔層 120‧‧‧鈍化層 130‧‧‧包封體 150‧‧‧金屬層 221、222‧‧‧半導體晶片 221P、222P‧‧‧連接墊 250‧‧‧黏合構件 300‧‧‧組件模組 310、320、330‧‧‧被動組件 350‧‧‧包封層 400‧‧‧連接部分 411‧‧‧連接絕緣層 413‧‧‧連接通孔 420‧‧‧連接層 500A、500B、500C、500D、500E‧‧‧天線模組 1000‧‧‧電子裝置 1101、2121、2221‧‧‧本體 1010、2500‧‧‧主板 1020‧‧‧晶片相關組件 1030‧‧‧網路相關組件 1040‧‧‧其他組件 1050‧‧‧照相機模組 1060‧‧‧天線 1070‧‧‧顯示器裝置 1080‧‧‧電池 1090‧‧‧訊號線 1100‧‧‧智慧型電話 1110‧‧‧母板 1120‧‧‧電子組件 1130‧‧‧照相機模組 2100‧‧‧扇出型半導體封裝 2120、2220‧‧‧半導體晶片 2122、2222‧‧‧連接墊 2130‧‧‧包封體 2140、2240‧‧‧連接構件 2141、2241‧‧‧絕緣層 2142‧‧‧重佈線層 2143、2243‧‧‧通孔 2150、2223、2250‧‧‧鈍化層 2160、2260‧‧‧凸塊下金屬層 2170、2270‧‧‧焊球 2200‧‧‧扇入型半導體封裝 2242‧‧‧配線圖案 2243h‧‧‧通孔孔洞 2251‧‧‧開口 2280‧‧‧底部填充樹脂 2290‧‧‧模製材料 2301、2302‧‧‧中介基板 D1、D2、D3‧‧‧深度 T1、T2、T3、T4、T5、T6‧‧‧厚度
藉由結合所附圖式閱讀以下詳細說明，將更清晰地理解本揭露的以上及其他態樣、特徵及優點，在圖式中： 圖1是示出電子裝置系統的實例的示意性方塊圖。 圖2是示出電子裝置的實例的示意性立體圖。 圖3A及圖3B是示出扇入型半導體封裝在被封裝之前及被封裝之後的示意性剖視圖。 圖4是示出扇入型半導體封裝的封裝製程的示意性剖視圖。 圖5是示出扇入型半導體封裝安裝於中介基板上且最終安裝於電子裝置的主板上的示意性剖視圖。 圖6是示出扇入型半導體封裝嵌於中介基板中且最終安裝於電子裝置的主板上的示意性剖視圖。 圖7是示出扇出型半導體封裝的示意性剖視圖。 圖8是示出扇出型半導體封裝安裝於電子裝置的主板上的示意性剖視圖。 圖9是示出根據例示性實施例的天線模組的示意性剖視圖。 圖10是示出根據另一例示性實施例的天線模組的示意性剖視圖。 圖11是示出根據另一例示性實施例的天線模組的示意性剖視圖。 圖12是示出根據另一例示性實施例的天線模組的示意性剖視圖。 圖13是示出根據另一例示性實施例的天線模組的示意性剖視圖。
100A‧‧‧天線基板
110‧‧‧核心層
110H1、110H2a、110H2b、110H3‧‧‧凹陷部分
111‧‧‧絕緣層
112、412‧‧‧配線層
112S‧‧‧終止元件層
113a、113b‧‧‧連接通孔層
120‧‧‧鈍化層
130‧‧‧包封體
221、222‧‧‧半導體晶片
221P、222P‧‧‧連接墊
250‧‧‧黏合構件
310、320、330‧‧‧被動組件
400‧‧‧連接部分
411‧‧‧連接絕緣層
413‧‧‧連接通孔
420‧‧‧連接層
500A‧‧‧天線模組
D1、D2、D3‧‧‧深度
T1、T2、T3‧‧‧厚度

Claims (20)

  1. 一種天線模組，包括： 天線基板，包括核心層、設置於所述核心層的相對表面上的多個絕緣層以及包括天線圖案的多個配線層，且具有自其下表面凹陷的第一凹陷部分及第二凹陷部分； 被動組件，設置於所述第一凹陷部分中； 半導體晶片，設置於所述第二凹陷部分中且具有主動面及與所述主動面相對的非主動面，所述主動面上設置有連接墊； 包封體，包封所述被動組件及所述半導體晶片的至少部分；以及 連接部分，設置於所述半導體晶片的所述主動面上且包括電性連接至所述半導體晶片的所述連接墊的重佈線層， 其中所述被動組件具有大於所述半導體晶片的厚度的厚度，且所述第一凹陷部分具有大於所述第二凹陷部分的深度的深度。
  2. 如申請專利範圍第1項所述的天線模組，其中所述配線層更包括終止元件層，所述終止元件層設置於所述第一凹陷部分及所述第二凹陷部分的底表面上。
  3. 如申請專利範圍第1項所述的天線模組，其中所述第一凹陷部分穿過所述核心層。
  4. 如申請專利範圍第3項所述的天線模組，其中所述第二凹陷部分延伸至所述核心層的下表面。
  5. 如申請專利範圍第1項所述的天線模組，其中所述第二凹陷部分延伸至所述核心層下面的所述絕緣層中的一些絕緣層。
  6. 如申請專利範圍第1項所述的天線模組，其中所述天線基板更具有第三凹陷部分，所述第三凹陷部分具有與所述第一凹陷部分及所述第二凹陷部分的深度不同的深度，且 所述天線模組更包括設置於所述第三凹陷部分中的電子組件。
  7. 如申請專利範圍第1項所述的天線模組，其中所述天線基板更包括設置於所述第一凹陷部分及所述第二凹陷部分的內側壁上的金屬層。
  8. 如申請專利範圍第1項所述的天線模組，其中所述核心層包括第一核心層及第二核心層，所述第一核心層與所述第二核心層被設置成在與所述天線基板的所述下表面正交的垂直方向上彼此間隔開。
  9. 如申請專利範圍第8項所述的天線模組，其中所述第一凹陷部分及所述第二凹陷部分中的至少一者延伸至所述第一核心層及所述第二核心層中的至少一者的下表面。
  10. 如申請專利範圍第1項所述的天線模組，更包括： 電子組件，設置於所述第二凹陷部分中，所述電子組件與所述半導體晶片間隔開且與所述半導體晶片並排設置。
  11. 如申請專利範圍第1項所述的天線模組，其中所述半導體晶片的下表面與所述被動組件的下表面共面。
  12. 如申請專利範圍第1項所述的天線模組，其中所述天線基板更具有第三凹陷部分，所述第三凹陷部分具有與所述第一凹陷部分及所述第二凹陷部分的深度不同的深度，且 所述天線模組更包括組件模組，所述組件模組設置於所述第三凹陷部分中且包括具有不同厚度的電子組件。
  13. 如申請專利範圍第12項所述的天線模組，其中所述組件模組更包括包封層，所述包封層圍繞所述電子組件的至少部分。
  14. 一種天線模組，包括： 天線基板，包括天線圖案且具有自其下表面凹陷的第一凹陷部分及第二凹陷部分； 半導體晶片，設置於所述天線基板的所述第一凹陷部分中且具有主動面及與所述主動面相對的非主動面，所述主動面上設置有連接墊； 至少一個被動組件，設置於所述天線基板的所述第二凹陷部分中； 包封體，包封所述被動組件及所述半導體晶片的至少部分；以及 終止元件層，設置於所述第一凹陷部分及所述第二凹陷部分的整個底表面之上。
  15. 如申請專利範圍第14項所述的天線模組，更包括： 包封層，圍繞所述至少一個被動組件的至少部分，且 所述至少一個被動組件由所述包封層包封，且以單個組件模組形式設置於所述第二凹陷部分中。
  16. 如申請專利範圍第14項所述的天線模組，其中所述至少一個被動組件具有大於所述半導體晶片的厚度的厚度，且所述至少一個被動組件的下表面與所述半導體晶片的下表面共面。
  17. 一種天線模組，包括： 天線基板，包括天線圖案且具有第一凹陷部分及第二凹陷部分，所述第一凹陷部分與所述第二凹陷部分具有自所述天線基板的下表面凹陷的不同的第一深度及第二深度； 第一被動組件與第二被動組件，分別具有不同的高度且分別設置於所述天線基板的所述第一凹陷部分及所述第二凹陷部分中； 包封體，包封所述第一被動組件及所述第二被動組件的至少部分；以及 連接部分，設置於所述天線基板的所述下表面上且包括電性連接至所述第一被動組件及所述第二被動組件的電性端子的重佈線層， 其中面對所述連接部分的所述第一被動組件及所述第二被動組件的表面與面對所述連接部分的所述天線基板的下表面實質上對準。
  18. 如申請專利範圍第17項所述的天線模組，其中所述第一被動組件具有大於所述第二被動組件的第二厚度的第一厚度，且所述第二凹陷部分的所述第二深度大於所述第二厚度且小於所述第一厚度。
  19. 如申請專利範圍第17項所述的天線模組，更包括： 半導體晶片，設置於所述第二凹陷部分中且具有主動面，所述主動面具有連接墊且面對所述連接部分。
  20. 如申請專利範圍第17項所述的天線模組，其中所述天線基板更包括核心層、設置於所述核心層的相對表面上的多個絕緣層以及包括天線圖案的多個配線層。
TW108105737A 2018-07-12 2019-02-21 天線模組 TWI695478B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0081186 2018-07-12
KR1020180081186A KR102059814B1 (ko) 2018-07-12 2018-07-12 안테나 모듈

Publications (2)

Publication Number Publication Date
TW202006919A true TW202006919A (zh) 2020-02-01
TWI695478B TWI695478B (zh) 2020-06-01

Family

ID=69062491

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108105737A TWI695478B (zh) 2018-07-12 2019-02-21 天線模組

Country Status (4)

Country Link
US (1) US10685926B2 (zh)
KR (1) KR102059814B1 (zh)
CN (1) CN110718738B (zh)
TW (1) TWI695478B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818429B (zh) * 2021-04-01 2023-10-11 大陸商上海易卜半導體有限公司 半導體封裝結構、方法、器件和電子產品

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US11069605B2 (en) 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
US10903169B2 (en) 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
US11271071B2 (en) * 2019-11-15 2022-03-08 Nuvia, Inc. Integrated system with power management integrated circuit having on-chip thin film inductors
US11569562B2 (en) * 2019-12-12 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
CN111090076A (zh) * 2020-01-22 2020-05-01 无锡威孚高科技集团股份有限公司 一种毫米波雷达射频前端电路结构及其制作方法
KR20210119656A (ko) * 2020-03-25 2021-10-06 삼성전기주식회사 안테나 모듈
US11756894B2 (en) * 2020-05-20 2023-09-12 Qualcomm Incorporated Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods
KR20220004449A (ko) * 2020-07-03 2022-01-11 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11395408B2 (en) 2020-08-28 2022-07-19 Apple Inc. Wafer-level passive array packaging
KR20220093507A (ko) * 2020-12-28 2022-07-05 삼성전기주식회사 패키지 내장기판
CN113035845B (zh) * 2021-02-05 2022-07-12 珠海越亚半导体股份有限公司 具有天线的封装结构及其制作方法
US20230018781A1 (en) * 2021-07-15 2023-01-19 Dell Products L.P. Information handling system docking station glass housing having an integrated antenna
US11942405B2 (en) * 2021-11-12 2024-03-26 Ati Technologies Ulc Semiconductor package assembly using a passive device as a standoff

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140134A (ja) 2002-10-17 2004-05-13 Toshiba Corp ハイブリッド半導体装置
KR100700922B1 (ko) 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
JP5009576B2 (ja) 2006-09-19 2012-08-22 新光電気工業株式会社 半導体装置の製造方法
US8624353B2 (en) 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
US9398694B2 (en) 2011-01-18 2016-07-19 Sony Corporation Method of manufacturing a package for embedding one or more electronic components
KR20130051708A (ko) 2011-11-10 2013-05-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
CN104637889B (zh) * 2013-11-08 2017-12-12 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9257393B1 (en) * 2014-09-29 2016-02-09 Freescale Semiconductor Inc. Fan-out wafer level packages containing embedded ground plane interconnect structures and methods for the fabrication thereof
US9843106B2 (en) * 2014-10-09 2017-12-12 Taiwan Semicondcutor Manufacturing Company, Ltd. Integrated fan out antenna and method of forming the same
US9576910B2 (en) * 2015-03-11 2017-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging structure and manufacturing method thereof
JP6596927B2 (ja) * 2015-05-27 2019-10-30 富士通株式会社 電子装置及び電子装置の製造方法
US10546835B2 (en) * 2015-12-22 2020-01-28 Intel Corporation Microelectronic devices designed with efficient partitioning of high frequency communication devices integrated on a package fabric
WO2017111766A1 (en) 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on a die fabric on package
WO2017111865A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package
US10373884B2 (en) * 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
US10756033B2 (en) 2016-06-03 2020-08-25 Intel IP Corporation Wireless module with antenna package and cap package
US9935026B2 (en) * 2016-08-31 2018-04-03 Qorvo Us, Inc. Air-cavity package with dual signal-transition sides
KR101983188B1 (ko) 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
CN107742778A (zh) * 2017-10-25 2018-02-27 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
US10804254B2 (en) * 2018-06-29 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with cavity substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818429B (zh) * 2021-04-01 2023-10-11 大陸商上海易卜半導體有限公司 半導體封裝結構、方法、器件和電子產品

Also Published As

Publication number Publication date
TWI695478B (zh) 2020-06-01
US20200020653A1 (en) 2020-01-16
US10685926B2 (en) 2020-06-16
CN110718738A (zh) 2020-01-21
KR102059814B1 (ko) 2019-12-27
CN110718738B (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
TWI695478B (zh) 天線模組
US10886192B2 (en) Semiconductor package
US10643919B2 (en) Fan-out semiconductor package
TWI651818B (zh) 扇出型半導體封裝
TWI651820B (zh) 扇出型半導體封裝
TWI809102B (zh) 天線模組
TW202008553A (zh) 半導體封裝與包括其的天線模組
TWI699864B (zh) 天線模組
US20200066613A1 (en) Fan-out semiconductor package
TW202041109A (zh) 印刷電路板裝置
TWI669803B (zh) 扇出型半導體封裝
TW202007007A (zh) 天線基底以及包括其的天線模組
TWI695465B (zh) 扇出型半導體封裝
TW201838110A (zh) 扇出型半導體封裝
TWI636515B (zh) 扇出型半導體封裝以及製造扇出型半導體封裝的方法
TWI712127B (zh) 扇出型半導體封裝
TW202038392A (zh) 半導體封裝
TW202101711A (zh) 半導體封裝
TW202023005A (zh) 半導體封裝
TW202018882A (zh) 半導體封裝
TW201929107A (zh) 半導體封裝及堆疊型被動組件模組
TW201909371A (zh) 扇出型半導體封裝
TW202042357A (zh) 半導體封裝
TW201824468A (zh) 扇出型半導體封裝
TW201818517A (zh) 扇出型半導體封裝