TW201909393A - 矽晶圓的製造方法 - Google Patents

矽晶圓的製造方法 Download PDF

Info

Publication number
TW201909393A
TW201909393A TW107120957A TW107120957A TW201909393A TW 201909393 A TW201909393 A TW 201909393A TW 107120957 A TW107120957 A TW 107120957A TW 107120957 A TW107120957 A TW 107120957A TW 201909393 A TW201909393 A TW 201909393A
Authority
TW
Taiwan
Prior art keywords
silicon wafer
bending
thickness
amount
wafer
Prior art date
Application number
TW107120957A
Other languages
English (en)
Other versions
TWI682526B (zh
Inventor
高奉均
小野敏昭
Original Assignee
日商Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｓｕｍｃｏ股份有限公司 filed Critical 日商Ｓｕｍｃｏ股份有限公司
Publication of TW201909393A publication Critical patent/TW201909393A/zh
Application granted granted Critical
Publication of TWI682526B publication Critical patent/TWI682526B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明提供一種矽晶圓的製造方法，能夠減低裝置製造步驟中產生的晶圓彎曲，而且能夠沒有問題地實施晶圓大幅彎曲會產生異常的後續步驟。本發明的一種矽晶圓的製造方法，包括：從施加彼此厚度不同的複數的矽晶圓相同的膜應力而產生的該矽晶圓的彎曲量以及厚度的關係，求出為了確保裝置製造步驟中彎曲的矽晶圓的彎曲改善量所必要的矽晶圓的目標厚度（步驟S3）；以及加工單晶矽棒以製造出具有該目標厚度的矽晶圓（步驟S4）。

Description

矽晶圓的製造方法
本發明係有關於做為半導體裝置的基板材料之矽晶圓的製造方法，且特別有關於做為3維NAND快閃記憶體（以下稱為「3DNAND」）等的高積層型半導體裝置的基板材料而較合適的矽晶圓的製造方法。
最近，3DNAND受到注目。3DNAND是將記憶體陣列在縱方向上積層化的NAND記憶體，將積層數（字元線的層數）設定為例如64層的話，每個單一晶粒能夠實現512Gbit（64GB）這樣非常大的記憶容量。又，不像習知的平面型NAND記憶體那樣提高平面方向的密度，而提高高度方向的密度，能夠提供不但大容量化而且寫入速度提昇或者省電化優秀的高性能的快閃記憶體。
半導體裝置的製造中，為了形成裝置構造而在矽晶圓上層積氧化膜、氮化膜、金屬膜等的各式各樣的材料的膜。這種積層膜會因為膜的性質與製程步驟的條件而有不同的膜應力，因為積層膜的膜應力，矽晶圓會產生彎曲。特別是，3DNAND中會將各個記憶體元件垂直地堆疊數十個以上，伴隨而來地積層膜的數目也幾何地增加，因此成比例地膜應力也會大幅增加，矽晶圓的彎曲也大幅增加。裝置製程步驟中矽晶圓大幅地彎曲，會產生成膜、加工、檢查等的後續步驟中的處理無法進行等的異常狀況。
有關具有3層以上的配線層的半導體裝置的製造，例如專利文獻1揭露了不受到製造裝置影響且不使用特殊層間膜的步驟，而能夠將矽基板的彎曲抑制到既定值以下的半導體裝置的製造方法。這個製造方法中，假設矽基板的厚度為T（μm）、直徑為D（吋）、配線層數為n，使用厚度滿足T≧62.4×D×[1.6(n-1)+1.0]1/2 的矽基板來製造半導體裝置。
又，專利文獻2、3揭露一種製造方法，在中央部凹入成碗狀的彎曲的磊晶成長用的矽晶圓表面上形成磊晶層，藉此製造平坦度高的磊晶矽晶圓。
先行技術文獻 專利文獻1：日本特開平9-266206號公報 專利文獻2：日本特開2008-140856號公報 專利文獻3：日本特開2010-34461號公報
然而，專利文獻1記載的半導體裝置的製造方法是以配線層的膜應力不變動為前提而無視於對製造步驟的依賴性。實際上因為膜應力會因應步驟條件而變動，所以不能夠單純地用配線層數來評價彎曲量，這個技術難以應用。又，12吋矽晶圓中配線層數為500層的情況下，根據上述計算式，矽晶圓的厚度滿足T≧777.1μm即可，但是這與12吋矽晶圓的標準厚度775μm幾乎相同，明顯地無法預期會有抑制彎曲的效果。
矽晶圓的厚度等的規格在事前與彎曲量或彎曲形狀無關地被制定。因此，即使裝置製造步驟中產生矽晶圓的彎曲，也沒有矽晶圓的規格變更的基準，而無法應對晶圓的彎曲。
越增加矽晶圓的厚度越不容易彎曲，因此不管什麼條件都會考慮使用幾乎不會產生彎曲的非常厚的矽晶圓。然而，越增加矽晶圓的厚度，從一根單晶矽棒上可取得的晶圓的數目就減少，不只生產良率惡化，還會發生例如晶圓的重量增加造成的處理問題等的後續步驟中的各種問題。因此，希望提供一種能夠某種程度減少彎曲量且盡可能較薄的矽晶圓。
因此，本發明的目的是提供一種矽晶圓及其製造方法，能夠減低3DNAND等的半導體裝置的製造步驟中產生的晶圓彎曲，而且能夠沒有問題地實施晶圓大幅彎曲會產生異常的後續步驟。
為了解決上述課題，本發明的一種矽晶圓的製造方法，包括：從施加彼此厚度不同的複數的矽晶圓相同的膜應力而產生的該矽晶圓的彎曲量以及厚度的關係，求出為了確保裝置製造步驟中彎曲的矽晶圓的彎曲改善量所必要的矽晶圓的目標厚度；以及加工單晶矽棒以製造出具有該目標厚度的矽晶圓。
根據本發明，能夠知道施加相同的膜應力的矽晶圓的厚度在多少的時候會有多少彎曲，藉此能夠知道晶圓的厚度增加多少時彎曲量會有多少的改善。因此，能夠考慮裝置製造步驟中產生的晶圓的彎曲，實際地確保預先設定的晶圓的彎曲改善量，能夠沒有問題地實施因為晶圓大幅彎曲而至今為止無法實施的後續步驟。
晶圓的彎曲量會因為膜應力的種類（拉伸應力或壓縮應力）或實際的製程條件不同，所以無法單純地從配線層數計算。想要改變多少的晶圓的彎曲量會因為裝置製造步驟中產生的晶圓的實際的彎曲量或各製程中的晶圓彎曲量的容許範圍而不同。又，為了抑制晶圓的彎曲而使用非常厚的晶圓是不現實的，只有控制晶圓的厚度要完全抑制晶圓的彎曲並不可能。為了充分地減低晶圓的彎曲，必須要有各式各樣的彎曲對策，晶圓的厚度控制只不過是這些彎曲對策之一。因此，藉由晶圓的厚度控制能夠將彎曲緩和例如10%的話即可，本發明做為解決裝置製造步驟中產生的晶圓的彎曲的問題的方法相當有效。
本發明的矽晶圓的製造方法是從該矽晶圓的彎曲量與厚度的關係，求出裝置製造步驟中彎曲的矽晶圓的彎曲改善量與該矽晶圓的目標厚度的關係式，將該彎曲改善量代入該關係式，求出該矽晶圓的目標厚度為佳。藉此，能夠容易地求出為了確保矽晶圓的彎曲改善量所必要的晶圓的目標厚度。
本發明的矽晶圓的製造方法是假設該矽晶圓的彎曲改善量y，該矽晶圓的目標厚度x，該矽晶圓的標準厚度t、常數A時，該關係式會滿足y=A（x/t-1）為佳。這個情況下，該矽晶圓的彎曲量與該矽晶圓的厚度的關係包含具有該標準厚度t的矽晶圓的彎曲量與該標準厚度t的關係為佳。藉此，為了確保相對於矽晶圓的標準厚度之矽晶圓的彎曲改善量y，能夠簡單地求出必要的晶圓的目標厚度。
本發明中，該常數A是對應於裝置製造步驟中產生的該矽晶圓的彎曲量的值為佳。藉此，能夠正確地求出為了確保矽晶圓的彎曲改善量y所必要的晶圓的目標厚度。
本發明的矽晶圓的製造方法中，因為裝置形成時積層的膜的應力成分的差異所產生的該矽晶圓的彎曲形狀為碗型的情況下，該常數A是900以下。藉此，能夠求出適合減低晶圓的碗型彎曲之晶圓的目標厚度。
本發明的矽晶圓的製造方法中，因為裝置形成時積層的膜的應力成分的差異所產生的該矽晶圓的彎曲形狀為鞍型的情況下，該常數A是1500以下。藉此，能夠求出適合減低晶圓的鞍型彎曲之晶圓的目標厚度。
本發明中，該裝置是3DNAND快閃記憶體為佳。如上所述，3DNAND快閃記憶體因為記憶胞陣列的積層數非常多，所以晶圓的彎曲的問題顯著。也就是說，隨著裝置製造步驟進行，積層數增多的話，晶圓的彎曲也逐漸增加，到達最上層前晶圓的彎曲量超過容許範圍，而發生了無法進行之後的裝置製造步驟的情況。然而，根據本發明，思考從形成裝置之前的晶圓的階段就抑制晶圓的彎曲的對策，能夠改善彎曲的問題，避免無法進行裝置製造步驟的事態。
根據本發明，能夠提供一種矽晶圓的製造方法，能夠減低裝置的製造步驟中產生的晶圓彎曲，而且能夠沒有問題地實施晶圓大幅彎曲會產生異常的後續步驟。
以下，參照圖式，詳細地說明本發明較佳的實施型態。
第1圖係用以說明本發明實施型態的矽晶圓的製造方法的流程圖。
如第1圖所示，本實施型態的矽晶圓的製造方法具有：第1步驟S1，求出對彼此厚度不同的複數的矽晶圓施加相同的膜應力時所產生的矽晶圓的彎曲量與厚度的關係；第2步驟S2，從矽晶圓的彎曲量與厚度的關係中求出裝置製造步驟中彎曲的矽晶圓的彎曲改善量（y）與矽晶圓的目標厚度（x）的關係式；第3步驟S3，藉由將希望的彎曲改善量（y）代入關係式，為了確保矽晶圓的彎曲改善量（y）而求出必要的矽晶圓的目標厚度（x）；第4步驟S4，加工單晶矽棒來製造具有目標厚度的矽晶圓。
本實施型態的矽晶圓是施加裝置加工之前的矽晶圓，不只通常的矽晶圓（研磨晶圓），是包括磊晶晶圓、退火晶圓、SOI晶圓等的寬廣的概念。矽晶圓的彎曲量（Warp）會以從測量面扣掉基準面後的最大值與最小值的差來定義。
本實施型態中，顯示矽晶圓的彎曲量與厚度的關係的對照表，包括顯示出具有標準厚度的矽晶圓的彎曲量與標準厚度的關係的資料。所謂矽晶圓的標準厚度是指根據矽晶圓的直徑而定的厚度，例如直徑300mm的矽晶圓的標準厚度是775μm。像這樣，顯示出矽晶圓的彎曲量與厚度的關係的資料會包含對應到矽晶圓的標準厚度的彎曲量，藉此能夠提高彎曲改善量與矽晶圓的目標厚度的關係式的信賴性，能夠正確且簡單地求出確保矽晶圓的彎曲改善量所必要的晶圓的目標厚度。
矽晶圓的彎曲改善量（y）與矽晶圓的目標厚度（x）的關係式能夠從矽晶圓的彎曲量與矽晶圓的厚度的關係求出。矽晶圓的彎曲量與矽晶圓的厚度的關係式以一次函數表示，晶圓的厚度越大彎曲量越小。矽晶圓的彎曲量對厚度的的變化率（傾斜）會因為賦予矽晶圓的膜應力大小而有多少變化，但不會有太大的變化。本發明是著眼於這點而完成，做為減低矽晶圓的彎曲量的指標相當有效。
像這樣，求出矽晶圓的目標厚度之後，製造具有該目標厚度的矽晶圓。通常矽晶圓是CZ法育成的單晶矽棒依序經過外周研削、切片、粗磨、蝕刻、兩面研磨、單面研磨、洗淨等的步驟而製造出來，此時會控制切片條件或粗磨條件使得晶圓的最終厚度達到目標厚度。這樣子製造的矽晶圓會被送到3DNAND等的半導體裝置的製造步驟，成為半導體裝置的基板材料。
如上所述，半導體裝置的製造步驟中，為了形成裝置構造於矽晶圓上，會在矽晶圓上積層包括氧化膜、氮化膜、金屬膜的各式各樣的材料的膜。這樣子層積的膜會因為膜的性質與製造條件而具有不同的膜應力，因應層積膜的應力不同，晶圓會產生彎曲。特別是3DNAND中，為了將多個記憶體元件垂直地重疊數十個以上，伴隨而來的積層的膜的數目也會幾何地增加，膜應力也會成比例地大幅增加，矽晶圓的彎曲也會大幅增加。
然而，本發明中，邏輯地控制矽晶圓的初始形狀，藉此能夠減低裝置製造步驟中產生的彎曲，能夠沒有問題地實施後續步驟。也就是說，根據半導體裝置製造步驟中實際產生的彎曲量來提供適當的厚度的矽晶圓的話，能夠減低彎曲量。又，能夠減低或防止因為矽晶圓的彎曲而造成的錯位等的缺陷的發生。
第2圖係用以說明施予矽晶圓的膜應力所產生的晶圓的彎曲方式的差異的概要圖。
如第2圖所示，在矽晶圓的表面上形成構成半導體裝置的配線層等的積層膜的話，該矽晶圓上產生膜應力，藉此產生如（a）所是的碗型彎曲，或者是如（b）所示的鞍型彎曲。這種晶圓的彎曲越大，後續步驟中就會產生各式各樣的問題。
另一方面，具有膜應力的薄膜形成在表面的矽晶圓的彎曲量會因應矽晶圓的厚度而變化，特別是對於相同的膜應力，晶圓越厚彎曲量越減少。這也可以在一般知曉的膜應力與晶圓的彎曲的關係式（Stoney Equation）σf ｔf =Ｅs ｈ２ ／６Ｒ中得知。在此，σf 是膜應力，ｔf 是膜厚，Ｅs 是基板的楊氏模數，h是基板的厚度，然後R是彎曲半徑。
裝置製造步驟中晶圓彎曲成第2（b）圖所示的鞍型的理由是因為形成於矽晶圓上的膜的膜應力的符號不同而產生膜應力的異方性。例如，如第3圖所示，除了被X方向的壓縮應力所支配的配線層，再形成與X方向垂直的Y方向上具有拉伸應力的配線層的話，X方向的壓縮應力被強調，矽晶圓會彎曲成鞍型。
矽結晶的楊氏模數會因為結晶方位而不同，具有方位依賴性。[100]方向中是130MPa，[110]方向中是170MPa，[111]方向中是189MPa。楊氏模數小的容易變形。彎曲成鞍型的情況下，晶圓彎曲方向與結晶方位的楊氏模數小的方向一致的話更容易彎曲，彎曲量增加。相反地，晶圓彎曲的方向與結晶方位的楊氏模數大的方向一致的話更難以彎曲，彎曲量減少。
將具有膜應力的薄膜形成在矽晶圓上時所產生的晶圓的彎曲能夠藉由模擬來重現。對於相同的膜應力以有限要素法的模擬來求出矽晶圓的厚度依存性，藉此能夠求出矽晶圓的厚度與晶圓的彎曲量之間的關係式。
這樣子，求出伴隨膜的積層之裝置的形成所產生的矽晶圓的彎曲量與矽晶圓的厚度的關係，將矽晶圓的厚度x與彎曲改善量y以y＝A（x/t-1）的關係式加以數學式化。在此，t是矽晶圓的標準厚度（μm），例如直徑300mm的矽晶圓的標準厚度是775μm。因為裝置形成時所積層的膜的應力成分的不同而產生的彎曲形狀的差異（參照第2圖）的碗型與鞍型彎曲這兩者，建立出數學式。然後，從矽晶圓的厚度與彎曲改善量的關係式中，推導出在裝置製造步驟中想要改善的彎曲量所相應的晶圓的厚度。根據這樣推導出來的晶圓的厚度，製造出具有該厚度的矽晶圓。加工單晶矽棒並製造出矽晶圓。
上述的矽晶圓的厚度與彎曲改善量的關係式中的常數A設定成裝置製造步驟中產生的晶圓彎曲量所對應的值為佳。在這個情況下，矽晶圓具有碗型彎曲的情況下，上述A的範圍在900以下為佳。又，矽晶圓具有鞍型彎曲的情況下，上述A的範圍在1500以下為佳。
如以上說明，根據本實施型態的矽晶圓的製造方法，表面上形成有半導體裝置的矽晶圓當中，能夠減低形成於矽晶圓上的配線層等的積層膜的膜應力所產生的矽晶圓的彎曲量到既定值以下。
以上，雖然說明了本發明較佳的實施型態，但本發明並不限定於上述的實施型態，在不脫離本發明的主旨的範圍內能夠做各式各樣的變更，而這些變更當然也包含於本發明的範圍內。
例如，上述實施型態中，說明了適合用於3DNAND製造的矽晶圓的製造方法，但本發明並不限定於這樣的例子，能夠以因為膜應力而造成晶圓彎曲的各種半導體裝置用的矽晶圓為對象。 （實施例1）
在直徑300mm厚度775μm的矽晶圓上，以CVD（Chemical Vapor Deposition）法形成厚度2μm的氧化矽膜，朝向矽晶圓的成膜面產生了凸狀的碗狀彎曲。以晶圓平坦度．形狀測量裝置來測量晶圓的彎曲量（Warp）時，彎曲量（基準彎曲量）為610μm。
對於厚度800μm、825μm、850μm的矽晶圓也進行相同的成膜後，測量各個晶圓的彎曲量時，分別為585μm、560μm、535μm。
第4圖係顯示彎曲成碗型的矽晶圓的厚度與彎曲量的關係圖，橫軸顯示矽晶圓的厚度，縱軸顯示矽晶圓的彎曲量。從第4圖可知，膜應力維持一定的情況下，矽晶圓的厚度越大彎曲量越小。
第5圖係顯示換算第4圖的而求得的矽晶圓的厚度與彎曲改善量的關係圖，橫軸顯示矽晶圓的厚度，縱軸顯示彎曲改善量。第5圖中，以標準厚度（775μm）的矽晶圓的彎曲量為基準（0），顯示出再增加多少矽晶圓的厚度時彎曲量會有多少降低。將第5圖以矽晶圓的目標厚度x及彎曲改善量y的關係式y=A(x/775-1)來表示時，如以下：
y=760.5(x/775-1)‧‧‧（式1）
這個關係式的意思是將想要改善的彎曲量代入y時，能夠求出為了要改善彎曲量所必要的晶圓的厚度x。
接著，利用這個關係式來進行確認實驗。將做為目標的彎曲改善量y＝35μm代入關係式y=760.5(x/775-1)時，會獲得矽晶圓的目標厚度x=810.67μm。因此，準備直徑300mm厚度810.2μm的矽晶圓，以CVD步驟在其上形成厚度2μm的氧化矽膜後，晶圓上產生凸狀的碗型彎曲，帶來572.2μm的彎曲量。相對於做為目標的彎曲改善量y＝35μm，實際的彎曲改善量是610-572.2＝37.8μm，幾乎如同目標的結果。 （實施例2）
接著，在實施例1中進行的實驗進行追加，準備2片直徑300mm厚度775μm的矽晶圓，一片的矽晶圓上以CVD步驟形成厚度0.8μm的氧化矽膜後，產生凸狀的碗型彎曲，其彎曲量為233μm。又，另一片的矽晶圓上同樣地形成厚度3.5μm的氧化矽膜後，產生凸狀的碗型的彎曲，其彎曲量為1042μm。
對厚度800μm、825μm、850μm的矽晶圓分別形成相同的膜後，測量各晶圓的彎曲量，求出矽晶圓的厚度與彎曲量的關係。然後，換算成與標準厚度（775μm）的矽晶圓的彎曲量相比時的相對值，求出晶圓的彎曲改善量。結果顯示於第6圖。
第6圖係與第5圖同樣地顯示顯示晶圓的厚度與彎曲改善量的關係圖，橫軸顯示晶圓的厚度，縱軸顯示彎曲改善量。如第6圖所示，可知各個曲線的傾斜會有一點點不同，施加於晶圓的膜應力越大曲線的傾斜也會變大。
將第6圖的各曲線以矽晶圓的目標厚度（x）與彎曲改善量（y）的關係式y=A(x/775-1)來表示，如第7圖所示將常數A以基準彎曲量WARPi 的函數來表示的話，如以下所示。
A=-0.001×WARPi 2 +1.8472×WARPi ‧‧‧（式2）
另外，基準彎曲量WARPi 可以說是晶圓在標準厚度（775μm）時的彎曲量，氧化矽膜的厚度在0.8μm、2μm、3.5μm時的基準彎曲量WARPi 分別是233μm、610μm、1042μm。從第7圖可知，常數A不與基準彎曲量WARPi 的增加成比例而形成飽和狀態，矽晶圓的彎曲形狀為碗型的情況下，常數A在900以下。
從這個常數A與基準彎曲量WARPi 的關係式中，求出基準彎曲量WARPi 為233μm的情況下的常數A為380.59。藉此，矽晶圓的厚度x與彎曲改善量y的關係式成為y=380.59(x/775-1)。
接著，使用這個關係式進行確認實驗。將做為目標的彎曲改善量y＝20μm代入關係式y=380.59(x/775-1)時，會獲得矽晶圓的目標厚度x=815.73μm。因此，準備直徑300mm厚度815.5μm的矽晶圓，以CVD步驟在其上形成厚度0.8μm的氧化矽膜後，晶圓上產生凸狀的碗型彎曲，帶來210.2μm的彎曲量。相對於做為目標的彎曲改善量y＝20μm，實際的彎曲改善量是233-210.2＝22.8μm，幾乎如同目標的結果。 （實施例3）
在直徑300mm厚度775μm的（100）矽晶圓上，以CVD步驟形成厚度1μm的氧化矽膜後，使用光罩對一部分進行蝕刻，接著同樣形成厚度0.7μm的氧化矽膜後再使用光罩對一部分進行蝕刻，形成第8圖所示的膜圖樣。結果，在晶圓上產生鞍型的彎曲。測量晶圓的彎曲量（Warp）後，彎曲量（基準彎曲量）為608μm。
對厚度800μm、825μm、850μm的矽晶圓分別形成相同的膜後，測量各晶圓的彎曲量，分別是575μm、545μm、515μm。
第9圖係顯示顯示晶圓的厚度與彎曲量的關係圖，橫軸顯示晶圓的厚度，縱軸顯示彎曲的彎曲量。如第9圖所示，膜應力維持一定的情況下，即使彎曲形狀是鞍型，也是矽晶圓的厚度越大彎曲量越小。
第10圖係顯示換算第9圖的而求得的矽晶圓的厚度與彎曲改善量的關係圖，橫軸顯示矽晶圓的厚度，縱軸顯示彎曲改善量。第10圖中，以標準厚度（775μm）的矽晶圓的彎曲量為基準（0），顯示出再增加多少矽晶圓的厚度時彎曲量會有多少降低。將第10圖以矽晶圓的目標厚度x及彎曲改善量y的關係式y=A(x/775-1)來表示時，如以下：
y=925.95(x/775-1)‧‧‧（式3）
接著，利用這個關係式來進行確認實驗。將做為目標的彎曲改善量y＝45μm代入關係式y=925.95(x/775-1)時，會獲得矽晶圓的目標厚度x=812.7μm。因此，準備直徑300mm厚度812.1μm的矽晶圓，以CVD步驟在其上形成厚度2μm的氧化矽膜後，晶圓上產生凸狀的碗型彎曲，帶來565.0μm的彎曲量。相對於做為目標的彎曲改善量y＝45μm，實際的彎曲改善量是608-565.0＝43μm，幾乎如同目標的結果。 （實施例4）
接著，在實施例3中進行的實驗進行追加，準備2片直徑300mm厚度775μm的（100）矽晶圓，在其上以CVD步驟分別形成厚度0.5μm與2.0μm的氧化矽膜後。使用光罩對一部分進行蝕刻，接著以CVD步驟分別形成厚度0.24μm與1.4μm的氧化矽膜後，使用光罩對一部分進行蝕刻，形成第8圖所示的膜圖樣。結果，晶圓產生鞍型彎曲，彎曲量分別是213μm及1217μm。
對厚度800μm、825μm、850μm的矽晶圓分別形成相同的膜後，測量各晶圓的彎曲量，求出矽晶圓的厚度與彎曲量的關係。然後，換算成與標準厚度（775μm）的矽晶圓的彎曲量相比時的相對值，求出晶圓的彎曲改善量。結果顯示於第11圖。
第11圖係與第10圖同樣地顯示顯示晶圓的厚度與彎曲改善量的關係圖，橫軸顯示晶圓的厚度，縱軸顯示彎曲改善量。如第11圖所示，可知各個曲線的傾斜會有一點點不同，施加於晶圓的膜應力越大曲線的傾斜也會變大。
將第11圖的各曲線以矽晶圓的目標厚度（x）與彎曲改善量（y）的關係式y=A(x/775-1)來表示，如第12圖所示將常數A以基準彎曲量WARPi的函數來表示的話，如以下所示。
A=-0.0006×WARPi 2 +1.8891×WARPi ‧‧‧（式4）
另外，基準彎曲量WARPi 可以說是晶圓在標準厚度（775μm）時的彎曲量，氧化矽膜的厚度在0.5μm、1μm、2.0μm時（氧化矽膜的厚度是0.24μm、0.7μm、1.4μm）的基準彎曲量WARPi 分別是213μm、608μm、1217μm。從第12圖可知，常數A不與基準彎曲量WARPi 的增加成比例而形成飽和狀態，矽晶圓的彎曲形狀為鞍型的情況下，常數A在1500以下。
從這個常數A與基準彎曲量WARPi 的關係式中，求出基準彎曲量WARPi 為213μm的情況下的常數A為362.54。藉此，矽晶圓的厚度x與彎曲改善量y的關係式成為y=362.54(x/775-1)。
接著，利用這個關係式來進行確認實驗。將做為目標的彎曲改善量y＝20μm代入關係式y=362.54(x/775-1)時，會獲得矽晶圓的目標厚度x=817.75μm。因此，準備直徑300mm厚度817.6μm的矽晶圓，以CVD步驟在其上形成厚度0.5μm的氧化矽膜後，晶圓上產生凸狀的碗型彎曲，帶來191.8μm的彎曲量。相對於做為目標的彎曲改善量y＝20μm，實際的彎曲改善量是213-191.8＝21.2μm，幾乎如同目標的結果。
S1‧‧‧求出矽晶圓的彎曲量與厚度的關係的步驟（第1步驟）
S2‧‧‧求出矽晶圓的彎曲改善量與目標厚度（x）的關係式的步驟（第2步驟）
S3‧‧‧將希望的彎曲改善量代入關係式來求出矽晶圓的目標厚度的步驟（第3步驟）
S4‧‧‧製造具有目標厚度的矽晶圓的步驟（第4步驟）
第1圖係用以說明本發明實施型態的矽晶圓的製造方法的流程圖。 第2圖係用以說明施予矽晶圓的膜應力所產生的晶圓的彎曲方式的差異的概要圖。 第3圖係用以說明彎曲成鞍型的矽晶圓上的膜圖樣的概要圖。 第4圖係顯示彎曲成碗型的矽晶圓的厚度與彎曲量的關係圖。 第5圖係顯示換算第4圖的而求得的矽晶圓的厚度與彎曲改善量的關係圖。 第6圖係與第5圖同樣地顯示顯示晶圓的厚度與彎曲改善量的關係圖。 第7圖係顯示常數A與基準彎曲量WARPi的關係圖。 第8圖係顯示矽晶圓上的成膜圖樣的略立體圖。 第9圖係顯示彎曲成鞍型的矽晶圓的厚度與彎曲量的關係圖。 第10圖係顯示換算第9圖的而求得的矽晶圓的厚度與彎曲改善量的關係圖。 第11圖係與第10圖同樣地顯示顯示晶圓的厚度與彎曲改善量的關係圖。 第12圖係顯示常數A與基準彎曲量WARPi的關係圖。

Claims (10)

  1. 一種矽晶圓的製造方法，包括： 從施加彼此厚度不同的複數的矽晶圓相同的膜應力而產生的該矽晶圓的彎曲量以及厚度的關係，求出為了確保裝置製造步驟中彎曲的矽晶圓的彎曲改善量所必要的矽晶圓的目標厚度；以及 加工單晶矽棒以製造出具有該目標厚度的矽晶圓。
  2. 如申請專利範圍第1項所述之矽晶圓的製造方法，其中從該矽晶圓的彎曲量與厚度的關係，求出裝置製造步驟中彎曲的矽晶圓的彎曲改善量與該矽晶圓的目標厚度的關係式，將該彎曲改善量代入該關係式，求出該矽晶圓的目標厚度。
  3. 如申請專利範圍第2項所述之矽晶圓的製造方法，其中假設該矽晶圓的彎曲改善量y，該矽晶圓的目標厚度x，該矽晶圓的標準厚度t、常數A時，該關係式會滿足y=A（x/t-1）。
  4. 如申請專利範圍第3項所述之矽晶圓的製造方法，其中該矽晶圓的彎曲量與厚度的關係會包含具有該標準厚度t的矽晶圓的彎曲量與該標準厚度t的關係。
  5. 如申請專利範圍第3或4項所述之矽晶圓的製造方法，其中該常數A是對應於裝置製造步驟中產生的該矽晶圓的彎曲量的值。
  6. 如申請專利範圍第3或4項所述之矽晶圓的製造方法，其中因為裝置形成時積層的膜的應力成分的差異所產生的該矽晶圓的彎曲形狀為碗型的情況下，該常數A是900以下。
  7. 如申請專利範圍第5項所述之矽晶圓的製造方法，其中因為裝置形成時積層的膜的應力成分的差異所產生的該矽晶圓的彎曲形狀為碗型的情況下，該常數A是900以下。
  8. 如申請專利範圍第3或4項所述之矽晶圓的製造方法，其中因為裝置形成時積層的膜的應力成分的差異所產生的該矽晶圓的彎曲形狀為鞍型的情況下，該常數A是1500以下。
  9. 如申請專利範圍第5項所述之矽晶圓的製造方法，其中因為裝置形成時積層的膜的應力成分的差異所產生的該矽晶圓的彎曲形狀為鞍型的情況下，該常數A是1500以下。
  10. 如申請專利範圍第1至5或7、9項所述之矽晶圓的製造方法，其中該裝置是3DNAND快閃記憶體。
TW107120957A 2017-07-10 2018-06-19 矽晶圓的製造方法 TWI682526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-134916 2017-07-10
JP2017134916A JP6717267B2 (ja) 2017-07-10 2017-07-10 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201909393A true TW201909393A (zh) 2019-03-01
TWI682526B TWI682526B (zh) 2020-01-11

Family

ID=65001284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107120957A TWI682526B (zh) 2017-07-10 2018-06-19 矽晶圓的製造方法

Country Status (6)

Country Link
US (1) US10910328B2 (zh)
JP (1) JP6717267B2 (zh)
KR (1) KR102289163B1 (zh)
CN (1) CN111133559B (zh)
TW (1) TWI682526B (zh)
WO (1) WO2019012866A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799798B (zh) * 2021-02-26 2023-04-21 環球晶圓股份有限公司 晶棒的切片方法
TWI816034B (zh) * 2019-08-29 2023-09-21 台灣積體電路製造股份有限公司 半導體加工方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020093044A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093060A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093046A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093047A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093036A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093055A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093057A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093043A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093054A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093041A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093056A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093058A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093037A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093042A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
US20230326814A1 (en) * 2022-04-08 2023-10-12 Tokyo Electron Limited Hybrid patterning-bonding semiconductor tool

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JP2681235B2 (ja) * 1991-07-22 1997-11-26 三菱マテリアル株式会社 半導体基板の製造方法
DE69516035T2 (de) * 1994-05-23 2000-08-31 Sumitomo Electric Industries, Ltd. Verfharen zum Herstellen eines mit hartem Material bedeckten Halbleiters
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH09213691A (ja) * 1996-02-06 1997-08-15 Sony Corp 半導体装置
JPH09266206A (ja) 1996-03-28 1997-10-07 Nec Corp 半導体装置の製造方法およびシリコン基板
US6678055B2 (en) * 2001-11-26 2004-01-13 Tevet Process Control Technologies Ltd. Method and apparatus for measuring stress in semiconductor wafers
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US7418353B2 (en) * 2004-10-12 2008-08-26 Wisconsin Alumni Research Foundation Determining film stress from substrate shape using finite element procedures
JP5250968B2 (ja) 2006-11-30 2013-07-31 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
WO2008136500A1 (ja) * 2007-05-02 2008-11-13 Siltronic Ag シリコンウエハ及びその製造方法
US8225683B2 (en) * 2007-09-28 2012-07-24 Lam Research Corporation Wafer bow metrology arrangements and methods thereof
JP4404162B2 (ja) * 2008-02-27 2010-01-27 住友電気工業株式会社 窒化物半導体ウエハ−
JP5625229B2 (ja) 2008-07-31 2014-11-19 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
EP2412849B1 (en) * 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
DE102009022224B4 (de) * 2009-05-20 2012-09-13 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP5418564B2 (ja) 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
US8932901B2 (en) * 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
US8853054B2 (en) * 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP6035982B2 (ja) * 2012-08-09 2016-11-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
WO2014095373A1 (en) * 2012-12-18 2014-06-26 Element Six Limited Substrates for semiconductor devices
JP6281312B2 (ja) * 2014-02-20 2018-02-21 株式会社Sumco シリコンウェーハの製造方法
JP2015192006A (ja) * 2014-03-28 2015-11-02 セイコーエプソン株式会社 半導体ウェハー、受光センサー製造方法及び受光センサー
KR102416870B1 (ko) * 2014-11-07 2022-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
US10957861B2 (en) * 2015-12-29 2021-03-23 Universal Display Corporation Organic electroluminescent materials and devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816034B (zh) * 2019-08-29 2023-09-21 台灣積體電路製造股份有限公司 半導體加工方法
TWI799798B (zh) * 2021-02-26 2023-04-21 環球晶圓股份有限公司 晶棒的切片方法

Also Published As

Publication number Publication date
KR20190142383A (ko) 2019-12-26
KR102289163B1 (ko) 2021-08-11
WO2019012866A1 (ja) 2019-01-17
CN111133559B (zh) 2023-03-24
JP6717267B2 (ja) 2020-07-01
TWI682526B (zh) 2020-01-11
CN111133559A (zh) 2020-05-08
US20200091089A1 (en) 2020-03-19
US10910328B2 (en) 2021-02-02
JP2019016748A (ja) 2019-01-31

Similar Documents

Publication Publication Date Title
TWI682526B (zh) 矽晶圓的製造方法
JP6777029B2 (ja) シリコンウェーハ及びその製造方法
JP7025589B2 (ja) ウェーハ平坦性を改善する方法およびその方法により作成された接合ウェーハ組立体
JP7052081B2 (ja) ボンディングされたウェハ内の応力補償とリリーフ
CN112216609A (zh) 一种减小晶圆翘曲的方法及晶圆键合方法
KR102606186B1 (ko) SiC 기판 및 SiC 에피택셜 웨이퍼
JP2019151520A (ja) 基板および基板の製造方法
KR102352511B1 (ko) 실리콘에피택셜 웨이퍼의 제조방법 및 반도체 디바이스의 제조방법
JP6424974B1 (ja) 半導体基板の製造方法
TWI682524B (zh) 矽晶圓
WO2018008358A1 (ja) 円盤状ガラス及びその製造方法
TWI740697B (zh) 銅鍍層結構及包含其的構裝結構
KR100962610B1 (ko) 열처리 방법
JPWO2017022647A1 (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP2024062701A (ja) 貼合せｓｏｉウェーハ、および貼合せｓｏｉウェーハの製造方法
CN115377288A (zh) 深沟槽结构及其形成方法