CN115377288A - 深沟槽结构及其形成方法 - Google Patents

深沟槽结构及其形成方法 Download PDF

Info

Publication number
CN115377288A
CN115377288A CN202211058543.XA CN202211058543A CN115377288A CN 115377288 A CN115377288 A CN 115377288A CN 202211058543 A CN202211058543 A CN 202211058543A CN 115377288 A CN115377288 A CN 115377288A
Authority
CN
China
Prior art keywords
wafer
stress
material layers
forming
deep trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211058543.XA
Other languages
English (en)
Inventor
孙孝翔
遇寒
黄景丰
杨继业
冯钰彧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202211058543.XA priority Critical patent/CN115377288A/zh
Publication of CN115377288A publication Critical patent/CN115377288A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种深沟槽结构的形成方法。所述方法包括：在所述晶圆的第一表面上形成沟槽内壁上沉积多层材料层，以通过所述多层材料层之间的相反应力抵消所述沟槽中填充的材料层对所述晶圆的应力作用。在本发明实施例中，利用低压化学气相沉积法(LPCVD)在热氧化层表面上沉积两层以上多晶硅作为多层材料层，且多层材料层中至少有一对材料层具有相反应力，多层材料层的应力相互作用以抵消所述沟槽中填充的不同材料层对所述晶圆的应力作用，使衬底曲率半径的绝对值大于100m，以防止晶圆过于翘曲而产生的晶圆破裂、对准性能不稳定、光刻精度变差以及吸不住晶圆、难以吸附固定等诸多问题的出现，从而调高产品产出率及良率。

Description

深沟槽结构及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种深沟槽填结构及其形成方法。
背景技术
伴随着半导体制造技术的提高，在电路内的每单位面积(单位信息投影面积)搭载更多且高性能的元件的高密度化正在发展。深沟槽电容(DTC,deep trench capacitor)为一种动态随机存取存储器(DRAM,dynamic random access memory)中常见的电容器结构，其形成于半导体基底中，在半导体基板形成槽(沟道)，进行三维结构化，沟槽深度一般要求大于5微米，深宽比大于10。通过增加深沟槽电容器于半导体基底中的深度可以增加其表面积，从而提高每单位面积的电容密度，即增加其电容量。在深沟槽电容器件的制备过程中，需要在晶圆上包括深沟槽中通过物理气相沉积(PVD,physical vapor deposition)或低压化学气相沉积(LPCVD,low pressure chemical vapor deposition)等方法沉积源材料为SiH4、SiH2Cl2的多晶硅等导电材料层。
在深沟槽电容器中，由于深沟槽图形分布密度大、沟槽深度深，导致导电材料层沉积后，在晶圆正反面累积的应力不一致。应力是因不同材料例如晶圆衬底与薄膜(电介质、金属等)间的不匹配造成的，应力将导致晶圆发生形变产生各种不对称形状的翘曲。炉管LPCVD在晶圆正面和背面都会成膜，但对于仅在晶圆正面成膜的其他薄膜工艺也会产生同样的翘曲问题。应力分为收缩式应力Tensile(正应力)和伸张式应力Compress(负应力)。其中，在沉积的薄膜中，不同的应力产生的缺陷不同，如对应的在沉积正应力材料层时收缩式应力形成小丘状凸出，在沉积负应力材料层时伸张式应力形成破裂。
翘曲度值与应力有明显的关系，应力可以通过测量晶圆曲率半径R在薄膜淀积前后的改变量计算，计量图如附图1a所示，具体公式如下：
Figure BDA0003825775130000021
其中，该公式中各符号表示：σ:薄膜平均应力(Pa)，E:衬底的杨氏系数，v:衬底的泊松比，E/(1–ν):衬底双轴弹性系数对于(100)Si:E/(1–ν)＝1.805x1011Pa，h:衬底厚度(m)，8寸晶圆厚度725μm＝0.725x10-3m，t:薄膜厚度(m)，R1:成膜前衬底曲率半径(m)，R2:成膜后衬底曲率半径(m)，因此，在曲率半径为+时，下凹，如附图1b所示；在曲率半径为-时，上凸，如附图1c所示，对于平整的裸晶圆，沉积正应力材料层将使晶圆曲率半径为正，沉积负应力材料层将使晶圆曲率半径为负。
并且，翘曲会导致诸多的问题，例如，堆叠膜层脱落、堆叠膜层产生错位、机械手臂搬送过程中产生滑片使晶圆破裂、在光刻工艺中版图对准性能不稳定、光刻精度变差、晶圆难以键合等；此外，在部分的真空吸附工艺制程中，需要使用吸附工具固定住晶圆，若晶圆翘曲度过大，即当曲率半径的绝对值<100m，特别是<30m时，容易出现因晶圆过于翘曲而出现诸如设备E-CHUCK吸不住晶圆等难以吸附固定的现象，从而导致后续工艺无法进行。这些问题都将会影响后续制程的正常进行，且在300mm晶圆上尤其严重，进而导致产品性能不稳定，并降低产品产出率及良率。
因此，如何改善晶圆的翘曲度，特别是对晶圆的整体应力的控制便越来越重要。
发明内容
本发明的目的在于提供一种深沟槽结构的形成方法，以解决深沟槽电容器中导电材料层沉积后，在晶圆正反面累积的应力不一致而导致的晶圆翘曲问题。
第一方面，为解决上述技术问题，本发明提供一种深沟槽结构的形成方法，包括：
提供一晶圆，所述晶圆具有相对的第一表面和第二表面；
在所述晶圆的第一表面形成沟槽；
在所述沟槽的内壁上沉积多层材料层，以通过所述多层材料层之间的相反应力抵消所述沟槽中填充的材料层对所述晶圆的应力作用。
进一步的，在所述沟槽的内壁上形成多层材料层的层数为至少两层。
进一步的，在所述沟槽的内壁上形成的多层材料层为第一材料层、第二材料层和第三材料层的堆叠结构，且多层材料层中至少有一对材料层具有相反应力。
进一步的，在所述沟槽的内壁上形成的多层材料层中的每层材料均为多晶硅。
进一步的，在所述沟槽的内壁上形成的多层材料层之前，所述方法还包括在所述沟槽的内壁上形成第一氧化层。
进一步的，在所述沟槽的内壁上形成的多层材料层中第一材料层、第二材料层、第三材料层，之前相继形成第二氧化层和第三氧化层。
进一步的，所述晶圆的材料为硅。
进一步的，在所述沟槽的内壁上形成的第一氧化层、第二氧化层、第三氧化层以及第四氧化层均具有正应力。
进一步的，在对所述沟槽的内壁沉积的多层材料层的应力相互作用使衬底曲率半径的绝对值大于100m。
第二方面，基于相同的发明构思，本发明还提供了一种可以采用如上所述的深沟槽结构的形成方法制备而成的深沟槽结构。
与现有技术相比，本发明技术方案至少具有以下有益效果之一：
在本发明提出了一种深沟槽结构的形成方法中，首先在半导体硅基晶圆相对的第一表面上形成沟槽；然后，在沟槽的内壁上通过热氧化工艺形成热氧化层二氧化硅，且此热氧化层具有正应力；接着，利用低压化学气相沉积法(LPCVD)在热氧化层表面上沉积两层以上多晶硅作为多层材料层，且多层材料层中至少有一对材料层具有相反应力，多层材料层的应力相互作用以抵消所述沟槽中填充的不同材料层对所述晶圆的应力作用，使衬底曲率半径的绝对值大于100m，以防止晶圆过于翘曲而产生的晶圆破裂、对准性能不稳定、光刻精度变差以及吸不住晶圆、难以吸附固定等诸多问题的出现，从而调高产品产出率及良率。
进一步的，在所述晶圆第一表面沟槽的内壁上形成多层材料层堆叠结构，其中第一材料层具有负应力、第二材料层具有负应力、第三材料层具有正应力，在上述三层材料层形成之前相继形成均具有正应力的第二氧化层、第三氧化层以及第四氧化层，具有正应力的氧化层分别与多层材料层中的第一材料层以及第二材料层中的负应力相互作用抵消部分应力；同时，在多层材料层中一对具有相反应力的材料层，如第二材料层与第三材料层，相互作用后抵消所述沟槽中填充的不同材料层对所述晶圆的应力作用，使所述晶圆的残余应力最少，进而使衬底曲率半径的绝对值大于100m，以防止晶圆过于翘曲而产生的晶圆破裂、对准性能不稳定、光刻精度变差以及吸不住晶圆、难以吸附固定等诸多问题的出现，从而调高产品产出率及良率。
附图说明
图1a-1c为本发明所涉及的晶圆曲率半径R在薄膜淀积前后的改变量计算图及不同曲率半径下晶圆的形状示意图；
图2为本发明一实施例中的深沟槽结构的形成方法的流程示意图；
图3a-3d为本发明一实施例中的深沟槽结构的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
300-晶圆； A-晶圆的相对第一表面；
B-晶圆的第二表面； 101-晶圆第一表面上的深沟槽；
310-深沟槽内壁上的氧化层； 320-多层材料层堆叠结构。
具体实施方式
承如背景技术所述，在深沟槽电容器中，由于深沟槽图形分布密度大、沟槽深度深，导致导电材料层沉积后，在晶圆正反面累积的应力不一致。应力是因不同材料例如晶圆衬底与薄膜(电介质、金属等)间的不匹配造成的，应力将导致晶圆发生形变产生各种不对称形状的翘曲。炉管LPCVD在晶圆正面和背面都会成膜，但对于仅在晶圆正面成膜的其他薄膜工艺也会产生同样的翘曲问题。应力分为收缩式应力Tensile(正应力)和伸张式应力Compress(负应力)。其中，在沉积的薄膜中，不同的应力产生的缺陷不同，如对应的在沉积正应力材料层时收缩式应力形成小丘状凸出，在沉积负应力材料层时伸张式应力形成破裂。对于平整的裸晶圆，沉积正应力材料层将使晶圆曲率半径为正，沉积负应力材料层将使晶圆曲率半径为负。
翘曲会导致诸多的问题，例如，堆叠膜层脱落、堆叠膜层产生错位、机械手臂搬送过程中产生滑片使晶圆破裂、在光刻工艺中版图对准性能不稳定、光刻精度变差、晶圆难以键合等；此外，在部分的真空吸附工艺制程中，需要使用吸附工具固定住晶圆，若晶圆翘曲度过大，即当曲率半径的绝对值<100m，特别是<30m时，容易出现因晶圆过于翘曲而出现诸如设备E-CHUCK吸不住晶圆等难以吸附固定的现象，从而导致后续工艺无法进行。这些问题都将会影响后续制程的正常进行，且在300mm晶圆上尤其严重，进而导致产品性能不稳定，并降低产品产出率及良率。
为此，本发明提供了一种深沟槽结构的形成方法，以解决深沟槽电容器中导电材料层沉积后，在晶圆正反面累积的应力不一致而导致的晶圆翘曲问题。
例如参考图2所示，所述深沟槽结构的形成方法包括如下步骤：
步骤S100，提供一晶圆，所述晶圆具有相对的第一表面和第二表面；
步骤S200，在所述晶圆的第一表面形成沟槽；
步骤S300，在所述沟槽的内壁上沉积多层材料层，以通过所述多层材料层之间的相反应力抵消所述沟槽中填充的材料层对所述晶圆的应力作用。
即，本发明提出了一种深沟槽结构的形成方法中，首先在半导体硅基晶圆相对的第一表面上形成沟槽；然后，在沟槽的内壁上通过热氧化工艺形成热氧化层二氧化硅，且此热氧化层具有正应力；接着，利用低压化学气相沉积法(LPCVD)在热氧化层表面上沉积两层以上多晶硅作为多层材料层，且多层材料层中至少有一对材料层具有相反应力，多层材料层的应力相互作用以抵消所述沟槽中填充的不同材料层对所述晶圆的应力作用，使衬底曲率半径的绝对值大于100m，以防止晶圆过于翘曲而产生的晶圆破裂、对准性能不稳定、光刻精度变差以及吸不住晶圆、难以吸附固定等诸多问题的出现，从而调高产品产出率及良率。
以下结合附图和具体实施例对本发明提出的深沟槽结构及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3a～图3d为本发明一实施例中的深沟槽结构的形成方法及其结构在其制备过程中的结构示意图。
实施例1：
在步骤S100中，具体参考图3a所示，提供一晶圆300，所述晶圆300为后续深沟槽形成工艺与半导体器件提供操作的平台。所述晶圆300的材料选自单晶硅、多晶硅或者非晶硅；所述晶圆300还可以是其他半导体材料。所述晶圆具有相对的第一表面A和第二表面B。示例性的，本发明实施例中，所述晶圆300的材料为硅。
在步骤S200中，具体继续参考图3a所示，在所述晶圆300的第一表面A上形成深沟槽101。
在步骤S300中，具体参考图3b所示，在所述晶圆300的第一表面A上形成的深沟槽101内壁上通过热氧化反应行成第一氧化层310；所述的第一氧化层的材料为二氧化硅，且具有正应力。
在步骤S400中，具体参考图3c所示，在所述的深沟槽内壁形成的第一氧化层310上通过LPCVD形成多层材料层堆叠结构320，包括第一材料层321、第二材料层322、第三材料层323，且多层材料中中至少有一对材料层具有相反应力。示例性的，本发明实施例中，在多层材料层中的第一材料层321、第二材料层322、第三材料层323均为多晶硅层；本实施例中第一材料层321具有负应力，第二材料层322具有正应力，第三材料层323具有负应力；在本实施例中，由于第一氧化层310同样具有正应力，与第一材料层321的负应力相互作用抵消对晶圆的应力作用，第二材料层322的正应力与第三材料层323的负应力相互作用以抵消所述沟槽中填充的不同材料层对晶圆的应力作用。使衬底曲率半径的绝对值大于100m，以防止晶圆过于翘曲而产生的晶圆破裂、对准性能不稳定、光刻精度变差以及吸不住晶圆、难以吸附固定等诸多问题的出现，从而调高产品产出率及良率。
实施例2：
在步骤S100中，具体参考图3a所示，提供一晶圆300，所述晶圆300为后续深沟槽形成工艺与半导体器件提供操作的平台。所述晶圆300的材料选自单晶硅、多晶硅或者非晶硅；所述晶圆300还可以是其他半导体材料。所述晶圆具有相对的第一表面A和第二表面B。示例性的，本发明实施例中，所述晶圆300的材料为硅。
在步骤S200中，具体继续参考图3a所示，在所述晶圆300的第一表面A上形成深沟槽101。
在步骤S300中，具体参考图3b所示，在所述晶圆300的第一表面A上形成的深沟槽101内壁上通过热氧化反应行成第一氧化层310；所述的第一氧化层的材料为二氧化硅，且具有正应力。
在步骤S400中，具体参考图3d所示，首先，在所述的深沟槽内壁形成的第一热氧化层310表面上通过低压化学气相沉积法LPCVD形成多层材料层第一材料层321；接着，在所述第一材料层的表面上通过热氧化反应形成第二热氧化层310，之后继续在第二热氧化层310表面上通过低压化学气相沉积法LPCVD形成多层材料层第二材料层322；最后，在所述第二材料层的表面上通过热氧化反应形成第三热氧化层310，之后继续在第三热氧化层310表面上通过低压化学气相沉积法LPCVD形成多层材料层第三材料层323；使热氧化成与多层材料层形成依次交替式堆叠结构，且多层材料中中至少有一对材料层具有相反应力。示例性的，本发明实施例中，在多层材料层中的第一材料层321、第二材料层322、第三材料层323均为多晶硅层；本实施例中第一材料层321具有负应力，第二材料322层具有负应力，第三材料层323具有正应力；第一热氧化层310、第二热氧化层310以及第三热氧化层310均具有正应力，且三层热氧化层的材料均为二氧化硅。在本实施例中，第一热氧化层310的正应力，与第一材料层321的负应力相互作用抵消对晶圆的应力作用；第二热氧化层310的正应力，与第二材料层322的负应力相互作用抵消对晶圆的应力作用；第二材料层322的负应力与第三材料层323的正应力相互作用以抵消所述沟槽中填充的不同材料层对晶圆的应力作用。使衬底曲率半径的绝对值大于100m，以防止晶圆过于翘曲而产生的晶圆破裂、对准性能不稳定、光刻精度变差以及吸不住晶圆、难以吸附固定等诸多问题的出现，从而调高产品产出率及良率。
综上所述，本发明提出了一种深沟槽结构的形成方法中，首先在半导体硅基晶圆相对的第一表面上形成沟槽；然后，在沟槽的内壁上通过热氧化工艺形成热氧化层二氧化硅，且此热氧化层具有正应力；接着，利用低压化学气相沉积法(LPCVD)在热氧化层表面上沉积两层以上多晶硅作为多层材料层，且多层材料层中至少有一对材料层具有相反应力，多层材料层的应力相互作用以抵消所述沟槽中填充的不同材料层对所述晶圆的应力作用，使衬底曲率半径的绝对值大于100m，以防止晶圆过于翘曲而产生的晶圆破裂、对准性能不稳定、光刻精度变差以及吸不住晶圆、难以吸附固定等诸多问题的出现，从而调高产品产出率及良率。进一步的，在所述晶圆第一表面沟槽的内壁上形成多层材料层堆叠结构，其中第一材料层具有负应力、第二材料层具有负应力、第三材料层具有正应力，在上述三层材料层形成之前相继形成均具有正应力的第二氧化层、第三氧化层以及第四氧化层，具有正应力的氧化层分别与多层材料层中的第一材料层以及第二材料层中的负应力相互作用抵消部分应力；同时，在多层材料层中一对具有相反应力的材料层，如第二材料层与第三材料层，相互作用后抵消所述沟槽中填充的不同材料层对所述晶圆的应力作用，使所述晶圆的残余应力最少，进而使衬底曲率半径的绝对值大于100m，以防止晶圆过于翘曲而产生的晶圆破裂、对准性能不稳定、光刻精度变差以及吸不住晶圆、难以吸附固定等诸多问题的出现，从而调高产品产出率及良率。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (10)

1.一种深沟槽结构的形成方法，其特征在于，所述方法包括：
提供一晶圆，所述晶圆具有相对的第一表面和第二表面；
在所述晶圆的第一表面形成沟槽；
在所述沟槽的内壁上沉积多层材料层，以通过所述多层材料层之间的相反应力抵消所述沟槽中填充的材料层对所述晶圆的应力作用。
2.如权利要求1所述的深沟槽结构的形成方法，其特征在于，在所述沟槽的内壁上形成多层材料层的层数为至少两层。
3.如权利要求1所述的深沟槽结构的形成方法，其特征在于，在所述沟槽的内壁上形成的多层材料层为第一材料层、第二材料层和第三材料层的堆叠结构，且多层材料层中至少有一对材料层具有相反应力。
4.如权利要求1所述的深沟槽结构的形成方法，其特征在于，在所述沟槽的内壁上形成的多层材料层中的每层材料均为多晶硅。
5.如权利要求2或3所述的深沟槽结构的形成方法，其特征在于，在所述沟槽的内壁上形成的多层材料层之前，所述方法还包括在所述沟槽的内壁上形成第一氧化层。
6.如权利要求5所述的深沟槽结构的形成方法，其特征在于，在所述沟槽的内壁上形成的多层材料层中第一材料层、第二材料层、第三材料层，之前相继形成第二氧化层和第三氧化层。
7.如权利要求1所述的深沟槽结构的形成方法，其特征在于，所述晶圆的材料为硅。
8.如权利要求6所述的深沟槽结构的形成方法，其特征在于，在所述沟槽的内壁上形成的第一氧化层、第二氧化层、第三氧化层以及第四氧化层均具有正应力。
9.如权利要求1所述的深沟槽填充工艺及半导体器件结构，其特征在于，在对所述沟槽的内壁沉积的多层材料层的应力相互作用使衬底曲率半径的绝对值大于100m。
10.一种深沟槽结构，其特征在于，所述深沟槽结构采用如权利要求1～9中任一所述的深沟槽结构的形成方法制备而成。
CN202211058543.XA 2022-08-30 2022-08-30 深沟槽结构及其形成方法 Pending CN115377288A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211058543.XA CN115377288A (zh) 2022-08-30 2022-08-30 深沟槽结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211058543.XA CN115377288A (zh) 2022-08-30 2022-08-30 深沟槽结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115377288A true CN115377288A (zh) 2022-11-22

Family

ID=84070546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211058543.XA Pending CN115377288A (zh) 2022-08-30 2022-08-30 深沟槽结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115377288A (zh)

Similar Documents

Publication Publication Date Title
KR102289163B1 (ko) 실리콘 웨이퍼의 제조 방법
JP2019016749A (ja) シリコンウェーハ及びその製造方法
CN106597818B (zh) 对位标记、形成对位标记的方法及半导体器件
US9633841B2 (en) Methods for depositing amorphous silicon
TW406302B (en) Method of fabricating semiconductor substrate
CN115377288A (zh) 深沟槽结构及其形成方法
KR100801736B1 (ko) 증가된 센싱마진을 갖는 반도체 메모리소자의 제조방법
KR100278010B1 (ko) 절연층에서의균열발생이방지된반도체소자및균열방지방법
WO2023000377A1 (zh) 晶圆形变的调整方法及半导体结构
CN113517287B (zh) 一种半导体结构及其制备方法
CN109690738B (zh) 外延硅晶片的制造方法及半导体器件的制造方法
CN111564365A (zh) 一种沉积薄膜的方法及其应用、形成半导体有源区的方法
TWI673170B (zh) 可撓性顯示器的製造方法
TWI687316B (zh) 可撓性顯示器
CN101329917A (zh) 动态随机存储器的缺陷修补方法
CN103545227B (zh) 监控半导体器件中磷硅玻璃层的磷浓度的方法
WO2008069606A1 (en) Method of manufacturing integrated circuit having stacked structure and the integrated circuit
JPH0265256A (ja) 半導体装置の製造方法
JP2024062701A (ja) 貼合せｓｏｉウェーハ、および貼合せｓｏｉウェーハの製造方法
JP2003174031A (ja) 半導体素子の配線形成方法
KR100190521B1 (ko) 디램 (dram) 소자의 적층형 캐패시터 제조 방법
JPH0653189A (ja) 成膜層の平坦化方法
TW201909391A (zh) 矽晶圓
JPS6016446A (ja) 半導体装置の製造方法
CN115985842A (zh) 一种改善深沟槽工艺晶圆变形的方法及晶圆

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination