CN109690738B - 外延硅晶片的制造方法及半导体器件的制造方法 - Google Patents

外延硅晶片的制造方法及半导体器件的制造方法 Download PDF

Info

Publication number
CN109690738B
CN109690738B CN201780055108.2A CN201780055108A CN109690738B CN 109690738 B CN109690738 B CN 109690738B CN 201780055108 A CN201780055108 A CN 201780055108A CN 109690738 B CN109690738 B CN 109690738B
Authority
CN
China
Prior art keywords
silicon wafer
multilayer film
epitaxial
epitaxial layer
warp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780055108.2A
Other languages
English (en)
Other versions
CN109690738A (zh
Inventor
水泽康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN109690738A publication Critical patent/CN109690738A/zh
Application granted granted Critical
Publication of CN109690738B publication Critical patent/CN109690738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明是一种外延硅晶片的制造方法，其包括：预先准备试验用的硅晶片，在该试验用的硅晶片的表面形成所述多层膜，并测定形成了该多层膜的硅晶片的翘曲方向及翘曲量(Warp)W的工序；以及以使在与所述测定的翘曲方向相反的方向上形成有将所述测定的翘曲量W抵消的翘曲的方式，选择作为器件形成用基板的硅晶片、和在该作为器件形成用基板的硅晶片上形成的外延层的形成条件，并在所述选择的外延层的形成条件下在所述选择的作为器件形成用基板的硅晶片的形成所述多层膜的表面上形成所述外延层的工序。由此，提供一种外延硅晶片的制造方法，其能够制造使形成多层膜时的翘曲减少的外延硅晶片。

Description

外延硅晶片的制造方法及半导体器件的制造方法
技术领域
本发明涉及一种外延硅晶片的制造方法以及半导体器件的制造方法。
背景技术
作为用于制作半导体集成电路的基板，主要使用通过CZ(Czochralski：切克劳斯基)法制作的硅晶片。在近年来的最尖端存储器元件中，正在使用一种三维结构的NAND闪存，其为了大容量化和降低比特成本而具有在硅晶片上层叠多层膜的工艺。在工艺的比较初始阶段具有层叠几十组“SiO2+SiN”膜的工序。在层叠后，有多个如下三维且复杂的工序：直至基板的呈圆柱形进行蚀刻的孔蚀刻工序、在侧壁对多晶硅进行成膜的工序、蚀刻SiN的工序、电极形成工序等，在晶片大幅度翘曲的状态下实施各工序成为缺陷的原因。
在专利文献1的权利要求8中记载有，在使其向相反方向弯曲的状态下，在基板的一方的主表面上使薄膜成膜。但是，在该现有技术中，为了使其弯曲而进行蚀刻。基于蚀刻的翘曲量的控制需要使蚀刻速度恒定以成为同心圆状，难以制作抵消成膜造成的翘曲那样的同心圆状的翘曲形状。
另外，在专利文献2中记载有，预先识别外延晶片的翘曲，并使基板的翘曲方向与在外延晶片成长中产生的翘曲变化方向相反朝向的方向一致，来降低外延硅晶片翘曲的绝对值。就该现有技术而言，其目的在于，通过分选作为基板的硅晶片的凹凸形状从而降低晶格失配造成的翘曲，但是难以降低几百μm大小的翘曲量(Warp)。
现有技术文献
专利文献
专利文献1：日本专利公开2009-302163号公报
专利文献2：日本专利公开平成6-112120号公报
发明内容
(一)要解决的技术问题
图2是表示在3D-NAND器件的工艺中多层膜层叠于硅晶片(硅基板)上的状态的示意图。在层叠有多层膜的硅晶片1中，在硅晶片(硅基板)2上，SiO2膜3和SiN膜或多晶硅膜4交替地按照该顺序层叠，而层叠(形成)出多层膜6，所述多层膜6是层叠多组由SiO2膜3和SiN膜或者多晶硅膜4构成的一组“SiO2+SiN”膜或者“SiO2+多晶硅”膜5而成的。此外，图2中的被虚线的四边包围的部分是层叠有多组的“SiO2+SiN”膜或者“SiO2+多晶硅”膜5中的省略其一部分的部分。
这样，在3D-NAND器件的工艺中，在工艺初始阶段，存在堆积多层“SiO2+SiN”膜、“SiO2+多晶硅”膜等薄膜的工序。
已知在该工序中，由于各种薄膜的膜厚、作为基板的Si与膜材料的线膨胀系数的差、成膜时的本征应力等而使晶片大幅度翘曲。由于之后的工艺在翘曲较大的状态下进行，因此会成为器件缺陷的原因。
本发明是为了解决上述问题而完成的，其目的在于，提供一种外延硅晶片的制造方法，该制造方法能够制造使形成多层膜时的翘曲减少的外延硅晶片。
(二)技术方案
为了解决上述问题，在本发明中，提供一种由硅晶片和形成于该硅晶片上的外延层构成、并用于在所述外延层上形成多层膜的外延硅晶片的制造方法，所述制造方法包括：
预先准备试验用的硅晶片，并在该试验用的硅晶片的表面形成所述多层膜，测定形成了该多层膜的硅晶片的翘曲方向及翘曲量(Warp)W的工序；以及
以使在与所述测定的翘曲方向相反的方向上形成有将所述测定的翘曲量W抵消的翘曲的方式，选择作为器件形成用基板的硅晶片、和形成于该作为器件形成用基板的硅晶片上的外延层的形成条件，并在所述选择的外延层的形成条件下在所述选择的作为器件形成用基板的硅晶片的形成所述多层膜的表面上形成所述外延层的工序。
根据这样的外延硅晶片的制造方法，能够制造使形成多层膜时的翘曲减少的外延硅晶片。
此时，在形成所述外延层的工序中，在所述外延硅晶片上形成所述外延层侧成为凹形状的凹形状翘曲的情况下，所述作为器件形成用基板的硅晶片，使用掺杂有锗或者锡的硅晶片，在所述外延硅晶片上形成所述外延层侧成为凸形状的凸形状翘曲的情况下，所述作为器件形成用基板的硅晶片，使用掺杂有磷或者硼的硅晶片。
在本发明的制造方法中，能够用例如这样的方法选择作为器件形成用基板的硅晶片。
另外，此时，优选地，在形成所述外延层的工序中，以在所述外延硅晶片形成的翘曲的翘曲量为所述翘曲量W(其中，在形成了所述多层膜的硅晶片形成所述多层膜侧成为凹形状的凹形状翘曲的情况下，将W设为正值，在形成了所述多层膜的硅晶片形成所述多层膜侧成为凸形状的凸形状翘曲的情况下，将W设为负值)的方式，通过下述数学式确定所述作为器件形成用基板的硅晶片的条件以及所述外延层的形成条件。
W＝{(3×l2×hf)/(4×hs 2)}×{(rSi-rX)/rSi}×[X]/NS，
l：所述作为器件形成用基板的硅晶片的直径；
hf：所述外延层的厚度；
hs：所述作为器件形成用基板的硅晶片的厚度；
rSi：Si的共价键半径；
rX：掺杂于所述作为器件形成用基板的硅晶片的元素的共价键半径；
NS：Si的原子密度；
[X]：掺杂于所述作为器件形成用基板的硅晶片的元素的掺杂浓度。
在本发明中，能够用例如这样的方法来确定作为器件形成用基板的硅晶片的条件以及外延层的形成条件。
另外，此时，优选地，所述多层膜是SiO2膜与SiN膜交替层叠而成的多层膜或者SiO2膜与多晶硅膜交替层叠而成的多层膜。
在本发明的外延硅晶片的制造方法中，能够将多层膜做成SiO2膜与SiN膜交替层叠而成的多层膜或者SiO2膜与多晶硅膜交替层叠而成的多层膜。
另外，在本发明中，提供一种半导体器件的制造方法，其在用上述的外延硅晶片的制造方法制造的外延硅晶片的形成了所述外延层的表面形成所述多层膜。
根据本发明的半导体器件的制造方法，由于能够使外延硅晶片的在形成了外延层的表面上形成多层膜时的翘曲减少，因此之后的工艺在翘曲较小的状态下进行，能够不引起器件缺陷地制造半导体器件。
(三)有益效果
根据本发明的外延硅晶片的制造方法，能够制造使形成多层膜时的翘曲减少的外延硅晶片。另外，根据本发明的半导体器件的制造方法，由于能够使外延硅晶片的在形成了外延层的表面上形成多层膜时的翘曲减少，因此之后的工艺在翘曲较小的状态下进行，能够不引起器件缺陷地制造半导体器件。
附图说明
图1是表示使用了通过本发明的外延硅晶片的制造方法制造的外延硅晶片的半导体器件的制造方法一例的流程图。
图2是表示在3D-NAND器件的工艺中在硅晶片(硅基板)上层叠了多层膜的状态的示意图。
图3是表示实施例的试验用的硅晶片的、层叠的“SiO2+SiN”膜的组数与翘曲量(Warp)的关系的图表。
图4是表示在实施例中计算出的外延层的厚度与基板硼掺杂浓度的相关关系的图表。
图5是表示实施例1～3的外延硅晶片的、层叠的“SiO2+SiN”膜的组数与翘曲量(Warp)的关系的图表。
具体实施方式
下面参照附图对本发明详细地进行说明，但本发明并不限定于此。
本发明是一种由硅晶片和形成于该硅晶片上的外延层构成、并用于在所述外延层上形成多层膜的外延硅晶片的制造方法。本发明的外延硅晶片的制造方法包括：预先准备试验用的硅晶片，在该试验用的硅晶片的表面形成所述多层膜，并测定形成了该多层膜的硅晶片的翘曲方向及翘曲量(Warp)W的工序；以及以使在与所述测定的翘曲方向相反的方向上形成有将所述测定的翘曲量W抵消的翘曲的方式，选择作为器件形成用基板的硅晶片、和形成于该作为器件形成用基板的硅晶片上的外延层的形成条件，并在所述选择的外延层的形成条件下在所述选择的作为器件形成用基板的硅晶片的形成所述多层膜的表面上形成所述外延层的工序。下面对本发明的外延硅晶片的制造方法进行更详细地说明。
图1是表示使用了通过本发明的外延硅晶片的制造方法制造的外延硅晶片的半导体器件的制造方法一例的流程图。
首先，预先准备试验用的硅晶片(参照图1的步骤S11)。作为该试验用的硅晶片，不受特别限定，但为了能够容易测定后述的翘曲量(Warp)W，优选使用翘曲少的(例如Warp非常小至几μm程度)硅晶片。
接着，在试验用的硅晶片的表面形成多层膜(参照图1的步骤S12)。该多层膜优选是SiO2膜与SiN膜交替层叠而成的多层膜或者SiO2膜与多晶硅(poly-Si)膜交替层叠而成的多层膜。
之后，进行测定形成了多层膜的硅晶片的翘曲方向及翘曲量(Warp)W的工序(参照图1的步骤S13)。此外，下面关于形成了多层膜的硅晶片的翘曲方向，将形成多层膜侧成为凹形状的凹形状翘曲的情况设定为凹形状，将形成多层膜侧成为凸形状的凸形状翘曲的情况设定为凸形状来进行说明。
之后，以使在与测定的翘曲方向相反的方向上形成有将测定的翘曲量W抵消的翘曲的方式，选择作为器件形成用基板的硅晶片、和形成于该作为器件形成用基板的硅晶片上的外延层的形成条件(参照图1的步骤S14)。
作为此时选择的作为器件形成用基板的硅晶片，只要选择例如掺杂有与硅的共价键半径不同的元素的硅晶片即可。
为了降低在多层工艺中的因翘曲造成的缺陷，通过使用以与工艺中的翘曲相反的形状翘曲的晶片，能够减少成膜后的翘曲。具体而言，如果在工艺中的翘曲是凹形状，则使所使用的晶片(外延硅晶片)的初始状态成为与凹形状相反的凸形状(即，形成外延层侧成为凸形状的凸形状翘曲)。在外延硅晶片上形成外延层侧成为凸形状的凸形状翘曲的情况下，作为器件形成用基板的硅晶片，优选使用掺杂有磷或者硼的硅晶片。例如，作为器件形成用基板的硅晶片，通过使用以高浓度掺杂有硼的硅晶片，从而在外延层(通常电阻率)的晶格常数与掺杂有硼的硅晶片的晶格常数之间产生不适配，并在外延层产生膜应力，外延硅晶片形成外延层侧成为凸形状的翘曲。已知由于硼的共价键半径比硅小，因此使用了以高浓度添加了硼的硅晶片的外延硅晶片的外延层侧呈凸形状翘曲。
另一方面，如果在多层工艺中的翘曲是凸形状，则通过使所使用的晶片的初始状态为凹形状(即，形成外延层侧成为凹形状的凹形状翘曲)，能够减少工艺中的翘曲缺陷。在外延硅晶片上形成外延层侧成为凹形状的凹形状翘曲的情况下，作为器件形成用基板的硅晶片，能够通过使用大量掺杂了共价键半径比硅大的元素的硅晶片来实现。例如，作为器件形成用基板的硅晶片，优选使用掺杂有锗或者锡的硅晶片。
此外，在选择作为器件形成用基板的硅晶片、和在作为该器件形成用基板的硅晶片上形成的外延层的形成条件时，优选以形成于外延硅晶片的翘曲的翘曲量为所述翘曲量W(其中，在形成了所述多层膜的硅晶片形成所述多层膜侧成为凹形状的凹形状翘曲的情况下，将W设为正值，在形成了所述多层膜的硅晶片形成所述多层膜侧成为凸形状的凸形状翘曲的情况下，将W设为负值)的方式，通过下述数学式确定所述作为器件形成用基板的硅晶片的条件及所述外延层的形成条件。
W＝{(3×l2×hf)/(4×hs 2)}×{(rSi-rX)/rSi}×[X]/NS，
l：所述作为器件形成用基板的硅晶片的直径；
hf：所述外延层的厚度；
hs：所述作为器件形成用基板的硅晶片的厚度；
rSi：Si的共价键半径；
rX：在所述作为器件形成用基板的硅晶片中掺杂的元素的共价键半径；
NS：Si的原子密度；
[X]：在所述作为器件形成用基板的硅晶片中掺杂的元素的掺杂浓度。
作为使用上述数学式来确定作为器件形成用基板的硅晶片的条件以及外延层的形成条件的方法，不受特别限定，但能够举出例如将测定的翘曲量W代入上述数学式，并将上述数学式中的l、hs、rSi、rX、以及NS作为常数，将hf(外延层的厚度)和[X](在作为器件形成用基板的硅晶片中掺杂的元素的掺杂浓度)作为变量来确定上述条件的方法。在这种情况下，形成外延层的厚度越厚则在作为器件形成用基板的硅晶片中掺杂的元素的掺杂浓度越低的关系。
此外，上述数学式能够通过计算下述数学式来导出。
【数学式1】
Figure BDA0001988516020000081
(式中，l、hs、以及hf与上述相同，σf及MSi用下述数学式表示。)
【数学式2】
Figure BDA0001988516020000082
(式中，rSi、rX、[X]、以及NS与上述相同，MSi用下述数学式表示。)
【数学式3】
Figure BDA0001988516020000083
(式中，ESi表示Si的杨式弹性模量，νSi表示Si的泊松比。)
此外，期望使形成于外延硅晶片的翘曲的翘曲量与所述翘曲量W相同，即使不是完全相同，只要将在外延硅晶片的形成了外延层的表面上形成了多层膜时的翘曲抵消并减少，并能够改善形成多层膜时的翘曲，就能够提高器件工序中的成品率。
接着，进行在选择的外延层的形成条件下在选择的作为器件形成用基板的硅晶片的形成多层膜的表面上形成外延层的工序(参照图1的步骤S15)，来制造外延硅晶片。所形成的外延层的组成可以例如为硅。
之后，在所制造的外延硅晶片的形成了外延层的表面上形成多层膜(参照图1的步骤S16)。作为形成于外延层上的多层膜，只要是与在步骤S12中形成于试验用的硅晶片的表面的多层膜相同的多层膜即可。
如上所述，能够制造半导体器件。
如以上说明的那样，根据本发明的外延硅晶片的制造方法，能够制造使形成多层膜时的翘曲减少的外延硅晶片。另外，根据本发明的半导体器件的制造方法，由于能够使在外延硅晶片的形成外延层的表面上形成多层膜时的翘曲减少，因此之后的工艺在翘曲较小的状态下进行，能够不引起器件缺陷地制造半导体器件。
实施例
以下，示出实施例并来更具体地说明本发明，但本发明并不限定于此。
(实施例1)
首先，使用试验用的硅晶片(未形成外延层)实测了3D-NAND器件的在最初的层叠工序即“SiO2+SiN”膜的层叠工序(多层膜工序)中的翘曲方向及翘曲量。作为试验用的硅晶片，具体而言，使用了Warp非常小的(几μm)直径为300mm的p型且电阻率为10Ω·cm的硅晶片。
在该试验用的硅晶片上层叠了1～20组“SiO2+SiN”膜。各膜的成膜条件为模仿了实际工艺的条件。SiO2膜用TEOS(成膜温度为380℃)进行成膜，SiN膜用减压CVD进行成膜(SiH4：40sccm，NH3：2000sccm，压力250～300torr)。各层的厚度均为25nm
接着，关于层叠了“SiO2+SiN”膜的硅晶片，用电容量式的测定器评价成膜后的Warp，并在图3中示出。如图3所示，结果为，翘曲量(Warp)随着所层叠的“SiO2+SiN”膜的组数增加而变大。另外，层叠了“SiO2+SiN”膜的硅晶片的形状成为“SiO2+SiN”膜侧为凹形状的形状。
并且，以使在与上述测定的翘曲方向相反的方向上形成将上述测定的Warp量抵消的翘曲的方式，根据下述数学式来预估作为器件形成用基板的硅晶片的条件以及外延层的形成条件。此外，作为器件形成用基板的硅晶片，使用掺杂了硼的硅晶片。使用了以高浓度添加了硼的硅晶片的外延硅晶片作为器件形成用基板的硅晶片，由于添加了硼的硅晶片与外延层的晶格失配而以外延层侧成为凸形状的方式翘曲，因此能够使形成上述的“SiO2+SiN”膜的多层膜结构时的翘曲量减少。
W＝{(3×l2×hf)/(4×hs 2)}×{(rSi-rX)/rSi}×[X]/NS，
l：所述作为器件形成用基板的硅晶片的直径；
hf：所述外延层的厚度；
hs：所述作为器件形成用基板的硅晶片的厚度；
rSi：Si的共价键半径；
rX：在所述作为器件形成用基板的硅晶片中掺杂的元素的共价键半径；
NS：Si的原子密度；
[X]：在所述作为器件形成用基板的硅晶片中掺杂的元素的掺杂浓度。
接着，利用上述数学式算出层叠了16组“SiO2+SiN”膜的情况下的用于将大约280μm的Warp抵消的作为器件形成用基板的硅晶片的条件以及外延层的形成条件。向上述数学式中代入W＝280μm，变量为基板硼掺杂浓度([X])和外延层的厚度(hf)。另外，其它的因子为l：300mm、hs：775μm、rSi：
Figure BDA0001988516020000101
rX：/>
Figure BDA0001988516020000102
NS：5×1022atoms/cm3。在图4中示出了这种情况下的基板硼掺杂浓度与外延层的厚度的关系。在这种情况下，外延层的厚度越厚，则在基板中必须掺杂的硼的浓度越低。在该条件下制造的外延硅晶片能够抵消在外延层上层叠了16组“SiO2+SiN”膜的情况下产生的翘曲。此外，关于用于将相当于层叠了24组“SiO2+SiN”膜的情况下的Warp(W＝420μm)抵消的作为器件形成用基板的硅晶片的条件以及外延层的形成条件，也将l、hs、rSi、rX、NS的值设为与上述相同的值进行计算，并在图4中一并示出了基板硼掺杂浓度与外延层的厚度的关系。
基于图4中的W＝280μm情况下的图表，将外延层的厚度(hf)设为5μm，将基板硼掺杂浓度([X])设为1×1020atoms/cm3，在选择的外延层的形成条件下在所选择的作为器件形成用基板的硅晶片的形成多层膜的表面上形成外延层，制造了外延硅晶片。此外，外延层的组成为硅。
在如上所述那样制造的外延硅晶片的外延层上形成“SiO2+SiN”膜，并在图5中示出所形成的“SiO2+SiN”膜的组数与外延硅晶片的翘曲量(Warp)的值的关系。此外，在图5中的翘曲量(Warp)的值为负的情况下，表示外延硅晶片的翘曲的形状为外延层侧呈凸形状，在Warp的值为正的情况下，表示外延硅晶片的翘曲的形状为外延层侧呈凹形状。
(实施例2)
除了将外延层的厚度(hf)设为10μm，将基板硼掺杂浓度([X])设为5×1019atoms/cm3以外，其他与实施例1同样地制造外延硅晶片，并在外延层上形成了“SiO2+SiN”膜。在图5中示出所形成的“SiO2+SiN”膜的组数与外延硅晶片的翘曲量(Warp)的值的关系。
(实施例3)
除了将外延层的厚度(hf)设为15μm，将基板硼掺杂浓度([X])设为3×1019atoms/cm3以外，其他与实施例1同样地制造外延硅晶片，并在外延层上形成了“SiO2+SiN”膜。在图5中示出所形成的“SiO2+SiN”膜的组数与外延硅晶片的翘曲量(Warp)的值的关系。
实施例1～3的条件都是在层叠了16组“SiO2+SiN”膜的情况下能够抵消翘曲的条件。实际上，如图5所示，可知用实施例1～3的任意条件制造的外延硅晶片都在层叠了16组“SiO2+SiN”膜时Warp基本上为0。此外，表示实施例1～3的“SiO2+SiN”膜的组数与Warp的值的关系的三个曲线如图5所示那样重合。
此外，本发明并不限定于上述实施方式。上述实施方式仅是例示，具有与本发明的权利要求所记载的技术思想实质上相同的结构，并实现相同的作用效果的技术方案，均包含于本发明的技术范围内。

Claims (5)

1.一种外延硅晶片的制造方法，所述外延硅晶片由硅晶片和形成于该硅晶片上的外延层构成，并用于在所述外延层上形成多层膜，所述外延硅晶片的制造方法的特征在于，包括：
预先准备试验用的硅晶片，并在该试验用的硅晶片的表面形成所述多层膜，测定形成了该多层膜的硅晶片的翘曲方向及翘曲量（Warp）W的工序；以及
以使在与所述测定的翘曲方向相反的方向上形成有将所述测定的翘曲量W抵消的翘曲的方式，选择作为器件形成用基板的硅晶片、和形成于该作为器件形成用基板的硅晶片上的外延层的形成条件，并在所述选择的外延层的形成条件下在所述选择的作为器件形成用基板的硅晶片的形成所述多层膜的表面上形成所述外延层的工序，
在形成所述外延层的工序中，以在所述外延硅晶片形成的翘曲的翘曲量为所述翘曲量W的方式，通过下述数学式确定所述作为器件形成用基板的硅晶片的条件以及所述外延层的形成条件，其中，在形成了所述多层膜的硅晶片形成所述多层膜侧成为凹形状的凹形状翘曲的情况下，将W设为正值，在形成了所述多层膜的硅晶片形成所述多层膜侧成为凸形状的凸形状翘曲的情况下，将W设为负值，
W=｛（3×l2×hf）/（4×hs 2）｝×｛（rSi-rX）/rSi｝×［X］/NS，
l：所述作为器件形成用基板的硅晶片的直径；
hf：所述外延层的厚度；
hs：所述作为器件形成用基板的硅晶片的厚度；
rSi：Si的共价键半径；
rX：在所述作为器件形成用基板的硅晶片中掺杂的元素的共价键半径；
NS：Si的原子密度；
［X］：在所述作为器件形成用基板的硅晶片中掺杂的元素的掺杂浓度。
2.根据权利要求1所述的外延硅晶片的制造方法，其特征在于，
在形成所述外延层的工序中，在所述外延硅晶片上形成所述外延层侧成为凹形状的凹形状翘曲的情况下，所述作为器件形成用基板的硅晶片，使用掺杂有锗或者锡的硅晶片，在所述外延硅晶片上形成所述外延层侧成为凸形状的凸形状翘曲的情况下，所述作为器件形成用基板的硅晶片，使用掺杂有磷或者硼的硅晶片。
3.根据权利要求1所述的外延硅晶片的制造方法，其特征在于，
所述多层膜是SiO2膜与SiN膜交替层叠而成的多层膜或者SiO2膜与多晶硅膜交替层叠而成的多层膜。
4.根据权利要求2所述的外延硅晶片的制造方法，其特征在于，
所述多层膜是SiO2膜与SiN膜交替层叠而成的多层膜或者SiO2膜与多晶硅膜交替层叠而成的多层膜。
5.一种半导体器件的制造方法，其特征在于，
在用权利要求1至4中任一项所述的外延硅晶片的制造方法制造的外延硅晶片的形成了所述外延层的表面形成所述多层膜。
CN201780055108.2A 2016-09-07 2017-08-17 外延硅晶片的制造方法及半导体器件的制造方法 Active CN109690738B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-174640 2016-09-07
JP2016174640A JP6662250B2 (ja) 2016-09-07 2016-09-07 シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
PCT/JP2017/029484 WO2018047595A1 (ja) 2016-09-07 2017-08-17 シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN109690738A CN109690738A (zh) 2019-04-26
CN109690738B true CN109690738B (zh) 2023-05-23

Family

ID=61562099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780055108.2A Active CN109690738B (zh) 2016-09-07 2017-08-17 外延硅晶片的制造方法及半导体器件的制造方法

Country Status (5)

Country Link
US (1) US10734220B2 (zh)
JP (1) JP6662250B2 (zh)
KR (1) KR102352511B1 (zh)
CN (1) CN109690738B (zh)
WO (1) WO2018047595A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859649A (zh) * 2010-04-01 2013-01-02 信越半导体股份有限公司 外延硅晶片及其制造方法、以及贴合soi晶片及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08753B2 (ja) * 1986-09-26 1996-01-10 徳三 助川 シリコン素子用基板作製方法
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
JP3274190B2 (ja) * 1992-09-26 2002-04-15 株式会社東芝 半導体エピタキシャル基板の製造方法
JPH07249573A (ja) * 1994-03-14 1995-09-26 Nippon Steel Corp 半導体基板の製造方法
JP4569026B2 (ja) * 2001-03-30 2010-10-27 信越半導体株式会社 半導体基板及びその製造方法
JP4521327B2 (ja) * 2005-07-19 2010-08-11 株式会社東芝 半導体装置の製造方法
JP4984046B2 (ja) * 2007-01-29 2012-07-25 信越半導体株式会社 気相成長用サセプタ及び気相成長装置並びに気相成長用サセプタの設計方法及び気相成長方法
JP2009302163A (ja) 2008-06-11 2009-12-24 Sumco Corp シリコンウェーハ及びそれを用いたエピタキシャルシリコンウェーハ及び貼り合わせｓｏｉウェーハ並びにそれらの製造方法。
JP2010080685A (ja) 2008-09-26 2010-04-08 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2010118487A (ja) * 2008-11-13 2010-05-27 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの評価方法およびエピタキシャルウェーハの製造方法
KR101175148B1 (ko) * 2010-10-14 2012-08-20 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
JP5418564B2 (ja) * 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
KR102003526B1 (ko) * 2012-07-31 2019-07-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
JP6166383B2 (ja) * 2012-12-28 2017-07-19 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ エピタキシャル後反りの予測および制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859649A (zh) * 2010-04-01 2013-01-02 信越半导体股份有限公司 外延硅晶片及其制造方法、以及贴合soi晶片及其制造方法

Also Published As

Publication number Publication date
KR102352511B1 (ko) 2022-01-18
CN109690738A (zh) 2019-04-26
KR20190045189A (ko) 2019-05-02
JP2018041829A (ja) 2018-03-15
US20190228962A1 (en) 2019-07-25
WO2018047595A1 (ja) 2018-03-15
JP6662250B2 (ja) 2020-03-11
US10734220B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
CN111133559B (zh) 硅晶片的制造方法
JP6777029B2 (ja) シリコンウェーハ及びその製造方法
US8975152B2 (en) Methods of reducing substrate dislocation during gapfill processing
CN1858898A (zh) 浅渠沟隔离结构的制造方法以及半导体结构
CN109690738B (zh) 外延硅晶片的制造方法及半导体器件的制造方法
JP2008300678A (ja) 半導体素子の製造方法、及び半導体素子
CN110797255A (zh) 薄膜堆叠结构、三维存储器及其制备方法
KR102477091B1 (ko) 2차원 물질 하드마스크와 그 제조방법 및 하드 마스크를 이용한 물질층 패턴 형성방법
KR20150052781A (ko) 마스크 구조체의 형성 방법, 성막 장치 및 기억 매체
CN110600475B (zh) 通孔填充方法以及三维存储器的制备方法
TWI823050B (zh) 無氫二氧化矽
JP7211969B2 (ja) ３ｄ ｎａｎｄに適用するための低誘電率酸化物および低抵抗のｏｐスタック
JP2017168584A (ja) シリコンウェーハの評価方法及びシリコンウェーハの製造方法
CN111164240B (zh) 硅晶片
US11955344B2 (en) Methods and structures for changing wafer bow
CN113506721A (zh) 非晶硅薄膜形成方法
CN115377288A (zh) 深沟槽结构及其形成方法
CN115939031A (zh) 一种晶圆结构及其晶圆弯曲度的调控方法
CN113838858A (zh) 制备三维存储器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant