JP2017168584A - シリコンウェーハの評価方法及びシリコンウェーハの製造方法 - Google Patents

シリコンウェーハの評価方法及びシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP2017168584A
JP2017168584A JP2016051506A JP2016051506A JP2017168584A JP 2017168584 A JP2017168584 A JP 2017168584A JP 2016051506 A JP2016051506 A JP 2016051506A JP 2016051506 A JP2016051506 A JP 2016051506A JP 2017168584 A JP2017168584 A JP 2017168584A
Authority
JP
Japan
Prior art keywords
silicon wafer
young
modulus
film
film formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016051506A
Other languages
English (en)
Other versions
JP6485393B2 (ja
Inventor
康 水澤
Yasushi Mizusawa
康 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2016051506A priority Critical patent/JP6485393B2/ja
Publication of JP2017168584A publication Critical patent/JP2017168584A/ja
Application granted granted Critical
Publication of JP6485393B2 publication Critical patent/JP6485393B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 様々な条件を有するシリコンウェーハのヤング率をウェーハ形状のままで精度よく見積もることができるシリコンウェーハの評価方法を提供する。【解決手段】 シリコンウェーハのヤング率を見積もるシリコンウェーハの評価方法であって、同一の条件を有するシリコンウェーハを複数準備する工程と、前記複数のシリコンウェーハの初期ワープ値を測定する工程と、前記複数のシリコンウェーハ表面にそれぞれ異なる膜厚で成膜を行う工程と、前記成膜により形成された膜の厚さを測定する工程と、前記成膜を行った複数のシリコンウェーハの成膜後ワープ値を測定する工程と、前記複数のシリコンウェーハの、前記成膜により形成された膜の厚さと、前記成膜後ワープ値と前記初期ワープ値の差との関係に基づいて、前記条件を有するシリコンウェーハのヤング率を見積もる工程とを有することを特徴とするシリコンウェーハの評価方法。【選択図】図1

Description

本発明は、シリコンウェーハの評価方法及びシリコンウェーハの製造方法に関する。
半導体集積回路を作製するための基板として、主にCZ(Czochra1ski)法によって作製されたシリコンウェーハが用いられている。近年の最先端メモリー素子では、大容量化とビットコスト低減のためにシリコンウェーハ上に多層膜を積層する3次元構造のNANDフラッシュメモリーが使用されている。このプロセスでは、基板上に多層膜を積層させるために、積層プロセス時にウェーハが反ることが問題となっている。
一方、薄膜成膜時のウェーハのワープは、シリコンと薄膜の線膨張係数の差に起因している。具体的に、ウェーハのワープ値がどの程度になるのかは、ストーニの式(非特許文献1)により計算することができる。その際に重要な物性値の一つに基板であるシリコンウェーハのヤング率が挙げられ、ヤング率が高い基板はワープが小さく、ヤング率が低い基板はワープが大きくなるため、ヤング率が高いシリコンウェーハの条件を見出す評価方法が非常に重要となっている。
このヤング率の測定方法は多数存在する。具体的には、「機械試験」、「共振法」、「超音波パルス法」、「インデンテーション法」等が挙げられる。「機械試験」には、引張、曲げ、ねじり試験があり、それぞれ既定の形状にサンプルを加工して試験を行う。例えば、引張試験であれば、試験片の両側を保持した状態から応力を負荷していき、得られた応力−歪線図からヤング率を求める。「共振法」は試験片を強制的に振動させ、共振周波数を測定し、この共振周波数からヤング率を求める。「超音波パルス法」は、サンプルに超音波パルスを入射させ、縦波及び横波の音速から、ヤング率を評価する方法である。「インデンテーション法」は三角錐型の圧子をサンプル表面に押し付け、応力歪線図を測定し、その結果からヤング率を求める方法である。例えば、特許文献1には、絶縁膜のヤング率をナノインデンテーション法により測定することが開示されている。
特開2013−258302号公報
Proc. Roy. Soc. (London)., A82,(1909) 172.
しかしながら、上述した「機械試験」、「共振法」、「超音波パルス法」はウェーハ形状での測定は難しい。一方、「インデンテーション法」はウェーハ形状での測定は可能だが、ウェーハ全面平均のヤング率を測定する場合にはマッピング測定を行う必要があり、評価時間がかかるという問題があった。さらに、ヤング率に面内分布が存在した場合、成膜後のワープを予測することは極めて困難であるという問題もあった。
本発明は、上記問題点に鑑みてなされたものであって、様々な条件を有するシリコンウェーハのヤング率をウェーハ形状のままで精度よく見積もることができるシリコンウェーハの評価方法、及びこの評価方法を用いたシリコンウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコンウェーハのヤング率を見積もるシリコンウェーハの評価方法であって、同一の条件を有するシリコンウェーハを複数準備する工程と、前記複数のシリコンウェーハの初期ワープ値を測定する工程と、前記複数のシリコンウェーハ表面にそれぞれ異なる膜厚で成膜を行う工程と、前記成膜により形成された膜の厚さを測定する工程と、前記成膜を行った複数のシリコンウェーハの成膜後ワープ値を測定する工程と、前記複数のシリコンウェーハの、前記成膜により形成された膜の厚さと、前記成膜後ワープ値と前記初期ワープ値の差との関係に基づいて、前記条件を有するシリコンウェーハのヤング率を見積もる工程とを有することを特徴とするシリコンウェーハの評価方法を提供する。
このように、複数の同一条件を有するシリコンウェーハの、成膜により形成された膜の厚さと、成膜後ワープ値と初期ワープ値の差との関係に基づいて、この条件を有するシリコンウェーハのヤング率を見積もっているので、様々な条件を有するシリコンウェーハのヤング率をウェーハ形状のままで精度よく見積もることができる。
このとき、前記条件を有するシリコンウェーハのヤング率を見積もる工程において、前記成膜後ワープ値と前記初期ワープ値の差を縦軸に、前記成膜により形成された膜の厚さを横軸にプロットしたときの傾きSlopeを用いて、前記シリコンウェーハのヤング率を下記式(1)により見積もることができる。
Figure 2017168584
(ここで、
α:シリコンウェーハの線膨張係数[/℃]
α:膜の線膨張係数[/℃]
ΔT:成膜温度と測定温度の差[℃]
:シリコンウェーハのヤング率
:膜のヤング率
:シリコンウェーハの厚さ[mm]
r :シリコンウェーハの半径[mm]
である。)
シリコンウェーハのヤング率を見積もる工程において、このような式(1)を好適に用いることができる。
また、本発明は、デバイス製造工程でシリコンウェーハ表面に成膜を行ったときのシリコンウェーハのワープ値を予測し、成膜後に所望のワープ値が得られることが予測されるシリコンウェーハを選別して該選別したシリコンウェーハに成膜を行うシリコンウェーハの製造方法であって、互いに異なる条件を有する複数のシリコンウェーハのそれぞれのヤング率を、上記のシリコンウェーハの評価方法を用いて見積もる工程と、前記見積もったヤング率から、前記互いに異なる条件を有する複数のシリコンウェーハの、前記デバイス製造工程での成膜条件における成膜後のワープ値を予測し、前記ヤング率と前記デバイス製造工程における成膜後のワープ値との関係を予め求める工程と、前記ヤング率と成膜後のワープ値との関係に基づいて、成膜後のワープ値の予測値が所望の範囲内となるシリコンウェーハを選別して前記デバイス製造工程に投入し、前記成膜条件で成膜を行う工程とを有することを特徴とするシリコンウェーハの製造方法を提供する。
このようなシリコンウェーハの製造方法は、様々な条件を有するシリコンウェーハの成膜後のワープ値を精度よく予測できるので、成膜後に所望のワープ値が得られることが予測される条件を有するシリコンウェーハを精度よく選別でき、該選別したシリコンウェーハに成膜を行うことができる。このため、成膜起因のワープ不良による歩留まり低下を低減することができる。
本発明のシリコンウェーハの評価方法は、複数の同一条件を有するシリコンウェーハの、成膜により形成された膜の厚さと、成膜後ワープ値と初期ワープ値の差との関係に基づいて、この条件を有するシリコンウェーハのヤング率を見積もっているので、様々な条件を有するシリコンウェーハのヤング率をウェーハ形状のままで精度よく見積もることができる。また、本発明のシリコンウェーハの製造方法であれば、様々な条件を有するシリコンウェーハの成膜後のワープ値を精度よく予測できるので、成膜後に所望のワープ値が得られることが予測される条件を有するシリコンウェーハを精度よく選別でき、該選別したシリコンウェーハに成膜を行うことができる。このため、成膜起因のワープ不良による歩留まり低下を低減することができる。
本発明のシリコンウェーハの評価方法の評価フローを示す図である。 本発明のシリコンウェーハの製造方法の製造フローを示す図である。 成膜後ワープ値と初期ワープ値の差(ΔWarp)と、成膜により形成された膜の厚さの関係の一例を示す図である。 本発明のシリコンウェーハの評価方法の再現精度を示す図である。 シリコンウェーハの厚さが異なる場合の本発明のシリコンウェーハの評価方法の再現精度を示す図である。 様々な条件を有するシリコンウェーハで見積もられたヤング率を示す図である。 実施例における、見積もられたヤング率と、デバイス製造工程における成膜後のワープ値の予測値との関係を示す図である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述したように、ヤング率が高いシリコンウェーハの条件を見出す評価方法が非常に重要となっているが従来のヤング率の測定方法には前述のような問題があった。
そこで、本発明者は、様々な条件を有するシリコンウェーハのヤング率をウェーハ形状のままで精度よく見積もることができるシリコンウェーハの評価方法について鋭意検討を重ねた。その結果、複数の同一条件を有するシリコンウェーハの、成膜により形成された膜の厚さと、成膜後ワープ値と初期ワープ値の差との関係に基づいて、この条件を有するシリコンウェーハのヤング率を見積もることで、様々な条件を有するシリコンウェーハのヤング率をウェーハ形状のままで精度よく見積もることができることを見出し、本発明を完成させた。
以下、図1、3を参照しながら、本発明のシリコンウェーハの評価方法の実施態様の一例を説明する。
まず、同一の条件(条件A)を有するシリコンウェーハを複数準備する(図1のS11)。
ここで、同一の条件を有する複数のシリコンウェーハとは、例えば、同一単結晶インゴットで同じ加工条件で作製された複数のシリコンウェーハである。このような複数のシリコンウェーハは、種々の条件(表面オフ角、ウェーハの抵抗率、不純物濃度(酸素濃度や窒素濃度)、BMD(酸素析出欠陥)密度、表面粗さ、裏面粗さ、ウェーハ厚さ、またはそれらが面内に分布がある場合等)が同じである。また、準備するシリコンウェーハは3枚以上であることが好ましい。
次に、上記で準備した複数のシリコンウェーハの初期ワープ値を測定する(図1のS12)。このワープ値の測定は、ウェーハ平面度測定装置等を用いて簡単に測定することができる。
次に、複数のシリコンウェーハ表面にそれぞれ異なる膜厚で成膜を行う(図1のS13)。具体的には、成膜は、例えば、熱酸化によりシリコンウェーハ表面にシリコン酸化膜を形成することで行うことができる。
次に、成膜により形成された膜の厚さを測定する(図1のS14)。
次に、成膜を行った複数のシリコンウェーハの成膜後ワープ値を測定する(図1のS15)。
ここで、成膜を熱酸化により行った場合には、シリコンウェーハの裏面にもシリコン酸化膜が形成されるので、シリコンウェーハの裏面のシリコン酸化膜を除去してシリコンウェーハの表面だけに酸化膜を形成した状態にした後に、成膜後ワープ値を測定する。この場合、裏面のシリコン酸化膜を除去した後に、シリコンウェーハに反りが生じる。
次に、複数のシリコンウェーハの、成膜により形成された膜の厚さと、成膜後ワープ値と初期ワープ値の差との関係に基づいて、上記条件Aを有するシリコンウェーハのヤング率を見積もる(図1のS16)。
具体的には、図3に示すように、縦軸をΔWarp(=成膜後ワープ値−初期ワープ値)、横軸を成膜により形成されたシリコン酸化膜の厚さとしたときに、複数のシリコンウェーハの、酸化膜の厚さとΔWarpとの関係から、傾きSlopeを求め、この傾きから条件Aを有するシリコンウェーハのヤング率を見積もる。図3には、同一条件を有する4枚のシリコンウェーハを用いた場合を示した。図3の場合、酸化膜厚dOX[nm]とΔWarp[μm]との間には、ΔWarp[μm]=0.0786dOX[nm]という関係があることがわかった。dOXとΔWarpの長さの単位を揃えると、図3の場合Slope=78.6である。
このようにして見積もられたシリコンウェーハのヤング率は、シリコンウェーハが有する種々の条件を加味した値が得られる。ここで、種々の条件とは、表面オフ角、ウェーハの抵抗率、不純物濃度(酸素濃度や窒素濃度)、BMD(酸素析出欠陥)密度、表面粗さ、裏面粗さ、ウェーハ厚さ、またはそれらが面内に分布がある場合である。また、酸素濃度やBMD密度等が深さ方向に分布がある場合でも、本発明の方法では、シリコンウェーハのウェーハ形状でのヤング率を評価することができる。
図1のS16において、ΔWarpを縦軸に、成膜により形成された膜の厚さを横軸にプロットしたときの傾きSlopeを用いて、シリコンウェーハのヤング率を下記式(1)により見積もることができる。
Figure 2017168584
(ここで、
α:シリコンウェーハの線膨張係数[/℃]
α:膜の線膨張係数[/℃]
ΔT:成膜温度と測定温度の差[℃]
:シリコンウェーハのヤング率
:膜のヤング率
:シリコンウェーハの厚さ[mm]
r :シリコンウェーハの半径[mm]
である。)
シリコンウェーハのヤング率を見積もる工程において、このような式(1)を好適に用いることができる。
ここで、上記の式(1)は、理論的には、ストーニの式を基にして以下のようにして導き出すことができる。
反りに起因するシリコンウェーハ表面の曲率半径aは、下記式(2)によって表される。
Figure 2017168584
(ここで、dは、シリコンウェーハ上の膜の厚さ[mm]である。その他の記号は上記の通りである。)
成膜前後のワープ値の差ΔWarpは、上記曲率半径aを用いて下記(3)式によって表すことができる。
Figure 2017168584
成膜前後のワープ値の差ΔWarpは、式(2)、式(3)を用いて、下記式(4)式のように表すことができる。
Figure 2017168584
ここで、ΔWarpのdに関する微分係数を求めることによって、上記の傾きSlopeを求めれば、傾きSlopeは下記式(5)のように表すことができる。
Figure 2017168584
この式(5)から、上記の式(1)を導き出すことができる。
次に、本発明のシリコンウェーハの評価方法によって見積もられるヤング率に関する定量性及び繰り返し精度を示す。
(実験例1)
同一単結晶インゴットから同じ加工条件で作製されたシリコンウェーハ(直径:200mm、厚さ:720〜721μm、抵抗率9.5〜10.7Ω・cm)を4枚ずつ9組用意し、初期ワープ値を測定した。その後、それぞれの組のシリコンウェーハを1000℃の酸素雰囲気で時間を振って熱処理を行った(時間:2〜8時間)。その結果、それぞれの組のシリコンウェーハの両面にそれぞれ異なる厚さのシリコン酸化膜が形成された。その後、それぞれのシリコンウェーハのシリコン酸化膜厚を測定した。次に、シリコンウェーハの表面にレジストを塗布した状態で、フッ酸に浸漬し、シリコンウェーハの裏面のシリコン酸化膜を除去した。その結果、シリコンウェーハは凹状に反るので、その状態でのワープ値を測定した。得られたワープ値(成膜後ワープ値)と成膜前のワープ値(初期ワープ値)の差(ΔWarp)と酸化膜厚の関係から、上記式(1)を用いて、それぞれの組のシリコンウェーハのヤング率を見積もった。その際に使用した他の物性値は、以下の通りである。
シリコン酸化膜のヤング率:55GPa
シリコン酸化膜の線膨張係数:0.48×10−6−1
シリコンの線膨張係数:4.2×10−6−1
その結果を図4に示す。
図4からわかるように、見積もられたヤング率は最大で153GPa、最小で150GPaとなり、±1.5GPa程度の精度であり、高精度でヤング率が見積もられている。
(実験例2)
同一単結晶インゴットから同じ加工条件で作製されたシリコンウェーハ(厚さ:720μm)を研磨することによって、厚さを変えた4枚ずつ5組のシリコンウェーハのヤング率を実験例1の評価フローで見積もった。その結果を図5に示す。
図5からわかるように、見積もられたヤング率は厚さにより大きくは変化しないことから、本発明のシリコンウェーハの評価方法の正確性が示された。
次に、図2を参照しながら、本発明のシリコンウェーハの製造方法の実施態様の一例を説明する。
まず、互いに異なる条件を有する複数のシリコンウェーハのそれぞれのヤング率を見積もる(図2のS21)。
具体的には、図1のS11〜S16に示される評価フローに従って、ヤング率を見積もる。
次に、S21において見積もったヤング率から、互いに異なる条件を有する複数のシリコンウェーハの、デバイス製造工程での成膜条件における成膜後のワープ値を予測し、ヤング率とデバイス製造工程における成膜後のワープ値との関係を予め求める(図2のS22)。
次に、S22において求めたヤング率と成膜後のワープ値との関係に基づいて、成膜後のワープ値の予測値が所望の範囲内となるシリコンウェーハを選別してデバイス製造工程に投入し、上記の成膜条件で成膜を行う(図2のS23)。
上記のようなシリコンウェーハの製造方法であれば、様々な条件を有するシリコンウェーハの成膜後のワープ値を精度よく予測できるので、成膜後に所望のワープ値が得られることが予測される条件を有するシリコンウェーハを精度よく選別でき、該選別したシリコンウェーハに成膜を行うことができる。このため、成膜起因のワープ不良による歩留まり低下を低減することができる。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
種々の条件(酸素濃度、BMD密度、表面オフ角、等)が異なるシリコンウェーハを4枚ずつ35水準用意し、実験例1の評価フローで、それぞれの水準のシリコンウェーハのヤング率を見積もった。その結果を図6に示す。
図6から、各水準の見積もられたヤング率には有意差があることがわかった。
次に、上記で見積もられたヤング率を有するシリコンウェーハのそれぞれに3Dメモリーデバイスで使用される厚さ25nmのSiN膜及びSiO膜のペアを30層(すなわち、SiN膜とSiO膜の層数の合計が30層)積層させた場合の成膜後のワープ値を計算した。ここで、成膜温度はSiN膜が700℃、SiO膜は200℃とした。その結果を、図7に示す。なお、成膜後のワープ値は、下記(6)式で表される曲率kから、ΔWarp=[(2r)/8]×k(r:シリコンウェーハの半径)により計算することができる。
Figure 2017168584
ここで、Mは(7)式で表され、Δfは(8)式で表され、Mf,iは(9)式で表され、
:見積もられたシリコンウェーハのヤング率[GPa]
:シリコンウェーハのポアソン比(理論値)
:シリコンウェーハの厚さ[mm]
α:シリコンウェーハの線膨張係数[/℃]
:膜の総数
i:膜番号(1〜N
f,i:i層膜の厚さ[mm]
f,i:i層膜のヤング率[GPa]
αf,i:i層膜の線膨張係数[/℃]
f,i:i層膜のポアソン比
ΔT:i層膜の成膜温度と測定温度の差[℃]
である。
この結果から、所望の成膜後のワープ値を得られるウェーハ条件を選ぶことができる。例えば、SiN膜及びSiO膜の成膜後のワープ値を25μm以下にしたい場合は、本発明のシリコンウェーハの評価方法で見積もられたヤング率が141GPa以上のシリコンウェーハを用いればよい(図7参照)。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (3)

  1. シリコンウェーハのヤング率を見積もるシリコンウェーハの評価方法であって、
    同一の条件を有するシリコンウェーハを複数準備する工程と、
    前記複数のシリコンウェーハの初期ワープ値を測定する工程と、
    前記複数のシリコンウェーハ表面にそれぞれ異なる膜厚で成膜を行う工程と、
    前記成膜により形成された膜の厚さを測定する工程と、
    前記成膜を行った複数のシリコンウェーハの成膜後ワープ値を測定する工程と、
    前記複数のシリコンウェーハの、前記成膜により形成された膜の厚さと、前記成膜後ワープ値と前記初期ワープ値の差との関係に基づいて、前記条件を有するシリコンウェーハのヤング率を見積もる工程と
    を有することを特徴とするシリコンウェーハの評価方法。
  2. 前記条件を有するシリコンウェーハのヤング率を見積もる工程において、前記成膜後ワープ値と前記初期ワープ値の差を縦軸に、前記成膜により形成された膜の厚さを横軸にプロットしたときの傾きSlopeを用いて、前記シリコンウェーハのヤング率を下記式(1)により見積もることを特徴とする請求項1に記載のシリコンウェーハの評価方法。
    Figure 2017168584
    (ここで、
    α:シリコンウェーハの線膨張係数[/℃]
    α:膜の線膨張係数[/℃]
    ΔT:成膜温度と測定温度の差[℃]
    :シリコンウェーハのヤング率
    :膜のヤング率
    :シリコンウェーハの厚さ[mm]
    r :シリコンウェーハの半径[mm]
    である。)
  3. デバイス製造工程でシリコンウェーハ表面に成膜を行ったときのシリコンウェーハのワープ値を予測し、成膜後に所望のワープ値が得られることが予測されるシリコンウェーハを選別して該選別したシリコンウェーハに成膜を行うシリコンウェーハの製造方法であって、
    互いに異なる条件を有する複数のシリコンウェーハのそれぞれのヤング率を、請求項1又は請求項2に記載のシリコンウェーハの評価方法を用いて見積もる工程と、
    前記見積もったヤング率から、前記互いに異なる条件を有する複数のシリコンウェーハの、前記デバイス製造工程での成膜条件における成膜後のワープ値を予測し、前記ヤング率と前記デバイス製造工程における成膜後のワープ値との関係を予め求める工程と、
    前記ヤング率と成膜後のワープ値との関係に基づいて、成膜後のワープ値の予測値が所望の範囲内となるシリコンウェーハを選別して前記デバイス製造工程に投入し、前記成膜条件で成膜を行う工程と
    を有することを特徴とするシリコンウェーハの製造方法。
JP2016051506A 2016-03-15 2016-03-15 シリコンウェーハの評価方法及びシリコンウェーハの製造方法 Active JP6485393B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016051506A JP6485393B2 (ja) 2016-03-15 2016-03-15 シリコンウェーハの評価方法及びシリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016051506A JP6485393B2 (ja) 2016-03-15 2016-03-15 シリコンウェーハの評価方法及びシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2017168584A true JP2017168584A (ja) 2017-09-21
JP6485393B2 JP6485393B2 (ja) 2019-03-20

Family

ID=59913531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016051506A Active JP6485393B2 (ja) 2016-03-15 2016-03-15 シリコンウェーハの評価方法及びシリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6485393B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200083050A (ko) * 2018-12-31 2020-07-08 에스케이하이닉스 주식회사 3 차원 반도체 소자의 제조를 위한 웨이퍼-레벨 변형 예측 방법
CN117293048A (zh) * 2023-11-27 2023-12-26 浙江果纳半导体技术有限公司 一种晶圆状态检测方法、可存储介质和晶圆传输装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032233A (ja) * 1996-07-15 1998-02-03 Seiko Epson Corp シリコンウェーハ、ガラスウェーハ及びそれを用いたストレス測定方法
JP2004325151A (ja) * 2003-04-23 2004-11-18 Toray Res Center:Kk 膜の弾性率測定方法
JP2009053058A (ja) * 2007-08-27 2009-03-12 Kochi Prefecture Sangyo Shinko Center ヤング率の測定方法
JP2013258302A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032233A (ja) * 1996-07-15 1998-02-03 Seiko Epson Corp シリコンウェーハ、ガラスウェーハ及びそれを用いたストレス測定方法
JP2004325151A (ja) * 2003-04-23 2004-11-18 Toray Res Center:Kk 膜の弾性率測定方法
JP2009053058A (ja) * 2007-08-27 2009-03-12 Kochi Prefecture Sangyo Shinko Center ヤング率の測定方法
JP2013258302A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200083050A (ko) * 2018-12-31 2020-07-08 에스케이하이닉스 주식회사 3 차원 반도체 소자의 제조를 위한 웨이퍼-레벨 변형 예측 방법
KR102589791B1 (ko) 2018-12-31 2023-10-13 에스케이하이닉스 주식회사 3 차원 반도체 소자의 제조를 위한 웨이퍼-레벨 변형 예측 방법
CN117293048A (zh) * 2023-11-27 2023-12-26 浙江果纳半导体技术有限公司 一种晶圆状态检测方法、可存储介质和晶圆传输装置
CN117293048B (zh) * 2023-11-27 2024-02-27 浙江果纳半导体技术有限公司 一种晶圆状态检测方法、可存储介质和晶圆传输装置

Also Published As

Publication number Publication date
JP6485393B2 (ja) 2019-03-20

Similar Documents

Publication Publication Date Title
JP6717267B2 (ja) シリコンウェーハの製造方法
JP6777029B2 (ja) シリコンウェーハ及びその製造方法
Stach et al. Morphological features in aluminum nitride epilayers prepared by magnetron sputtering
JP2006281766A (ja) 熱応力補償の構造体及び方法
JP6485393B2 (ja) シリコンウェーハの評価方法及びシリコンウェーハの製造方法
JP6355924B2 (ja) 圧電性結晶上の多層薄膜蒸着を決定する方法
Gusev et al. Effect of PECVD conditions on mechanical stress of silicon films
Fefferman et al. Elastic properties of polycrystalline Al and Ag films down to 6 mK
TWI681185B (zh) 半導體錠中之間隙氧濃度的特性分析方法
CN114354502A (zh) 基于激光声表面波的硅片加工表面损伤和残余应力表征方法
JP5925620B2 (ja) 半導体基板の解析方法
JP6182677B2 (ja) ウエハーの損傷深さを測定する方法
CN109690738B (zh) 外延硅晶片的制造方法及半导体器件的制造方法
JP6032186B2 (ja) シリコンエピタキシャルウエーハの評価方法
JP6834816B2 (ja) シリコンウェーハの加工方法
CN115101436B (zh) 蚀刻速率测试方法
JP2006294904A (ja) 剥離特性評価方法
Landi et al. Extension of the Stoney Equation for a Taiko Wafer (Si and SiC)
Furuya et al. Evaluation of the crystallographic quality of electroplated copper thin-film interconnections embedded in TSV structures
JP2007173610A (ja) 膜特性測定方法および膜特性測定用試料
CN103545227B (zh) 监控半导体器件中磷硅玻璃层的磷浓度的方法
Feili et al. AlN based piezoelectric force sensor for energy autonomous sensor systems
KR20110080551A (ko) 웨이퍼휨을 방지하는 반도체장치 제조 방법
JP2020126032A (ja) 温度センサフィルム、導電フィルムおよびその製造方法
Besser et al. SYMPOSIUM V Thin Films {Stresses and Mechanical Properties VIII

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6485393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250