JP5925620B2 - 半導体基板の解析方法 - Google Patents

半導体基板の解析方法 Download PDF

Info

Publication number
JP5925620B2
JP5925620B2 JP2012152224A JP2012152224A JP5925620B2 JP 5925620 B2 JP5925620 B2 JP 5925620B2 JP 2012152224 A JP2012152224 A JP 2012152224A JP 2012152224 A JP2012152224 A JP 2012152224A JP 5925620 B2 JP5925620 B2 JP 5925620B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
thickness
lifetime
primary mode
sec
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012152224A
Other languages
English (en)
Other versions
JP2013038403A (ja
Inventor
聡始 篠原
聡始 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012152224A priority Critical patent/JP5925620B2/ja
Publication of JP2013038403A publication Critical patent/JP2013038403A/ja
Application granted granted Critical
Publication of JP5925620B2 publication Critical patent/JP5925620B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

半導体基板の解析方法に関する。
なお、本明細書中において「表面再結合速度」という単語が複数用いられているが、当該単語の「表面」という言葉は、半導体基板の表面側,裏面側という意味の表面ではない。このため、意味の混同を避けるため、本明細書では半導体基板の表面側を「第1の面」と記載し、裏面側を「第2の面」と記載する。したがって、半導体基板の表面側の表面再結合速度は「第1の面の表面再結合速度」、裏面側の表面再結合速度は「第2の面の表面再結合速度」と記載する。
単層構造の半導体基板の解析方法として、μ波光伝導減衰法(以下、μ−PCD(μ−PCD:Microwave Photoconductive Decay)法と略記する)により得られた過剰キャリア密度の時間変化(減衰曲線)から、基板のライフタイム(一次モードライフタイムτともいう)を測定する手法が知られている。(特許文献1参照)。μ−PCD法は、マイクロ波の反射率の時間変化から、測定試料の結晶状態を反映するライフタイムを非破壊で測定する方法である。
μ−PCD法により求められる半導体基板のライフタイムには、半導体基板中に含まれる不純物や構造欠陥により決まるライフタイム(バルクライフタイムτともいう)だけでなく、半導体基板の第1の面や第2の面の状態(例えば、半導体基板の第1の面や第2の面に汚れが付着している、酸化被膜が形成されているなど。)によって決まる成分も含まれている。そこで、半導体基板のより正確なライフタイム(つまり、よりバルクライフタイムτに近い値)を求めるために、μ−PCDのライフタイム測定結果を元に、半導体基板の表面再結合速度Sとバルクライフタイムτを分離評価することが一般的に行われている。なお、半導体基板の表面再結合速度Sとバルクライフタイムτの関係は以下の数式(1)で表される。ここで、Wは半導体基板の厚さであり、Dは半導体基板中での少数キャリアの拡散定数である。
特開昭59−55013号公報
式(1)より、半導体基板中での少数キャリアの拡散定数Dを求めることは、μ−PCDのライフタイム測定結果を元に、半導体基板の表面再結合速度Sとバルクライフタイムτを分離評価するうえで、必要な要素であると言える。
したがって、半導体基板中での少数キャリアの拡散定数Dを簡便に求めることのできる手法を提供することを目的とする。
単層構造の半導体基板の解析方法として用いられるμ−PCD法により得られる一次モードライフタイムτは、以下の数式(2)で半導体基板中での少数キャリアの拡散定数Dと関係付けて表すことができる。
上述の数式(2)において、Kは一次モードキャリアプロファイルの波数である。なお、Kは以下の数式(3)により表される。
上述の数式(3)において、Sは半導体基板の第1の面の表面再結合速度であり、S’は半導体基板の第2の面の表面再結合速度である。
上述の数式(2)および数式(3)より、半導体基板中での少数キャリアの拡散定数Dを導出するためには、一次モードライフタイム測定により得ることのできるτおよび、測定により簡単に得ることのできる半導体基板の厚さW以外に、バルクライフタイムτ、第1の面の表面再結合速度Sおよび第2の面の表面再結合速度S’が必要となることが分かる。
そこで、第1の面の表面再結合速度Sおよび第2の面の表面再結合速度S’を、人為的に非常に大きな値や非常に小さな値にすることで、数式(3)を近似的な変形式に変換して用いる発想に至った。例えば、第1の面の表面再結合速度Sおよび第2の面の表面再結合速度S’の値が非常に大きく、(2πD/W)<<Sを満たしている半導体基板(以下、第1の半導体基板と略記する。)を用いることで、上述の数式(3)を展開して、数式(3)と近似的に等しい以下の数式(4)が得られる。
そして、上述の数式(4)を数式(2)に代入することにより、第1の半導体基板の一次モードライフタイムτ (1)を以下の数式(5)により表すことができる。
しかし、上述の数式(5)を用いて半導体基板中での少数キャリアの拡散定数Dを導出するためには、バルクライフタイムτが必要であることが分かる。そこで、更に、第1の面または第2の面の一方の表面再結合速度Sを非常に大きな値、他方の表面再結合速度S’を非常に小さな値とした半導体基板(以下、第2の半導体基板と略記する。)を用いることで、上述の数式(3)を展開して、数式(3)と近似的に等しい以下の数式(6)を得て、上述の数式(2)に数式(6)を代入して、以下の数式(7)により第2の半導体基板の一次モードライフタイムτ (2)を表した。
そして、上述の数式(5)および数式(7)を用いることにより、以下の数式(8)に示すように、第1の半導体基板の一次モードライフタイムτ (1)、第2の半導体基板の一次モードライフタイムτ (2)および半導体基板の厚さWのみから、半導体基板中での少数キャリアの拡散定数Dの導出が可能な式に至った。
すなわち、本発明の一態様は、第1の面および第2の面が共に2.8×10[cm/sec]以上の表面再結合速度を有する第1の半導体基板に対して、マイクロ波を照射し、前記マイクロ波の反射率の時間変化から第1の半導体基板の一次モードライフタイムτ (1)を測定する工程と、第1の面または第2の面の一方が2.8×10[cm/sec]以上の表面再結合速度を有し、且つ他方が10[cm/sec]以下の表面再結合速度を有する第2の半導体基板に対して、マイクロ波を照射し、前記マイクロ波の反射率の時間変化から第2の半導体基板の一次モードライフタイムτ (2)を測定する工程を有し、第1の半導体基板の一次モードライフタイムτ (1)、第2の半導体基板の一次モードライフタイムτ (2)および半導体基板の厚さWを用い、下記数式(8)より半導体基板中での少数キャリアの拡散定数Dを導出することを特徴とする半導体基板の解析方法である。
上記解析方法を用いることにより、半導体基板中での少数キャリアの拡散定数Dを簡便に求めることができる。
なお、上述の半導体基板の解析方法は、第1の半導体基板および第2の半導体基板として、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンまたはガリウム砒素のいずれかの単結晶半導体基板を用いた場合において、半導体基板中での少数キャリアの拡散定数Dを非常に正確に導出することができる。
また、上述の半導体基板の解析方法において、第1の半導体基板および第2の半導体基板として、厚さが0.3mm以上3.0mm以下である半導体基板を用いることにより、半導体基板中での少数キャリアの拡散定数Dをより正確に導出することができる。
また、上述の半導体基板の解析方法において、第1の半導体基板と第2の半導体基板の厚さの差が、第1の半導体基板の厚さの1%以下であり、且つ、第2の半導体基板の厚さの1%以下にすることにより、半導体基板中での少数キャリアの拡散定数Dをより正確に導出することができる。
また、上述の半導体基板の解析方法において、第1の面および前記第2の面に自然酸化膜が形成された第1の半導体基板と、第1の面または前記第2の面の一方に自然酸化膜が形成され、かつ、他方にケミカルパッシベーション膜が形成された第2の半導体基板を用いることにより、より正確な半導体基板中での少数キャリアの拡散定数Dを導出することができる。
第1の面および第2の面が共に2.8×10[cm/sec]以上の表面再結合速度を有する第1の半導体基板の一次モードライフタイムτ (1)、ならびに、第1の面または第2の面の一方が2.8×10[cm/sec]以上の表面再結合速度を有し、且つ他方が10[cm/sec]以下の表面再結合速度を有する第2の半導体基板の一次モードライフタイムτ (2)を測定し、τ (1)、τ (2)および半導体基板の厚さWを用いることにより、半導体基板中での少数キャリアの拡散定数Dを簡便に求めることができる。
半導体基板の解析方法を説明するフローチャート。 半導体基板の解析方法を説明するフローチャート。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、本発明の一態様である半導体基板の解析方法の一例について、図1のフローチャートを用いて説明する。
<ステップ1:半導体基板の準備(図1の101に対応)>
解析に用いる半導体基板を2枚準備する。半導体基板としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウム砒素のいずれかの単結晶半導体基板を用いればよい。なお、後の工程にて、2枚の半導体基板の一次モードライフタイム値および厚さの値を用いて半導体基板中での少数キャリアの拡散定数Dを導出するため、2枚の半導体基板の厚さは該等しいことが望ましく、好ましくは2枚の半導体基板の厚さの差が、2枚の半導体基板のそれぞれの厚さの1%以下であることが望ましい。このように、2枚の半導体基板の厚さを該等しくすることにより、後の工程にて行う、半導体基板中での少数キャリアの拡散定数Dの値をより正確に導出することができる。また、勿論のことではあるが、2枚の半導体基板は、極力同一の特性を有する半導体基板を用いる必要がある。例えば購入したシリコンウエハを用いる場合、同一パッケージのシリコンウエハを用い、極力同一条件の環境で保存されたものを用いるようにする。また、インゴットから切り出したシリコンウエハを用いる場合、同一のインゴットから切り出したシリコンウエハを用い、また、極力近い場所から切り出したものを用いるようにする。
本実施の形態に用いる半導体基板の厚さは、薄すぎると基板処理時や測定時のハンドリングが困難となるため、0.5mm以上であることが望ましい。
<ステップ2:半導体基板の厚さ測定(図1の102に対応)>
2枚の半導体基板の厚さを測定し、両者の平均値を半導体基板の厚さWの数値として用いる。厚さを測定する方法に特段の限定はないが、第1の面および第2の面にキズやゴミが極力付かない方法を用いることが望ましい。なお、厚さを測定した際に、2枚の半導体基板の厚さの差が、2枚の半導体基板のそれぞれの厚さの1%より大きい場合は、用いる半導体基板を変更する。
<ステップ3:表面再結合速度の調整(図1の103に対応)>
準備した2枚の半導体基板のうちの一枚について、第1の面の表面再結合速度Sおよび第2の面の表面再結合速度S’を共に2.8×10[cm/sec]以上に調整し、第1の半導体基板とする。表面再結合速度を2.8×10[cm/sec]以上に調整する方法としては、例えば、第1の面および第2の面に自然酸化膜を形成すればよい。自然酸化膜は一般的に数万程度の非常に高い表面再結合速度を有している。
第1の半導体基板の第1の面および第2の面に形成する自然酸化膜は、半導体基板を準備した段階で形成されている自然酸化膜を用いてもよいし、当該自然酸化膜をフッ化水素酸などにより除去して純水により洗浄した後に、再度自然酸化膜を形成してもよい。なお、形成する自然酸化膜の厚さに特段の限定は無い。
<ステップ4:第1の半導体基板の一次モードライフタイムτ (1)測定(図1の104に対応)>
第1の半導体基板に対してマイクロ波を照射し、マイクロ波の反射率の時間変化から第1の半導体基板の一次モードライフタイムτ (1)を測定する。一次モードライフタイムτ (1)の測定箇所は基板の1点のみでもよいが、好ましくは基板の複数箇所を測定することが望ましい。なお、複数箇所において一次モードライフタイムτ (1)を測定した場合は、複数箇所のうちの1点の値、または複数箇所の平均値のどちらを一次モードライフタイムτ (1)として用いてもよい。また、上述μ−PCD法を用いた測定では、第1の面または第2の面のどちら側を照射面としても得られるτ (1)は同程度である。
<ステップ5:表面再結合速度の調整(図1の105に対応)>
準備した2枚の半導体基板のうちの他の一枚について、第1の面または第2の面の一方の表面再結合速度を2.8×10[cm/sec]以上に調整し、他方の表面再結合速度を10[cm/sec]以下に調整し、第2の半導体基板とする。表面再結合速度を2.8×10[cm/sec]以上に調整する方法としては、上述と同様に自然酸化膜を形成すればよい。また、表面再結合速度を10[cm/sec]以下に調整する方法としては、例えば、熱酸化膜を形成する、ケミカルパッシベーション膜を形成するといった方法がある。
ケミカルパッシベーション膜は特に表面再結合速度を低く抑えることが可能である(具体的には、表面再結合速度を1[cm/sec]以上10[cm/sec]に抑えることが可能)。ケミカルパッシベーション膜としては、化学気相蒸着法(CVD法ともいう。)を用いて形成した、窒化珪素を主成分とする膜、酸化アルミニウムを主成分とする膜またはアモルファスシリコンを主成分とする膜などを用いることができる。例えば、アモルファスシリコンを主成分とする膜であれば、SiHとHを用いたRFプラズマCVDにより200℃程度の温度で作製することができる。
<ステップ6:第2の半導体基板の一次モードライフタイムτ (2)測定(図1の106に対応)>
上述の<ステップ3:一次モードライフタイムτ (1)測定>と同様の方法にて、第2の半導体基板の一次モードライフタイムτ (2)を測定する。
なお、本実施の形態では、第1の半導体基板に対して表面再結合速度の調整(ステップ3)、一次モードライフタイム測定(ステップ4)を行った後に、第2の半導体基板に対して表面再結合速度の調整(ステップ5)、一次モードライフタイム測定(ステップ6)を行う記載を行ったが、先に第2の半導体基板から処理を行ってもよいし、第1の半導体基板と第2の半導体基板の表面再結合速度の調整を並行して行ってもよい。
<ステップ7:半導体基板中での少数キャリアの拡散定数Dの導出(図1の107に対応)>
上述の工程にて測定された、半導体基板の厚さW、第1の半導体基板の一次モードライフタイムτ (1)および第2の半導体基板の一次モードライフタイムτ (2)を、下記の数式(8)に代入する。
以上の工程を行うことにより、μ−PCD法のデータおよび半導体基板の厚さ測定データのみにより、半導体基板中での少数キャリアの拡散定数Dを非常に簡便に導出することができる。
なお、上述の解析手法を用いて導出される半導体基板中の拡散係数Dが、どの程度の一致を示すかについて計算を行った。計算に用いた半導体基板は、半導体基板中の拡散係数Dを30[cm/sec]、バルクライフタイムτbを5[msec]、厚さWを0.5[mm]と設定した。そして、2枚の半導体基板の第1の面の表面再結合速度Sおよび第2の面の表面再結合速度S’を変化させた場合における、半導体基板中の拡散係数Dの値を計算し、計算結果より得られる、設定値である拡散係数Dの値30[cm/sec]との差を確認した。計算結果の一部を表1に示す。
上記表1の結果から分かるように、第1の面および第2の面の表面再結合速度Sが2.8×10[cm/sec]以上となるように調整した第1の半導体基板、および、第1の面または第2の面の一方の表面再結合速度Sが2.8×10[cm/sec]以上、かつ、他方の表面再結合速度が10[cm/sec]以下となるように調整した第2の基板に対して、本明細書に記載の手法を採用することより、設定値と計算値の誤差を10%以内の範囲とすることができる。
なお、表1では半導体基板の厚さWを0.5[mm]として計算を行ったが、半導体基板の厚さWが0.5[mm]以上の場合においても、第1の面および第2の面の表面再結合速度Sが2.8×10[cm/sec]以上となるように調整した第1の半導体基板、および、第1の面または第2の面の一方の表面再結合速度Sが2.8×10[cm/sec]以上、かつ、他方の表面再結合速度が10[cm/sec]以下となるように調整した第2の基板に対して、本明細書に記載の手法を採用することより、設定値と計算値の誤差を10%以内の範囲とできることは、上述の式(8)より理解できる。
以上のことより、半導体基板の厚さWが0.5[mm]以上の場合では、第1の半導体基板の一次モードライフタイムτ (1)、第2の半導体基板の一次モードライフタイムτ (2)および半導体基板の厚さW(ここでは、第1の半導体基板の厚さと第2の半導体基板の厚さの平均値)の測定結果および本明細書に記載の手法を用いる事により、比較的正確に拡散定数Dの値を導出することができるといえる。
また、本実施の形態では、半導体基板に対して表面再結合速度の調整を行う前に半導体基板の厚さを測定したが、必ずしも当該タイミングで厚さ測定を行う必要はなく、半導体基板準備後であれば、どのタイミングで厚さ測定を行ってもよい。
(実施の形態2)
本実施の形態では、実施の形態1に記載した解析方法とは異なる一例について、図2のフローチャートを用いて説明する。なお、実施の形態1と同様の方法を行う工程については、その旨を記載し、本実施の形態では詳細な説明を省略する。
<ステップ1:半導体基板の準備(図2の201に対応)>
解析に用いる半導体基板を準備する。本実施の形態では、実施の形態1とは異なり半導体基板中の拡散係数Dを導出するために用いる半導体基板は1枚のみである。そのため、実施の形態1のように、2枚の半導体基板の厚さに注意を払う必要がない。なお、準備する半導体基板の材質や厚さについては、実施の形態1のステップ1に記載する内容と同様の条件とすればよい。
<ステップ2:半導体基板の厚さ測定(図2の202に対応)>
半導体基板の厚さを測定し、半導体基板の厚さWの数値として用いる。厚さを測定する方法に特段の限定はないが、第1の面および第2の面にキズやゴミが極力付かない方法を用いることが望ましい。
<ステップ3:表面再結合速度の調整(図2の203に対応)>
準備した半導体基板について、第1の面の表面再結合速度Sおよび第2の面の表面再結合速度Sを2.8×10[cm/sec]以上に調整し、第1の半導体基板とする。なお、第1の面の表面再結合速度Sおよび第2の面の表面再結合速度S’の調整方法等ついては、実施の形態1を参酌すればよい。
<ステップ4:一次モードライフタイムτ (1)の測定(図2の204に対応)>
第1の半導体基板の一次モードライフタイムτ (1)を測定する。なお、一次モードライフタイムτ (1)の測定方法等については実施の形態1を参酌すればよい。
<ステップ5:表面再結合速度の調整(図2の205に対応)>
まず、第1の半導体基板の第1の面および第2の面に形成された自然酸化膜のうちの一方を除去する。自然酸化膜は、例えば、フッ化水素酸などにより除去すればよい。また、フッ化水素酸を用いて自然酸化膜を除去した面を純水により洗浄することが望ましい。そして、自然酸化膜が除去された面の表面再結合速度S’を10[cm/sec]以下に調整し、第2の半導体基板とする。なお、表面再結合速度の調整方法等については、実施の形態1を参酌すればよい。
<ステップ6:一次モードライフタイムτ (2)の測定(図2の206に対応)>
第2の半導体基板の一次モードライフタイムτ (2)を測定する。なお、一次モードライフタイムτ (1)の測定方法等については実施の形態1を参酌すればよい。
<ステップ7:半導体基板中での少数キャリアの拡散定数Dの導出(図2の207に対応)>
上述の工程にて測定された、半導体基板の厚さW、第1の半導体基板の一次モードライフタイムτ (1)および第2の半導体基板の一次モードライフタイムτ (2)を用いて、半導体基板中での少数キャリアの拡散係数Dを導出する。導出方法については、実施の形態1を参酌すればよい。
以上の工程を行うことにより、μ−PCD法のデータおよび半導体基板の厚さWの測定データのみにより、半導体基板中での少数キャリアの拡散定数Dを非常に簡便に導出することができる。なお、本実施の形態では、実施の形態1とは異なり半導体基板を1枚のみしか使用していないため、半導体基板の厚さWをより正確に測定することができる。このため、半導体基板中での少数キャリアの拡散定数Dの値を、より正確に導出することが可能となる。
なお、本実施の形態では、(1)半導体基板の第1の面および第2の面の表面再結合速度Sを2.8×10[cm/sec]以上に調整して一次モードライフタイムτ (1)を測定、(2)半導体基板の第1の面および第2の面の一方の表面再結合速度Sを2.8×10[cm/sec]以上、且つ、他方の表面再結合速度S’を10[cm/sec]以下として一次モードライフタイムτ (2)を測定、という順序で説明を行ったが、先に上述の(2)を行い、その後に上述の(1)を行ってもよい。
101 半導体基板の準備
102 半導体基板の厚さ測定
103 表面再結合速度の調整
104 第1の半導体基板の一次モードライフタイムτ (1)測定
105 表面再結合速度の調整
106 第2の半導体基板の一次モードライフタイムτ (2)測定
107 半導体基板中での少数キャリアの拡散定数Dの導出
201 半導体基板の準備
202 半導体基板の厚さ測定
203 表面再結合速度の調整
204 一次モードライフタイムτ (1)の測定
205 表面再結合速度の調整
206 一次モードライフタイムτ (2)の測定
207 半導体基板中での少数キャリアの拡散定数Dの導出

Claims (5)

  1. 第1の面および第2の面が共に2.8×10[cm/sec]以上の表面再結合速度を有する第1の半導体基板に対してマイクロ波を照射し、前記マイクロ波の反射率の時間変化から前記第1の半導体基板の一次モードライフタイムτ (1)を測定する工程と、
    第1の面または第2の面の一方が2.8×10[cm/sec]以上の表面再結合速度を有し、且つ他方が10[cm/sec]以下の表面再結合速度を有する第2の半導体基板に対してマイクロ波を照射し、前記マイクロ波の反射率の時間変化から前記第2の半導体基板の一次モードライフタイムτ (2)を測定する工程を有し
    前記第1の半導体基板の厚さと、前記第2の半導体基板の厚さとの平均値を、Wとし、
    記第1の半導体基板と前記第2の半導体基板の厚さの差、前記第1の半導体基板の厚さの1%以下であり、且つ、前記第2の半導体基板の厚さの1%以下であり、
    前記一次モードライフタイムτ (1)、前記一次モードライフタイムτ (2)および前記Wを用い、下記数式により拡散係数Dを導出することを特徴とする、半導体基板の解析方法。
  2. 請求項1において、
    前記第1の半導体基板および前記第2の半導体基板として、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンまたはガリウム砒素のいずれかの単結晶半導体基板を用いることを特徴とする、半導体基板の解析方法。
  3. 請求項1または請求項2において、
    前記第1の半導体基板および前記第2の半導体基板として、厚さが0.5mm以上である半導体基板を用いることを特徴とする、半導体基板の解析方法。
  4. 請求項1乃至請求項のいずれか一項において、
    前記第1の面および前記第2の面に自然酸化膜が形成された前記第1の半導体基板と、
    前記第1の面または前記第2の面の一方に自然酸化膜が形成され、かつ、他方に熱酸化膜が形成された前記第2の半導体基板を用いることを特徴とする、半導体基板の解析方法。
  5. 請求項1乃至請求項のいずれか一項において、
    前記第1の面および前記第2の面に自然酸化膜が形成された前記第1の半導体基板と、
    前記第1の面または前記第2の面の一方に自然酸化膜が形成され、かつ、他方に窒化珪素を主成分とする膜、酸化アルミニウムを主成分とする膜またはアモルファスシリコンを主成分とする膜のいずれか一以上が形成された前記第2の半導体基板を用いることを特徴とする、半導体基板の解析方法。

JP2012152224A 2011-07-08 2012-07-06 半導体基板の解析方法 Expired - Fee Related JP5925620B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012152224A JP5925620B2 (ja) 2011-07-08 2012-07-06 半導体基板の解析方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011151706 2011-07-08
JP2011151706 2011-07-08
JP2012152224A JP5925620B2 (ja) 2011-07-08 2012-07-06 半導体基板の解析方法

Publications (2)

Publication Number Publication Date
JP2013038403A JP2013038403A (ja) 2013-02-21
JP5925620B2 true JP5925620B2 (ja) 2016-05-25

Family

ID=47887665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012152224A Expired - Fee Related JP5925620B2 (ja) 2011-07-08 2012-07-06 半導体基板の解析方法

Country Status (1)

Country Link
JP (1) JP5925620B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3055563B1 (fr) * 2016-09-08 2018-09-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de tri de plaquettes en silicium en fonction de leur duree de vie volumique

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136241A (ja) * 1991-11-14 1993-06-01 Nec Corp 半導体ウエハのキヤリアのライフタイム測定方法
JPH11166907A (ja) * 1997-12-03 1999-06-22 Kobe Steel Ltd ライフタイム測定用標準ウェーハ
KR20100015622A (ko) * 2007-03-16 2010-02-12 비피 코포레이션 노쓰 아메리카 인코포레이티드 태양 전지
JP5018682B2 (ja) * 2008-08-04 2012-09-05 信越半導体株式会社 シリコン基板の評価方法、汚染検出方法及びエピタキシャル基板の製造方法
JP5295924B2 (ja) * 2009-10-06 2013-09-18 株式会社神戸製鋼所 半導体キャリア寿命測定装置および該方法

Also Published As

Publication number Publication date
JP2013038403A (ja) 2013-02-21

Similar Documents

Publication Publication Date Title
US8178153B2 (en) Heat transfer control structures using thermal phonon spectral overlap
JP5029234B2 (ja) エピタキシャルウェーハの製造方法
Aryal et al. Parameterized complex dielectric functions of CuIn1− xGaxSe2: applications in optical characterization of compositional non‐uniformities and depth profiles in materials and solar cells
JP5223998B2 (ja) 評価用基板
EP1900858B1 (en) Epitaxial wafer and method of producing same
JP5925620B2 (ja) 半導体基板の解析方法
TWI689717B (zh) 積層基板的測量方法、積層基板及測量裝置
US8370096B2 (en) Method and system of improved uniformity testing
CN104250726B (zh) 石英管的防护方法
JP6485393B2 (ja) シリコンウェーハの評価方法及びシリコンウェーハの製造方法
TW202307398A (zh) 實時量測薄膜厚度的裝置
JP7309922B2 (ja) 半導体ウェハの製造方法
Clemente et al. Application of spectral ellipsometry to in situ diagnostics of atomic layer deposition of dielectrics on silicon and AlGaN
CN115101436B (zh) 蚀刻速率测试方法
Li et al. Spectroscopic ellipsometry studies of thin film CdTe and CdS: From dielectric functions to solar cell structures
CN114493139A (zh) 碳化硅基底的膜厚质量评估方法
JP5590000B2 (ja) ポリシリコン膜の膜厚評価方法
JP7251517B2 (ja) エピタキシャル成長前処理条件の評価方法
Zhi-Yun et al. Methods for thickness determination of SiC homoepilayers by using infrared reflectance spectroscopy
JP7230741B2 (ja) 窒素濃度の測定方法
Sah et al. Characterization of Al2O3/GaAs interfaces and thin films prepared by atomic layer deposition
US8906709B1 (en) Combinatorially variable etching of stacks including two dissimilar materials for etch pit density inspection
CN113167726B (zh) 硅晶片的极低氧浓度测定方法
US20130162995A1 (en) Layer Thickness Measurement
JP2024035995A (ja) 半導体ウェーハの評価方法、半導体ウェーハの製造方法及び半導体ウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160420

R150 Certificate of patent or registration of utility model

Ref document number: 5925620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees