JP6485393B2 - シリコンウェーハの評価方法及びシリコンウェーハの製造方法 - Google Patents
シリコンウェーハの評価方法及びシリコンウェーハの製造方法 Download PDFInfo
- Publication number
- JP6485393B2 JP6485393B2 JP2016051506A JP2016051506A JP6485393B2 JP 6485393 B2 JP6485393 B2 JP 6485393B2 JP 2016051506 A JP2016051506 A JP 2016051506A JP 2016051506 A JP2016051506 A JP 2016051506A JP 6485393 B2 JP6485393 B2 JP 6485393B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- young
- modulus
- film
- film formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 147
- 229910052710 silicon Inorganic materials 0.000 title claims description 147
- 239000010703 silicon Substances 0.000 title claims description 147
- 238000011156 evaluation Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 235000012431 wafers Nutrition 0.000 claims description 162
- 230000015572 biosynthetic process Effects 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 102
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 238000012360 testing method Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000007373 indentation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000009774 resonance method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、シリコンウェーハの評価方法及びシリコンウェーハの製造方法に関する。
半導体集積回路を作製するための基板として、主にＣＺ（Ｃｚｏｃｈｒａ１ｓｋｉ）法によって作製されたシリコンウェーハが用いられている。近年の最先端メモリー素子では、大容量化とビットコスト低減のためにシリコンウェーハ上に多層膜を積層する３次元構造のＮＡＮＤフラッシュメモリーが使用されている。このプロセスでは、基板上に多層膜を積層させるために、積層プロセス時にウェーハが反ることが問題となっている。
一方、薄膜成膜時のウェーハのワープは、シリコンと薄膜の線膨張係数の差に起因している。具体的に、ウェーハのワープ値がどの程度になるのかは、ストーニの式（非特許文献１）により計算することができる。その際に重要な物性値の一つに基板であるシリコンウェーハのヤング率が挙げられ、ヤング率が高い基板はワープが小さく、ヤング率が低い基板はワープが大きくなるため、ヤング率が高いシリコンウェーハの条件を見出す評価方法が非常に重要となっている。
このヤング率の測定方法は多数存在する。具体的には、「機械試験」、「共振法」、「超音波パルス法」、「インデンテーション法」等が挙げられる。「機械試験」には、引張、曲げ、ねじり試験があり、それぞれ既定の形状にサンプルを加工して試験を行う。例えば、引張試験であれば、試験片の両側を保持した状態から応力を負荷していき、得られた応力−歪線図からヤング率を求める。「共振法」は試験片を強制的に振動させ、共振周波数を測定し、この共振周波数からヤング率を求める。「超音波パルス法」は、サンプルに超音波パルスを入射させ、縦波及び横波の音速から、ヤング率を評価する方法である。「インデンテーション法」は三角錐型の圧子をサンプル表面に押し付け、応力歪線図を測定し、その結果からヤング率を求める方法である。例えば、特許文献１には、絶縁膜のヤング率をナノインデンテーション法により測定することが開示されている。
Ｐｒｏｃ． Ｒｏｙ． Ｓｏｃ． （Ｌｏｎｄｏｎ）．， Ａ８２，（１９０９） １７２．
しかしながら、上述した「機械試験」、「共振法」、「超音波パルス法」はウェーハ形状での測定は難しい。一方、「インデンテーション法」はウェーハ形状での測定は可能だが、ウェーハ全面平均のヤング率を測定する場合にはマッピング測定を行う必要があり、評価時間がかかるという問題があった。さらに、ヤング率に面内分布が存在した場合、成膜後のワープを予測することは極めて困難であるという問題もあった。
本発明は、上記問題点に鑑みてなされたものであって、様々な条件を有するシリコンウェーハのヤング率をウェーハ形状のままで精度よく見積もることができるシリコンウェーハの評価方法、及びこの評価方法を用いたシリコンウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコンウェーハのヤング率を見積もるシリコンウェーハの評価方法であって、同一の条件を有するシリコンウェーハを複数準備する工程と、前記複数のシリコンウェーハの初期ワープ値を測定する工程と、前記複数のシリコンウェーハ表面にそれぞれ異なる膜厚で成膜を行う工程と、前記成膜により形成された膜の厚さを測定する工程と、前記成膜を行った複数のシリコンウェーハの成膜後ワープ値を測定する工程と、前記複数のシリコンウェーハの、前記成膜により形成された膜の厚さと、前記成膜後ワープ値と前記初期ワープ値の差との関係に基づいて、前記条件を有するシリコンウェーハのヤング率を見積もる工程とを有することを特徴とするシリコンウェーハの評価方法を提供する。
このように、複数の同一条件を有するシリコンウェーハの、成膜により形成された膜の厚さと、成膜後ワープ値と初期ワープ値の差との関係に基づいて、この条件を有するシリコンウェーハのヤング率を見積もっているので、様々な条件を有するシリコンウェーハのヤング率をウェーハ形状のままで精度よく見積もることができる。
このとき、前記条件を有するシリコンウェーハのヤング率を見積もる工程において、前記成膜後ワープ値と前記初期ワープ値の差を縦軸に、前記成膜により形成された膜の厚さを横軸にプロットしたときの傾きＳｌｏｐｅを用いて、前記シリコンウェーハのヤング率を下記式（１）により見積もることができる。
（ここで、
αｓ：シリコンウェーハの線膨張係数［／℃］
αｆ：膜の線膨張係数［／℃］
ΔＴ：成膜温度と測定温度の差［℃］
Ｅｓ：シリコンウェーハのヤング率
Ｅｆ：膜のヤング率
ｄｓ：シリコンウェーハの厚さ［ｍｍ］
ｒ ：シリコンウェーハの半径［ｍｍ］
である。）
αｓ：シリコンウェーハの線膨張係数［／℃］
αｆ：膜の線膨張係数［／℃］
ΔＴ：成膜温度と測定温度の差［℃］
Ｅｓ：シリコンウェーハのヤング率
Ｅｆ：膜のヤング率
ｄｓ：シリコンウェーハの厚さ［ｍｍ］
ｒ ：シリコンウェーハの半径［ｍｍ］
である。）
シリコンウェーハのヤング率を見積もる工程において、このような式（１）を好適に用いることができる。
また、本発明は、デバイス製造工程でシリコンウェーハ表面に成膜を行ったときのシリコンウェーハのワープ値を予測し、成膜後に所望のワープ値が得られることが予測されるシリコンウェーハを選別して該選別したシリコンウェーハに成膜を行うシリコンウェーハの製造方法であって、互いに異なる条件を有する複数のシリコンウェーハのそれぞれのヤング率を、上記のシリコンウェーハの評価方法を用いて見積もる工程と、前記見積もったヤング率から、前記互いに異なる条件を有する複数のシリコンウェーハの、前記デバイス製造工程での成膜条件における成膜後のワープ値を予測し、前記ヤング率と前記デバイス製造工程における成膜後のワープ値との関係を予め求める工程と、前記ヤング率と成膜後のワープ値との関係に基づいて、成膜後のワープ値の予測値が所望の範囲内となるシリコンウェーハを選別して前記デバイス製造工程に投入し、前記成膜条件で成膜を行う工程とを有することを特徴とするシリコンウェーハの製造方法を提供する。
このようなシリコンウェーハの製造方法は、様々な条件を有するシリコンウェーハの成膜後のワープ値を精度よく予測できるので、成膜後に所望のワープ値が得られることが予測される条件を有するシリコンウェーハを精度よく選別でき、該選別したシリコンウェーハに成膜を行うことができる。このため、成膜起因のワープ不良による歩留まり低下を低減することができる。
本発明のシリコンウェーハの評価方法は、複数の同一条件を有するシリコンウェーハの、成膜により形成された膜の厚さと、成膜後ワープ値と初期ワープ値の差との関係に基づいて、この条件を有するシリコンウェーハのヤング率を見積もっているので、様々な条件を有するシリコンウェーハのヤング率をウェーハ形状のままで精度よく見積もることができる。また、本発明のシリコンウェーハの製造方法であれば、様々な条件を有するシリコンウェーハの成膜後のワープ値を精度よく予測できるので、成膜後に所望のワープ値が得られることが予測される条件を有するシリコンウェーハを精度よく選別でき、該選別したシリコンウェーハに成膜を行うことができる。このため、成膜起因のワープ不良による歩留まり低下を低減することができる。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述したように、ヤング率が高いシリコンウェーハの条件を見出す評価方法が非常に重要となっているが従来のヤング率の測定方法には前述のような問題があった。
そこで、本発明者は、様々な条件を有するシリコンウェーハのヤング率をウェーハ形状のままで精度よく見積もることができるシリコンウェーハの評価方法について鋭意検討を重ねた。その結果、複数の同一条件を有するシリコンウェーハの、成膜により形成された膜の厚さと、成膜後ワープ値と初期ワープ値の差との関係に基づいて、この条件を有するシリコンウェーハのヤング率を見積もることで、様々な条件を有するシリコンウェーハのヤング率をウェーハ形状のままで精度よく見積もることができることを見出し、本発明を完成させた。
以下、図１、３を参照しながら、本発明のシリコンウェーハの評価方法の実施態様の一例を説明する。
まず、同一の条件（条件Ａ）を有するシリコンウェーハを複数準備する（図１のＳ１１）。
ここで、同一の条件を有する複数のシリコンウェーハとは、例えば、同一単結晶インゴットで同じ加工条件で作製された複数のシリコンウェーハである。このような複数のシリコンウェーハは、種々の条件（表面オフ角、ウェーハの抵抗率、不純物濃度（酸素濃度や窒素濃度）、ＢＭＤ（酸素析出欠陥）密度、表面粗さ、裏面粗さ、ウェーハ厚さ、またはそれらが面内に分布がある場合等）が同じである。また、準備するシリコンウェーハは３枚以上であることが好ましい。
次に、上記で準備した複数のシリコンウェーハの初期ワープ値を測定する（図１のＳ１２）。このワープ値の測定は、ウェーハ平面度測定装置等を用いて簡単に測定することができる。
次に、複数のシリコンウェーハ表面にそれぞれ異なる膜厚で成膜を行う（図１のＳ１３）。具体的には、成膜は、例えば、熱酸化によりシリコンウェーハ表面にシリコン酸化膜を形成することで行うことができる。
次に、成膜により形成された膜の厚さを測定する（図１のＳ１４）。
次に、成膜を行った複数のシリコンウェーハの成膜後ワープ値を測定する（図１のＳ１５）。
ここで、成膜を熱酸化により行った場合には、シリコンウェーハの裏面にもシリコン酸化膜が形成されるので、シリコンウェーハの裏面のシリコン酸化膜を除去してシリコンウェーハの表面だけに酸化膜を形成した状態にした後に、成膜後ワープ値を測定する。この場合、裏面のシリコン酸化膜を除去した後に、シリコンウェーハに反りが生じる。
次に、複数のシリコンウェーハの、成膜により形成された膜の厚さと、成膜後ワープ値と初期ワープ値の差との関係に基づいて、上記条件Ａを有するシリコンウェーハのヤング率を見積もる（図１のＳ１６）。
具体的には、図３に示すように、縦軸をΔＷａｒｐ（＝成膜後ワープ値−初期ワープ値）、横軸を成膜により形成されたシリコン酸化膜の厚さとしたときに、複数のシリコンウェーハの、酸化膜の厚さとΔＷａｒｐとの関係から、傾きＳｌｏｐｅを求め、この傾きから条件Ａを有するシリコンウェーハのヤング率を見積もる。図３には、同一条件を有する４枚のシリコンウェーハを用いた場合を示した。図３の場合、酸化膜厚ｄＯＸ［ｎｍ］とΔＷａｒｐ［μｍ］との間には、ΔＷａｒｐ［μｍ］＝０．０７８６ｄＯＸ［ｎｍ］という関係があることがわかった。ｄＯＸとΔＷａｒｐの長さの単位を揃えると、図３の場合Ｓｌｏｐｅ＝７８．６である。
このようにして見積もられたシリコンウェーハのヤング率は、シリコンウェーハが有する種々の条件を加味した値が得られる。ここで、種々の条件とは、表面オフ角、ウェーハの抵抗率、不純物濃度(酸素濃度や窒素濃度)、ＢＭＤ（酸素析出欠陥）密度、表面粗さ、裏面粗さ、ウェーハ厚さ、またはそれらが面内に分布がある場合である。また、酸素濃度やＢＭＤ密度等が深さ方向に分布がある場合でも、本発明の方法では、シリコンウェーハのウェーハ形状でのヤング率を評価することができる。
図１のＳ１６において、ΔＷａｒｐを縦軸に、成膜により形成された膜の厚さを横軸にプロットしたときの傾きＳｌｏｐｅを用いて、シリコンウェーハのヤング率を下記式（１）により見積もることができる。
（ここで、
αｓ：シリコンウェーハの線膨張係数［／℃］
αｆ：膜の線膨張係数［／℃］
ΔＴ：成膜温度と測定温度の差［℃］
Ｅｓ：シリコンウェーハのヤング率
Ｅｆ：膜のヤング率
ｄｓ：シリコンウェーハの厚さ［ｍｍ］
ｒ ：シリコンウェーハの半径［ｍｍ］
である。）
αｓ：シリコンウェーハの線膨張係数［／℃］
αｆ：膜の線膨張係数［／℃］
ΔＴ：成膜温度と測定温度の差［℃］
Ｅｓ：シリコンウェーハのヤング率
Ｅｆ：膜のヤング率
ｄｓ：シリコンウェーハの厚さ［ｍｍ］
ｒ ：シリコンウェーハの半径［ｍｍ］
である。）
シリコンウェーハのヤング率を見積もる工程において、このような式（１）を好適に用いることができる。
ここで、上記の式（１）は、理論的には、ストーニの式を基にして以下のようにして導き出すことができる。
反りに起因するシリコンウェーハ表面の曲率半径ａは、下記式（２）によって表される。
（ここで、ｄｆは、シリコンウェーハ上の膜の厚さ［ｍｍ］である。その他の記号は上記の通りである。）
成膜前後のワープ値の差ΔＷａｒｐは、上記曲率半径ａを用いて下記（３）式によって表すことができる。
成膜前後のワープ値の差ΔＷａｒｐは、式（２）、式（３）を用いて、下記式（４）式のように表すことができる。
ここで、ΔＷａｒｐのｄｆに関する微分係数を求めることによって、上記の傾きＳｌｏｐｅを求めれば、傾きＳｌｏｐｅは下記式（５）のように表すことができる。
この式（５）から、上記の式（１）を導き出すことができる。
成膜前後のワープ値の差ΔＷａｒｐは、上記曲率半径ａを用いて下記（３）式によって表すことができる。
次に、本発明のシリコンウェーハの評価方法によって見積もられるヤング率に関する定量性及び繰り返し精度を示す。
（実験例１）
同一単結晶インゴットから同じ加工条件で作製されたシリコンウェーハ（直径：２００ｍｍ、厚さ：７２０〜７２１μｍ、抵抗率９．５〜１０．７Ω・ｃｍ）を４枚ずつ９組用意し、初期ワープ値を測定した。その後、それぞれの組のシリコンウェーハを１０００℃の酸素雰囲気で時間を振って熱処理を行った(時間：２〜８時間)。その結果、それぞれの組のシリコンウェーハの両面にそれぞれ異なる厚さのシリコン酸化膜が形成された。その後、それぞれのシリコンウェーハのシリコン酸化膜厚を測定した。次に、シリコンウェーハの表面にレジストを塗布した状態で、フッ酸に浸漬し、シリコンウェーハの裏面のシリコン酸化膜を除去した。その結果、シリコンウェーハは凹状に反るので、その状態でのワープ値を測定した。得られたワープ値（成膜後ワープ値）と成膜前のワープ値（初期ワープ値）の差（ΔＷａｒｐ）と酸化膜厚の関係から、上記式（１）を用いて、それぞれの組のシリコンウェーハのヤング率を見積もった。その際に使用した他の物性値は、以下の通りである。
シリコン酸化膜のヤング率：５５ＧＰａ
シリコン酸化膜の線膨張係数：０．４８×１０−６℃−１
シリコンの線膨張係数：４．２×１０−６℃−１
その結果を図４に示す。
同一単結晶インゴットから同じ加工条件で作製されたシリコンウェーハ（直径：２００ｍｍ、厚さ：７２０〜７２１μｍ、抵抗率９．５〜１０．７Ω・ｃｍ）を４枚ずつ９組用意し、初期ワープ値を測定した。その後、それぞれの組のシリコンウェーハを１０００℃の酸素雰囲気で時間を振って熱処理を行った(時間：２〜８時間)。その結果、それぞれの組のシリコンウェーハの両面にそれぞれ異なる厚さのシリコン酸化膜が形成された。その後、それぞれのシリコンウェーハのシリコン酸化膜厚を測定した。次に、シリコンウェーハの表面にレジストを塗布した状態で、フッ酸に浸漬し、シリコンウェーハの裏面のシリコン酸化膜を除去した。その結果、シリコンウェーハは凹状に反るので、その状態でのワープ値を測定した。得られたワープ値（成膜後ワープ値）と成膜前のワープ値（初期ワープ値）の差（ΔＷａｒｐ）と酸化膜厚の関係から、上記式（１）を用いて、それぞれの組のシリコンウェーハのヤング率を見積もった。その際に使用した他の物性値は、以下の通りである。
シリコン酸化膜のヤング率：５５ＧＰａ
シリコン酸化膜の線膨張係数：０．４８×１０−６℃−１
シリコンの線膨張係数：４．２×１０−６℃−１
その結果を図４に示す。
図４からわかるように、見積もられたヤング率は最大で１５３ＧＰａ、最小で１５０ＧＰａとなり、±１．５ＧＰａ程度の精度であり、高精度でヤング率が見積もられている。
（実験例２）
同一単結晶インゴットから同じ加工条件で作製されたシリコンウェーハ（厚さ：７２０μｍ）を研磨することによって、厚さを変えた４枚ずつ５組のシリコンウェーハのヤング率を実験例１の評価フローで見積もった。その結果を図５に示す。
同一単結晶インゴットから同じ加工条件で作製されたシリコンウェーハ（厚さ：７２０μｍ）を研磨することによって、厚さを変えた４枚ずつ５組のシリコンウェーハのヤング率を実験例１の評価フローで見積もった。その結果を図５に示す。
図５からわかるように、見積もられたヤング率は厚さにより大きくは変化しないことから、本発明のシリコンウェーハの評価方法の正確性が示された。
次に、図２を参照しながら、本発明のシリコンウェーハの製造方法の実施態様の一例を説明する。
まず、互いに異なる条件を有する複数のシリコンウェーハのそれぞれのヤング率を見積もる（図２のＳ２１）。
具体的には、図１のＳ１１〜Ｓ１６に示される評価フローに従って、ヤング率を見積もる。
次に、Ｓ２１において見積もったヤング率から、互いに異なる条件を有する複数のシリコンウェーハの、デバイス製造工程での成膜条件における成膜後のワープ値を予測し、ヤング率とデバイス製造工程における成膜後のワープ値との関係を予め求める（図２のＳ２２）。
次に、Ｓ２２において求めたヤング率と成膜後のワープ値との関係に基づいて、成膜後のワープ値の予測値が所望の範囲内となるシリコンウェーハを選別してデバイス製造工程に投入し、上記の成膜条件で成膜を行う（図２のＳ２３）。
上記のようなシリコンウェーハの製造方法であれば、様々な条件を有するシリコンウェーハの成膜後のワープ値を精度よく予測できるので、成膜後に所望のワープ値が得られることが予測される条件を有するシリコンウェーハを精度よく選別でき、該選別したシリコンウェーハに成膜を行うことができる。このため、成膜起因のワープ不良による歩留まり低下を低減することができる。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
種々の条件（酸素濃度、ＢＭＤ密度、表面オフ角、等）が異なるシリコンウェーハを４枚ずつ３５水準用意し、実験例１の評価フローで、それぞれの水準のシリコンウェーハのヤング率を見積もった。その結果を図６に示す。
種々の条件（酸素濃度、ＢＭＤ密度、表面オフ角、等）が異なるシリコンウェーハを４枚ずつ３５水準用意し、実験例１の評価フローで、それぞれの水準のシリコンウェーハのヤング率を見積もった。その結果を図６に示す。
図６から、各水準の見積もられたヤング率には有意差があることがわかった。
次に、上記で見積もられたヤング率を有するシリコンウェーハのそれぞれに３Ｄメモリーデバイスで使用される厚さ２５ｎｍのＳｉＮ膜及びＳｉＯ２膜のペアを３０層（すなわち、ＳｉＮ膜とＳｉＯ２膜の層数の合計が３０層）積層させた場合の成膜後のワープ値を計算した。ここで、成膜温度はＳｉＮ膜が７００℃、ＳｉＯ２膜は２００℃とした。その結果を、図７に示す。なお、成膜後のワープ値は、下記（６）式で表される曲率ｋから、ΔＷａｒｐ＝［（２ｒ）２／８］×ｋ（ｒ：シリコンウェーハの半径）により計算することができる。
ここで、Ｍｓは（７）式で表され、Δｆｉは（８）式で表され、Ｍｆ，ｉは（９）式で表され、
Ｅｓ：見積もられたシリコンウェーハのヤング率［ＧＰａ］
ｖｓ：シリコンウェーハのポアソン比（理論値）
ｈｓ：シリコンウェーハの厚さ［ｍｍ］
αｓ：シリコンウェーハの線膨張係数［／℃］
Ｎｆ：膜の総数
ｉ：膜番号（１〜Ｎｆ）
ｈｆ，ｉ：ｉ層膜の厚さ［ｍｍ］
Ｅｆ，ｉ：ｉ層膜のヤング率［ＧＰａ］
αｆ，ｉ：ｉ層膜の線膨張係数［／℃］
ｖｆ，ｉ：ｉ層膜のポアソン比
ΔＴｉ：ｉ層膜の成膜温度と測定温度の差［℃］
である。
Ｅｓ：見積もられたシリコンウェーハのヤング率［ＧＰａ］
ｖｓ：シリコンウェーハのポアソン比（理論値）
ｈｓ：シリコンウェーハの厚さ［ｍｍ］
αｓ：シリコンウェーハの線膨張係数［／℃］
Ｎｆ：膜の総数
ｉ：膜番号（１〜Ｎｆ）
ｈｆ，ｉ：ｉ層膜の厚さ［ｍｍ］
Ｅｆ，ｉ：ｉ層膜のヤング率［ＧＰａ］
αｆ，ｉ：ｉ層膜の線膨張係数［／℃］
ｖｆ，ｉ：ｉ層膜のポアソン比
ΔＴｉ：ｉ層膜の成膜温度と測定温度の差［℃］
である。
この結果から、所望の成膜後のワープ値を得られるウェーハ条件を選ぶことができる。例えば、ＳｉＮ膜及びＳｉＯ２膜の成膜後のワープ値を２５μｍ以下にしたい場合は、本発明のシリコンウェーハの評価方法で見積もられたヤング率が１４１ＧＰａ以上のシリコンウェーハを用いればよい（図７参照）。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
Claims (3)
- シリコンウェーハのヤング率を見積もるシリコンウェーハの評価方法であって、
同一の条件を有するシリコンウェーハを複数準備する工程と、
前記複数のシリコンウェーハの初期ワープ値を測定する工程と、
前記複数のシリコンウェーハ表面にそれぞれ異なる膜厚で成膜を行う工程と、
前記成膜により形成された膜の厚さを測定する工程と、
前記成膜を行った複数のシリコンウェーハの成膜後ワープ値を測定する工程と、
前記複数のシリコンウェーハの、前記成膜により形成された膜の厚さと、前記成膜後ワープ値と前記初期ワープ値の差との関係に基づいて、前記条件を有するシリコンウェーハのヤング率を見積もる工程と
を有することを特徴とするシリコンウェーハの評価方法。 - 前記条件を有するシリコンウェーハのヤング率を見積もる工程において、前記成膜後ワープ値と前記初期ワープ値の差を縦軸に、前記成膜により形成された膜の厚さを横軸にプロットしたときの傾きＳｌｏｐｅを用いて、前記シリコンウェーハのヤング率を下記式（１）により見積もることを特徴とする請求項１に記載のシリコンウェーハの評価方法。
αｓ：シリコンウェーハの線膨張係数［／℃］
αｆ：膜の線膨張係数［／℃］
ΔＴ：成膜温度と測定温度の差［℃］
Ｅｓ：シリコンウェーハのヤング率
Ｅｆ：膜のヤング率
ｄｓ：シリコンウェーハの厚さ［ｍｍ］
ｒ ：シリコンウェーハの半径［ｍｍ］
である。） - デバイス製造工程でシリコンウェーハ表面に成膜を行ったときのシリコンウェーハのワープ値を予測し、成膜後に所望のワープ値が得られることが予測されるシリコンウェーハを選別して該選別したシリコンウェーハに成膜を行うシリコンウェーハの製造方法であって、
互いに異なる条件を有する複数のシリコンウェーハのそれぞれのヤング率を、請求項１又は請求項２に記載のシリコンウェーハの評価方法を用いて見積もる工程と、
前記見積もったヤング率から、前記互いに異なる条件を有する複数のシリコンウェーハの、前記デバイス製造工程での成膜条件における成膜後のワープ値を予測し、前記ヤング率と前記デバイス製造工程における成膜後のワープ値との関係を予め求める工程と、
前記ヤング率と成膜後のワープ値との関係に基づいて、成膜後のワープ値の予測値が所望の範囲内となるシリコンウェーハを選別して前記デバイス製造工程に投入し、前記成膜条件で成膜を行う工程と
を有することを特徴とするシリコンウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016051506A JP6485393B2 (ja) | 2016-03-15 | 2016-03-15 | シリコンウェーハの評価方法及びシリコンウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016051506A JP6485393B2 (ja) | 2016-03-15 | 2016-03-15 | シリコンウェーハの評価方法及びシリコンウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017168584A JP2017168584A (ja) | 2017-09-21 |
| JP6485393B2 true JP6485393B2 (ja) | 2019-03-20 |
Family
ID=59913531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016051506A Active JP6485393B2 (ja) | 2016-03-15 | 2016-03-15 | シリコンウェーハの評価方法及びシリコンウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6485393B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102589791B1 (ko) * | 2018-12-31 | 2023-10-13 | 에스케이하이닉스 주식회사 | 3 차원 반도체 소자의 제조를 위한 웨이퍼-레벨 변형 예측 방법 |
| CN117293048B (zh) * | 2023-11-27 | 2024-02-27 | 浙江果纳半导体技术有限公司 | 一种晶圆状态检测方法、可存储介质和晶圆传输装置 |
| CN118412345A (zh) * | 2024-07-02 | 2024-07-30 | 西安奕斯伟材料科技股份有限公司 | 硅晶圆及其检测方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1032233A (ja) * | 1996-07-15 | 1998-02-03 | Seiko Epson Corp | シリコンウェーハ、ガラスウェーハ及びそれを用いたストレス測定方法 |
| JP2004325151A (ja) * | 2003-04-23 | 2004-11-18 | Toray Res Center:Kk | 膜の弾性率測定方法 |
| JP4995006B2 (ja) * | 2007-08-27 | 2012-08-08 | 財団法人高知県産業振興センター | 被測定膜のヤング率、応力およびひずみの測定方法 |
| JP5889118B2 (ja) * | 2012-06-13 | 2016-03-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2016
- 2016-03-15 JP JP2016051506A patent/JP6485393B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017168584A (ja) | 2017-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6717267B2 (ja) | シリコンウェーハの製造方法 | |
| JP6777029B2 (ja) | シリコンウェーハ及びその製造方法 | |
| JP6485393B2 (ja) | シリコンウェーハの評価方法及びシリコンウェーハの製造方法 | |
| Stach et al. | Morphological features in aluminum nitride epilayers prepared by magnetron sputtering | |
| JP2006281766A (ja) | 熱応力補償の構造体及び方法 | |
| JP2014509390A (ja) | 圧電性結晶上の多層薄膜蒸着を決定する方法 | |
| JP2007285725A (ja) | 薄膜ポアソン比の測定方法及び測定装置 | |
| Gusev et al. | Effect of PECVD conditions on mechanical stress of silicon films | |
| Lu et al. | Temperature-dependent thermal stress determination for through-silicon-vias (TSVs) by combining bending beam technique with finite element analysis | |
| Ando et al. | Fracture toughness measurement of thin‐film silicon | |
| KR102352511B1 (ko) | 실리콘에피택셜 웨이퍼의 제조방법 및 반도체 디바이스의 제조방법 | |
| TWI681185B (zh) | 半導體錠中之間隙氧濃度的特性分析方法 | |
| CN114354502A (zh) | 基于激光声表面波的硅片加工表面损伤和残余应力表征方法 | |
| JP6182677B2 (ja) | ウエハーの損傷深さを測定する方法 | |
| JP5925620B2 (ja) | 半導体基板の解析方法 | |
| JP6032186B2 (ja) | シリコンエピタキシャルウエーハの評価方法 | |
| JP6834816B2 (ja) | シリコンウェーハの加工方法 | |
| CN118412345A (zh) | 硅晶圆及其检测方法 | |
| JP2006294904A (ja) | 剥離特性評価方法 | |
| JP5590000B2 (ja) | ポリシリコン膜の膜厚評価方法 | |
| JP7170460B2 (ja) | ＳｉＣ単結晶の評価方法、及び品質検査方法 | |
| Landi et al. | Extension of the Stoney Equation for a Taiko Wafer (Si and SiC) | |
| JP2007173610A (ja) | 膜特性測定方法および膜特性測定用試料 | |
| Feili et al. | AlN based piezoelectric force sensor for energy autonomous sensor systems | |
| Furuya et al. | Evaluation of the crystallographic quality of electroplated copper thin-film interconnections embedded in TSV structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6485393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |