CN113506721A - 非晶硅薄膜形成方法 - Google Patents

非晶硅薄膜形成方法 Download PDF

Info

Publication number
CN113506721A
CN113506721A CN202110709272.9A CN202110709272A CN113506721A CN 113506721 A CN113506721 A CN 113506721A CN 202110709272 A CN202110709272 A CN 202110709272A CN 113506721 A CN113506721 A CN 113506721A
Authority
CN
China
Prior art keywords
amorphous silicon
thin film
film
forming
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110709272.9A
Other languages
English (en)
Inventor
朱黎敏
陆涵蔚
华光平
徐云
张博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110709272.9A priority Critical patent/CN113506721A/zh
Publication of CN113506721A publication Critical patent/CN113506721A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本申请公开了一种非晶硅薄膜形成方法，涉及半导体集成电路领域。该非晶硅薄膜形成方法包括在半导体衬底表面形成底层非晶硅薄膜；进行n次成膜工艺处理，在所述底层非晶硅薄膜表面形成n组层叠的薄膜结构，每组薄膜结构由一层氧化硅薄膜和一层非晶硅薄膜堆叠构成；解决了采用现有工艺形成的非晶硅薄膜在高温下电阻值容易发生变化的问题；达到了稳定非晶硅薄膜在高温下的电阻值，避免红外器件因非晶硅薄膜电阻变化而失效的效果。

Description

非晶硅薄膜形成方法
技术领域
本申请涉及半导体集成电路领域，具体涉及一种非晶硅薄膜形成方法。
背景技术
MEMS(Micro-Electro-Mechanical System，微机电系统)是集微传感器、微执行器、微机械结构、微电源、信号处理和控制电路、电子集成器件、接口、通信等于一体的微型器件或系统。
非晶硅是硅的同素异形体形式，非晶硅薄膜由于具有良好的性能，被广泛应用于在MEMS和NEMS(Nano-Electromechanical System，纳米机电系统)、太阳能电池中。
然而，非晶硅在高温下物理电阻容易发生变化，导致形成有非晶硅薄膜的器件良率降低。
发明内容
为了解决相关技术中的问题，本申请提供了一种非晶硅薄膜形成方法。该技术方案如下：
一方面，本申请实施例提供了一种非晶硅薄膜形成方法，该方法包括：
在半导体衬底表面形成底层非晶硅薄膜；
进行n次成膜工艺处理，在底层非晶硅薄膜表面形成n组层叠的薄膜结构，每组薄膜结构由一层氧化硅薄膜和一层非晶硅薄膜堆叠构成；n为大于等于1的整数。
可选的，每次成膜工艺处理包括：
通过等离子体化学气相淀积工艺在半导体衬底表面形成一层氧化硅薄膜；
在氧化硅薄膜表面形成一层非晶硅薄膜。
可选的，底层非晶硅薄膜的厚度大于每组薄膜结构中非晶硅薄膜的厚度。
可选的，当n为大于1的整数时，第i-1组薄膜结构中非晶硅薄膜的厚度大于第i组薄膜结构中非晶硅薄膜的厚度；i为整数，i的取值范围为2至n。
可选的，通过PECVD工艺形成底层非晶硅薄膜和薄膜结构中的非晶硅薄膜。
可选的，在形成非晶硅薄膜时，PECVD工艺条件为：淀积温度为300℃至450℃，压强为1Torr至10Torr，硅烷流量为100sccm至500sccm，一氧化二氮流量为1000sccm至5000sccm。
可选的，在形成非晶硅薄膜时，PECVD工艺条件为：淀积时间为10s至100s。
可选的，通过等离子化学气相淀积工艺形成氧化硅薄膜时，淀积时间为10s至30s。
本申请技术方案，至少包括如下优点：
通过在半导体衬底表面形成底层非晶硅薄膜，进行n次成膜工艺处理，在底层非晶硅薄膜形成n组层叠的薄膜结构，每组薄膜结构由一层氧化硅薄膜和一层非晶硅薄膜堆叠构成；在形成非晶硅薄膜的过程中，采用多次工艺处理在非晶薄膜表面形成氧化层，利用氧化层阻挡已经形成的非晶硅薄膜表面的掺杂物质的扩散，解决了采用现有工艺形成的非晶硅薄膜在高温下电阻值容易发生变化的问题；达到了稳定非晶硅薄膜在高温下的电阻值，避免红外器件因非晶硅薄膜电阻变化而失效的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种非晶硅薄膜形成方法的流程图；
图2是本申请实施例提供的一种形成有底层非晶硅薄膜的半导体衬底的局部剖视图；
图3是本申请实施例提供的一种形成有非晶硅薄膜的半导体衬底的局部剖视图；
图4是本申请一实施例提供的一种形成非晶硅薄膜的工艺顺序示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请实施例提供的一种非晶硅薄膜形成方法的流程图，该方法至少包括如下步骤：
在步骤101中，在半导体衬底表面形成底层非晶硅薄膜。
如图2所示，半导体衬底21表面形成有底层非晶硅薄膜22。
底层非晶硅薄膜22为一层非晶硅薄膜。
在步骤102中，进行n次成膜工艺处理，在底层非晶硅薄膜表面形成n组层叠的薄膜结构，每组薄膜结构由一层氧化硅薄膜和一层非晶硅薄膜堆叠构成。
n为大于等于1的整数。
以n＝2为例，如图3所示，在底层非晶硅薄膜22的表面形成有2组层叠的薄膜结构。
第1组薄膜结构31由氧化硅薄膜23和非晶硅薄膜24堆叠构成，第2组薄膜结构32由氧化硅薄膜25和非晶硅薄膜26堆叠构成；第1组薄膜结构在底层非晶硅22的上方，第2组薄膜结构在第1组薄膜结构的上方。
需要说明的是，底层非晶硅薄膜表面层叠的薄膜结构的组数根据实际情况确定，薄膜结构的组数越多，半导体衬底表面的非晶硅薄膜在高温下的电阻性能越好。
综上所述，本申请实施例提供的非晶硅薄膜形成方法，通过在半导体衬底表面形成底层非晶硅薄膜，进行n次成膜工艺处理，在底层非晶硅薄膜形成n组层叠的薄膜结构，每组薄膜结构由一层氧化硅薄膜和一层非晶硅薄膜堆叠构成；在形成非晶硅薄膜的过程中，采用多次工艺处理在非晶薄膜表面形成氧化层，利用氧化层阻挡已经形成的非晶硅薄膜表面的掺杂物质的扩散，解决了采用现有工艺形成的非晶硅薄膜在高温下电阻值容易发生变化的问题；达到了稳定非晶硅薄膜在高温下的电阻值，避免红外器件因非晶硅薄膜电阻变化而失效的效果。
本申请另一实施例提供了一种非晶硅薄膜形成方法，该方法至少包括如下步骤：
在步骤201中，在半导体衬底表面形成底层非晶硅薄膜。
可选的，通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)工艺在半导体衬底形成底层非晶硅薄膜。
可选的，在形成非晶硅薄膜时，PECVD工艺条件为：淀积温度为300℃至450℃，压强为1Torr至10Torr，硅烷(SH4)流量为100sccm至500sccm，一氧化二氮(N2O)流量为1000sccm至5000sccm。
可选的，在形成非晶硅薄膜时，PECVD工艺条件为：淀积时间为10s至100s。
在步骤202中，进行n次成膜工艺处理，在底层非晶硅薄膜表面形成n组层叠的薄膜结构。
n为大于等于1的整数。
每组薄膜结构由一层氧化硅薄膜和一层非晶硅薄膜堆叠构成。
其中，每次成膜工艺处理包括：
1、通过等离子体化学气相淀积(plasma chemical vapor deposition，PCVD)工艺在半导体衬底表面形成一层氧化硅薄膜。
2、在氧化硅薄膜表面形成一层非晶硅薄膜。
以n＝3为例，形成非晶硅薄膜的工艺顺序为：在半导体衬底形成底层非晶硅薄膜；通过PCVD工艺在底层非晶硅薄膜表面形成第1层氧化硅薄膜；在第1层氧化硅薄膜形成第1层非晶硅薄膜；通过PCVD工艺在第1层非晶硅薄膜表面形成第2层氧化硅薄膜；在第2层氧化硅薄膜形成第2层非晶硅薄膜；通过PCVD工艺在第2层非晶硅薄膜表面形成第3层氧化硅薄膜；在第3层氧化硅薄膜形成第3层非晶硅薄膜，如图4所示。
在每次成膜工艺处理中，通过PCVD工艺形成氧化硅薄膜时，淀积时间为10s至30s。
在每次成膜工艺处理中，通过PECVD工艺形成每组薄膜结构中的非晶硅薄膜。
可选的，在形成非晶硅薄膜时，PECVD工艺条件为：淀积温度为300℃至450℃，压强为1Torr至10Torr，硅烷(SH4)流量为100sccm至500sccm，一氧化二氮(N2O)流量为1000sccm至5000sccm。
可选的，在形成非晶硅薄膜时，PECVD工艺条件为：淀积时间为10s至100s。
可选的，在形成的非晶硅薄膜中，底层非晶硅薄膜的厚度大于每组薄膜结构中非晶硅薄膜的厚度。
可选的，当n为大于1的整数时，第i-1组薄膜结构中非晶硅薄膜的厚度大于第i组薄膜结构中非晶硅薄膜的厚度；i为整数，i的取值范围为2至n。
比如，形成有2组(n＝2)层叠的薄膜结构，i的取值为2；以图3为例，第1组薄膜结构31中的第1层非晶硅薄膜的厚度小于底层非晶硅薄膜的厚度，第2组薄膜结构32中的第2层非晶硅薄膜的厚度小于第1层非晶硅薄膜的厚度。
在一个例子中，采用本申请实施例提供的非晶硅薄膜形成方法在半导体衬底上形成非晶硅薄膜后，将半导体衬底放置在400℃高温环境下处理30s，对高温处理前后的半导体衬底上非晶硅薄膜的电阻进行检测，得到的结果如表1所示。
表1
处理前 400℃30s处理后
4.48MΩ 4.41MΩ
4.67MΩ 4.16MΩ
对采用现有工艺形成非晶硅薄膜的半导体衬底，同样在400℃高温环境下处理30s，对高温处理前后的半导体衬底上非晶硅薄膜的电阻进行检测，得到的结果如表2所示。
表2
处理前 400℃30s处理后
4.39MΩ 7.85MΩ
4.38MΩ 7.76MΩ
从表1和表2可以看出，采用现有工艺形成非晶硅薄膜在高温作用下阻值变化大，且阻值变高，采用本申请实施例提供的非晶硅薄膜形成方法形成的非晶硅薄膜在高温作用下阻值变化小，可以有效地降低后道工艺温度对非晶硅薄膜的影响。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种非晶硅薄膜形成方法，其特征在于，所述方法包括：
在半导体衬底表面形成底层非晶硅薄膜；
进行n次成膜工艺处理，在所述底层非晶硅薄膜表面形成n组层叠的薄膜结构，每组薄膜结构由一层氧化硅薄膜和一层非晶硅薄膜堆叠构成；n为大于等于1的整数。
2.根据权利要求1所述的方法，其特征在于，每次成膜工艺处理包括：
通过等离子体化学气相淀积工艺在所述半导体衬底表面形成一层氧化硅薄膜；
在所述氧化硅薄膜表面形成一层非晶硅薄膜。
3.根据权利要求1或2所述的方法，其特征在于，所述底层非晶硅薄膜的厚度大于每组薄膜结构中非晶硅薄膜的厚度。
4.根据权利要求3所述的方法，其特征在于，当n为大于1的整数时，第i-1组薄膜结构中非晶硅薄膜的厚度大于第i组薄膜结构中非晶硅薄膜的厚度；i为整数，i的取值范围为2至n。
5.根据权利要求1至3任一所述的方法，其特征在于，通过PECVD工艺形成底层非晶硅薄膜和薄膜结构中的非晶硅薄膜。
6.根据权利要求5所述的方法，其特征在于，在形成非晶硅薄膜时，PECVD工艺条件为：淀积温度为300℃至450℃，压强为1Torr至10Torr，硅烷流量为100sccm至500sccm，一氧化二氮流量为1000sccm至5000sccm。
7.根据权利要求6所述的方法，其特征在于，在形成非晶硅薄膜时，PECVD工艺条件为：淀积时间为10s至100s。
8.根据权利要求2所述的方法，其特征在于，通过等离子体化学气相淀积工艺形成所述氧化硅薄膜时，淀积时间为10s至30s。
CN202110709272.9A 2021-06-25 2021-06-25 非晶硅薄膜形成方法 Pending CN113506721A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110709272.9A CN113506721A (zh) 2021-06-25 2021-06-25 非晶硅薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110709272.9A CN113506721A (zh) 2021-06-25 2021-06-25 非晶硅薄膜形成方法

Publications (1)

Publication Number Publication Date
CN113506721A true CN113506721A (zh) 2021-10-15

Family

ID=78011097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110709272.9A Pending CN113506721A (zh) 2021-06-25 2021-06-25 非晶硅薄膜形成方法

Country Status (1)

Country Link
CN (1) CN113506721A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502595A (en) * 1994-06-03 1996-03-26 Industrial Technology Research Institute Color filters and their preparation
CN101425461A (zh) * 2007-10-22 2009-05-06 应用材料股份有限公司 提高用于无孔间隙填充的介电膜质量的方法和系统
CN103852951A (zh) * 2014-02-19 2014-06-11 南京大学 利用纳米硅和二氧化硅界面态来提高非线性光学性能的方法
US20150235846A1 (en) * 2014-02-19 2015-08-20 Tokyo Electron Limited Method and apparatus for forming silicon oxide film
CN104993001A (zh) * 2015-06-29 2015-10-21 浙江正泰太阳能科技有限公司 选择性滤光膜、制备方法以及太阳能电池组件
US20160260602A1 (en) * 2013-11-04 2016-09-08 Applied Materials, Inc. Adhesion improvements for oxide-silicon stack
CN112331556A (zh) * 2020-11-02 2021-02-05 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502595A (en) * 1994-06-03 1996-03-26 Industrial Technology Research Institute Color filters and their preparation
CN101425461A (zh) * 2007-10-22 2009-05-06 应用材料股份有限公司 提高用于无孔间隙填充的介电膜质量的方法和系统
US20160260602A1 (en) * 2013-11-04 2016-09-08 Applied Materials, Inc. Adhesion improvements for oxide-silicon stack
CN103852951A (zh) * 2014-02-19 2014-06-11 南京大学 利用纳米硅和二氧化硅界面态来提高非线性光学性能的方法
US20150235846A1 (en) * 2014-02-19 2015-08-20 Tokyo Electron Limited Method and apparatus for forming silicon oxide film
CN104993001A (zh) * 2015-06-29 2015-10-21 浙江正泰太阳能科技有限公司 选择性滤光膜、制备方法以及太阳能电池组件
CN112331556A (zh) * 2020-11-02 2021-02-05 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法

Similar Documents

Publication Publication Date Title
US5319247A (en) Semiconductor device having an interlayer insulating film of high crack resistance
TW202002235A (zh) 具有抗偏折層之半導體裝置
EP3258472B1 (en) Capacitor with thin film multilayer dielectric having both columnar and randomly oriented crystal grains
CN111517272B (zh) 电极的制备方法
US20100255662A1 (en) Method for producing polycrystalline silicon germanium suitable for micromachining
WO2013070436A1 (en) Methods of reducing substrate dislocation during gapfill processing
JP2000058878A (ja) 半導体素子のキャパシタ及びその製造方法
US8057882B2 (en) Membrane structure element and method for manufacturing same
KR20150052781A (ko) 마스크 구조체의 형성 방법, 성막 장치 및 기억 매체
TWI226703B (en) Thin-film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide
CN113506721A (zh) 非晶硅薄膜形成方法
KR101692717B1 (ko) 정전용량형 멤스 마이크로폰 및 그 제조방법
CN112735941A (zh) 用于量产晶圆的ono膜厚控制方法、终端设备和存储介质
Su et al. Properties and electric characterizations of tetraethyl orthosilicate-based plasma enhanced chemical vapor deposition oxide film deposited at 400° C for through silicon via application
CN109690738B (zh) 外延硅晶片的制造方法及半导体器件的制造方法
CN109897377B (zh) 一种柔性基材及其制作方法
KR101657652B1 (ko) 정전용량형 멤스 마이크로폰 및 그 제조방법
CN103346076B (zh) 改善栅氧有源区缺陷的方法
JP2002158226A (ja) 窒化シリコン固体表面保護膜及びその製造方法とホール素子
CN112151511A (zh) 一种半导体结构及其制备方法
CN109216153A (zh) 提高氮化硅耐腐蚀性的方法和半导体器件的制备方法
TWI808926B (zh) 互補式金氧半微機電壓力感測器之製作方法
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
CN111517273A (zh) 一种mems桥梁柱结构及其制作方法
JP2007180394A (ja) キャパシタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211015

RJ01 Rejection of invention patent application after publication