TW201905929A - 半導體裝置 - Google Patents

半導體裝置

Info

Publication number
TW201905929A
TW201905929A TW107118004A TW107118004A TW201905929A TW 201905929 A TW201905929 A TW 201905929A TW 107118004 A TW107118004 A TW 107118004A TW 107118004 A TW107118004 A TW 107118004A TW 201905929 A TW201905929 A TW 201905929A
Authority
TW
Taiwan
Prior art keywords
transistor
wiring
potential
signal
semiconductor device
Prior art date
Application number
TW107118004A
Other languages
English (en)
Other versions
TWI673718B (zh
Inventor
梅崎敦司
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201905929A publication Critical patent/TW201905929A/zh
Application granted granted Critical
Publication of TWI673718B publication Critical patent/TWI673718B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

提供一半導體裝置，其甚至在其電晶體為空乏型電晶體之事例中仍可穩定操作。該半導體裝置包括第一電晶體，用以供應第一電位到第一佈線；第二電晶體，用以供應第二電位到該第一佈線；第三電晶體，用以供應開通該第一電晶體之第三電位到該第一電晶體的閘極及停止供應該第三電位；第四電晶體，用以供應該第二電位到該第一電晶體的該閘極；以及第一電路，用以產生藉由偏移第一訊號所獲得之第二訊號。該第二訊號係輸入到該第四電晶體的閘極。該第二訊號的低位準之該電位低於該第二電位。

Description

半導體裝置
本發明的一實施例係相關於半導體裝置及顯示裝置。
具有較高值的顯示裝置已伴隨諸如液晶電視等大尺寸顯示裝置的普及而發展。尤其是，已積極發展將導電型彼此相同之電晶體用於驅動器電路的技術(見專利文件1)。
圖23圖解專利文件1中所說明之驅動器電路。專利文件1中所說明之驅動器電路包括電晶體M1、M2、M3、及M4和電容器C1。在專利文件1中，在高位準之訊號被輸出作為訊號OUT的事例中，使電晶體M1的閘極成為浮動閘，及執行藉由使用電容器C1的電容耦合將電晶體M1的閘極之電位增加到高於電位VDD的升壓操作。為了使電晶體M1的閘極成為浮動閘，藉由使電晶體的閘極與源極之間的電位差(下面此差被稱作Vgs)為0V，開通連接到電晶體M1之閘極的電晶體(如、電晶體M4)。
另外，在低位準之訊號被輸出作為訊號OUT的事例 中，高位準之訊號被輸入作為訊號IN，如此電晶體M2及M3被開通。
[參考文件]
專利文件1：日本已出版專利申請案號2002-328643
當使用空乏型電晶體(亦稱作正常開電晶體)作為電晶體時，在Vgs 0V時未關閉電晶體。因此，在高位準之訊號被輸出作為訊號OUT的事例中，電晶體M3及M4未被關閉，如此未使電晶體M1的閘極成為浮動閘。當無法使電晶體M1的閘極成為浮動閘時，無法正常執行升壓操作，如此會導致機能失常或窄化操作頻率範圍。
另外，在低位準之訊號被輸出作為訊號OUT的事例中，因為顯示裝置的驅動器電路之驅動電壓高，所以電晶體M2及電晶體M3的Vgs也大，因此加速電晶體的劣化及導致驅動器電路的機能失常。
鑑於上述，本發明的一實施例之一目的在於設置甚至在其電晶體為空乏型電晶體之事例中仍可穩定操作的半導體裝置。另外，本發明的一實施例之一目的在於抑制電晶體的劣化。
本發明的一實施例之半導體裝置包括第一電晶體，用以供應第一電位到第一佈線；第二電晶體，用以供應第二電位到第一佈線；第三電晶體，用以供應開通第一電晶體 之第三電位到第一電晶體的閘極及停止供應第三電位；第四電晶體，用以供應第二電位到第一電晶體的閘極；以及第一電路，用以產生藉由偏移第一訊號所獲得之第二訊號。第二訊號係輸入到第四電晶體的閘極。第二訊號的低位準之電位低於第二電位。
本發明的一實施例之半導體裝置包括第一電晶體，用以供應第一電位到第一佈線；第二電晶體，用以供應第二電位到第一佈線；第三電晶體，用以供應開通第一電晶體之第三電位到第一電晶體的閘極及停止供應第三電位；第四電晶體，用以供應第二電位到第一電晶體的閘極；電容器，其一電極被輸入有第一訊號；以及第五電晶體，用以供應第四電位到電容器的另一電極。第四電晶體的閘極連接到電容器的另一電極。第四電位低於第二電位。
第一訊號可被輸入到上述半導體裝置中之第二電晶體的閘極。
根據本發明的一實施例，甚至在電晶體為空乏型電晶體之事例中，仍可關閉電晶體。另外，可減少關閉狀態中之電晶體的汲極電流。因此，可防止電路的機能失常。另外，根據本發明的一實施例，可減少電晶體的Vgs，藉以可抑制電晶體的劣化。
M1‧‧‧電晶體
M2‧‧‧電晶體
M3‧‧‧電晶體
M4‧‧‧電晶體
VL1‧‧‧電位
VL2‧‧‧電位
VH‧‧‧電位
C1‧‧‧電容器
IN‧‧‧訊號
IN1‧‧‧訊號
IN2‧‧‧訊號
IN3‧‧‧訊號
INO‧‧‧訊號
IN1O‧‧‧訊號
IN2O‧‧‧訊號
SE‧‧‧訊號
SP‧‧‧訊號
CK‧‧‧訊號
CK1‧‧‧訊號
CK2‧‧‧訊號
OUT‧‧‧訊號
OUTA‧‧‧訊號
OUTB‧‧‧訊號
OUT1‧‧‧訊號
OUT2‧‧‧訊號
OUTN‧‧‧訊號
N1‧‧‧節點
11‧‧‧佈線
12‧‧‧佈線
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
16‧‧‧佈線
17‧‧‧佈線
21‧‧‧佈線
22‧‧‧佈線
23‧‧‧佈線
24‧‧‧佈線
25‧‧‧佈線
31_i‧‧‧第i級佈線
31_(i-1)‧‧‧第i-1級佈線
31_(i+1)‧‧‧第i+1級佈線
32‧‧‧佈線
33‧‧‧佈線
34‧‧‧佈線
35‧‧‧佈線
36‧‧‧佈線
37‧‧‧佈線
38‧‧‧佈線
100‧‧‧電路
100A‧‧‧電路
100B‧‧‧電路
101‧‧‧電容器
101A‧‧‧電容器
101B‧‧‧電容器
102‧‧‧電晶體
102A‧‧‧電晶體
102B‧‧‧電晶體
110‧‧‧電路
111‧‧‧電晶體
112‧‧‧電晶體
113‧‧‧電晶體
114‧‧‧電晶體
115‧‧‧電晶體
116‧‧‧電晶體
120‧‧‧電路
121‧‧‧電晶體
122‧‧‧電晶體
123‧‧‧電晶體
124‧‧‧電晶體
125‧‧‧電晶體
126‧‧‧電晶體
200‧‧‧正反器電路
200_1‧‧‧正反器電路
200_2‧‧‧正反器電路
200_3‧‧‧正反器電路
4001‧‧‧第一基板
4002‧‧‧像素部
4003‧‧‧訊號線驅動器電路
4004‧‧‧掃描線驅動器電路
4005‧‧‧密封劑
4006‧‧‧第二基板
4018‧‧‧撓性印刷電路
4018a‧‧‧撓性印刷電路
4018b‧‧‧撓性印刷電路
600(a)‧‧‧元件形成層
601(a)‧‧‧導電層
602(a)‧‧‧絕緣層
603(a)‧‧‧氧化物半導體層
605a(a)‧‧‧導電層
605b(a)‧‧‧導電層
606(a)‧‧‧絕緣層
608(a)‧‧‧導電層
600(b)‧‧‧元件形成層
601(b)‧‧‧導電層
602(b)‧‧‧絕緣層
603(b)‧‧‧氧化物半導體層
605a(b)‧‧‧導電層
605b(b)‧‧‧導電層
606(b)‧‧‧絕緣層
608(b)‧‧‧導電層
600(c)‧‧‧元件形成層
601(c)‧‧‧導電層
602(c)‧‧‧絕緣層
603(c)‧‧‧氧化物半導體層
604a(c)‧‧‧區域
604b(c)‧‧‧區域
605a(c)‧‧‧導電層
605b(c)‧‧‧導電層
600(d)‧‧‧元件形成層
601(d)‧‧‧導電層
602(d)‧‧‧絕緣層
603(d)‧‧‧氧化物半導體層
604a(d)‧‧‧區域
604b(d)‧‧‧區域
605a(d)‧‧‧導電層
605b(d)‧‧‧導電層
9630‧‧‧外殼
9631‧‧‧顯示部
9633‧‧‧揚聲器
9635‧‧‧操作鍵
9636‧‧‧連接端子
9638‧‧‧麥克風
9651‧‧‧太陽能電池
9652‧‧‧電池
9653‧‧‧視窗型顯示部
9672‧‧‧記錄媒體讀取部
9676‧‧‧快門按鈕
9677‧‧‧影像接收部
9680‧‧‧外部連接埠
9681‧‧‧定位裝置
圖1A及1B為根據本發明的一實施例之半導體裝置圖； 圖2A及2B為根據本發明的實施例之半導體裝置圖；圖3A及3B為根據本發明的實施例之半導體裝置圖；圖4A及4B為根據本發明的實施例之半導體裝置圖；圖5A及5B為根據本發明的實施例之半導體裝置圖；圖6A及6B為根據本發明的實施例之半導體裝置圖；圖7為根據本發明的一實施例之半導體裝置的圖表；圖8A及8B為根據本發明的實施例之半導體裝置圖；圖9A及9B為根據本發明的實施例之半導體裝置圖；圖10A至10C為根據本發明的一實施例之半導體裝置圖；圖11為根據本發明的一實施例之移位暫存器圖；圖12為根據本發明的一實施例之移位暫存器圖；圖13A至13C為根據本發明的實施例之顯示裝置圖；圖14A至14E為根據本發明的實施例之氧化物材料的結構圖；圖15A至15C為根據本發明的一實施例之氧化物材 料的結構圖；圖16A至16C為根據本發明的一實施例之氧化物材料的結構圖；圖17A至17D為根據本發明的實施例之電晶體的結構圖；圖18A至18C各個為使用氧化物半導體層之電晶體的特性圖；圖19為電晶體的關閉狀態電流與測量基板溫度之間的關係圖；圖20A至20D為根據本發明的實施例之電子裝置圖；圖21A至21D為根據本發明的實施例之電子裝置圖；圖22A及22B為根據本發明的實施例之半導體裝置圖；以及圖23為習知驅動器電路圖。
下面參考圖式說明本發明的實施例之例子。需注意的是，精於本技藝之人士應明白，在不違背本發明的精神和範疇之下，可以各種方式修改實施例的細節。因此本發明並不侷限於實施例的下面說明。
(實施例1)
在此實施例中，說明藉由以偏移輸入訊號所產生之訊號所驅動的半導體裝置之一例子。
參考圖1A說明此實施例的半導體裝置之組態。圖1A為此實施例的半導體裝置之電路圖。圖1A之半導體裝置包括電路100和電路110。電路100連接到佈線11、佈線12、佈線14、及電路110。電路110連接到佈線15、佈線13、佈線16、及電路100。依據電路100及110的組態，可適當改變連接到電路100及110的任一者之佈線等等。
需注意的是，在此說明書中，X及Y彼此電連接之事例，X及Y彼此功能上連接之事例，及X及Y彼此直接連接之事例係包含在“X連接到Y”的明確說明中。
電位VL1供應到佈線13。電位VL1為預定電位。佈線13傳送電位VL1。
電位VL2供應到佈線14。電位VL2為預定電位且低於電位VL1。佈線14傳送電位VL2。
電位VH供應到佈線15。電位VH為預定電位且高於電位VL1。佈線15傳送電位VH。
佈線13、14、及15亦被稱作供電線。電位VL1、VL2、及VH亦被稱作供電電位，及各個係從供電電路等等所供應。
訊號IN係輸入到佈線11。訊號IN為半導體裝置的輸入訊號。訊號IN為高位準電位為VH及低位準電位為VL1之數位訊號。即、電位VH或電位VL1係供應到佈線 11。佈線11傳送訊號IN。
訊號SE係輸入到佈線12。訊號SE為用以控制產生偏移電壓之時序的訊號。訊號SE為高位準電位高於VL2及低位準電位低於或等於VL2之數位訊號。即、高於電位VL2之電位或者低於或等於電位VL2之電位係供應到佈線12。佈線12傳送訊號SE。
訊號OUT係輸出自佈線16。訊號OUT為半導體裝置的輸出訊號。訊號OUT為高位準電位為VH及低位準電位為VL1之數位訊號。佈線16傳送訊號OUT。
佈線11、12、及16亦被稱作訊號線。另外，訊號IN、訊號SE、及訊號OUT亦分別被稱作輸入訊號、控制訊號、及輸出訊號。
電路100藉由偏移訊號IN而產生訊號INO。即、電路100藉由偏移電壓而產生低於訊號IN的電位之訊號INO。電路100輸出訊號INO到電路110。
訊號INO的低位準電位低於佈線13的電位VL1。另一方面，訊號INO的高位準電位高於VL1及低於VH較佳。
電路110選擇訊號OUT的高位準或低位準，以回應訊號INO(電路100的輸出訊號)。例如，在電路110為反相器電路之事例中，當訊號INO在高位準時電路110輸出訊號OUT的低位準電位，反之當訊號INO在低位準時輸出訊號OUT的高位準電位。電路110選擇佈線15的電位和佈線13的電位中哪一個輸出到佈線16，以回應訊 號INO。例如，當訊號INO在高位準時電路110輸出佈線13的電位到佈線16，反之當訊號INO在低位準時輸出佈線15的電位到佈線16。電路110藉由升壓操作亦增加訊號OUT的高位準電位成佈線15的電位VH。
接著，參考圖1A說明電路100和電路110之特定例子。
電路100包括電容器101和電晶體102。電容器101的一電極連接到佈線11。電晶體102的第一端子(源極和汲極的其中之一)連接到佈線14，其第二端子連接到電容器101的另一電極，及其閘極連接到佈線12。
電路110包括電晶體111、112、113、及114。電晶體111的第一端子連接到佈線15，及其第二端子連接到佈線16。電晶體112的第一端子連接到佈線13，其第二端子連接到佈線16，及其閘極連接到電晶體14的閘極。電晶體113的第一端子連接到佈線15，其第二端子連接到電晶體111的閘極，及其閘極連接到佈線15。電晶體114的第一端子連接到佈線13，其第二端子連接到電晶體111的閘極，及其閘極連接到電容器101的另一電極。電晶體111的閘極連接到另一電晶體(如、電晶體113、電晶體114)之部位被表示作節點N1。
電容器101保持佈線11與電晶體102的第二端子之間的電位差。如此，在電晶體102的第二端子在浮動狀態之事例中，電晶體102的第二端子之電位根據輸入到佈線11的訊號而改變，即、訊號INO的電位根據訊號IN而改 變。
電晶體102供應佈線14的電位VL2到電容器101之另一電極。電晶體102供應電位VL2到電容器101之另一電極的時序係由佈線12之訊號SE所控制。
藉由電晶體102供應到電容器101的另一電極之電位低於電位VL1。尤其是，電晶體102供應低於電晶體114的第一端子之電位的電位到電容器101之另一電極。
電晶體111供應佈線15的電位VH到佈線16。電晶體111亦保持電晶體111的閘極和第二端子之間的電位差。如此，在節點N1在浮動狀態之事例中，節點N1的電位隨著佈線16之電位增加而增加。
在訊號輸入到佈線15之事例中，電晶體111供應佈線15的訊號到佈線16。
電晶體112供應佈線13的電位VL1到佈線16。電晶體112供應佈線13的電位VL1到佈線16之時序係由輸出自電路100的訊號INO(電容器101的另一電極之電位)所控制。
電晶體113供應佈線15的電位VH到電晶體111之閘極。在電位VH供應到電晶體111的閘極之後，電晶體113停止供應電位VH到電晶體111的閘極。在直到關閉電晶體113為止開通電晶體111之後，電晶體113保持供應電位VH到電晶體111的閘極。
藉由電晶體113供應到電晶體111的閘極之電位為開通電晶體111的電位。
電晶體114供應佈線13的電位VL1到電晶體111之閘極。電晶體114供應佈線13的電位VL1到電晶體111之閘極的時序係由輸出自電路100的訊號INO所控制。
包括在此實施例的半導體裝置中之電晶體(如、電晶體102、111、112、113、及114)的導電型係彼此相同。於包括在此實施例的半導體裝置中之電晶體為n通道電晶體的事例中說明此實施例。
接著，參考圖1B說明圖1A所示之半導體裝置的驅動方法之例子。圖1B為說明圖1A所示之半導體裝置的驅動方法之時序圖的例子。
將週期分成週期T0及週期T1，以說明圖1A所示之半導體裝置的驅動方法。
週期T0為用以保持電容器101中的偏移電壓之週期。首先，訊號IN被設定在低位準，以便電容器101的一電極之電位變成VL1。另外，訊號SE被設定在高位準以開通電晶體102。結果，佈線14的電位VL2係供應到電容器101的另一電極，以便電容器101的另一電極之電位變成VL2。以此方式，在電容器101中保持訊號IN的低位準電位VL1與經由電晶體102所供應之佈線14的電位VL2之間的差。差(VL1-VL2)對應於偏移電壓。
在週期T0中，低於VL1的電位係經由電晶體102供應到電容器101之另一電極。
週期T1為用以藉由偏移訊號IN來產生訊號INO及藉由訊號INO來驅動電路110之週期。首先，訊號SE被 改變成低位準以關閉電晶體102，藉以使電容器101的另一電極成為浮動閘。因為電容器101在週期T0中保持電位差(VL1-VL2)，所以藉由從訊號IN的電位減掉電位差(VL1-VL2)所獲得之訊號被產生作訊號INO。因此，當訊號IN在低位準時，訊號INO變成電位低於VL1之低位準；當訊號IN在高位準時，訊號INO變成電位低於VH之高位準。
以訊號IN在高位準之事例及訊號IN在低位準之事例來說明在週期T1中的圖1A所示之半導體裝置的驅動方法。
在週期T1中，當訊號IN的電位改變成高位準時，訊號INO變成高位準，以便電晶體112及114被開通。結果，佈線13的電位VL1係經由電晶體112供應到佈線16。佈線13的電位VL1經由電晶體114亦供應到節點N1。佈線15的電位VH經由電晶體113亦供應到節點N1。然而，節點N1的電位變成低如電晶體111被關閉之電位，其中電晶體114的W(通道寬度)/L(通道長度)比足夠大於電晶體113的W(通道寬度)/L(通道長度)比；如此，電晶體111被關閉。因此，訊號OUT變成低位準電位(即、VL1)。
另一方面，在週期T1中，當訊號N1的位準改變成低位準時，訊號INO變成低位準，以便電晶體112及114被關閉。因為佈線15的電位VH經由電晶體113供應到節點N1，所以節點N1的電位增加。結果，電晶體111被 開通，以便佈線15的電位VH經由電晶體111供應到佈線16，藉以增加佈線16的電位。然後，節點N1的電位到達藉由從電位VH減掉電晶體113的臨界電壓所獲得之電位，以便電晶體113被關閉而使節點N1在浮動狀態。甚至在使節點N1在浮動狀態之後，佈線16的電位仍增加。此外，當關閉電晶體113時的節點N1與佈線16之間的電位差被保持在電晶體111的閘極與第二端子之間。因此，節點N1的電位連同佈線16的電位增加進一步增加到高於電位VH。上述為所謂的升壓操作。因此，訊號OUT變成高位準電位(即、VH)。
在訊號輸入到佈線15之事例中，訊號輸出到佈線16。例如，在時脈訊號輸入到佈線15之事例中，在訊號IN在低位準期間的週期中，時脈訊號從佈線15輸出到佈線16。
如上述，當訊號OUT在高位準時，電晶體114的閘極之電位低於VL1，如此，電晶體114的Vgs為負值；因此，即使電晶體114為空乏型電晶體，電晶體114仍可被關閉，或者即使電晶體114為Vgs 0V中的汲極電流大之電晶體，仍可抑制電晶體114的汲極電流。因此，可使電晶體111的閘極成為浮動狀態，藉以能夠防止電路110的機能失常。
另外，像電晶體114，電晶體112的Vgs亦為負值。因此，即使電晶體112為空乏型電晶體，電晶體112仍可被關閉，或者即使電晶體112為Vgs 0V中的汲極電流大 之電晶體，仍可抑制電晶體112的汲極電流。因此，可防止或抑制從佈線16到佈線13的電流流動，藉以能夠降低電力消耗。
另外，當訊號OUT在低位準時，電晶體112及114的閘極之電位低於VH，如此電晶體112及114的Vgs小。因此，可抑制電晶體112及114的劣化。
因此，說明圖1A所示之半導體裝置的驅動方法。
接著，參考圖2A、2B、3A、3B、4A、4B、5A、及5B說明不同於圖1A之半導體裝置。下面說明不同1A之部位。
如圖2A所示，可省略圖1A所示之半導體裝置中的佈線14，及可將電晶體102的第一端子連接到佈線13。然後，在週期T0中電位VL2可供應到佈線13，及在週期T1中電位VL1可供應到佈線13。甚至在那事例中，可在週期T0中將電位VL2供應到電容器101的另一電極，如此可執行類似於圖1A所示之半導體裝置的操作之操作。因此，可達成類似於圖1A所示之半導體裝置的效果之效果。另外，因為可省略佈線14，所以與圖1A所示之半導體的佈線數目比較，可縮減佈線數目。
另外，在圖2A所示之半導體裝置中，在週期T0中可不改變佈線13的電位而是維持電位VL1，以及佈線11的電位可被設定成高於電位VL1及低於電位VH。甚至在那事例中，當在週期T1中訊號IN在低位準時，電容器101的另一電極之電位可變成低於電位VL1的電位，如此 可執行類似於圖1A所示之半導體裝置的操作之操作。因此，可達成類似於圖1A所示之半導體裝置的效果之效果。另外，因為可固定供電電位，所以可簡化供應電位到佈線13等等之供電電路的組態。
如圖2B所示，可省略圖1A所示之半導體裝置中的佈線14，及可將電晶體102的第一端子連接到佈線15。然後，在週期T0中可將電位VL2供應到佈線15，及在週期T1中可將電位VH供應到佈線15。甚至在那事例中，在週期T0中仍可將電位VL2供應到電容器101的另一電極，如此可執行類似於圖1A所示之半導體裝置的操作之操作。因此，可達成類似於圖1A所示之半導體裝置的效果之效果。另外，因為可省略佈線14，所以佈線數目可小於圖1A所示之半導體裝置中的佈線數目。
如圖3A所示，可省略圖1A所示之半導體裝置中的佈線14，及可將電晶體102的第一端子連接到佈線12，及可將電晶體102的第二端子和閘極連接到電容器101的另一電極。然後，可將訊號SE在週期T0中設定在低位準及在週期T1中設定在高位準。甚至在那事例中，在週期T0中電容器101的另一電極之電位仍可變成低於電位VL1的電位，如此可執行類似於圖1A所示之半導體裝置的操作之操作。因此，可達成類似於圖1A所示之半導體裝置的效果之效果。另外，因為可省略佈線14，所以佈線數目可小於圖1A所示之半導體裝置中的佈線數目。
如圖3B所示，可省略圖1A所示之半導體裝置中的 佈線12及14，及可將電晶體102的第一端子連接到佈線13，和可將電晶體102的第二端子和閘極連接到電容器101的另一電極。然後，在週期T0中可將電位VL2供應到佈線13，及在週期T1中可將電位VL1供應到佈線13。甚至在那事例中，在週期T0中電容器101的另一電極之電位仍可變成低於電位VL1的電位，如此可執行類似於圖1A所示之半導體裝置的操作之操作。因此，可達成類似於圖1A所示之半導體裝置的效果之效果。另外，因為可省略佈線12及14，所以佈線數目可小於圖1A所示之半導體裝置中的佈線數目。
如圖4A所示，可省略圖1A所示之半導體裝置中的佈線12及14，及可將電晶體102的第一端子連接到佈線15，和可將電晶體102的第二端子和閘極連接到電容器101的另一電極。然後，在週期T0中可將電位VL2供應到佈線15，及在週期T1中可將電位VH供應到佈線15。甚至在那事例中，在週期T0中電容器101的另一電極之電位仍可變成低於電位VL1的電位，如此可執行類似於圖1A所示之半導體裝置的操作之操作。因此，可達成類似於圖1A所示之半導體裝置的效果之效果。另外，因為可省略佈線12及14，所以佈線數目可小於圖1A所示之半導體裝置中的佈線數目。
如圖4B所示，在圖1A所示之半導體裝置中可將電晶體112的閘極連接到佈線11中。在圖4B所示之半導體裝置中，經由電晶體112將佈線13的電位VL1供應到佈 線16之時序受訊號IN的控制。因為訊號IN上升或下降快於訊號INO，所以可將電晶體112開通或關閉快於電晶體112的閘極連接到電容器101的另一電極時。因此，佈線13的電位VL1供應到佈線16之時序變得較快，以便能夠降低訊號OUT的下降時間。另外，隨著關閉電晶體112的時序加快，可縮短佈線15及13之間的流通電流流動之時間，藉以可降低電力消耗。
像圖4B所示之半導體裝置，亦可在圖2A、2B、3A、3B、及4A所示之任一半導體裝置中將電晶體112的閘極連接到佈線11。在那事例中也一樣，可達成類似於圖4B所示之半導體裝置的效果之效果。
如圖5A所示，第一端子連接到佈線13、第二端子連接到電晶體111的閘極、及閘極連接到佈線12之電晶體115可設置在圖1A所示的半導體裝置中。佈線13的電位VL1經由電晶體115供應到電晶體111的閘極。電位VL1經由電晶體115供應到電晶體111的閘極之時序係藉由佈線12的訊號SE所控制。在圖5A所示之半導體裝置中，在週期T0中可將佈線13的電位VL1供應到電晶體111的閘極，藉以可初始化半導體裝置。因此，可防止半導體裝置的機能失常。
另外，在圖5A所示之半導體裝置中，可將電晶體115的第一端子連接到佈線14。甚至在那事例中，可執行類似於電晶體115的第一端子連接到佈線13之事例的操作之操作。
在產生偏移電壓之時序與執行初始化的時序不一致之事例中，可將電晶體115的閘極連接到輸入初始化用的訊號之佈線。
在圖2A、2B、3A、3B、4A、及4B所示之任一半導體裝置中亦可設置第一端子連接到佈線13或佈線14、第二端子連接到電晶體111的閘極、及閘極連接到佈線12之電晶體115。在那事例中也一樣，可達成類似於圖5A所示之半導體裝置的效果之效果。
如圖5B所示，在圖1A所示之半導體裝置中，可將電晶體113的第二端子及閘極連接到佈線17。可將電位VH、高於電位VL1及低於電位VH之電位、或訊號供應到佈線17。輸入到佈線17之訊號的例子為訊號IN之反相訊號。因此，佈線11可連接到佈線17，具有反相器設置在其間。在那事例中，當開通電晶體114時關閉電晶體113，藉以可防止電流在佈線15與佈線13之間流動。如此，可降低電力消耗。另外，不需要使電晶體114的W/L比遠大於電晶體113的W/L比，如此縮減電晶體的尺寸。
在圖2A、2B、3A、3B、4A、4B、及5A所示之任一半導體裝置中亦可將電晶體113的第二端子和閘極連接到佈線17。在那事例中也一樣，可達成類似於圖5B所示之半導體裝置的效果之效果。
如圖22A所示，可省略圖1A所示之半導體裝置中的佈線14，及可將電晶體102的第一端子連接到佈線13， 及可設置其中一電極連接到佈線12而另一電極連接到電容器101的另一電極之電容器103。電容器103保持佈線12與電容器101的另一電極之間的電位差。另外，在圖22A所示之半導體裝置中，佈線13的電位VL1係經由電晶體102供應到電容器101之另一電極。在圖22A所示之半導體裝置中，在週期T0中，低位準的訊號IN係輸入到電容器101之一電極，而佈線13的電位VL1係經由電晶體102供應到電容器101之另一電極。然後，訊號SE從高位準改變成低位準，以便關閉電晶體102，如此，電容器101的另一電極之電位由於與電容器103的電容耦合而變成低於電位VL1的電位。因此，在週期T0中電容器101的另一電極之電位變成低於電位VL1的電位，如此可執行類似於圖1A所示之半導體裝置的操作之操作。因此，可達成類似於圖1A所示之半導體裝置的效果之效果。另外，因為可省略佈線14，所以佈線數目可小於圖1A所示之半導體裝置中的佈線數目。此外，因為未使用電位VL2，所以可降低供電電位的數目。
如圖22B所示，在圖22A所示之半導體裝置中，可將電晶體102的第一端子連接到佈線11。在那事例中也一樣，在週期T0中，低位準之訊號IN可經由電晶體102供應到電容器101的另一電極，如此可執行類似於圖22A所示之半導體裝置的操作之操作。因此，可達成類似於圖22A所示之半導體裝置的效果之效果。
在圖22A及22B所示之半導體裝置中可省略電容器 103。在那事例中，可使用閘極與電晶體102的第二端子之間的寄生電容來取代電容器103。
在圖22A及22B所示之任一半導體裝置中，可將電容器103的一電極連接到除了佈線12以外的佈線。在週期T0中訊號SE從高位準改變成低位準之後，輸入到佈線的訊號從高位準改變成低位準較佳。這是因為在關閉電晶體102之後，可減少電容器101的另一電極之電位。另外，輸入到佈線的訊號從低位準改變成高位準之時序在訊號SE係在高位準期間的週期較佳。
再者在圖2A、2B、3A、3B、4A、4B、5A、及5B所示之任一半導體裝置中可省略佈線14，及可將電晶體102的第一端子連接到佈線11或佈線13，及可設置其中一電極連接到佈線12而另一電極連接到電容器101的另一電極之電容器103。
另外，雖然未圖示，但是可將電容器連接在圖2A、2B、3A、3B、4A、4B、5A、5B、22A、及22B所示的任一半導體裝置中之電晶體111的閘極與第二端子之間。如此，可增加佈線16與節點N1之間的電容值。因此，在訊號IN在低位準期間的週期中，節點N1的電位可變成高於沒有電容器設置在電晶體111的閘極與第二端子之間時的節點N1之電位的電位。也就是說，可增加電晶體111的Vgs。因此可增加電晶體111的汲極電流，如此縮短訊號OUT的上升時間。
另外，雖然未圖示，但是可使用MOS電容器作為圖 2A、2B、3A、3B、4A、4B、5A、5B、22A、及22B所示的任一半導體裝置中之電容器101。在那事例中，使用作為MOS電容器之電晶體的閘極連接到佈線11，及電晶體的源極或汲極連接到電晶體102的第二端子較佳。如此，可增加每一單位面積的電容值，因為佈線11的電位高於電晶體102之第二端子的電位。
因此，說明組態不同於圖1A之半導體裝置。
隨著電晶體111的W/L比增加，可縮短訊號OUT的上升時間。因此，在半導體裝置的電晶體之中，電晶體111的W/L比最大較佳。即、電晶體111的W/L比大於電晶體102、112、113、及114的W/L比之任一個較佳。
電晶體112供應電位到連接至佈線16的負載，反之電晶體114供應電位到電晶體111的閘極。此外，隨著電晶體112的W/L比增加，可縮短訊號OUT的下降時間。因此，電晶體112的W/L比大於電晶體114的W/L比較佳。
另一方面，不需要使週期T0中之用於供應電荷到電容器101的另一電極之電晶體102的W/L比大。因此，電晶體102的W/L比小於電晶體112或電晶體114的W/L比較佳。
另外，隨著電容器101的電容值大於電晶體112及114的閘極電容總和，訊號INO的振幅電壓可較接近訊號IN的振幅電壓。因此，電容器101的電容值大於電晶體112及114的閘極電容總和較佳。另外或另一選擇是，當 電容器101的一電極係由與電晶體的閘極電極相同材料所形成，及電容器101的另一電極係由與電晶體的源極或汲極電極相同材料所形成時，電容器101的兩電極彼此重疊之區域大於電晶體112的閘極和源極彼此重疊之區域、電晶體112的閘極和汲極彼此重疊之區域、電晶體114的閘極和源極彼此重疊之區域、及電晶體114的閘極和汲極彼此重疊之區域的總和較佳。
在週期T0中，電位VL1未供應給佈線13，以便可使佈線13在浮動狀態中，或者電位VH未供應到佈線15，以便可使佈線15在浮動狀態中；如此能夠防止週期T0中的機能失常。
在週期T1中，電位VL2未供應到佈線14，以便可使佈線14在浮動狀態中。
在訊號IN於高位準期間的週期中，低位準訊號可輸入到佈線15。在那事例中，當開通電晶體114時關閉電晶體113，藉以能夠防止電流在佈線15與佈線13之間流動。如此可降低電力消耗。另外，不需要使電晶體114的W/L比遠大於電晶體113的W/L比，如此縮減電晶體的尺寸。
此實施例可與任何其他實施例等等予以適當組合實施。
(實施例2)
在此實施例中，說明本發明的一實施例之半導體裝置 被用於包括在移位暫存器中的正反器電路之事例。說明不同於實施例1的部位。
參考圖6A說明此實施例的半導體裝置。圖6A為此實施例的半導體裝置之電路圖。圖6A之半導體裝置不同於圖1A的半導體裝置在於電晶體111的第一端子連接到佈線23、電晶體113的閘極連接到佈線21、及電容器101的一電極連接到佈線22。
訊號IN1被輸入到佈線21。訊號IN1為半導體裝置的輸入訊號及充作起始脈衝。例如，訊號IN1為高位準電位為VH及低位準電位為VL1之數位訊號。佈線21傳送訊號IN1。
訊號IN2被輸入到佈線22。訊號IN2為半導體裝置的輸入訊號及充作重設訊號。例如，訊號IN2為高位準電位為VH及低位準電位為VL1之數位訊號。佈線22傳送訊號IN2。
訊號CK被輸入到佈線23。訊號CK為半導體裝置的輸入訊號。例如，訊號CK為高位準電位為VH及低位準電位為VL1之數位訊號。訊號CK為電位在高位準與低位準之間重複切換的時脈訊號。佈線23傳送訊號CK。
佈線21、22、及23亦被稱作訊號線。尤其是，佈線23亦被稱作時脈訊號線。
接著，參考圖7說明圖6A所示之半導體裝置的驅動方法之例子。圖7為說明圖6A所示之半導體裝置的驅動方法之時序圖的例子。
在週期T0中，訊號IN2被設定在低位準，以便電容器101的一電極之電位變成VL1。另外，訊號SE被設定在高位準以開通電晶體102。結果，佈線14的電位VL2係供應到電容器101的另一電極，以便電容器101的另一電極之電位變成VL2。以此方式，訊號IN2的低位準電位VL1與經由電晶體101所供應之佈線14的電位VL2之間的差(即、差(VL1-VL2))被保持在電容器101中。差(VL1-VL2)對應於偏移電壓。
在週期T1中，訊號SE被改變成低位準以關閉電晶體102，藉以使電容器101的另一電極成為浮動狀態。因為在週期T0中電容器101保持電位差(VL1-VL2)，所以藉由從訊號IN2的電位減掉電位差(VL1-VL2)所獲得之訊號被產生作訊號IN2O。因此，當訊號IN2在低位準時，訊號IN2O變成電位低於VL1之低位準；當訊號IN2在高位準時，訊號IN2O變成電位低於VH之高位準。
為週期Ta、週期Tb、週期Tc、及週期Td的每一個分開說明週期T1中之圖6A所示之半導體裝置的驅動方法。
在週期Ta中，因為訊號IN2在低位準，所以訊號IN2O變成低位準，以便電晶體112及114被關閉。另外，訊號IN1被改變成高位準，以便電晶體113被開通。結果，佈線15的電位VH被供應到節點N1，因此節點N1的電位增加。結果，電晶體111被開通，以便佈線23的訊號CK被供應到佈線16。因為在週期Ta中訊號CK在 低位準，所以訊號OUT變成電位為VL1之低位準。然後，節點N1的電位到達藉由從電位VH減掉電晶體113的臨界電壓所獲得之電位，以便電晶體113被關閉而使節點N1在浮動狀態中。當關閉電晶體113時之節點N1與佈線16之間的電位差被保持在電晶體的閘極與第二端子之間。
在週期Tb中，因為訊號IN2保持在低位準，所以訊號IN2O亦保持在低位準，以便電晶體112及114保持關閉。另外，訊號IN1的電位被改變成低位準，所以電晶體113保持關閉。因此，節點N1保持在浮動狀態中。因為節點N1保持在週期Ta的電位中，所以電晶體111保持開通，如此佈線23的訊號CK保持供應到佈線16。在週期Tb中，訊號CK的電位被改變成高位準，以便佈線16的電位增加。於此際，保持週期Ta中的節點N1與佈線16之間的電位差，以保持在電晶體111的閘極與第二端子之間。因此，節點N1的電位連同佈線16的電位增加進一步增加到高於電位VH。因此，訊號OUT變成高位準電位(即、VH)。
在週期Tc中，訊號IN2的位準被改變成高位準，如此訊號IN2O的位準亦被改變成高位準，以便電晶體112及114被開通。結果，佈線13的電位VL1經由電晶體112供應到佈線16及經由電晶體114供應到節點N1。另一方面，訊號IN1保持在低位準，如此電晶體113保持關閉。因此，節點N1的電位被改變成電位VL1，以便電晶 體111被關閉。因此，訊號OUT變成低位準電位(即、VL1)。
在週期Td中，訊號IN2的位準被改變成低位準，如此訊號IN2O的位準亦被改變成低位準，以便電晶體112及114被關閉。另外，訊號IN1保持在低位準，如此電晶體113保持關閉。因此，節點N1在週期Tc保持於電位VL1中，以便電晶體111保持關閉。另外，佈線16在週期Tc保持於電位VL1中，以便訊號OUT保持在低位準電位。
如上述，當訊號IN2在低位準時，電晶體114的閘極之電位低於VL1，如此電晶體114的Vgs為負值；因此，即使電晶體114為空乏型電晶體，仍可關閉電晶體114，或者即使電晶體114為Vgs 0V中的汲極電流大之電晶體，仍可抑制電晶體114的汲極電流。因此，亦可使電晶體111的閘極成為浮動狀態，藉以能夠防止電路110的機能失常。
另外，當訊號IN2在高位準時，電晶體112及114之閘極的電位低於VH，如此電晶體112及114的Vgs小。因此，可抑制電晶體112及114的劣化。
至此，說明圖6A所示之半導體裝置的驅動方法。
接著，參考圖6B、8A、8B、9A、9B、及10A說明不同於圖6A之半導體裝置。下面說明不同於圖6A之部位。
如圖6B所示，在圖6A所示之半導體裝置中，電晶 體113的第一端子可連接到佈線21。在圖6B所示之半導體裝置中，在週期Ta中佈線21的訊號IN1經由113供應到節點N1。在週期Ta中，因為訊號IN1在高位準，所以節點N1的電位增加。然後，節點N1的電位到達藉由從電位VH減掉電晶體113的臨界電壓所獲得之電位，以便電晶體113被關閉。在週期Tb、Tc、及Td中電晶體113保持關閉。因此，可執行類似於圖6A所示之半導體裝置的操作之操作。因此，可達成類似於圖6A所示之半導體裝置的效果之效果。另外，因為可省略佈線15，所以佈線數目可小於圖6A所示之半導體裝置中的佈線數目。
如圖8A所示，圖6B所示之半導體裝置中的電路100可連接到佈線21以取代佈線22。在圖8A所示之半導體裝置中，連接到電路100之佈線21的訊號IN1被偏移以產生訊號IN1O，及訊號IN1O被供應到電晶體113的閘極。電容器101的一電極連接到佈線21，而其另一電極連接到電晶體113的閘極。電晶體102的第一端子連接到佈線14，電晶體102的第二端子連接到電容器101的另一電極，及電晶體102的的閘極連接到佈線12。電容器101保持佈線21與電晶體113的閘極之間的電位差，及電晶體102供應佈線14的電位VL1到電晶體113的閘極。在圖8A所示之半導體裝置中，電晶體113的Vgs可被抑制成負的；因此，可在不考慮供應到節點N1的電荷量之下使電晶體113的W/L比是大的。因此，可縮短節點N1之電位到達上述電位所花的時間，增加驅動頻率。
如圖8B所示，在圖6B所示之半導體裝置中不僅可為佈線22而且可為佈線21設置電路100。在圖8B中，為佈線22所設置之電路100，及包括在電路100中之電容器101和電晶體102係分別表示作電路100A、電容器101A、及電晶體102A；為佈線21所設置之電路100，及包括在電路100中之電容器101和電晶體102係分別表示作電路100B、電容器101B、及電晶體102B。電路100A類似於圖6A所示之電路100，及電路100B類似於圖8A所示之電路100；因此，略過其說明。藉由圖8B所示之半導體裝置可達成類似於圖6B所示之半導體裝置中的效果之效果以及類似於圖8A所示之半導體裝置中的效果之效果。
如圖9A所示，在圖6A所示之半導體裝置中，可將電晶體112的閘極連接到佈線24。訊號IN3被輸入到佈線24。佈線24傳送訊號IN3。訊號IN3為高位準電位為VH及低位準電位為VL1之數位訊號。作為訊號IN3的例子，具有訊號CK的反相訊號之時脈訊號、相位係從訊號CK的相位位移之時脈訊號等等。在圖9A所示之半導體裝置中，在週期Td中，電晶體112在開及關之間重複切換，以便佈線13的電位VL1可週期性供應到佈線16，藉以可更確實將佈線16的電位保持在VL1。
在圖6B、8A、及8B所示之任一半導體裝置中也一樣，電晶體112的閘極可連接到佈線24。在那事例中也一樣，可達成類似於圖9A所示之半導體裝置的效果之效 果。
在圖6A、6B、8A、及8B所示之半導體裝置中可設置第一端子連接到佈線13、第二端子連接到佈線16、及閘極連接到佈線24之電晶體。在那事例中也一樣，可達成類似於圖9A所示之半導體裝置的效果之效果。
如圖9B所示一般，可在圖6A所示之任一半導體裝置中可設置第一端子連接到佈線23、第二端子連接到佈線25、及閘極連接到電晶體111的閘極之電晶體。電晶體116供應佈線23的訊號CK到佈線25。佈線23的訊號CK到佈線25之時序係由節點N1的電位所控制。電晶體116亦保持佈線25與節點N1之間的電位差。訊號OUT係輸出自佈線25。佈線25傳送訊號OUT。在圖9B中，輸出自佈線16之訊號OUT被表示作訊號OUTA，反之輸出自佈線25之訊號OUT被表示作訊號OUTB。在與訊號OUTB相同的時序中，訊號OUTA在高位準與低位準之間切換。在圖9B所示之半導體裝置中，可使用訊號OUTA及訊號OUTB的其中之一作為移位暫存器的前向訊號，而可使用另一個作為用以驅動負載等等之訊號。因此，憑藉將圖9B所示之半導體裝置用於正反器電路中，甚至當驅動大負載時仍可執行正常操作。
在圖6B、8A、8B、及9A所示之半導體裝置中也一樣，可設置第一端子連接到佈線23、第二端子連接到佈線25、及閘極連接到電晶體111的閘極之電晶體116。在那事例中也一樣，可達成類似於圖9B所示之半導體裝置 的效果之效果。
如圖10A所示，在圖6A所示之半導體裝置中可設置用以產生訊號IN2之電路120。電路120連接到節點N1、佈線12、及電容器101的一電極。電路120根據節點N1的電位和佈線12的訊號SE而產生訊號IN2，及輸出到電容器101的一電極。例如，不管節點N1的電位為何，當訊號SE在高位準時，電路120產生低位準之訊號IN2；及當訊號SE在低位準時，當節點N1的電位高時(如、週期Ta、週期Tb)電路120產生低位準之訊號IN2，及當節點N1的電位低時(如、週期Tc、週期Td)產生高位準之訊號IN2。即、電路120充作NOR電路。
電路120可連接到佈線16以取代節點N1。
在圖6B、8A、8B、9A、及9B所示之任一半導體中也一樣，可設置用以產生訊號IN2之電路120。
雖然未圖示於圖式中，但是像圖2A所示之半導體裝置一般，在圖6A、6B、8A、8B、9A、9B、及10A所示之任一半導體中也一樣，電晶體102的第二端子可連接到佈線13。在那事例中也一樣，可達成類似於圖2A所示之半導體裝置的效果之效果。
雖然未圖示於圖式中，但是像圖2B所示之半導體裝置一般，在圖6A、6B、8A、8B、9A、9B、及10A所示之任一半導體中也一樣，電晶體102的第二端子可連接到佈線15。在那事例中也一樣，可達成類似於圖2B所示之半導體裝置的效果之效果。
雖然未圖示於圖式中，但是像圖3A所示之半導體裝置一般，在圖6A、6B、8A、8B、9A、9B、及10A所示之任一半導體中也一樣，電晶體102的第一端子可連接到佈線12及電晶體102的閘極可連接到電晶體102的第二端子。在那事例中也一樣，可達成類似於圖3A所示之半導體裝置的效果之效果。
雖然未圖示於圖式中，但是像圖3B所示之半導體裝置一般，在圖6A、6B、8A、8B、9A、9B、及10A所示之任一半導體中也一樣，電晶體102的第一端子可連接到佈線13及電晶體102的閘極可連接到電晶體102的第二端子。在那事例中也一樣，可達成類似於圖3B所示之半導體裝置的效果之效果。
雖然未圖示於圖式中，但是像圖4A所示之半導體裝置一般，在圖6A、6B、8A、8B、9A、9B、及10A所示之任一半導體中也一樣，電晶體102的第一端子可連接到佈線15及電晶體102的閘極可連接到電晶體102的第二端子。在那事例中也一樣，可達成類似於圖4A所示之半導體裝置的效果之效果。
雖然未圖示於圖式中，但是像圖4B所示之半導體裝置一般，在圖6A、6B、8A、8B、9A、9B、及10A所示之任一半導體中也一樣，電晶體112的閘極可連接到電容器101的一電極。在那事例中也一樣，可達成類似於圖4B所示之半導體裝置的效果之效果。
雖然未圖示於圖式中，但是像圖5A所示之半導體裝 置一般，在圖6A、6B、8A、8B、9A、9B、及10A所示之任一半導體中也一樣，可設置第一端子連接到佈線13、第二端子連接到電晶體111的閘極、及閘極連接到佈線12之電晶體115。在那事例中也一樣，可達成類似於圖5A所示之半導體裝置的效果之效果。
雖然未圖示於圖式中，但是像圖22A及22B所示之半導體裝置一般，在圖6A、6B、8A、8B、9A、9B、及10A所示之任一半導體中也一樣，可省略佈線14、及可將電晶體102的第一端子連接到佈線22或佈線13、及可設置其一電極連接到佈線12而其另一電極連接到電容器101的另一電極之電容器103。在那事例中也一樣，可達成類似於圖22A及22B所示之半導體裝置的效果之效果。
至此，說明組態不同於圖6A之半導體裝置。
接著，說明電路120的特定例子。
圖10B為電路120的電路圖。電路120包括電晶體121、電晶體122、及電晶體123。電晶體121的第一端子連接到佈線15，電晶體121的第二端子連接到電容器101的一電極，及電晶體121的閘極連接到佈線15。電晶體122的第一端子連接到佈線13，電晶體122的第二端子連接到電容器101的一電極，及電晶體122的閘極連接到節點N1。電晶體123的第一端子連接到佈線13，電晶體123的第二端子連接到電容器101的一電極，及電晶體123的閘極連接到佈線12。
電晶體121供應佈線15的電位VH到電容器101的一電極。電晶體122供應佈線13的電位VL1到電容器101的一電極。電晶體123亦供應佈線13的電位VL1到電容器101的一電極。電晶體122供應佈線13的電位VL1到電容器101的一電極之時序係由節點N1的電位所控制。電晶體123供應佈線13的電位VL1到電容器101的一電極之時序係由佈線12的訊號SE所控制。
在週期T0中，因為訊號SE為高位準，所以電晶體123被開通。結果，不管電晶體122是否開通，佈線13的電位VL1係經由電晶體123供應到電容器101的一電極，藉以訊號IN2變成低位準電位。
在週期T1中，因為訊號SE的位準被改變成低位準，所以電晶體123被關閉。結果，在節點N1的電位增加及如此電晶體122被開通之事例中，佈線13的電位VL1係經由電晶體122供應到電容器101的一電極，藉以訊號IN2變成低位準電位；在節點N1的電位減少及如此電晶體122被關閉之事例中，佈線13的電位VL1未供應到電容器101的一電極，藉以訊號IN2變成高位準電位。
如圖10C所示，電晶體124、125、及126可設置在圖10B所示之電路120中。電晶體124的第一端子連接到佈線15，電晶體124的第二端子連接到電容器101的一電極，及電晶體124的閘極連接到電晶體121、122、及123的第二端子。電晶體125的第一端子連接到佈線13，電晶體125的第二端子連接到電容器101的一電極，及電 晶體125的閘極連接到節點N1。電晶體126的第一端子連接到佈線13，電晶體126的第二端子連接到電容器101的一電極，及電晶體126的閘極連接到佈線12。在圖10C所示之半導體裝置中，訊號IN2的高位準電位和低位準電位可以升壓操作分別被增加到VH和VL1。
在圖10C所示之電路120中，可使用佈線23取代佈線15。即、電晶體121的第一端子、電晶體121的閘極、及電晶體124的第一端子可連接到佈線23。在那事例中，在週期Td中訊號IN2可在高位準與低位準之間重複切換。因此，可縮短電晶體112及114開通期間的週期，藉以可抑制電晶體112及114的劣化。
至此，說明電路120的特定例子。
在週期Td的全部或部分中，當訊號IN2被設定在高位準時開通電晶體112及114。結果在那事例中，佈線13的電位係經由電晶體112供應到佈線16及經由電晶體114供應到節點N1。因此，在週期Td中也一樣，佈線16和節點N1的電位可更確實保持在VL1。
此實施例可與任何其他實施例等等予以適當組合實施。
(實施例3)
在此實施例中，說明使用實施例2所說明之半導體裝置作為正反器電路的移位暫存器。說明不同於實施例1及2的部位。
參考圖11說明此實施例的移位暫存器。圖11為此實施例的移位暫存器之電路圖。圖11之移位暫存器包括N個正反器電路200(N為自然數)。在這些當中，圖11圖示第一至第三級正反器電路200(被表示作正反器電路200_1、正反器電路200_2、及正反器電路200_3)。
在圖11所示之移位暫存器中，使用圖6A所示之半導體裝置作為正反器電路200。然而，正反器電路200並不侷限於圖6A所示之半導體裝置，及可適當使用實施例2所說明之任何其他半導體裝置。
說明圖11所示之移位暫存器電路中的連接關係。第i級正反器電路200(i為2至(N-1)的任一個)連接到第i級佈線31(被表示作佈線31_i)、第(i-1)級佈線31(被表示作佈線31_(i-1))、第(i+1)級佈線31(被表示作佈線31_(i+1))、佈線32、佈線33、佈線34、佈線35及36的其中之一、及佈線37。尤其是，在第i級正反器電路200中，佈線16連接到第i級佈線31，佈線21連接到第(i-1)級佈線31，及佈線22連接到第(i+1)級佈線31。另外，佈線15連接到佈線32，佈線13連接到佈線33，佈線14連接到佈線34，佈線23連接到佈線35及36的其中之一，及佈線12連接到佈線37。第1級正反器電路200不同於第i級正反器電路200在於佈線21連接到佈線38。
訊號OUT係輸出自佈線31；佈線31傳送訊號OUT。
電位VH係供應到佈線32，及佈線32傳送電位VH。
電位VL1係供應到佈線33，及佈線33傳送電位VL1。
電位VL2係供應到佈線34，及佈線34傳送電位VL2。
訊號CK1係供應到佈線35，及佈線35傳送訊號CK1。訊號CK2係供應到佈線36，及佈線36傳送訊號CK2。訊號CK1及CK2類似於訊號CK。訊號CK1及CK2為彼此反相之訊號或者相位彼此不同之訊號。
訊號SE係輸入到佈線37，及佈線37傳送訊號SE。
訊號SP係輸入到佈線38，及佈線38傳送訊號SP。訊號SP為移位暫存器的起始脈衝。訊號SP亦為高位準電位為VH及低位準電位為VL1之數位訊號。
接著，參考圖12說明圖11所示之移位暫存器的驅動方法之例子。圖12為用以說明圖11所示之移位暫存器的驅動方法之時序圖的例子。在圖12中，第1級正反器電路200的訊號OUT、第二級正反器電路200的訊號OUT、及第N級正反器電路200的訊號OUT被分別表示作訊號OUT1、訊號OUT2、及訊號OUTN。
在週期T0中，訊號SE被設定在高位準。結果，第1至第N級正反器電路200的每一個如在實施例2所說明的週期T0中一般執行操作。
在週期T1中，訊號SE的位準被改變成低位準。結果，第1至第N級正反器電路200的每一個如在實施例2 所說明的週期T1中一般執行操作。尤其是，當第(i-1)級正反器電路200的訊號OUT在高位準時，第i級正反器電路200如在實施例2所說明的週期Ta中一般執行操作，藉以第i級正反器電路200的訊號OUT變成在低位準。然後，訊號CK1及CK2被反相，及第i級正反器電路200如在實施例2所說明的週期Tb中一般執行操作，藉以第i級正反器電路200的訊號OUT變成在高位準。然後，訊號CK1及CK2被反相與第(i+1)級正反器電路200的訊號OUT被改變成高位準，以及第i級正反器電路200如在實施例2所說明的週期Tc中一般執行操作，藉以第i級正反器電路200的訊號OUT變成在低位準。然後，直到第(i-1)級正反器電路200的訊號OUT再次被改變成高位準為止，第i級正反器電路200保持執行實施例2所說明之週期Td中的操作，其中第i級正反器電路200的訊號OUT被保持在低位準。
因為使用圖6A所示的半導體裝置作為圖11所示之移位暫存器中的正反器電路200，所以可達成類似於圖6A所示之半導體裝置的效果之效果。
至此，說明圖11所示之移位暫存器的驅動方法。
在圖11所示之移位暫存器中，可省略佈線37，及可將各個正反器電路200中之佈線12連接到佈線38。以此方式，可縮減佈線數目。此外，在電容器101中可週期性保持偏移電壓。
在將圖9A所示之半導體裝置用於正反器電路200的 事例中，當佈線23連接到佈線35時佈線24連接到佈線36較佳。以此方式，可抑制佈線數目的增加。
在將圖9B所示之半導體裝置用於正反器電路200的事例中，佈線25連接到佈線31及佈線16連接到負載較佳。以此方式，可藉由不受負載影響之佈線25的訊號OUTB驅動另一級正反器電路200，藉以能夠穩定驅動移位暫存器。
此實施例可與任何其他實施例等等予以適當組合實施。
(實施例4)
在此實施例中，說明將實施例3所說明之移位暫存器用於驅動器電路的顯示裝置。
另外，可將驅動器電路的部分或整體形成在與像素部相同的基板之上，藉以可獲得系統面板。
作為用於顯示裝置之顯示元件，可使用液晶元件(亦稱作液晶顯示元件)或發光元件(亦稱作發光顯示元件)。發光元件在其類別中包括由電流或電壓控制亮度之元件，及尤其是包括無機電致發光(EL)元件、有機EL元件等等。亦可使用藉由電作用改變其對比之顯示媒體，諸如電子墨水等。
在圖13A中，設置密封劑4005，以便圍繞設置在第一基板4001之上的像素部4002，及像素部4002係密封在第一基板4001與第二基板4006之間。在圖13A中，掃 描線驅動器電路4004和訊號線驅動器電路4003係形成在另一基板之上且安裝在第一基板4001之上由密封劑4005所圍繞的區域以外之區域。另外，各種訊號和電位係從撓性印刷電路(FPC)4018a及4018b供應到訊號線驅動器電路4003、掃描線驅動器電路4004、及像素部4002。
在圖13B及13C中，設置密封劑4005，以便圍繞著設置在第一基板4001之上的像素部4002和掃描線驅動器電路4004。第二基板4006係設置在像素部4002和掃描線驅動器電路4004之上。如此，藉由第一基板4001、密封材料4005、及第二基板4006，將像素部4002和掃描線驅動器電路4004與顯示元件密封在一起。在圖13B及13C中，訊號線驅動器電路4003係形成在另一基板之上且安裝在第一基板4001之上由密封劑4005所圍繞的區域以外之區域。在圖13B及13C中，各種訊號和電位係從FPC 4018供應到訊號線驅動器電路4003、掃描線驅動器電路4004、及像素部4002。
雖然圖13B及13C各個圖解訊號線驅動器電路4003被分開形成且安裝在第一基板4001上之例子，但是本發明的一實施例並不侷限於此結構。掃描線驅動器電路可被分開形成而後安裝，或者只有部分訊號線驅動器電路或部分掃描線驅動器電路被分開形成而後安裝。
並未特別限制此種分開形成的驅動器電路之連接方法；可使用玻璃覆晶(COG)法、打線接合法、捲帶自動接合(TAB)法等等。圖13A圖解藉由COG法安裝訊號 線驅動器電路4003和掃描線驅動器電路4004之例子；圖13B圖解藉由COG法安裝訊號線驅動器電路4003之例子；圖13C圖解藉由TAB法安裝訊號線驅動器電路4003之例子。
此外，顯示裝置包含：面板，將顯示元件密封在其中；及模組，將包括控制器之IC等等安裝在面板上。
此說明書中的顯示裝置意指影像顯示裝置、顯示裝置、或光源(包括照明裝置)。而且，顯示裝置亦包括下面模組在其類別中：裝附諸如FPC、TAB捲帶、或TCP等連接器之模組；在設置有印刷佈線板之其尖端具有TAB捲帶或TCP的模組；及藉由COG法將積體電路(IC)直接安裝在顯示元件上之模組。
設置在第一基板之上的像素部包括複數個電晶體。
在使用液晶元件作為顯示元件之事例中，使用熱向性液晶、低分子液晶、高分子液晶、聚合物分散型液晶、鐵電液晶、反鐵電液晶等等。依據條件，此種液晶材料展現出膽固醇相、層列相、立體相、對掌向列相、等向相等等。
另一選擇是，可使用不需要對準膜之展現藍相的液晶。藍相為液晶相的其中之一，其在膽固醇液晶的溫度增加的同時僅產生在膽固醇相改變成等向相之前。因為藍相僅出現在狹窄的溫度範圍中，所以混合5重量百分比或更多的對掌劑之液晶組成用於液晶層以便提高溫度範圍較佳。包括展現藍相之液晶和對掌劑之液晶組成具有1msec 或較短的短回應時間，具有光學等向性(因此不需要對準處理)，及具有小視角相依性。此外，因為不需要設置對準膜，所以不需要研磨處理。結果，可防止由於研磨處理所導致的靜電放電，如此可降低製造處理中之液晶顯示裝置的故障和破壞。因此，可增加液晶顯示裝置的生產力。
液晶材料的電阻係數大於或等於1×109Ω．cm、大於或等於1×1011Ω．cm較佳、大於或等於1×1012Ω．cm更好。在20℃測量此說明書中的電阻係數。
考量設置在像素部等等之電晶體的漏電流來設定設置在液晶顯示裝置中之儲存電容器的尺寸，以便電荷可被保留一段預定週期。考量電晶體等等的關閉狀態電流來設定儲存電容器之尺寸。
關於液晶顯示裝置，使用扭轉向列(TN)模式、平面轉換(IPS)模式、邊界電場轉換(FFS)模式、軸對稱對準微單位(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式等等。
另外，可形成正常黑液晶顯示裝置，諸如利用垂直對準(VA)模式之透射型液晶顯示裝置。給定一些例子作為垂直對準模式；例如，可使用多域垂直對準(MVA)模式、圖案化垂直對準(PVA)模式、ASV模式等等。
此實施例亦可應用到VA液晶顯示裝置。VA液晶顯示裝置具有一種控制液晶顯示面板的液晶分子之對準的形式。在VA液晶顯示裝置中，當未施加電壓時在相對於面 板表面的垂直方向上對準液晶分子。而且，能夠使用被稱作域乘法或多域設計之方法，其中像素被分成一些區域(子像素)及在其各自區域中的不同方向上對準分子。
在顯示裝置中，適當設置黑色矩陣(阻光層)、諸如極化構件等光學構件(光學基板)、減速度構件、或抗反射構件等等。例如，可使用具有極化基板和減速度基板之圓形極化。此外，可使用背光、側光等等作為光源。
作為像素部中之顯示方法，可使用連續法、交錯法等等。另外，為了彩色顯示而在像素中所控制之彩色元件並不侷限於三色彩：R、G、及B(R、G、及B分別對應於紅、綠、及藍)。例如，可使用R、G、B、及W(W對應於白)；R、G、B、及黃、青綠色、洋紅色等等的一或多個；諸如此類。另外，顯示區的尺寸在彩色元件的各自點之間可以是不同的。本發明並不侷限於應用到彩色顯示用的顯示裝置；本發明之一實施例可應用到單色顯示用的顯示裝置。
另一選擇是，作為包括在顯示裝置中之顯示元件，可使用利用電致發光之發光元件。根據發光材料為有機化合物或無機化合物來分類利用電致發光之發光元件。通常，前者被稱作有機EL元件，而後者被稱作無機EL元件。
在有機EL元件中，藉由施加電壓到發光元件，電子和電洞被分開從一對電極注射到含發光有機化合物之層，及電流流動。載子(電子和電洞)被重組，如此激發發光有機化合物。發光有機化合物從激發狀態回到接地狀態， 藉以發出光。在此種機制之後，發光元件被稱作電流激發發光元件。
無機EL元件係根據其元件結構而分類成分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件具有發光材料的粒子分散在結合劑中之發光層，及其光發射機制為利用施體位準和受體位準之施體和受體重組型光發射。薄膜無機EL元件具有發光層係夾置在介電層之間，而介電層另外夾置在電極之間的結構，及其光發射機制為利用金屬離子的內殼電子過渡之局部型光發射。
另外，可設置驅動電子墨水之電子紙作為顯示裝置。電子紙亦被稱作電泳顯示裝置(電泳顯示)，及具有其具有與普通紙張一樣的可閱讀位準，其具有低於其他顯示裝置的電力消耗，及其可被塑形成薄且輕之有利點。
雖然電泳顯示裝置可具有各種模式，但是電泳顯示裝置包含分散在溶劑或溶質中之複數個微膠囊，各個微膠囊含有帶正電的第一粒子和帶負電的第二粒子。藉由施加電場到微膠囊，微膠囊中的粒子在彼此相對的方向上移動，及只顯示集中在一側上之粒子的色彩。第一粒子和第二粒子各個含有色素及在沒有電場就不移動。另外，第一粒子和第二粒子具有不同色彩(它們的其中之一可以是無色的)。
如此，電泳顯示裝置為利用所謂的介電泳作用之顯示裝置，藉由介電泳作用具有高介電常數之物質移動到高電場區。
上述微膠囊分散在溶劑中之溶液被稱作電子墨水。此電子墨水可印刷在玻璃、塑膠、布料、紙張等等的表面上。而且，電子墨水亦能夠利用濾色器或具有色素之粒子來彩色顯示。
微膠囊中之第一粒子和第二粒子係可使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、或磁泳材料的單一材料來形成，或使用這些的任一者之合成材料來形成。
作為電子紙，可使用使用扭轉球顯示系統的顯示裝置。扭轉球顯示系統意指各個著以黑色和白色之球狀粒子係排列在第一電極層與第二電極層之間，它們是用於顯示元件之電極層，及電位差產生在第一電極層與第二電極層之間，以控制球狀粒子的取向，以便執行顯示之方法。
實施例3所說明之移位暫存器可應用到此實施例所說明的顯示裝置，藉以能夠設置即使電晶體為空乏型電晶體時仍能夠穩定操作之顯示裝置。
此實施例可與任何其他實施例等等予以適當組合實施。
(實施例5)
在此實施例中，說明可應用到實施例1及2所說明之半導體裝置、實施例3所說明之移位暫存器、及實施例4所說明之顯示裝置的任一者之電晶體。
<氧化物半導體>
下面詳細說明氧化物半導體。
欲待使用之氧化物半導體含有至少銦(In)或鋅(Zn)較佳。尤其是，含有In和Zn較佳。作為用以減少使用氧化物半導體之電晶體的電特性變化之穩定劑，另外含有鎵(Ga)較佳。作為穩定劑含有錫(Sn)較佳。作為穩定劑含有鉿(Hf)較佳。作為穩定劑含有鋁(Al)較佳。
作為另一穩定劑，可含有一或複數種鑭系元素，諸如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、及鎦(Lu)。
作為氧化物半導體，例如，可使用下面的任一者：氧化銦；氧化錫；氧化鋅；兩成分金屬氧化物，諸如In-Zn為基氧化物、Sn-Zn為基氧化物、Al-Zn為基氧化物、Zn-Mg為基氧化物、Sn-Mg為基氧化物、In-Mg為基氧化物、或In-Ga為基氧化物等；三成分金屬氧化物，諸如In-Ga-Zn為基氧化物(亦稱作IGZO)、In-Al-Zn為基氧化物、In-Sn-Zn為基氧化物、Sn-Ga-Zn為基氧化物、Al-Ga-Zn為基氧化物、Sn-Al-Zn為基氧化物、In-Hf-Zn為基氧化物、In-La-Zn為基氧化物、In-Ce-Zn為基氧化物、In-Pr-Zn為基氧化物、In-Nd-Zn為基氧化物、In-Sm-Zn為基氧化物、In-Eu-Zn為基氧化物、In-Gd-Zn為基氧化物、 In-Tb-Zn為基氧化物、In-Dy-Zn為基氧化物、In-Ho-Zn為基氧化物、In-Er-Zn為基氧化物、In-Tm-Zn為基氧化物、In-Yb-Zn為基氧化物、或In-Lu-Zn為基氧化物等；以及四成分金屬氧化物，諸如In-Sn-Ga-Zn為基氧化物、In-Hf-Ga-Zn為基氧化物、In-Al-Ga-Zn為基氧化物、In-Sn-Al-Zn為基氧化物、In-Sn-Hf-Zn為基氧化物、或In-Hf-Al-Zn為基氧化物等。
當沒有電場及如此具有相當低的關閉狀態電流時，In-Ga-Zn為基氧化物半導體材料具有足夠高的電阻。此外，In-Ga-Zn為基氧化物半導體材料具有高場效遷移率。另外，在使用In-Sn-Zn為基氧化物半導體材料之電晶體中，場效遷移率可高如使用In-Ga-Zn為基氧化物半導體材料的場效遷移率之三倍或更多，及臨界電壓可能是正的。這些半導體材料為可用於包括在根據本發明的一實施例之半導體裝置中的電晶體之材料的適當例子。
例如，“In-Ga-Zn為基氧化物”意指含In、Ga、及Zn作為其主要成分之氧化物，及並未特別限制In：Ga：Zn的比率。In-Ga-Zn為基氧化物可含有除了In、Ga、及Zn以外的金屬元素。
另一選擇是，可使用以InMO3(ZnO) m (m>0及m≠整數)所表示之材料作為氧化物半導體。需注意的是，M表示選自Ga、Fe(鐵)、Mn(錳)、及Co(鈷)之一或更多個金屬元素。另一選擇是，作為氧化物半導體，可使用以In3SnO5(ZnO) n (n>0及n=整數)所表示之材料。
例如，可使用具有原子比In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)之In-Ga-Zn為基氧化物，或者其組成在上述組成附近之氧化物的任一者。另一選擇是，可使用具有原子比In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)之In-Sn-Zn為基氧化物，或者其組成在上述組成附近之氧化物的任一者。
然而，在未侷限於上述給定的材料之下，依據所需的半導體特性(如、遷移率、臨界電壓、及變化)，可使用具有適當組成之材料。為了實現所需的半導體特性，載子密度、雜質濃度、缺陷密度、金屬元素與氧之間的原子比、原子間距離、密度等等被設定成適當值較佳。
例如，具有In-Sn-Zn為基氧化物可相對容易提供高遷移率，反之藉由降低亦具有In-Ga-Zn為基氧化物之塊狀物中的密度，可增加遷移率。
例如，具有原子比In：Ga：Zn=a：b：c(a+b+c=1)之氧化物的組成在具有原子比In：Ga：Zn=A：B：C(A+B+C=1)之氧化物的組成附近之事例意指a、b、及c滿足下面關係：(a-A)2+(b-B)2+(c-C)2 r 2，及例如r可以是0.05。同樣可應用到其他氧化物。
另外，降低形成電子施體(施體)之諸如濕氣和氫等雜質較佳，以便氧化物半導體層可被高度淨化。尤其是，藉由二次離子質譜儀(SIMS)所測量之高度淨化的氧化物半導體層中之氫的濃度為5×1019/cm3或更低、5×1018 /cm3或更低較佳、5×1017/cm3或更低更好、1×1016/cm3或更低更好。由霍爾效應測量所測量之氧化物半導體層的載子密度低於1×1014/cm3、低於1×1012/cm3較佳、低於1×1011/cm3更好。
此處，提及氧化物半導體層的氫濃度之分析。半導體層的氫濃度係藉由二次離子質譜儀所測量。已知原則上藉由SIMS分析來獲得樣本的頂表面附近或由不同材料所形成之疊層之間的介面附近之正確資料是困難的。如此，在由SIMS分析厚度方向上之層中的氫之濃度分佈的事例中，在濃度不會大幅改變及保持實質上相同值之層的區域中獲得平均值，及被利用作為氫濃度。然而，在層的厚度小之事例中，由於鄰近層中之氫濃度的影響，在某些事例中無法找出濃度被保持實質上相同值之此種區域。在那事例中，層的區域中之氫濃度的最大值或最小值被利用作為層的氫濃度。另外，在具有最大值之山形峰值或具有最小值之谷形峰值為出現在層的區域之事例中，在拐點的值被利用作為氫濃度。
在藉由濺鍍法形成氧化物半導體層之事例中，重要的是盡可能降低不僅靶材的氫濃度而且室中的水和氫。尤其是，下面是有效的：在沈積之前烘烤室的內部；降低室中所產生之氣體中的水和氫濃度；及防止排出室中的氣體之排氣系統的逆流。
氧化物半導體可以是單晶或非單晶。在後一事例中，氧化物半導體可以是非晶或多晶。另外，氧化物半導體可 具有包括具有晶性的部位之非晶結構或非非晶結構。
在非晶狀態之氧化物半導體中，可比較容易獲得平坦表面，以便當藉由使用氧化物半導體製造電晶體時，可降低介面散射，如此可比較容易獲得相對高的遷移率。
另一方面，在具有晶性之氧化物半導體中，可進一步降低塊狀中的缺陷，及當提高表面平坦時，可獲得高於非晶狀態之氧化物半導體層的遷移率之遷移率。為了提高表面平坦，可將氧化物半導體形成在平坦表面上較佳；尤其是，可將氧化物半導體形成在具有平均表面粗度(Ra)低於或等於1nm、低於或等於0.3nm較佳、低於或等於0.1nm更好之表面上。
需注意的是，Ra係藉由由JIS B 0601所定義之中心線平均粗度的三維擴張所獲得，以便應用到平面，及可被表示作“從參考表面到特定表面之偏移的絕對值之平均值”及由下面公式所定義。
在上述公式中，S 0表示欲待測量之平面的面積(由座標(x 1,y 1)、(x 1,y 2)、(x 2,y 1)、及(x 2,y 2)之四點所定義之矩形區)，及Z 0表示欲待測量之平面的平均高度。可以原子力顯微鏡(AFM)來測量平均表面粗度Ra。
氧化物半導體膜在單晶狀態、多晶(亦稱作多晶體)狀態、非晶狀態等等。
氧化物半導體膜為c軸對準結晶氧化物半導體(CAAC-OS)膜較佳。
CAAC-OS膜既非完全單晶亦非完全非晶。CAAC-OS膜為具有晶體非晶混合相結構之氧化物半導體膜，其中晶體部和非晶部包括在非晶相中。需注意的是，在許多事例中，晶體部具有尺寸適合尺寸小於100nm之立方體內部。從利用透射式電子顯微鏡(TEM)所獲得之觀察影像，CAAC-OS膜中之非晶部和晶體部之間的邊界不清楚。另外，利用TEM，未找到CAAC-OS膜中之晶粒邊界；如此，在CAAC-OS膜中，抑制由於晶粒邊界所導致之電子遷移率的減少。
在包括於CAAC-OS膜中之晶體部的每一個中，c軸被對準在平行於形成CAAC-OS膜之表面的法線向量或者CAAC-OS膜之頂表面的法線向量之方向上，形成從垂直於a-b平面之方向觀看的三角或六角原子排列，及當從垂直於c軸的方向觀看時，以層式方式排列金屬原子或者以層式方式排列金屬原子和氧原子。晶體部的a軸和b軸之方向在晶體部之中可以是不同的。在此說明書中，簡單表示“垂直”包含從85°到95°的範圍；簡單表示“平行”包含從-5°到5°的範圍。
在CAAC-OS膜中，晶體部的分佈不一定均勻。例如，在形成CAAC-OS膜時晶體生長從氧化物半導體膜的頂表面側行進之事例中，在某些情況中，氧化物半導體膜的頂表面附近中之晶體部的比例高於形成氧化物半導體膜 之表面附近中的晶體部。另外，在將雜質添加到CAAC-OS膜之事例中，在某些情況中，添加雜質之區域中的晶體部變成非晶。
因為包括在CAAC-OS膜中之晶體部的c軸被對準在平行於形成CAAC-OS膜之表面的法線向量或者CAAC-OS膜之頂表面的法線向量之方向上，所以c軸的方向可依據CAAC-OS膜之形狀(形成CAAC-OS膜之表面的橫剖面形狀或者CAAC-OS膜之頂表面的橫剖面形狀)而彼此不同。隨著其被沈積，晶體部的c軸之方向為平行於形成CAAC-OS膜之表面的法線向量或者CAAC-OS膜之頂表面的法線向量之方向。晶體部係藉由沈積或藉由執行結晶化的處理來形成，諸如沈積之後的熱處理等。
藉由在電晶體中使用CAAC-OS膜，可減少由於可見光或紫外線之照射所導致的電特性變化。如此，電晶體具有高度可靠性。
包括在氧化物半導體膜中之氧的部分可由氮來取代。
需注意的是，當藉由濺鍍法沈積CAAC-OS膜時大氣中的氧氣之比例高較佳。例如，在以氬和氧的混合大氣之濺鍍法的事例中，氧氣的比例為30%或更多較佳、40%或更多更好。這是因為從大氣供應氧及促進CAAC的結晶。
另外，在藉由濺鍍法沈積CAAC-OS膜之事例中，沈積CAAC-OS膜之基板被加熱至150℃或更高較佳、170℃或更高更好。這是因為基板溫度越高，越能促進CAAC的結晶。
另外，在經過於氮大氣或真空中的熱處理之後，CAAC-OS膜經過在氧大氣或氧和另一氣體的混合大氣之熱處理較佳。這是因為由於前一熱處理所導致之氧不足可由供應自後一熱處理中的大氣之氧來恢復。
另外，沈積CAAC-OS膜之膜表面(沈積表面)為平坦的較佳。這是因為由於約垂直於沈積表面的c軸存在於CAAC-OS膜中所以沈積表面的粗度會在CAAC-OS膜中產生晶粒邊界。因此，在沈積CAAC-OS膜之前，沈積表面經過諸如化學機械拋光(CMP)平面化較佳。沈積表面的平均粗度約0.5nm或更少較佳、0.3nm或更少更好。
接著，參考圖14A至14E、圖15A至15C、及圖16A至16C詳細說明CAAC-OS膜的晶體結構之例子。除非特別指明，否則朝上方向對應於c軸方向，及垂直於c軸方向之平面對應於14A至14E、圖15A至15C、及圖16A至16C中的a-b平面。簡單表示“上半部”和“下半部”分別意指a-b平面上方的上半部及a-b平面下方的下半部(相對於a-b平面之上半部和下半部)。另外，在圖14A至14E中，被單圈起來的O表示四座標O，而被雙圈起來的O表示三座標O。
圖14A圖解包括一個六座標In原子和鄰近In原子之六個四座標氧原子(下面稱作四座標O)的結構。此處，包括一金屬原子和鄰近它之氧原子的結構被稱作小群組。圖14A中之結構實際上為八面結構，但是為了簡化被圖解作平面結構。需注意的是，三個四座標O存在於圖14A 中的上半部和下半部。圖14A所示之小群組的電荷為0。
圖14B圖解包括一個五座標Ga、鄰近Ga之三個三座標氧原子(下面稱作三座標O)、及鄰近Ga之兩個四座標O的結構。所有三座標O存在於a-b平面上。一個四座標O存在於圖14B中的上半部和下半部。In原子亦可具有圖14B所示之結構，因為In可具有五配位基。圖14B所示之小群組的電荷為0。
圖14C圖解包括一個四座標Zn和鄰近Zn之四個四座標O的結構。在圖14C中，一個四座標O存在於上半部而三個四座標O存在於下半部；另一選擇是，三個四座標O可存在於上半部而一個四座標O可存在於下半部。圖14C所示之小群組的電荷為0。
圖14D圖解包括一個六座標Sn和鄰近Sn原子之六個四座標O的結構。在圖14D中，三個四座標O存在於上半部和下半部的每一個中。圖14D所示之小群組的電荷為+1。
圖14E圖解包括兩個Zn之小群組。在圖14E中，一個四座標O存在於上半部和下半部的每一個中。圖14E所示之小群組的電荷為-1。
此處，複數個小群組被統稱作中間群組，及複數個中間群組被統稱作大群組(亦稱作單位單元)。
此處，下面說明小群組之間的結合規則。在圖14A中，相對於六座標In之上半部的三個O各個具有三個鄰近的In在朝下方向上，及下半部的三個O各個具有三個 鄰近的In在朝上方向上。在圖14B中，相對於五座標Ga之上半部的一個O具有一個鄰近的Ga在朝下方向上，及下半部的一個O具有一個鄰近的Ga在朝上方向上。在圖14C中，相對於四座標Zn之上半部的一個O具有一個鄰近的Zn在朝下方向上，及下半部的三個O各個具有三個鄰近的Zn在朝上方向上。以此方式，相對於金屬原子之上半部的四座標O之數目等於在朝下方向上鄰近至此之金屬原子的數目，及相對於金屬原子之下半部的四座標O之數目等於在朝上方向上鄰近至此之金屬原子的數目。因為四座標O的座標數為4，所以朝下方向上之鄰近金屬原子的數目和朝上方向上之鄰近金屬原子的數目之總和為4。因此，當相對於金屬原子之上半部的四座標O之數目和相對於金屬原子之下半部的四座標O之數目的總和為4時，可結合包括金屬原子之兩個小群組。下面說明理由。例如，在經由相對於六座標金屬原子之下半部的三個四座標O來結合六座標金屬(In或Sn)原子之事例中，六座標金屬原子被結合到五座標金屬(Ga或In)原子或四座標金屬(Zn)原子。
經由c軸方向上之四座標O，將座標數為4、5、或6之金屬原子結合到另一金屬原子。除了上述之外，中間群組係可藉由結合複數個小群組來形成，以便層式結構的總電荷為0。
圖15A圖解包括在In-Sn-Zn-O為基系統之層式結構中的中間群組之模型。圖15B圖解由三個中間群組所組成 之大群組。圖15C圖解當從c軸方向觀察時之圖15B的層式結構中之原子排列。
在圖15A中，為了簡化省略三座標O，及相對於四座標O，只圖解其數目；例如，存在於相對於Sn之上半部和下半部的每一個中之三個四座標O被表示作圈起來的3。同樣地，在圖15A中，存在於相對於In之上半部和下半部的每一個中之一個四座標O被表示作圈起來的1。圖15A亦圖解鄰近於下半部的一個四座標O和上半部的三個四座標O之Zn，及鄰近於上半部的一個四座標O原子和下半部的三個四座標O之Zn。
在包括於圖15A之In-Sn-Zn-O為基系統的層式結構中之中間群組中，以從頂部開始之順序，鄰近於上半部和下半部的每一個中之三個四座標O的Sn被結合到鄰近於上半部和下半部的每一個中之一個四座標O的In，In結合到鄰近於上半部的三個四座標O之Zn，經由相對於Zn之下半部的一個四座標O將Zn結合到鄰近於上半部和下半部的每一個中之三個四座標O的In，In被結合到包括兩個Zn原子且鄰近於上半部的一個四座標O之小群組，及經由相對於小群組之下半部中的一個四座標O，將小群組結合到鄰近於上半部和下半部的每一個中之三個四座標O的Sn。複數個此種中間群組被結合以構成大群組。
此處，用於一個三座標O的一結合之電荷和用於一個四座標O的一結合之電荷可分別被假設為-0.667及-0.5。例如，(五座標或六座標)In的電荷、(四座標)Zn的 電荷、及(五座標或六座標)Sn的電荷分別為+3、+2、及+4。因此，包括Sn之小群組中的電荷為+1。因此，需要抵銷+1之-1的電荷以形成包括Sn之層式結構。作為具有電荷-1之結構，可給定圖14E所示之包括兩個Zn的小群組。例如，利用包括兩個Zn之一個小群組，可抵銷包括Sn之一個小群組的電荷，以便層式結構的總電荷可變成0。
In-Sn-Zn-O為基晶體(In2SnZn3O8)係可藉由重複圖15B所示之大群組來獲得。如此獲得之In-Sn-Zn-O為基晶體的層式結構可被表示作組成公式In2SnZn2O7(ZnO) m (m為0或自然數)。
上述規則亦應用到下面氧化物：四成分金屬氧化物，諸如In-Sn-Ga-Zn為基氧化物等；三成分金屬氧化物，諸如In-Ga-Zn為基氧化物(亦稱作IGZO)、In-Al-Zn為基氧化物、Sn-Ga-Zn為基氧化物、Al-Ga-Zn為基氧化物、Sn-Al-Zn為基氧化物、In-Hf-Zn為基氧化物、In-La-Zn為基氧化物、In-Ce-Zn為基氧化物、In-Pr-Zn為基氧化物、In-Nd-Zn為基氧化物、In-Sm-Zn為基氧化物、In-Eu-Zn為基氧化物、In-Gd-Zn為基氧化物、In-Tb-Zn為基氧化物、In-Dy-Zn為基氧化物、In-Ho-Zn為基氧化物、In-Er-Zn為基氧化物、In-Tm-Zn為基氧化物、In-Yb-Zn為基氧化物、或In-Lu-Zn為基氧化物等；兩成分金屬氧化物，諸如In-Zn為基氧化物、Sn-Zn為基氧化物、Al-Zn為基氧化物、Zn-Mg為基氧化物、Sn-Mg為基氧化物、In-Mg 為基氧化物、或In-Ga為基氧化物等；諸如此類。
作為例子，圖16A圖解包括在In-Ga-Zn-O為基系統的層式結構中之中間群組的模型。
在包括於圖16A之In-Ga-Zn-O為基系統的層式結構中之中間群組中，以從頂部開始之順序，鄰近於上半部和下半部的每一個中之三個四座標O的In被結合到鄰近於上半部之一個四座標O的Zn，經由相對於Zn之下半部的三個四座標O，將Zn結合到鄰近於上半部和下半部的每一個中之一個四座標O之Ga，及經由相對於Ga之下半部的一個四座標O，將Ga結合到鄰近於上半部和下半部的每一個中之三個四座標O的In。複數個此種中間群組被結合而構成。
圖16B圖解由三個中間群組所組成之大群組。圖16C圖解當從c軸方向觀察時之圖16B的層式結構中之原子排列。
此處，(六座標或五座標)In的電荷、(四座標)Zn的電荷、及(五座標)Ga的電荷分別為+3、+2、+3，如此包括In、Zn、及Ga的任一者之小群組的電荷變成0。結果，由此種小群組的組合所組成之中間群組的總電荷總是0。
為了形成In-Ga-Zn-O為基系統的層式結構，大群組亦可使用In、Ga、及Zn的排列不同於圖16A者之中間群組來形成。
<通道係形成在氧化物半導體層中之電晶體>
參考圖17A至17D說明通道係形成在氧化物半導體層中之電晶體。圖17A至17D各為電晶體的結構之例子的概要橫剖面圖。
圖17A所示之電晶體包括導電層601(a)、絕緣層602(a)、氧化物半導體層603(a)、導電層605a(a)、導電層605b(a)、絕緣層606(a)、及導電層608(a)。
導電層601(a)係設置在元件形成層600(a)之上。
絕緣層602(a)係設置在導電層601(a)之上。
氧化物半導體層603(a)與導電層601(a)重疊，具有絕緣層602(a)設置在其間。
導電層605a(a)及導電層605b(a)係設置在氧化物半導體層603(a)之上，及電連接到氧化物半導體層603(a)。
絕緣層606(a)係設置在氧化物半導體層603(a)、導電層605a(a)、及導電層605a(b)之上。
導電層608(a)與氧化物半導體層603(a)重疊，具有絕緣層606(a)設置在其間。
不一定設置導電層601(a)和導電層608(a)二者。當未設置導電層608(a)時，不一定設置絕緣層606(a)。
圖17B所示之電晶體包括導電層601(b)、絕緣層 602(b)、氧化物半導體層603(b)、導電層605a(b)、導電層605b(b)、絕緣層606(b)、及導電層608(b)。
導電層601(b)係設置在元件形成層600(b)之上。
絕緣層602(b)係設置在導電層601(b)之上。
導電層605a(b)和導電層605b(b)各個係設置在絕緣層602(b)的一部分之上。
氧化物半導體層603(b)係設置在導電層605a(b)和導電層605b(b)之上，及電連接到導電層605a(b)和導電層605b(b)。氧化物半導體層603(b)與導電層601(b)重疊，具有絕緣層602(b)設置在其間。
絕緣層606(b)係設置在氧化物半導體層603(b)、導電層605a(b)、及導電層605b(b)之上。
導電層608(b)與氧化物半導體層603(b)重疊，具有絕緣層606(b)設置在其間。
不一定設置導電層601(b)和導電層608(b)二者。當未設置導電層608(b)時，不一定設置絕緣層606(b)。
圖17C所示之電晶體包括導電層601(c)、絕緣層602(c)、氧化物半導體層603(c)、導電層605a(c)、及導電層605b(c)。
氧化物半導體層603(c)包括區域604a(c)和區域604b(c)。區域604a(c)和區域604b(c)係彼此分開 設置及將摻雜劑添加至此。區域604a(c)和區域604b(c)之間的區域為通道形成區。氧化物半導體層603(c)係設置在元件形成層600(c)之上。不一定設置區域604a(c)和區域604b(c)。
導電層605a(c)和導電層605b(c)係設置在氧化物半導體603(c)之上且電連接到氧化物半導體603(c)。使導電層605a(c)和導電層605b(c)的側邊成錐形。
導電層605a(c)與區域604a(c)的一部分重疊；然而，本發明的一實施例並不侷限於此。導電層605a(c)與區域604a(c)的一部分之間的重疊可使導電層605a(c)與區域604a(c)之間的電阻降低。與導電層605a(c)重疊之氧化物半導體層603(c)的整個區域可形成區域604a(c)。
導電層605b(c)與區域604b(c)的一部分重疊；然而，本發明的一實施例並不侷限於此。導電層605b(c)與區域604b(c)的一部分之間的重疊可使導電層605b(c)與區域604b(c)之間的電阻降低。與導電層605b(c)重疊之氧化物半導體層603(c)的整個區域可形成區域604b(c)。
絕緣層602(c)係設置在氧化物半導體層603(c)、導電層605a(c)、導電層605b(c)之上。
導電層601(c)與氧化物半導體層603(c)重疊，具有絕緣層602(c)設置在其間。與導電層601(c)重 疊且具有絕緣層602(c)設置在其間之氧化物半導體層603(c)的區域為通道形成區。
圖17D所示之電晶體包括導電層601(d)、絕緣層602(d)、氧化物半導體層603(d)、導電層605a(d)、及導電層605b(d)。
導電層605a(d)和導電層605b(d)係設置在元件形成層600(d)之上。使導電層605a(d)和導電層605b(d)的側邊成錐形。
氧化物半導體層603(d)包括區域604a(d)和區域604b(d)。區域604a(d)和區域604b(d)係彼此分開設置及將摻雜劑添加至此。區域604a(d)和區域604b(d)之間的區域為通道形成區。例如，氧化物半導體層603(d)係設置在導電層605a(d)、導電層605b(d)、及元件形成層600(c)之上，且電連接到導電層605a(d)和導電層605b(d)。不一定設置區域604a(d)和區域604b(d)。
區域604a(d)電連接到導電層605a(d)。
區域604b(d)電連接到導電層605b(d)。
絕緣層602(d)係設置在氧化物半導體層603(d)之上。
導電層601(d)與氧化物半導體層603(d)重疊，具有絕緣層602(d)設置在其間。與導電層601(d)重疊且具有絕緣層602(d)在其間之氧化物半導體層603(d)的區域為通道形成區。
接著，說明圖17A至17D所示之各個組件。
可使用絕緣層、具有絕緣表面之基板等等作為元件形成層600(a)、600(b)、600(c)、600(d)。另外，亦可使用事先形成元件之層作為元件形成層600(a)、600(b)、600(c)、600(d)。
導電層601(a)、601(b)、601(c)、601(d)充作電晶體的閘極。充作電晶體的閘極之層亦被稱作閘極電極或閘極佈線。
作為導電層601(a)、601(b)、601(c)、601(d)，能夠使用例如一層金屬材料，諸如鉬、鎂、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等或者含這些材料的任一者作為主要成分之合金材料。導電層601(a)、601(b)、601(c)、601(d)亦可藉由堆疊可應用到導電層601(a)、601(b)、601(c)、601(d)之材料的層來形成。
絕緣層602(a)、602(b)、602(c)、602(d)充作電晶體的閘極絕緣層。
作為絕緣層602(a)、602(b)、602(c)、602(d)，能夠使用例如氧化矽層、氮化矽層、氮氧化矽層、氧氮化矽層、氧化鋁層、氮化鋁層、氮氧化鋁層、氧氮化鋁層、氧化鉿層、或氧化鑭層。絕緣層602(a)、602(b)、602(c)、602(d)亦可藉由堆疊可應用到絕緣層602(a)、602(b)、602(c)、602(d)之材料的層來形成。
另一選擇是，作為絕緣層602(a)、602(b)、602(c)、602(d)，例如可使用含屬於週期表的第13族之元素和氧的材料之絕緣層。例如在氧化物半導體層603(a)、603(b)、603(c)、603(d)含有屬於第13族的元素之事例中，含有屬於第13族的元素之絕緣層可被使用作為與氧化物半導體層603(a)、603(b)、603(c)、603(d)相接觸之絕緣層，藉以可改良絕緣層與氧化物半導體層之間的介面狀態。
含屬於週期表的第13族之元素和氧的材料之例子包括氧化鎵、氧化鋁、鋁鎵氧化物、及鎵鋁氧化物。鋁鎵氧化物、意指原子比上鋁量大於鎵量之物質，及鎵鋁氧化物意指原子比上鎵量大於或等於鋁量之物質。例如，可使用被表示作Al2O x (x=3+α，其中α大於0及小於1)、Ga2O x (x=3+α，其中α大於0及小於1)、或Ga x Al2-x O3+α(x大於0及小於2而α大於0及小於1)。
絕緣層602(a)、602(b)、602(c)、602(d)亦可藉由堆疊可應用到絕緣層602(a)、602(b)、602(c)、602(d)之材料的層來形成。例如，絕緣層602(a)、602(b)、602(c)、602(d)可由含被表示作Ga2O x 之氧化鎵的疊層所形成。另外，絕緣層602(a)、602(b)、602(c)、602(d)可由含被表示作Ga2O x 之氧化鎵的絕緣層及含被表示作Al2O x 之氧化鋁的絕緣層之堆疊所形成。
另外，當電晶體的通道長度為30nm時，氧化物半導 體層603(a)、603(b)、603(c)、603(d)的厚度可以約5nm。在那事例中，藉由使用CAAC氧化物半導體層作為氧化物半導體層603(a)、603(b)、603(c)、603(d)，可抑制電晶體的短通道效應。
給予n型或p型導電性之摻雜劑被添加到區域604a(c)、604b(c)、604b(d)、604b(d)，及區域充作電晶體的源極或汲極。作為摻雜劑，例如，可使用週期表中之第13族的元素(如、硼)、週期表中之第15族的元素(如、氮、磷、及砷)、及稀有氣體元素(如、氦、氬、及氙)的一或更多個。充作電晶體的源極之區域亦被稱作源極區，及充作電晶體的汲極之區域亦被稱作汲極區。因為添加摻雜劑到區域604a(c)、604b(c)、604a(d)、604b(d)使得與導電層的接觸電阻降低，所以可使電晶體的尺寸縮減。
導電層605a(a)至605a(d)充作電晶體的源極和汲極，而導電層605b(a)至605b(d)充作電晶體的源極和汲極。充作電晶體的源極之層亦被稱作源極電極或源極佈線，而充作電晶體的汲極之層亦被稱作汲極電極或汲極佈線。
作為導電層605a(a)、605a(b)、605a(c)、605a(d)、605b(a)、605b(b)、605b(c)、605b(d)，例如，可使用一層金屬材料，諸如鋁、鎂、鉻、銅、鉭、鈦、鉬、或鎢等或者含上述金屬材料的任一者作為主要成分之合金材料。例如，導電層605a(a)、605a (b)、605a(c)、605a(d)、605b(a)、605b(b)、605b(c)、605b(d)可使用一層含銅、鎂、及鋁之合金材料來形成。導電層605a(a)、605a(b)、605a(c)、605a(d)、605b(a)、605b(b)、605b(c)、605b(d)亦可藉由堆疊可應用到導電層605a(a)、605a(b)、605a(c)、605a(d)、605b(a)、605b(b)、605b(c)、605b(d)之材料的層來形成。例如，導電層605a(a)、605a(b)、605a(c)、605a(d)、605b(a)、605b(b)、605b(c)、605b(d)可藉由堆疊一層含銅、鎂、及鋁的合金材料與含銅的層所形成。
作為導電層605a(a)、605a(b)、605a(c)、605a(d)、605b(a)、605b(b)、605b(c)、605b(d)，亦可使用含導電金屬氧化物之層。導電金屬氧化物的例子為氧化銦、氧化錫、氧化鋅、銦及錫的氧化物、和銦及鋅的氧化物。可應用到導電層605a(a)、605a(b)、605a(c)、605a(d)、605b(a)、605b(b)、605b(c)、605b(d)之導電金屬氧化物可含有氧化矽。
作為絕緣層606(a)、606(b)，可使用可用於絕緣層602(a)、602(b)、602(c)、602(d)之一層材料。絕緣層606(a)、606(b)係可由可用於絕緣層606(a)、606(b)之材料的疊層來形成。例如，絕緣層606(a)、606(b)係可由氧化矽、氧化鋁等等來形成。 例如，藉由將氧化鋁層應用到絕緣層606(a)、606(b)，可更加防止雜質(水)進入氧化物半導體層603(a)、603(b)，及可更有效防止氧從氧化物半導體層603(a)、603(b)排除。
導電層608(a)、608(b)充作電晶體的閘極。當電晶體包括導電層601(a)及608(a)二者或導電層601(b)及608(b)二者時，導電層601(a)及608(a)的其中之一或導電層601(b)及608(b)的其中之一亦被稱作背閘極、背閘極電極、或背閘極佈線。以此方式，各個充作閘極之複數個導電層可被設置有設置在其間之通道形成層，藉以可更加容易控制電晶體的臨界電壓。
作為導電層608(a)、608(b)，例如可使用可用於導電層601(a)、601(b)、601(c)、601(d)之一層材料。導電層608(a)、608(b)亦可由可用於導電層608(a)、608(b)之材料的疊層來形成。
另外，充作通道保護層之絕緣層係可由可用於絕緣層602(a)、602(b)、602(c)、602(d)之材料的疊層來形成。
另外，基極層係可形成在元件形成層600(a)、600(b)、600(c)、600(d)之上，及電晶體係可形成在基極層之上。在那事例中，例如，可使用可用於絕緣層602(a)、602(b)、602(c)、602(d)的一層材料作為基極層。基極層亦可由可用於絕緣層602(a)、602(b)、602(c)、602(d)之材料的疊層來形成。例 如，基極層係可由氧化鋁層和氧化矽層的堆疊來形成，藉以可抑制經由氧化物半導體層603(a)、603(b)、603(c)、603(d)排除基極層中的氧。
另外，與氧化物半導體層603(a)、603(b)、603(c)、603(d)相接觸之絕緣層可被形成含有過量的氧，藉以可更加容易供應氧到氧化物半導體層603(a)、603(b)、603(c)、603(d)。因此，可降低氧化物半導體層603(a)、603(b)、603(c)、603(d)中以及絕緣層與氧化物半導體層603(a)、603(b)、603(c)、603(d)之間的介面中之氧不足；如此，可更加減少氧化物半導體層603(a)、603(b)、603(c)、603(d)的載子密度。本發明的一實施例並不侷限於此。在製造處理中可將氧化物半導體層603(a)、603(b)、603(c)、603(d)形成含有過量的氧，同樣在此事例中，可藉由與氧化物半導體層603(a)、603(b)、603(c)、603(d)相接觸之上述絕緣層來抑制從氧化物半導體層603(a)、603(b)、603(c)、603(d)排除氧。
<通道係形成在氧化物半導體層中之電晶體的特性>
在含In、Sn、及Zn作為其主要成分之氧化物半導體被用於通道形成區之電晶體中，可藉由在加熱基板的同時沈積氧化物半導體或者藉由在形成氧化物半導體層之後執行熱處理來提供令人滿意的特性。“主要成分”意指元素以 5原子百分比或更多包含在組成中。
藉由在形成含In、Sn、及Zn作為其主要成分的氧化物半導體層之後有意地加熱基板，可提高電晶體的場效遷移率。此外，可在正方向上位移電晶體的臨界電壓，以使電晶體正常關。
例如，圖18A至18C各個圖示包括含In、Sn、及Zn作為其主要成分且具有通道長度L 3μm及通道寬度W 10μm的氧化物半導體層，以及具有厚度100nm的閘極絕緣層之電晶體的特性。此處，Vd被設定在10V。
圖18A圖示在未有意地加熱基板之下藉由濺鍍法形成含In、Sn、及Zn作為其主要成分的氧化物半導體層之電晶體的特性。電晶體的場效遷移率為18.8cm2/Vsec。另一方面，當在有意地加熱基板的同時形成含In、Sn、及Zn作為其主要成分的氧化物半導體層時，可提高場效遷移率。圖18B圖示在以200℃加熱基板的同時形成含In、Sn、及Zn作為其主要成分的氧化物半導體層之電晶體的特性。電晶體的場效遷移率為32.2cm2/Vsec。
藉由在形成含In、Sn、及Zn作為其主要成分的氧化物半導體層之後執行熱處理，可進一步增強場效遷移率。圖18C圖示在200℃中藉由濺鍍形成含In、Sn、及Zn作為其主要成分的氧化物半導體層，而後經過650℃的熱處理之電晶體的特性。電晶體的場效遷移率為34.5cm2/Vsec。
此種基板加熱或熱處理作用，使得對氧化物半導體的 有害雜質之氫和氫氧根未包括在膜中或從膜中移除。也就是說，藉由從氧化物半導體移除充作施體雜質之氫，可高度淨化氧化物半導體，如此使電晶體能夠成為正常關電晶體，及使電晶體的關閉狀態電流能夠被降至1aA/μm或更低。此處，每微米的通道寬度說明關閉狀態電流。
圖19圖示電晶體的關閉狀態電流與測量中之基板溫度(絕對溫度)的倒數之間的關係。此處，為了簡化，水平軸指示藉由測量中之基板溫度的倒數乘上1000所獲得之值(1000/T)。
如圖19所示，當基板溫度分別為125℃及85℃時，關閉狀態電流為0.1aA/μm(1×10-19A/μm)或更低及10zA/μm(1×10-20A/μm)或更低。關閉狀態電流的對數與溫度的倒數之間的比例關係建議室溫(27℃)時的關閉狀態電流為0.1zA/μm(1×10-22A/μm)或更低。從上述明顯可見，關閉狀態電流在125℃、85℃、及室溫時分別可以是1aA/μm(1×10-18A/μm)或更低、100zA/μm(1×10-19A/μm)或更低，及1zA/μm(1×10-21A/μm)或更低。
此實施例所說明之電晶體可被用於實施例1或2所說明之半導體裝置，藉以半導體裝置可穩定操作。尤其是，藉由使用此實施例所說明之電晶體作為電晶體102，可降低電晶體102的關閉狀態電流；因此，可降低從電容器101漏洩的電荷量，如此可降低保持電容器101中之偏移電壓的時間頻率。
此實施例可與任何其他實施例等等予以適當組合實 施。
(實施例6)
在此實施例中，說明配備有上述實施例的任一者所說明之半導體裝置、移位暫存器、顯示裝置等等的電子裝置之例子。
圖20A圖示可攜式遊戲操縱台，其包括外殼9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、記錄媒體讀取部9672等等。圖20A所示之可攜式遊戲操縱台可具有讀取儲存在記錄媒體中之程式或資料以顯示於顯示部上的功能；藉由與另一可攜式遊戲操縱台無線通訊來共享資料之功能；諸如此類。圖20A所示之可攜式遊戲操縱台的功能並不侷限於此，及可提供各種功能。
圖20B圖示數位相機，其包括外殼9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、快門按鈕9676、影像接收部9677等等。圖20B中之數位相機可具有拍攝靜止影像及/或移動影像之功能；自動或手動校正所拍攝的影像之功能；從天線偵測各種資料之功能；保持所拍攝的影像或者從天線所偵測的資料之功能；將所拍攝的影像或者從天線所偵測的資料顯示於顯示部上之功能等等。圖20B所示之數位相機的功能並不侷限於此，及可提供各種功能。
圖20C圖示電視機，其包括外殼9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636等等。 圖20C中的電視機具有將電視的電波轉換成影像訊號之功能；將影像訊號轉換成適合顯示的訊號之功能；轉換影像訊號的圖框頻率之功能等等。圖20C所示之電視機的功能並不侷限於此，及可提供各種功能。
圖20D圖解電子電腦(個人電腦)用監視器(此監視器亦被稱作PC監視器)，其包括外殼9630、顯示部9631等等。作為例子，在圖20D之監視器中，視窗型顯示部9653係設置給顯示部9631。需注意的是，為了說明，圖20D圖解在顯示部9631中之視窗型顯示部9653；可顯示其他符號，諸如圖示或影像等。在個人電腦用監視器中，在許多事例中只在資料輸入時重寫影像訊號，如此應用上述實施例中之驅動顯示裝置的方法較佳。圖20D所示之監視器的功能並不侷限於此，及可提供各種功能。
圖21A圖解電腦，其包括外殼9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、定位裝置9681、外部連接埠9680等等。圖21A所示之電腦可具有將各種資料(如、靜止影像、移動影像、及正文影像)顯示於顯示部上之功能；藉由各種軟體(程式)來控制處理之功能；諸如無線通訊或有線通訊等通訊功能；藉由使用通訊功能與各種電腦網路連接之功能；藉由使用通訊功能來傳送或接收各種資料之功能；諸如此類。圖21A所示之電腦的功能並不侷限於此，及可提供各種功能。
圖21B圖解行動電話，其包括外殼9630、顯示部9631、揚聲器9633、操作鍵9635、麥克風9638等等。圖 21B所示之行動電話可具有將各種資料(如、靜止影像、移動影像、及正文影像)顯示於顯示部上之功能；將日曆、日期、時間等等顯示於顯示部上之功能；操作或編輯顯示於顯示部上的資料之功能；藉由各種軟體(程式)來控制處理之功能；諸如此類。圖21B所示之行動電話的功能並不侷限於此，及可提供各種功能。
圖21C圖解電子紙(亦稱作電子書或電子書閱讀器)，其包括外殼9630、顯示部9631、操作鍵9632等等。圖21C所示之電子紙具有將各種資料(如、靜止影像、移動影像、及正文影像)顯示於顯示部上之功能；將日曆、日期、時間等等顯示於顯示部上之功能；操作或編輯顯示於顯示部上的資料之功能；藉由各種軟體(程式)來控制處理之功能；諸如此類。圖21C所示之電子紙的功能並不侷限於此，及可提供各種功能。圖21D圖解另一電子紙。圖21D中之電子紙具有添加太陽能電池9651和電池9652到圖21C之電子紙的結構。當反射式顯示裝置被使用作為顯示部9631時，電子紙被預期用於比較亮的環境中，在此事例中，圖21D的結構較佳，因為太陽能電池9651可有效產生電力及電池9652可有效充電。需注意的是，在縮減尺寸等等時，使用鋰離子電池作為電池9652是有利的。
實施例1所說明之半導體裝置、實施例2所說明之半導體裝置、實施例3所說明之移位暫存器、或實施例4所說明之顯示裝置可被應用到此實施例所說明的任一電子裝 置，藉以甚至當其電晶體為空乏型電晶體時，電子裝置仍可操作。
此實施例可與任何其他實施例等等予以適當組合實施。
此申請案係依據日本專利局於2011、5、13所發表之日本專利申請案序號2011-108133，藉以併入其全文做為參考。

Claims (3)

  1. 一種半導體裝置，包括：第一電路，包括電晶體；以及第二電路，包括電容器，其中該電晶體為n通道型電晶體，該第一電路架構用於當作反相器電路，並且輸出第一電位或第二電位到該第一電路的輸出端，該第二電路架構用於當該第一電位輸出到該第一電路的該輸出端時，將第三電位施加到該第一電路的輸入端，該第一電位高於該第二電位，該第三電位低於該第二電位，藉由升壓操作而將該第一電位通過該電晶體輸出到該第一電路的該輸出端，並且藉由使用該電容器降低該第一電路的該輸入端的電位來產生該第三電位。
  2. 一種半導體裝置，包括：第一電路，包括第一電晶體和第二電晶體；以及第二電路，包括電容器，其中該第一電晶體和該第二電晶體為n通道型電晶體，該第一電晶體的源極及汲極中的一者電連接到該第一電路輸出端，該第一電晶體的該源極及該汲極中的另一者電連接到第一佈線， 該第二電晶體的源極及汲極中的一者電連接到該第一電晶體的閘極，該第二電晶體的該源極及該汲極中的另一者電連接到第二佈線，該電容器的電極電連接到該第二電晶體的閘極，該第一電路架構用於藉由升壓操作而自該第一佈線通過該第一電晶體輸出第一電位到該第一電路的該輸出端，第二電位被提供到該第二佈線，該第二電路架構用於當該第一電位輸出到該第一電路的該輸出端時，將第三電位輸出到該第二電晶體的該閘極，該第一電位高於該第二電位，並且該第三電位低於該第二電位。
  3. 一種半導體裝置，包括：第一電晶體；第二電晶體；第三電晶體；第四電晶體；第五電晶體；以及電容器，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體和該第五電晶體為n通道型電晶體，該第一電晶體的源極及汲極中的一者電連接到該第四電晶體的源極及汲極中的一者， 該第一電晶體的該源極及該汲極中的另一者電連接到第一佈線，該第二電晶體的源極及汲極中的一者電連接到該第一電晶體的閘極，該第二電晶體的該源極及該汲極中的另一者電連接到第二佈線，該第三電晶體的源極及汲極中的一者電連接到該第一電晶體的該閘極，該第三電晶體的該源極及該汲極中的另一者電連接到該第一佈線，該第三電晶體的閘極電連接到該第一佈線，該第四電晶體的該源極及該汲極中的另一者電連接到該第二佈線，該電容器的第一電極電連接到該第四電晶體的閘極，該電容器的該第一電極電連接到該第二電晶體的閘極，該第五電晶體的源極及汲極中的一者電連接到該電容器的該第一電極，並且具有第一電位和第二電位的訊號輸入到該電容器的第二電極。
TW107118004A 2011-05-13 2012-05-10 半導體裝置 TWI673718B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-108133 2011-05-13
JP2011108133 2011-05-13

Publications (2)

Publication Number Publication Date
TW201905929A true TW201905929A (zh) 2019-02-01
TWI673718B TWI673718B (zh) 2019-10-01

Family

ID=47141492

Family Applications (8)

Application Number Title Priority Date Filing Date
TW107118004A TWI673718B (zh) 2011-05-13 2012-05-10 半導體裝置
TW101116657A TWI587306B (zh) 2011-05-13 2012-05-10 半導體裝置
TW110100935A TW202141508A (zh) 2011-05-13 2012-05-10 半導體裝置
TW105128053A TWI595495B (zh) 2011-05-13 2012-05-10 半導體裝置
TW108125620A TWI717788B (zh) 2011-05-13 2012-05-10 半導體裝置
TW106116890A TWI633556B (zh) 2011-05-13 2012-05-10 半導體裝置
TW111107647A TW202242890A (zh) 2011-05-13 2012-05-10 半導體裝置
TW104123251A TWI562156B (en) 2011-05-13 2012-05-10 Semiconductor device

Family Applications After (7)

Application Number Title Priority Date Filing Date
TW101116657A TWI587306B (zh) 2011-05-13 2012-05-10 半導體裝置
TW110100935A TW202141508A (zh) 2011-05-13 2012-05-10 半導體裝置
TW105128053A TWI595495B (zh) 2011-05-13 2012-05-10 半導體裝置
TW108125620A TWI717788B (zh) 2011-05-13 2012-05-10 半導體裝置
TW106116890A TWI633556B (zh) 2011-05-13 2012-05-10 半導體裝置
TW111107647A TW202242890A (zh) 2011-05-13 2012-05-10 半導體裝置
TW104123251A TWI562156B (en) 2011-05-13 2012-05-10 Semiconductor device

Country Status (4)

Country Link
US (8) US8698551B2 (zh)
JP (9) JP5873755B2 (zh)
KR (8) KR101983976B1 (zh)
TW (8) TWI673718B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673718B (zh) 2011-05-13 2019-10-01 日商半導體能源研究所股份有限公司 半導體裝置
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
US9070546B2 (en) 2012-09-07 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014137398A (ja) * 2013-01-15 2014-07-28 Sony Corp 表示装置、表示駆動装置、駆動方法、および電子機器
JP6068748B2 (ja) * 2013-03-13 2017-01-25 株式会社半導体エネルギー研究所 半導体装置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102072214B1 (ko) * 2013-07-09 2020-02-03 삼성디스플레이 주식회사 주사 구동 장치 및 이를 포함하는 표시 장치
JP6097653B2 (ja) * 2013-08-05 2017-03-15 株式会社ジャパンディスプレイ 薄膜トランジスタ回路およびそれを用いた表示装置
KR102309629B1 (ko) * 2013-12-27 2021-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
CN111524967A (zh) * 2014-02-21 2020-08-11 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
TWI693606B (zh) 2014-02-21 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
US10199006B2 (en) 2014-04-24 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US10068927B2 (en) * 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US20160358566A1 (en) * 2015-06-08 2016-12-08 Boe Technology Group Co., Ltd. Shift register unit and driving method thereof, gate driving circuit and display device
KR20170008375A (ko) * 2015-07-13 2017-01-24 에스케이하이닉스 주식회사 반도체 장치
CN105321491B (zh) * 2015-11-18 2017-11-17 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的液晶显示器
KR102473306B1 (ko) * 2015-11-18 2022-12-05 삼성디스플레이 주식회사 표시 장치
WO2018003931A1 (ja) * 2016-07-01 2018-01-04 シャープ株式会社 Ｔｆｔ回路およびシフトレジスタ回路
CN106205539A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种双向扫描的栅极驱动电路、液晶显示面板
TWI606438B (zh) * 2017-02-16 2017-11-21 友達光電股份有限公司 移位暫存電路
WO2018163985A1 (ja) * 2017-03-10 2018-09-13 シャープ株式会社 走査線駆動回路およびこれを備えた表示装置
CN107785403B (zh) * 2017-10-30 2020-04-21 武汉天马微电子有限公司 一种显示面板及显示装置
TWI670703B (zh) 2018-06-15 2019-09-01 元太科技工業股份有限公司 畫素電路
CN109192140B (zh) 2018-09-27 2020-11-24 武汉华星光电半导体显示技术有限公司 像素驱动电路和显示装置
CN111445863B (zh) 2020-05-14 2021-09-14 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
KR20220092124A (ko) * 2020-12-24 2022-07-01 엘지디스플레이 주식회사 레벨 쉬프터 및 표시 장치
KR102625976B1 (ko) * 2022-05-27 2024-01-16 숭실대학교 산학협력단 안정적으로 다중 주파수에서의 동작이 가능한 게이트 드라이버

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2851111C2 (de) * 1978-11-25 1980-09-25 Deutsche Itt Industries Gmbh, 7800 Freiburg Zweidimensionale Analog-Speicheranordnung
JPS6276878A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 映像スクランブル信号処理装置
US5412346A (en) * 1993-12-13 1995-05-02 At&T Corp. Variable gain voltage signal amplifier
FR2743662B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
US5859630A (en) 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
TW344131B (en) * 1997-06-03 1998-11-01 Nat Science Council A 1.5V bootstrapped all-N-logic true-single-phase CMOS dynamic logic circuit suitable for low supply voltage and high speed pipelined
JP3017133B2 (ja) 1997-06-26 2000-03-06 日本電気アイシーマイコンシステム株式会社 レベルシフタ回路
US6798452B1 (en) * 1997-07-28 2004-09-28 Matsushita Electric Industrial Co., Ltd. Amplifying solid-state imaging device, method for driving the same and physical quantity distribution sensing semiconductor device
EP1041641B1 (en) 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
FR2820212A1 (fr) * 2001-01-30 2002-08-02 St Microelectronics Sa Circuit de detection de mauvaise connexion d'alimentation
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
US6366124B1 (en) * 2001-05-16 2002-04-02 Pericom Semiconductor Corp. BiDirectional active voltage translator with bootstrap switches for mixed-supply VLSI
JP4310939B2 (ja) * 2001-06-29 2009-08-12 カシオ計算機株式会社 シフトレジスタ及び電子装置
TW554558B (en) 2001-07-16 2003-09-21 Semiconductor Energy Lab Light emitting device
KR100403631B1 (ko) 2001-07-20 2003-10-30 삼성전자주식회사 비트라인 센스앰프 드라이버의 배치방법
TWI293444B (en) * 2002-04-08 2008-02-11 Samsung Electronics Co Ltd Liquid crystal display device
JP4302535B2 (ja) 2002-04-08 2009-07-29 サムスン エレクトロニクス カンパニー リミテッド ゲート駆動回路及びこれを有する液晶表示装置
JP4344698B2 (ja) 2002-12-25 2009-10-14 株式会社半導体エネルギー研究所 補正回路を備えたデジタル回路及びそれを有する電子機器
KR100506005B1 (ko) 2002-12-31 2005-08-04 엘지.필립스 엘시디 주식회사 평판표시장치
US7528643B2 (en) * 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
JP4401801B2 (ja) * 2003-02-12 2010-01-20 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI228696B (en) * 2003-03-21 2005-03-01 Ind Tech Res Inst Pixel circuit for active matrix OLED and driving method
US7329968B2 (en) * 2003-05-08 2008-02-12 The Trustees Of Columbia University In The City Of New York Charge-recycling voltage domains for energy-efficient low-voltage operation of digital CMOS circuits
GB0313041D0 (en) * 2003-06-06 2003-07-09 Koninkl Philips Electronics Nv Display device having current-driven pixels
JP2005005620A (ja) 2003-06-13 2005-01-06 Toyota Industries Corp スイッチトキャパシタ回路及びその半導体集積回路
US7368896B2 (en) * 2004-03-29 2008-05-06 Ricoh Company, Ltd. Voltage regulator with plural error amplifiers
KR101023726B1 (ko) 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
CN1947337B (zh) * 2004-04-26 2011-04-13 皇家飞利浦电子股份有限公司 薄膜晶体管中的阈值电压调节
KR101057891B1 (ko) * 2004-05-31 2011-08-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR20050121357A (ko) 2004-06-22 2005-12-27 삼성전자주식회사 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시 장치
GB0417132D0 (en) * 2004-07-31 2004-09-01 Koninkl Philips Electronics Nv A shift register circuit
KR101110133B1 (ko) 2004-12-28 2012-02-20 엘지디스플레이 주식회사 액정표시장치 게이트 구동용 쉬프트레지스터
JP2007011139A (ja) 2005-07-01 2007-01-18 Toshiba Corp 液晶表示装置及びその製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
TW200735027A (en) 2006-01-05 2007-09-16 Mitsubishi Electric Corp Shift register and image display apparatus containing the same
KR101424794B1 (ko) 2006-01-07 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및전자기기
JP5164383B2 (ja) * 2006-01-07 2013-03-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP5069950B2 (ja) * 2006-06-02 2012-11-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5090008B2 (ja) 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP2008251094A (ja) 2007-03-30 2008-10-16 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP2009017076A (ja) * 2007-07-03 2009-01-22 Seiko Epson Corp バッファ回路及び表示装置
TW200915290A (en) * 2007-07-24 2009-04-01 Koninkl Philips Electronics Nv A shift register circuit
EP2189988B1 (en) 2007-09-12 2012-12-12 Sharp Kabushiki Kaisha Shift register
JP2009094927A (ja) * 2007-10-11 2009-04-30 Seiko Epson Corp バッファ、レベルシフト回路及び表示装置
JP5106186B2 (ja) 2008-03-13 2012-12-26 三菱電機株式会社 ドライバ回路
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR101520807B1 (ko) * 2009-01-05 2015-05-18 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101573460B1 (ko) * 2009-04-30 2015-12-02 삼성디스플레이 주식회사 게이트 구동회로
JP5436049B2 (ja) * 2009-05-29 2014-03-05 三菱電機株式会社 シフトレジスタ回路、シフトレジスタ回路の設計方法及び半導体装置
CN102024410B (zh) 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
KR102000410B1 (ko) 2009-10-09 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011043215A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device and driving method thereof
TWI673718B (zh) * 2011-05-13 2019-10-01 日商半導體能源研究所股份有限公司 半導體裝置
CN103345941B (zh) * 2013-07-03 2016-12-28 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、移位寄存器电路及显示装置
TWI693606B (zh) * 2014-02-21 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置

Also Published As

Publication number Publication date
TW201810287A (zh) 2018-03-16
KR102499477B1 (ko) 2023-02-16
KR20120127268A (ko) 2012-11-21
JP2024025827A (ja) 2024-02-26
TW201306037A (zh) 2013-02-01
JP5873755B2 (ja) 2016-03-01
US10062717B2 (en) 2018-08-28
US20140247070A1 (en) 2014-09-04
US20220293029A1 (en) 2022-09-15
KR20190060736A (ko) 2019-06-03
JP7466753B2 (ja) 2024-04-12
KR20150090006A (ko) 2015-08-05
US20120286855A1 (en) 2012-11-15
KR20210022607A (ko) 2021-03-03
JP2016129338A (ja) 2016-07-14
JP2014200093A (ja) 2014-10-23
KR20230025421A (ko) 2023-02-21
US8698551B2 (en) 2014-04-15
US10559606B2 (en) 2020-02-11
US20190088689A1 (en) 2019-03-21
KR20170054360A (ko) 2017-05-17
TWI595495B (zh) 2017-08-11
KR102151397B1 (ko) 2020-09-04
KR20220054776A (ko) 2022-05-03
JP7229404B2 (ja) 2023-02-27
TWI717788B (zh) 2021-02-01
US11682332B2 (en) 2023-06-20
KR20200103604A (ko) 2020-09-02
TW202013383A (zh) 2020-04-01
TWI562156B (en) 2016-12-11
US20150325195A1 (en) 2015-11-12
TWI673718B (zh) 2019-10-01
TW201539460A (zh) 2015-10-16
JP2012257211A (ja) 2012-12-27
US11295649B2 (en) 2022-04-05
US20170062491A1 (en) 2017-03-02
KR101720509B1 (ko) 2017-03-28
JP2018088680A (ja) 2018-06-07
KR101852752B1 (ko) 2018-04-30
JP2022091815A (ja) 2022-06-21
US20230274679A1 (en) 2023-08-31
JP5745726B2 (ja) 2015-07-08
TW201709211A (zh) 2017-03-01
US9508301B2 (en) 2016-11-29
KR101983976B1 (ko) 2019-05-30
JP6564836B2 (ja) 2019-08-21
TW202242890A (zh) 2022-11-01
JP2023071734A (ja) 2023-05-23
JP2020004475A (ja) 2020-01-09
TW202141508A (zh) 2021-11-01
TWI587306B (zh) 2017-06-11
US9106224B2 (en) 2015-08-11
US20200335532A1 (en) 2020-10-22
KR102221936B1 (ko) 2021-03-04
KR102392242B1 (ko) 2022-05-02
JP2021103882A (ja) 2021-07-15
TWI633556B (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
KR102392242B1 (ko) 반도체 장치