TW201834514A - 電子零件及電子零件製造方法 - Google Patents

電子零件及電子零件製造方法 Download PDF

Info

Publication number
TW201834514A
TW201834514A TW106142082A TW106142082A TW201834514A TW 201834514 A TW201834514 A TW 201834514A TW 106142082 A TW106142082 A TW 106142082A TW 106142082 A TW106142082 A TW 106142082A TW 201834514 A TW201834514 A TW 201834514A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
lower electrode
conductor
upper electrode
Prior art date
Application number
TW106142082A
Other languages
English (en)
Other versions
TWI765941B (zh
Inventor
高城總夫
中村清智
Original Assignee
日商凸版印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商凸版印刷股份有限公司 filed Critical 日商凸版印刷股份有限公司
Publication of TW201834514A publication Critical patent/TW201834514A/zh
Application granted granted Critical
Publication of TWI765941B publication Critical patent/TWI765941B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)

Abstract

電子零件具備：玻璃基材100，形成有貫通兩面的貫通孔101；絕緣樹脂層120，積層在玻璃基材100的兩面，且內部形成有鍍銅層103；及電容器109，具有：形成在鍍銅層103上的下部電極110、積層形成在下部電極110上的電介質層111、積層形成在電介質層111上的上部電極112；並且，藉由上部電極112順沿鍍銅層103之面的區域形成為較電介質層111順沿鍍銅層103之面的區域及下部電極110順沿鍍銅層103之面的區域更小，而具備具有高度可靠性的MIM構造式薄膜電容器之玻璃芯基板，並且可實現小型化-薄型化-高可靠度。

Description

電子零件及電子零件製造方法
本發明係關於電子零件及電子零件製造方法，特別是關於內建有不易發生短路的高度可靠性構造的電容器。
近年來，隨著電子裝置的高機能化及小型化，構成半導體裝置之配線基板的高密度化要求正日益升高。因此，電路配線的微細化、及電阻、電容器、電感器等被動零件也要求小型化。然而，還有再進一步的小型化要求，僅靠這些小型被動零件的小型化及對基板表面的高密度安裝實有其極限。因此，為了解決這種問題，已有將被動零件內建在安裝基板之技術(參照例如日本特開平10-320622號公報)的提案。
亦即，藉由用印刷或真空成膜法形成被動零件並內建於多層基板內，即可小型化。而且，因透過形成於多層基板內即可縮短配線長度，故也有可減輕高頻雜訊的優點。
基板材料係使用有機芯基板，其使用以玻璃環氧樹脂為代表的有機材料。在有機芯基板中設置空腔以埋設小片式電容器的方法已為公知。
另一方面，在基板材料方面，因近年來玻璃材料開孔技術的進步，使用玻璃材料的電子電路基板正受到矚目。例如，100μm以下小直徑的貫通孔可以150μm間距以下形成在300μm厚的玻璃中。再者，利用此種技術而將玻璃材料使用作為芯材的電路基板(以下，稱為「玻璃電路基板」)，因玻璃的線熱膨脹係數(CTE)係小到2ppm/K至8ppm/K，且可和矽晶片整合，故安裝可靠度甚高，平坦性亦優異，從而可實施高精確度的安裝。
再者，玻璃電路基板因平坦性優良，微細配線形成性及高速傳送性也優異。甚至還有活用玻璃的透明性、化學穩定性、高彈性、且價廉的特點應用在電子電路基板方面的研究也在進行，而半導體裝置用中介層、攝像元件用電路基板、通信裝置用LC分波器(分頻器)等的製品化則在期待之中。這些以玻璃為芯材的電子電路中因必須形成解耦合電容器或LC電路等，故內建電容器的需要日益提高。
上述電容器內建基板中存在有下述的問題。亦即，為了將小片式電容器的佔有體積擴大，會對線路的佈設產生限制。再者，在有機芯基板的情況中，會因埋設小片式電容器而使基板平坦性降低。而且，由於有機基板與小片式零件的線熱膨脹係數差，而有連接可靠度降低之虞。
再者，使用有機芯基板並在多層電路內製作MIM構造(Metal insulator Metal)式電容器的情況中，若和電介質層比較，有機芯基板因線熱膨脹係數較大，會由於熱循環而導致電介質層剝離或在電介質層出現龜裂，而有產生電容器短路或開路不良，使可靠度降低的問題。
因此，本發明係有鑑於這種情形而研發者，其目的在提供藉由所使用的基板具有高可靠度的MIM構造式薄膜電容器，可實現小型化-薄型化-可靠度高的電子零件及電子零件製造方法。
本發明請求項1的電子零件具備：玻璃芯基材；絕緣樹脂材層，積層於該玻璃芯基材，內部形成有導體電路；及電容器，具有：形成在構成前述導體電路的導體部上的下部電極；積層形成在該下部電極上的電介質層；和積層形成在前述電介質層上的上部電極；其中，前述上部電極順沿前述導體部之面的區域係形成為較前述電介質層順沿前述導體部之面的區域及下部電極順沿前述導體部之面的區域更小。
本發明請求項2的電子零件中，前述導體電路、前述下部電極、前述上部電極係由至少選自銅、鎳、鈀、鈦的1種以上金屬形成為單體或複數種積層所構成者。
本發明請求項3的電子零件中，前述電介質層係選自氧化鋁、氧化矽、氮化矽、氧化鉭(tantalum oxide)、氧化鈦、鈦酸鈣、鈦酸鋇、鈦酸鍶。
本發明請求項4的電子零件中，具備：玻璃芯基材，形成有貫通兩面的貫通孔；絕緣樹脂材層，分別積層於該玻璃芯基材的兩面，內部形成有經由前述貫通孔而互相連接的導體電路；及電容器，具有：形成在構成前述導體電路之導體部上的下部電極、積層形成在該下部電極上的電介質層、及積層形成在前述電介質層上的上部電極；其中，前述上部電極順沿前述導體部之面的區域係形成為較前述電介質層順沿前述導體部之面的區域及下部電極順沿前述導體部之面的區域更小。
本發明請求項5的電子零件製造方法係包含以下步驟：在玻璃芯基板表面形成導體電路；在前述導體電路的預定導體部上形成下部電極；在前述下部電極上形成電介質層；其中，在前述電介質層上形成上部電極，而其順沿導體部的區域係較前述電介質層順沿前述導體部之面的區域及下部電極順沿前述導體部之面的區域更小。
若依本發明，透過使用線熱膨脹係數低而彈性率高的玻璃芯基材作為芯基板，可避免因熱循環所導致的尺寸變動，並且可確保施行熱循環時的電子電路連接可靠度、及外部連接端子的連接可靠度。此外，可確保上部電極與下部電極之端部彼此間的距離，且因可以電介質層將上部電極及下部電極電性隔開而得以防止電極間的短路，可提高電性可靠度。
10、10A、10B‧‧‧電子零件
20‧‧‧玻璃芯基板
100‧‧‧玻璃基板
101‧‧‧貫通孔
102、113‧‧‧種子金屬層
103‧‧‧鍍銅層
104、134‧‧‧外部連接端子
109、140‧‧‧MIM電容器
110‧‧‧下部電極
111‧‧‧電介質層
112‧‧‧上部電極
114‧‧‧上部導體
120、131‧‧‧絕緣樹脂層
130A‧‧‧第1上側多層配線層
130B‧‧‧第2上側多層配線層
130C‧‧‧第1下側多層配線層
130D‧‧‧第2下側多層配線層
132‧‧‧介層孔
133‧‧‧導體電路
135‧‧‧焊球
150‧‧‧半導體晶片
151‧‧‧小片式零件
FP‧‧‧光阻劑圖案
RP‧‧‧阻劑圖案
P‧‧‧兩點鏈線
圖1為本發明第1實施形態之電子零件的主要部分縱剖面圖。
圖2為構成該電子零件的玻璃芯基板之製造步驟的縱剖面圖。
圖3為構成該電子零件的玻璃芯基板之製造步驟的縱剖面圖。
圖4為構成該電子零件的玻璃芯基板之製造步驟的縱剖面圖。
圖5為構成該電子零件的玻璃芯基板之製造步驟的縱剖面圖。
圖6為構成該電子零件的玻璃芯基板之製造步驟的縱剖面圖。
圖7為構成該電子零件的玻璃芯基板之製造步驟的縱剖面圖。
圖8為構成該電子零件的玻璃芯基板之製造步驟的縱剖面圖。
圖9為在該玻璃芯基板上形成電容器之步驟的縱剖面圖。
圖10為在該玻璃芯基板上形成電容器之步驟的縱剖面圖。
圖11為在該玻璃芯基板上形成電容器之步驟的縱剖面圖。
圖12為在該玻璃芯基板上形成電容器之步驟的縱剖面圖。
圖13為在該玻璃芯基板上形成電容器之步驟的縱剖面圖。
圖14為在該玻璃芯基板上形成電容器之步驟的縱剖面圖。
圖15為在該玻璃芯基板上形成電容器之步驟的縱剖面圖。
圖16為在該玻璃芯基板上形成電容器之步驟的縱剖面圖。
圖17為在該玻璃芯基板上形成電容器之步驟的縱剖面圖。
圖18為本發明第2實施形態之電子零件的主要部分之縱剖面圖。
圖19為本發明第3實施形態之電子零件的主要部分之縱剖面圖。
發明的最佳實施形態
以下，根據附圖就本發明的實施形態加以說明。
圖1為本發明第1實施形態的電子零件(內建電容器的配線基板)10的縱剖面圖，圖2至圖8為構成電子零件10之玻璃芯基板20的形成步驟縱剖面圖，圖9至圖17為在玻璃芯基板20上形成MIM電容器109之步驟的縱剖面圖。MIM表示Metal Insulator Metal。
如圖1所示，電子零件10具有玻璃芯基板20。該玻璃芯基板20的上面依序積層配置有第1上側多 層配線層130A、第2上側多層配線層130B。再者，玻璃芯基板20的下面，則依序積層配置有第1下側多層配線層130C、第2下側多層配線層130D。
玻璃芯基板20具有玻璃基材100。在玻璃基材100形成有貫通孔101，涵蓋該貫通孔101的內壁面及玻璃基材100的兩面形成有種子金屬層102。而且，種子金屬層102係藉鍍銅層(導體部)103加以覆蓋。鍍銅層103的預定位置形成有外部連接端子104及MIM電容器109(參照圖17)。
如圖17所示，MIM電容器109係在鍍銅層103的整個上面依序設有下部電極110、電介質層111、上部電極112、種子金屬層113。且在種子金屬層113的上部形成有上部導體114。
涵蓋上述玻璃基材100的兩面形成有絕緣樹脂層120，且藉以將鍍銅層103、外部連接端子104、MIM電容器109覆蓋。
第1上側多層配線層130A具備絕緣樹脂層131。在絕緣樹脂層131形成有介層孔(via hole)132、或導體電路133。在導體電路133的預定部位形成有外部連接端子134。另外，有關第2上側多層配線層130B、第1下側多層配線層130C、第2下側多層配線層130D亦為相同。
接著，詳細說明有關各要素的材質、形狀等。玻璃基材100係為具有光穿透性的透明玻璃材料。在玻璃的成分或玻璃所含有的各成分摻合比例、甚至玻 璃的製造方法方面，並無特別限定。例如，玻璃可例舉出無鹼玻璃、鹼性玻璃、硼矽酸玻璃、石英玻璃、藍寶石玻璃、感光性玻璃等，但也可使用以矽酸鹽作為主成分的任一種玻璃材料。而且，也可使用其他的所謂玻璃材料。但，在本實施形態的半導體用途方面，以使用無鹼玻璃為佳。再者，玻璃基材100的厚度雖以1mm以下為佳，但若考量玻璃的貫通孔形成製程的容易性或製造時的操作處理性，更佳為0.1mm以上0.8mm以下。
玻璃基材100的製造方法，雖可舉出有浮式法(float method)、下拉法(down draw method)、融合法、上拉法、軋平法(roll out method)等，惟任一種方法製作的玻璃材料皆可使用，並無特別限定。玻璃的線膨脹係數為-1ppm/K以上15.0ppm/K以下為佳。在未達-1ppm/K的情況中，玻璃材料本身的選定就很困難，無法廉價製得。若超過15.0ppm/K，則和電介質的熱膨脹係數的差異很大，可靠度會降低。或者，矽晶片安裝在玻璃芯基板20時，玻璃芯基板20和矽晶片的連接可靠度會降低。故更佳為0.5ppm/K以上8.0ppm/K以下，再更佳為1.0ppm/K以上4.0ppm/K以下。
此外，也可預先在玻璃基材100形成防止反射膜或IR遮蔽濾片(IR cut filter)等機能膜。再者，也可附以強度賦予、防止帶電賦予、著色、質地控制等機能。這些機能膜的例子中，雖在賦予強度方面已例舉出硬質塗層膜、在賦予防止帶電方面例舉出帶電防止膜、在著色方面例舉出濾光膜、在質地控制方面例舉防眩 光、光散射膜等，但並非限定於此。這些機能膜的形成方法，可使用蒸鍍、濺鍍法、濕式法等表面處理技術。
種子金屬層102係在以半加成法形成配線時，作為電解鍍覆的供電層發揮作用。設於玻璃基材100正上面及貫通孔101內壁的種子金屬層102，係用例如濺鍍法、或CVD法形成，且使用例如Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu3N4、Cu合金之單體或複數種之組合體。然後，再於其上形成無電解鍍覆層(無電解銅鍍覆、無電解鎳鍍覆等)。
下部電極110具有提升鍍銅層103與電介質層111之密接性的機能，上部電極112具有提升電介質層111與種子金屬層113之密接性的機能。下部電極110及上部電極112的材質為例如Ti。其他材質，也可使用例如Cu、Ni、Al、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、Cu合金單體或複數種之組合體。從密接性、電傳導性、製造容易性的觀點及成本面觀之，Ti甚優異。
下部電極110及上部電極112的厚度以例如10nm以上1μm以下為佳。未達10nm時，會有密接強度不足之虞。超過1μm時，會在後述的製程中，成膜過於耗時，不只欠缺量產性，在去除無用部分的步驟上還有再耗時之虞。下部電極110及上部電極112的厚度更佳為10nm以上500nm以下。下部電極110及上部電極112雖可各自具有不同的厚度，但為了使構造單純化，以相同厚度為佳。
從絕緣性、介電常數的觀點觀之，電介質層111可選自氧化鋁、氧化矽(silica)、氮化矽、氧化鉭、氧化鈦、鈦酸鈣、鈦酸鋇、鈦酸鍶。電介質層111的厚度以10nm以上1μm以下為佳。電介質層111的厚度未達10nm時，無法保持絕緣性，且不會呈現作為電容器的機能。電介質層111的厚度超過1μm時，不僅薄膜形成時間過於耗時，還會因電容器的電容量太小而無法獲得期望的靜電容。電介質層111的厚度更佳為50nm以上500nm以下。
種子金屬層113係用於以半加成法形成MIM電容器109的上部導體114時之供電層。種子金屬層113可應用例如Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、Cu合金之單體或複數種之組合體。但為了使之後的蝕刻去除步驟簡化，以使用銅較佳。種子金屬層113的厚度以10nm以上5μm以下為佳。種子金屬層113的厚度未達100nm時，在後續的電解鍍覆步驟中會有發生通電不良的可能。種子金屬層113的厚度若超過5μm，蝕刻去除很耗時。種子金屬層113的厚度更佳為100nm以上500nm以下。
上部導體114為鍍銅層。電解鍍銅層簡便且價廉，從電傳導性良好而言雖很理想，但除了鍍銅之外，也可為鍍鎳、鍍鉻、鍍鈀、鍍金、鍍銠、鍍銥等。
上部導體114的厚度以3μm以上30μm以下為佳。未達3μm時，會有因上部導體114形成後的蝕 刻處理而致電路消失之虞。而且有電路的連接可靠度、電傳導性降低的危險。電解鍍銅層厚若超過30μm，就有形成厚度30μm以上之阻劑層的必要，而耗費製造成本。而且，因阻劑解析度降低，使間距30μm以下的微細配線變得困難。故其厚度更佳為5μm以上25μm以下，再更佳為10μm以上20μm以下。
MIM電容器109係以使上部電極112的大小較電介質層111及下部電極110更小的方式形成。透過使上部電極112的端部與下部電極110的端部分開，且各端部間藉電介質層111隔開，故無短路缺失，能提高可靠度。
MIM電容器109係形成為使上部電極112的大小(順沿鍍銅層103之面的區域)小於電介質層111及下部電極110的大小(順沿鍍銅層103之面的區域)。亦即，順沿鍍銅層103之面方向的上部電極112周緣部係形成在電介質層111之周緣部及下部電極110之周緣部的內側。透過使上部電極112之端部與下部電極110之端部分開，且各端部間以電介質層隔開，故無短路缺失，可提高可靠度。
其次，說明有關電子零件10的製造方法。如圖2所示，準備玻璃基材100。接著，如圖3所載，在玻璃基材100形成貫通孔101。貫通孔101的剖面形狀或直徑並不限定於圓筒狀。也可為例如縱剖面呈X形的貫通孔等，使其中央部直徑較頂部直徑及底部直徑更窄的形狀，或者也可形成為底部直徑相對於頂部直徑為 小的形狀等。而且，也可形成為較中央部直徑較貫通孔頂部的直徑及底部直徑直徑還寬的形狀。
貫通孔101的形成方法，除了雷射加工、放電加工之外，在使用感光性阻劑材料時，也可使用噴砂加工、乾蝕刻、利用氫氟酸等的化學蝕刻加工。而且，也可使用感光性玻璃製作玻璃芯基板20。另外，因雷射加工、放電加工較簡便，且生產量佳，故甚理想。甚至，可使用的雷射可選自CO2雷射、UV雷射、皮秒(picosecond)雷射、飛秒(femtosecond)雷射等。
接著，如圖4所示，在形成有貫通孔101的玻璃基材100之表面以及貫通孔101內形成種子金屬層102。基於從電特性、製造容易性的觀點及成本面的觀點而言，種子金屬層102為，以濺鍍法依序形成和玻璃材料具良好密接性的鈦層及銅層。因利用半加成法有利於微細配線的形成，玻璃基材100上之電路形成用的鈦層及銅層的合計膜厚，係以在1μm以下為佳。比1μm更厚時，難以形成間距30μm以下的微細配線。接著，形成無電解鍍覆層。相較於只有鈦層及銅層的情況，可在貫通孔101的整個內部皆形成金屬皮膜，通孔的連接可靠度可獲得提升。
另外，無電解鍍覆層可應用無電解銅鍍覆、無電解鎳鍍覆等，但因無電解鎳鍍覆和玻璃材料或鈦層、銅層的密接性良好，故以無電解鎳鍍覆為佳。若無電解鎳鍍覆的厚度太厚，則不僅微細配線難以形成，也會因膜應力增加而導致密接性降低，故無電解鎳鍍覆厚 度以1μm以下為佳。更佳為0.5μm以下，再更佳為0.3μm以下。此外，在無電解鎳鍍覆皮膜也可包含來自還原劑之共析物的磷、或包含於無電解鎳鍍覆液的硫或鉛或鉍等。經由以上步驟，即可獲得在形成有貫通孔101的玻璃基板上形成有種子金屬層102的基板(參照圖4)。
接著，如圖5所示，形成光阻劑圖案FR。光阻劑圖案FR的形成方法係例如在種子金屬層102的整面上形成光阻劑層。所形成的光阻劑層可應用負型乾膜阻劑、負型液狀阻劑、正型液狀阻劑。因簡便且價廉，阻劑層形成以負型光阻劑為佳。關於阻劑層的形成方法，若為例如負型乾膜阻劑，可應用輥壓積層法、真空積層法。若為液狀負型、或正型阻劑時，其形成方法可選自縫塗布、簾塗布、模塗布、噴塗、靜電塗布、噴墨塗布、凹印塗布(gravure coating)、網版印刷、凹版膠印(gravure offset printing)、旋塗布、刮刀塗布。這些阻劑層的形成方法並不限定於上述方法。
接著，將所期望的電路圖案以一般的光微影法形成在光阻劑層。阻劑圖案FR係在進行位置對準而使要形成後續鍍銅層103的部位露出後，藉由曝光、顯影處理而進行圖案化。阻劑層的厚度取決於後續步驟的電解鍍覆層厚度，較佳為5μm以上25μm以下。阻劑層的厚度薄於5μm時，作為導體電路層的電解鍍覆層即無法增膜至5μm以上，而有電路的連接可靠度降低的可能。阻劑層的厚度比25μm更厚時，則難以形成間距30μm以下的微細配線。依此方式即可獲得形成有如圖5所示之光阻劑圖案FR的玻璃芯基板20。
接著，如圖6所示，以電解鍍覆法形成鍍銅層103。以電解鍍覆法而言，因使用電解鍍銅層簡便又價廉，且電傳導性良好，故甚為理想。電解鍍銅層厚以3μm以上30μm以下為佳。在電解鍍銅層厚未達3μm的情況，會有因後續的蝕刻處理而使電路消失的危險，還會有降低電路的連接可靠度及電傳導性的危險。電解鍍銅層厚超過30μm時，必須形成厚度30μm以上的阻劑層，而耗費製造成本。而且，因阻劑層解析度降低，而難以形成間距30μm以下的微細配線。更佳為5μm以上25μm以下，再更佳為10μm以上20μm以下。
另外，除電解鍍銅之外，也可使用電解鍍鎳、電解鍍鉻、電解鍍鈀、電解鍍金、電解鍍銠、電解鍍銥等。
其次，如圖7所示，以電解鍍覆形成配線後，去除無用的阻劑層，使種子金屬層102露出。阻劑層去除的方法並無限定，可藉例如公知的一般方法利用鹼性水溶液剝離去除。
接著，如圖8所示，將種子金屬層102去除，藉由將電路實施電性斷開，而在玻璃基材100上形成電子電路層。種子層去除方法可使用以化學蝕刻依序將無電解Ni層、銅層、鈦層去除的方法。去除種子層的方法及所使用的蝕刻液種類並無限定。
接著，使用圖9至圖17，將在玻璃芯基板20內製造MIM電容器109的方法進行揭露。另外，圖9至圖17係為圖8中以兩點鏈線P標示之區域的放大顯示圖。
圖9中的鍍銅層103係以上述方式形成者，其為導體電路層的一部分。接著，如圖10所示，在鍍銅層103的整面上依序形成下部電極110、電介質層111，接著為上部電極112，然後為種子金屬層113的薄膜。薄膜的形成方法，係使用例如真空蒸鍍法、濺鍍法、離子鍍覆法(ion plating method)、MBE法、雷射剝蝕法、CVD法等一般方法。也可使用其他薄膜形成方法。
其次，如圖11所示，形成阻劑圖案RP。接著，如圖12所示，使用種子金屬層113藉電解鍍覆法形成上部導體114。電解鍍覆法雖可例舉出電解鍍鎳、電解鍍銅、電解鍍鉻、電解鍍鈀、電解鍍金、電解鍍銠、電解鍍銥等，但以電解鍍銅較簡便又價廉，且電傳導性良好，甚為理想。
接著，如圖13所示，將無用的阻劑圖案RP去除後，將無用部分的種子金屬層113去除。阻劑圖案RP的去除係以公知的鹼性水溶液進行剝離處理。此外，種子金屬層113的去除可使用公知的化學蝕刻液。甚至，也可使用乾式蝕刻法去除。
接著，如圖14所示，形成光阻劑圖案FP。然後，如圖15所示，將光阻劑圖案FP作為阻劑層，將下部電極110、上部電極112及電介質層111的無用部分去除。下部電極110、上部電極112及電介質層111的去除可使用化學蝕刻法、乾式蝕刻法、或任一種公知方法，並無特別限定。
接著，如圖16所示，去除無用的光阻劑圖案FP。在此階段的MIM電容器109構造中，下部電極110及上部電極112係成為相同大小(順沿鍍銅層103之面的區域一致)。亦即，順沿鍍銅層103之面方向的上部電極112的周緣部係和電介質層111之周緣部及下部電極110之周緣部一致。在此情況下，因為上部電極112及下部電極110之端部的分開程度只有電介質層111的厚度量，下部電極110與上部電極112間會有發生短路缺失之虞。因此，藉由在圖17所示的步驟中去除構成上部電極112之無用部分，就可製得上部電極112之大小(順沿鍍銅層103之面的區域)小於電介質層111及下部電極110之大小(順沿鍍銅層103之面的區域)的MIM電容器109。亦即，上部電極112順沿鍍銅層103之面方向的周緣部係形成在電介質層111之周緣部及下部電極110之周緣部的內側。
藉由該步驟，可使上部電極112與下部電極110之端部的距離拉開，且各端部間可藉電介質層111隔開，故可形成無短路缺失且具高可靠度的MIM電容器109。
接著，參照圖1，就第1上側多層配線層130A、第2上側多層配線層130B、第1下側多層配線層130C、第2下側多層配線層130D的多層配線形成方法加以說明。
構成上述絕緣樹脂層120及絕緣樹脂層131之材料，可使用例如環氧樹脂、聚醯亞胺、馬來亞醯胺 樹脂、聚對苯二甲酸乙二酯、聚伸苯醚、液晶聚合物及這些材料的複合材料、或者感光性聚醯亞胺樹脂、感光性聚苯并唑(polybenzoxazole)、感光性丙烯酸-環氧樹脂。絕緣樹脂的形成方法不受限定，只要是薄片狀材料，可使用真空積層、真空壓製、輥壓積層法。若為液狀，可選自縫塗布、簾塗布、模塗布、噴塗、靜電塗布、噴墨塗布、凹印塗布、網版印刷、凹版膠印、旋塗、刮刀塗布。另外，若為最外層，則可使用阻焊劑。
各絕緣樹脂層120及絕緣樹脂層131的厚度較佳為5μm以上50μm以下。若超過50μm，因可形成於絕緣樹脂的介層孔132較難以小徑化，而有無法實現配線高密度化之虞，再者，若未達5μm時，層間絕緣性會變得難以確保。
各絕緣樹脂層131中的介層孔132的形成，只要是非感光性絕緣樹脂，即可使用雷射加工。雷射雖可例舉出CO2雷射、UV雷射、皮秒雷射、飛秒雷射等，但以UV雷射、CO2雷射較簡便，較理想。
若為感光性絕緣樹脂，則可藉光微影法形成。形成介層孔後，較佳為藉由適當地使用過錳酸溶液進行去汙(desmear)，俾提升樹脂表面的粗糙化及使介層孔內清潔，而提升和鍍銅層103的密接性。或者也可藉由電漿處理進行樹脂表面及介層孔內部淨化的方法。
再者，也可對外部連接端子134進行表面處理。透過進行表面處理，和焊球135的接合性得以提高。表面處理係將錫或錫合金的鍍覆皮膜、無電解Ni-P/ 無電解Pd-P/Au鍍覆皮膜、或者無電解Ni-P/Au鍍覆皮膜等施行成膜。此外，也可施行預焊處理、或者OSP(Organic Solderability Preservative，有機保焊膜)等有機皮膜處理。焊球135可藉網版印刷法、焊球轉移搭載法、電解鍍覆法等形成。焊球的組成可使用錫、銀、銅、鉍、鉛、鋅、銦、銻等之一種，或複數種的混合物，這些金屬材料的混合比例則不拘泥。也可設置引線接合用的焊墊來代替焊料。
其他方面，也可藉由使用公知的半加成法或減去法(subtractive method)重複形成絕緣樹脂層131、介層孔132、鍍銅層103而形成多層配線。
另外，上述說明中，雖是陳述在形成於玻璃基材100上的導體電路上形成MIM電容器109的一個例子，但並不限於此種構造。
若依據本實施形態的電子零件10，芯基板係藉由使用線熱膨脹係數低且彈性率高的玻璃，而獲得因熱循環所致的尺寸變動少的內建電容器用電路基板。藉此，可確保施行熱循環時的電子電路連接可靠度及外部連接端子之連接可靠度。而且，藉由下部電極與上部電極挾持電介質層而形成的電容器中，上部電極較電介質及下部電極更小，可確保上部電極與下部電極之端部彼此間分開的距離，並且可藉電介質層將上部電極與下部電極電性分隔，故可防止電極間的短路，使電性可靠度得以提高。
圖18為本發明第2實施形態的電子零件10A的縱剖面圖。另外，下文的說明中，和圖1相同的要素或具有相同機能的各部分係使用同一符號，並省略其重複說明。
電子零件10A中，具有和MIM電容器109相同構成的MIM電容器140係形成於積層配置在玻璃芯基板20之第1上側多層配線層130A內。亦即，MIM電容器也可形成在玻璃芯基板20上。此外，也可設在積層於玻璃芯基板20的其他多層配線層內。
圖19為本發明第3實施形態的電子零件10B的縱剖面圖。另外，以下說明中，和圖1及圖18相同的要素或具有相同機能的各部分係使用同一符號，並省略其重複說明。
電子零件10B中，焊球135可位在兩面。而且，也可搭載半導體晶片150或小片式零件(chip parts)151。
實施例
(實施例1)
如圖2所示，準備玻璃基材100(日本電氣硝子(股)製OA-10G，厚度0.5mm、線熱膨脹係數3ppm/K)。接著，如圖3所示，使用皮秒雷射加工機，形成貫通孔101的直徑為頂部直徑80um、底部直徑60um的貫通孔101。接著，如圖4所示，使用濺鍍法在玻璃基材100的表背面形成鈦膜50nm、銅膜300nm作為種子金屬層102。再以增加通孔101內之種子金屬層102的 膜厚為目的而形成0.1μm厚的無電解鎳鍍覆層。依上述方式形成由鈦、銅、鎳構成的種子金屬層102。
接著，如圖5所示，將厚度25μm的感光性乾膜阻劑以輥壓積層法設在種子金屬層102上，並藉光微影法形成阻劑圖案FR。接著，如圖6所示，在形成厚度15μm的鍍銅層103後，藉由在鹼性溶液中將阻劑圖案FR剝離，而獲得圖7所示的基板。再而，依序使用硝酸-過氧化氫混合蝕刻液將種子金屬層102的Ni層去除，使用硫酸-過氧化氫混合蝕刻液將Cu層去除，使用氫氧化鉀-過氧化氫蝕刻液將Ti層溶解去除，而獲得圖8所示的玻璃芯基板20。
其次，在形成於圖9所示之玻璃芯基板20上的鍍銅層103之整個面上，如圖10所示地，將構成MIM電容器109的Ti/氧化鋁/Ti/Cu層分別以濺鍍成膜形成厚度50nm/100nm/50nm/300nm。接著，將乾膜阻劑層以真空積層法形成在鍍銅層103的整個面上。
然後，如圖11所示，在藉一般光微影法形成阻劑圖案RP後，藉電解鍍銅以10μm厚度形成MIM電容器109的上部導體114。再以鹼性水溶液將阻劑圖案RP剝離去除，之後用硫酸-過氧化氫蝕刻液將MIM電容器形成用的種子金屬層113溶解去除(圖13)。接著，如圖15所示，在上部導體114上形成乾膜阻劑層FP後，施行圖案化，而製得上部導體114受到保護的基板。
接著，如圖16所示，藉乾式蝕刻法去除上部電極112及電介質層111及下部電極110(圖16)。最 後，藉由使用氫氧化鉀-過氧化氫蝕刻液將屬於鈦層的上部電極112蝕刻去除，而獲得MIM電容器109。
上部電極112中，順沿鍍銅層(導體部)103之面的區域係形成為小於電介質層111順沿鍍銅層103之面的區域及下部電極110順沿鍍銅層之面的區域。
而且，使用增層樹脂GX-T31(Ajinomoto FineTechno製)藉真空積層法在玻璃芯基板20的表背兩面形成厚度40μm的絕緣樹脂層131，然後藉UV雷射加工機形成直徑60μm的介層孔132。接著，藉去汙處理、無電解銅鍍覆處理而形成厚度0.8μm的無電解銅鍍覆層，之後，在表背兩面形成厚度25μm的乾膜阻劑層。
藉光微影法形成阻劑圖案後，藉電解鍍銅將厚度15μm的導體電路層形成表背各層的多層電路層。透過重複形成以上的多層電路，而在玻璃芯配線上的表背面將增層多層電路各形成2層的電路層。表背最外層係形成阻焊層，並藉光微影法使外部連接端子部露出。接著，藉由在圖1所示外部連接端子134之表面進行鎳-金鍍覆再形成焊球135，而製得內建有MIM電容器109的電子零件10。
(比較例1)
比較例1係經由圖2至圖15所示的步驟，製作圖16所示之上部電極112的大小和電介質層111及下部電極110(鍍銅層103之面方向的區域)相同而內建有MIM電容器109的電子零件。該比較例的製造方法，除了未實施圖17所示的步驟外，其餘和前述實施例1的方 法相同。在此情況中，上部電極112與下部電極110端部的相隔距離只有電介質層11的厚度100nm。
(比較例2)
比較例2為使用一般厚度0.5mm的玻璃環氧基板(線熱膨脹係數18ppm/k)製作電子零件的例子。另外，貫通孔101係用鑽孔加工機形成孔徑100μm。而且，在圖4中，藉無電解銅鍍覆形成種子金屬層102。其餘步驟和實施例1的方法相同，而製得內建有MIM電容器109的電子零件。
使用上述實施例1、比較例1及比較例2的基板進行-40至125℃、1000次循環(高溫、低溫各30分鐘)的液槽冷熱衝擊試驗。其結果記載於表1。
依表1所載的結果，實施例1中，即使在冷熱衝擊試驗後也沒有層間剝離的情形。每100次循環追蹤配線電阻變化的結果，都在±3%以內，結果甚為良好。同樣對MIM電容器109的電容量變化進行追蹤結果，同樣在±3%以內，結果良好。
比較例1中，其試驗結果，雖配線的電阻值變化在±3%以內，結果良好，但卻觀測到循環200次後MIM電容器109的電容量急遽降低。經故障分析結果，在上部電極112與下部電極110間確認有發生短路。
比較例2中，其試驗結果已確認在循環500次後，配線的電阻值變化急遽上昇，且觀測到在200次循環後MIM電容器109的電容量急遽降低。經故障分析的結果，在玻璃環氧基板的貫通孔角落確認到已斷線，而且在MIM電容器109的上部電極112與下部電極110間也觀測到剝離現象。調查原因的結果，已判知為有機基板的線熱膨脹所致。
另外，本發明並不限定於上述實施形態，在實施階段中，在不逸離本發明要旨的範圍內，可進行各種改變。再者，各實施形態可酌視情況加以組合及實施，於該情況可獲得組合的效果。甚至，上述實施形態中亦包含各種發明，藉由從所揭示的複數個構成要件加以選擇組合，即可獲得各種發明。例如，即使從實施形態所揭示的全部構成要件中刪除若干構成要件，仍可解決課題並獲得功效時，經刪除該等構成要件後的構成即可擷取作為發明。
產業上的可利用性
若依據本發明，藉由在玻璃芯基板上形成MIM電容器，可以高可靠度製造電子零件，且可使用於半導體封裝基板、中介板、光學元件用基板等。

Claims (5)

  1. 一種電子零件，具備：玻璃芯基材；絕緣樹脂材層，積層在該玻璃芯基材，內部形成有導體電路；及電容器，具有：形成在構成前述導體電路的導體部上的下部電極；積層形成在該下部電極上的電介質層；積層形成在前述電介質層上的上部電極；及積層形成在前述上部電極上的上部導體，其中，順沿前述導體部之面方向的前述上部電極的周緣部係形成在前述電介質層之周緣部及下部電極之周緣部的內側。
  2. 如請求項1之電子零件，其中前述導體電路、前述下部電極、前述上部電極、前述上部導體係將至少選自銅、鎳、鈀、鈦的1種以上金屬以單體或複數種積層而成。
  3. 如請求項1之電子零件，其中前述電介質層係選自氧化鋁、氧化矽、氮化矽、氧化鉭、氧化鈦、鈦酸鈣、鈦酸鋇、鈦酸鍶。
  4. 一種電子零件，具備：玻璃芯基材，形成有貫通兩面的貫通孔；絕緣樹脂材層，分別積層於該玻璃芯基材的兩面，內部形成有經由前述貫通孔而互相連接的導體電路；及 電容器，具有：形成在構成前述導體電路之導體部上的下部電極、積層形成在該下部電極上的電介質層、積層形成在前述電介質層上的上部電極、及積層形成在前述上部電極的上部導體；其中，順沿前述導體部之面方向的前述上部電極的周緣部係形成在前述電介質層之周緣部及下部電極之周緣部的內側。
  5. 一種電子零件製造方法，至少包含以下製程：在玻璃芯基板表面形成導體電路；在前述導體電路的預定導體部上形成下部電極；在前述下部電極上形成電介質層；順沿前述導體部之面方向，在前述電介質層上形成其周緣部較前述電介質層之周緣部及下部電極之周緣部更內側的上部電極；及藉由在前述上部電極上形成上部導體而形成電容器。
TW106142082A 2016-12-02 2017-12-01 電子零件及電子零件製造方法 TWI765941B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-235277 2016-12-02
JP2016235277A JP7080579B2 (ja) 2016-12-02 2016-12-02 電子部品製造方法

Publications (2)

Publication Number Publication Date
TW201834514A true TW201834514A (zh) 2018-09-16
TWI765941B TWI765941B (zh) 2022-06-01

Family

ID=62242857

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142082A TWI765941B (zh) 2016-12-02 2017-12-01 電子零件及電子零件製造方法

Country Status (6)

Country Link
US (1) US11412615B2 (zh)
EP (1) EP3550942A4 (zh)
JP (1) JP7080579B2 (zh)
CN (1) CN109964544B (zh)
TW (1) TWI765941B (zh)
WO (1) WO2018101468A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800153B (zh) * 2020-12-24 2023-04-21 南韓商東友精細化工有限公司 電路板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7008276B2 (ja) * 2017-12-15 2022-01-25 大日本印刷株式会社 実装基板及びその製造方法
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
JP6725095B2 (ja) 2018-06-21 2020-07-15 大日本印刷株式会社 配線基板および半導体装置
WO2020171940A1 (en) 2019-02-21 2020-08-27 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same
WO2020185020A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
WO2020185021A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
JP2022523898A (ja) * 2019-03-12 2022-04-27 アブソリックス インコーポレイテッド パッケージング基板及びその製造方法
JP2020161785A (ja) * 2019-03-27 2020-10-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
EP3989440A4 (en) * 2019-06-18 2022-08-10 Toppan Inc. MULTILAYER CIRCUIT BOARD WITH LC RESONANCE CIRCUIT AND ELECTRONIC COMPONENT PACKAGE WITH A MULTILAYER CIRCUIT BOARD WITH LC RESONANCE CIRCUIT
JP2021100007A (ja) * 2019-12-19 2021-07-01 Tdk株式会社 電子部品及びその製造方法
CN114745842B (zh) * 2020-12-24 2024-04-19 东友精细化工有限公司 电路板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2997922B2 (ja) 1997-05-20 2000-01-11 コンスコア株式会社 自動販売機展示用商品見本
JP3484324B2 (ja) * 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
JP2000151114A (ja) 1998-11-11 2000-05-30 Sony Corp 多層基板及びその製造方法
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
WO2001082666A1 (en) * 2000-04-20 2001-11-01 Hitachi, Ltd. Circuit board and production method therefor
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
JP4537753B2 (ja) * 2003-06-10 2010-09-08 大日本印刷株式会社 多層配線基板およびその製造方法
JP4937495B2 (ja) * 2003-12-25 2012-05-23 新光電気工業株式会社 キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
JP2005197586A (ja) * 2004-01-09 2005-07-21 Shinko Electric Ind Co Ltd キャパシタの製造方法、キャパシタ内蔵基板の製造方法、キャパシタ、およびキャパシタ内蔵基板
JP2006013353A (ja) * 2004-06-29 2006-01-12 Kyocera Corp 配線基板
US7100277B2 (en) 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
US20060022304A1 (en) * 2004-07-29 2006-02-02 Rohm And Haas Electronic Materials Llc Dielectric structure
JP2006253631A (ja) 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
KR100755365B1 (ko) * 2005-02-15 2007-09-04 삼성전자주식회사 엠. 아이. 엠 커패시터들 및 그 형성방법들
JP4671829B2 (ja) * 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
JP5103724B2 (ja) * 2005-09-30 2012-12-19 富士通株式会社 インターポーザの製造方法
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
JP2008227177A (ja) * 2007-03-13 2008-09-25 Nec Corp インターポーザ、半導体モジュール、及びそれらの製造方法
US8730647B2 (en) * 2008-02-07 2014-05-20 Ibiden Co., Ltd. Printed wiring board with capacitor
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2010251530A (ja) * 2009-04-16 2010-11-04 Cmk Corp キャパシタ内蔵型多層プリント配線板及びその製造方法
JP5659592B2 (ja) * 2009-11-13 2015-01-28 ソニー株式会社 印刷回路基板の製造方法
JP2011129665A (ja) * 2009-12-17 2011-06-30 Sony Corp 積層配線基板の製造方法
TWI436463B (zh) * 2009-12-31 2014-05-01 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
JP5868575B2 (ja) * 2010-04-15 2016-02-24 浜松ホトニクス株式会社 接続基板
US9837352B2 (en) * 2015-10-07 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800153B (zh) * 2020-12-24 2023-04-21 南韓商東友精細化工有限公司 電路板
US11832385B2 (en) 2020-12-24 2023-11-28 Dongwoo Fine-Chem Co., Ltd. Circuit board

Also Published As

Publication number Publication date
US11412615B2 (en) 2022-08-09
JP2018093061A (ja) 2018-06-14
EP3550942A4 (en) 2020-01-01
CN109964544A (zh) 2019-07-02
US20190269013A1 (en) 2019-08-29
TWI765941B (zh) 2022-06-01
WO2018101468A1 (ja) 2018-06-07
EP3550942A1 (en) 2019-10-09
CN109964544B (zh) 2023-02-24
JP7080579B2 (ja) 2022-06-06

Similar Documents

Publication Publication Date Title
TWI765941B (zh) 電子零件及電子零件製造方法
JP7083600B2 (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
US10923439B2 (en) Core substrate, multi-layer wiring substrate, semiconductor package, semiconductor module, copper-clad substrate, and method for manufacturing core substrate
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
JP7444210B2 (ja) キャパシタ内蔵ガラス回路基板
US8362369B2 (en) Wiring board
US11516911B2 (en) Glass circuit board and stress relief layer
US11756846B2 (en) Glass core, multilayer circuit board, and method of manufacturing glass core
JP2007208263A (ja) 薄膜キャパシタ内蔵型印刷回路基板の製造方法
JP2018107256A (ja) ガラス配線板、半導体パッケージ基板、半導体装置、及び半導体装置の製造方法
JP2010027948A (ja) キャパシタ、キャパシタ内蔵基板及びキャパシタの製造方法
JP2019114723A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
JP6946745B2 (ja) ガラス回路基板及びその製造方法
JP2019197791A (ja) キャパシタ内蔵ガラス基板、及びキャパシタ内蔵回路基板
JP7009958B2 (ja) キャパシタ内蔵ガラス基板の製造方法
WO2023090197A1 (ja) 配線基板及びその製造方法