TW201813239A - 電池控制電路 - Google Patents

電池控制電路 Download PDF

Info

Publication number
TW201813239A
TW201813239A TW106130162A TW106130162A TW201813239A TW 201813239 A TW201813239 A TW 201813239A TW 106130162 A TW106130162 A TW 106130162A TW 106130162 A TW106130162 A TW 106130162A TW 201813239 A TW201813239 A TW 201813239A
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
output
unit
cell
Prior art date
Application number
TW106130162A
Other languages
English (en)
Other versions
TWI765907B (zh
Inventor
柴田浩平
Original Assignee
三美電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三美電機股份有限公司 filed Critical 三美電機股份有限公司
Publication of TW201813239A publication Critical patent/TW201813239A/zh
Application granted granted Critical
Publication of TWI765907B publication Critical patent/TWI765907B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0036—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using connection detecting circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本發明的課題在於提供一種可以高精度地保護串聯連接有複數個單元的二次電池之電池控制電路。本發明用以解決課題之手段為一種電池控制電路，係使用於用以保護串聯連接有複數個單元的二次電池之電池保護裝置，該電池控制電路係具備：位準移位電路，係對前述複數個單元的單元電壓分別進行位準移位來生成複數個位準移位電壓；最大電壓輸出電路，係針對前述複數個位準移位電壓分別具有用以將前述複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成輸出電壓的差動放大電路，並藉由同時比較複數個前述輸出電壓，輸出對應於複數個前述單元電壓中電壓值最高的單元電壓的最大電壓；過充電檢測電路，係根據前述最大電壓檢測前述二次電池的過充電；以及最大電壓單元特定電路，係根據複數個前述輸出電壓特定前述複數個單元中電壓值最高的單元。

Description

電池控制電路
本發明有關於一種電池控制電路。
以往，為了防止電池單元(battery cell)的過充電或過放電，已知有輸出串聯連接的複數個電池單元的電壓中的最大電壓或最小電壓的技術。
[先前技術文獻] [專利文獻]
專利文獻1：日本特開平7-105986號公報。
然而，.在以往的技術中，由於在複數個單元(cell)中不知道哪個單元具有最大或最小的單元電壓，因此很難高精度地保護串聯連接有複數個單元的二次電池。
因此，本發明的一個態樣的目的在於提供一種可以高精度地保 護串聯連接有複數個單元的二次電池之電池控制電路。
為了達到上述目的，在本發明中提供一種電池控制電路，係使用於用以保護串聯連接有複數個單元的二次電池之電池保護裝置；前述電池控制電路係具備：位準移位(level shift)電路，係對前述複數個單元的單元電壓分別進行位準移位來生成複數個位準移位電壓；最大電壓輸出電路，係針對前述複數個位準移位電壓分別具有用以將前述複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成輸出電壓的差動放大電路，並藉由同時比較複數個前述輸出電壓，輸出對應於複數個前述單元電壓中電壓值最高的單元電壓的最大電壓；過充電檢測電路，係根據前述最大電壓檢測前述二次電池的過充電；以及最大電壓單元特定電路，係根據複數個前述輸出電壓，特定前述複數個單元中電壓值最高的單元。
另外，為了達到上述目的，在本發明中提供一種電池控制電路，係使用於用以保護串聯連接有複數個單元的二次電池之電池保護裝置；前述電池控制電路係具備：位準移位電路，係對前述複數個單元的單元電壓分別進行位準移位來生成複數個位準移位電壓；最小電壓輸出電路，係針對前述複數個位準移位電壓分別具有用以將前述複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成輸出電壓的差動放大電路，並藉由同時比較複數個前述輸出電壓，輸出對應於複數個前述單元電壓中電壓值最低的單元電壓的最小電壓；過放電檢測電路，係根據前述最小電壓檢測前述二次 電池的過放電；以及最小電壓單元特定電路，係根據複數個前述輸出電壓特定前述複數個單元中電壓值最低的單元。
另外，為了達到上述目的，在本發明中提供一種電池控制電路，係使用於用以保護串聯連接有複數個單元的二次電池之電池保護裝置；前述電池控制電路係具備：位準移位電路，係對前述複數個單元的單元電壓分別進行位準移位來生成複數個位準移位電壓；最大電壓輸出電路，係針對前述複數個位準移位電壓分別具有用以將前述複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成第一輸出電壓的差動放大電路，並藉由同時比較複數個前述第一輸出電壓，輸出對應於複數個前述單元電壓中電壓值最高的單元電壓的最大電壓；最大電壓單元特定電路，係根據複數個前述第一輸出電壓特定前述複數個單元中電壓值最高的單元；以及最小電壓輸出電路，係針對前述複數個位準移位電壓分別具有用以將前述複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成第二輸出電壓的差動放大電路，並藉由同時比較複數個前述第二輸出電壓，輸出對應於複數個前述單元電壓中電壓值最低的單元電壓的最小電壓。
根據本發明，可以高精度地保護串聯連接有複數個單元的二次電池。
1‧‧‧充電控制電晶體
2‧‧‧放電控制電晶體
5‧‧‧正極端子
6‧‧‧負極端子
9a‧‧‧正極側電源路徑
9b‧‧‧負極側電源路徑
11a、11b、12a、12b、21c、21d、22c、22d、23c、23d‧‧‧預驅動器
20‧‧‧單元平衡電路
21a、22a、22a‧‧‧放電電晶體
21b、22b、23b‧‧‧放電電阻
30‧‧‧二次電池
31至34‧‧‧單元
51至55‧‧‧配線
70、700‧‧‧電池保護電路
71、71A、71B‧‧‧最大電壓檢測部
72、72A‧‧‧最小電壓檢測部
73‧‧‧電壓檢測部
74‧‧‧控制電路
75‧‧‧解碼器
75a至75f‧‧‧開關
80‧‧‧電池保護裝置
90‧‧‧負載
100‧‧‧電池組
110、210、410、510‧‧‧位準移位電路
111、112、113、114、115、116、211至216、311、312、321、322、331、332、334、335、341、342、351、352、424、437、447、457、524、537、547、557‧‧‧電阻
120、420‧‧‧最大電壓輸出電路
121、221、433、533‧‧‧輸出節點
130、140、150、230、240、250、430、440、450、530、540、550‧‧‧差動放大電路
131、141、151、231、241、251、 333、451‧‧‧ 放大器
132、142、152、232、242、252、432、442、452、532、542、552‧‧‧輸出電晶體
133、143、153、232、243、253‧‧‧反饋電晶體
134、135、144、145、154、155、234、235、244、245、254、255、425、426、427、428、429、435、445、455、525至529、535、545、555‧‧‧電晶體
136、146、156、236、246、256、436、446、456、536、546、556‧‧‧臨限值電晶體
137、147、157、237、247、257、472、572‧‧‧電流鏡
160、460‧‧‧最大電壓單元特定電路
161、163、165、261、263、265、411、412、413、422、461、463、465、511至513、522、561、563、565‧‧‧定電流源
162、164、166、262、264、266、462、464、466、562、564、566‧‧‧判定電晶體
220、520‧‧‧最小電壓輸出電路
260、560‧‧‧最小電壓單元特定電路
310‧‧‧過充電檢測電路
313、323、333、343、353‧‧‧比較器
315‧‧‧檢測電壓
320‧‧‧過放電檢測電路
330‧‧‧差電壓放大電路
340‧‧‧單元平衡控制檢測電路
344‧‧‧基準電壓
350‧‧‧斷線檢測電路
414、415、416、421、423、446、456、514至516、521、523‧‧‧MOS電晶體
471、571‧‧‧電壓電流轉換部
473、573‧‧‧電流電壓轉換部
474、574‧‧‧校正電路
721‧‧‧放電電阻
725、727‧‧‧PMOS放電電晶體
726、728‧‧‧NMOS放電電晶體
CB‧‧‧單元平衡控制允許信號
CO_CNT‧‧‧充電控制信號
COUT、DOUT、V1、V2、VDD、VSS、VM、OUT1至OUT3‧‧‧端子
D‧‧‧差
DO_CNT‧‧‧放電控制信號
Ma1、Ma2、Ma3‧‧‧低位準輸出判定信號
Mi1、Mi2、Mi3‧‧‧高位準輸出判定信號
OOUT1_CNT、UT2_CNT、OUT3_CNT‧‧‧放電指令信號
OVP‧‧‧過充電檢測信號
OW‧‧‧斷線檢測信號
UVP‧‧‧過放電檢測信號
Va1、Va2、Va3、Vb1、Vb2、Vb3‧‧‧輸出電壓
Vc1、Vc2、Vc3、VC1-Vth、VC2-Vth、VC3-Vth‧‧‧位準移位電壓
VC1、VC2、VC3‧‧‧單元電壓
VCB‧‧‧單元平衡控制臨限值
Vd1、Vd2、Vd3、Vth、Vmax-Vth‧‧‧臨限值電壓
VDIFF‧‧‧差電壓
Vmax‧‧‧最大電壓
Vmin‧‧‧最小電壓
VOW‧‧‧斷線檢測臨限值
圖1係顯示電池組(battery pack)的結構的一例的圖。
圖2係顯示最大電壓檢測部的結構的一例的圖。
圖3係顯示最小電壓檢測部的結構的一例的圖。
圖4係顯示電壓檢測部的結構的一例的圖。
圖5係顯示最大電壓檢測部的結構的其他的一例的圖。
圖6係顯示最小電壓檢測部的結構的其他的一例的圖。
圖7係顯示控制電路的控制狀態的轉變的一例的狀態轉變圖。
圖8係顯示電池組的結構的其他的一例的圖。
以下，按照圖式來說明本發明的實施形態。
圖1係顯示電池組的結構的一例的圖。圖1所示的電池組100內置具備二次電池30以及電池保護裝置80。
二次電池30是可充放電之電池的一例。二次電池30可以向連接到正極端子5(P+端子)與負極端子6(P-端子)的負載90供電。二次電池30可以由連接到正極端子5與負極端子6的未圖示的充電器來進行充電。作為二次電池30的具體例，列舉有鋰離子電池、鋰聚合物電池等。電池組100可以內置在負載90中，也可以進行外部安裝。
負載90是將電池組100的二次電池30作為電源的負載的一例。作為負載90的具體例，列舉有可以攜帶的攜帶式終端裝置等電子設 備。作為攜帶式終端裝置的具體例，列舉有行動電話、智慧型手機、平板電腦、遊戲機、電視、音樂或視頻播放器、照相機等電子設備。
二次電池30被構成為包含有串聯連接的複數個單元(在圖1中，以3個單元31至33為示例)。二次電池30的正極連接到構成在二次電池30中的單元31至33中電位最高的最上段的單元33的正極，二次電池30的負極連接到構成在二次電池30中的單元31至33中電位最低的最下段的單元31的負極。此外，單元的正極是指該單元的高電位側的電極，單元的負極是指該單元的低電位側的電極。
電池保護裝置80是將二次電池30作為電源進行工作，並藉由控制二次電池30的充放電來保護二次電池30免於過充電等的電池保護裝置的一例。電池保護裝置80係具備正極端子5、負極端子6、單元平衡電路20、充電控制電晶體1、放電控制電晶體2以及電池保護電路70。
正極端子5是連接到負載90或充電器的正極側端子之端子的一例。負極端子6是連接到負載90或充電器的負極側端子之端子的一例。
二次電池30的正極(單元33的正極)與正極端子5係藉由正極側電源路徑9a連接，二次電池30的負極(單元31的負極)與負極端子6係藉由負極側電源路徑9b連接。正極側電源路徑9a是二次電池30的正極與正極端子5之間的充放電電流路徑的一例，負極 側電源路徑9b是二次電池30的負極與負極端子6之間的充放電電流路徑的一例。
二次電池30的負極(單元31的負極)係經由配線51連接到VSS端子。單元31的正極以及單元32的負極係經由配線52連接到V1端子。單元32的正極以及單元33的負極係經由配線53連接到V2端子。二次電池30的正極(單元33的正極)係經由配線54連接到VDD端子。
單元平衡電路20是用以降低單元31至33間的單元電壓的不均的均等化電路的一例。單元平衡電路20具備3個單元平衡電路部。第一單元平衡電路部係經由配線51、52並聯連接到單元31。第二單元平衡電路部係經由配線52、53並聯連接到單元32。第三單元平衡電路部係經由配線53、54並聯連接到單元33。
第一單元平衡電路部係根據來自OUT1端子的指令信號使單元31進行放電。第二單元平衡電路部係根據來自OUT2端子的指令信號使單元32進行放電。第三單元平衡電路部係根據來自OUT3端子的指令信號使單元33進行放電。單元31至33分別進行放電，使得單元31至33的各自的單元電壓相等，藉此可以保持單元31至33間的單元電壓的平衡。
例如，第一單元平衡電路部係具有串聯連接有放電電阻21b與放電電晶體21a之放電電路。同樣地，第二單元平衡電路部係具有 串聯連接有放電電阻22b與放電電晶體22a之放電電路，第三單元平衡電路部係具有串聯連接有放電電阻23b與放電電晶體23a之放電電路。放電電晶體21a係根據來自OUT1端子的接通(ON)指令信號變為接通，藉此單元31係經由放電電阻21b以及放電電晶體21a進行放電。放電電晶體22a係根據來自OUT2端子的接通指令信號變為接通，藉此單元32係經由放電電阻22b以及放電電晶體22a進行放電。放電電晶體23a係根據來自OUT3端子的接通指令信號變為接通，藉此單元33係經由放電電阻23b以及放電電晶體23a進行放電。放電電晶體21a、22a、23a例如是N通道型MOS(Metal Oxide Semiconductor；金屬氧化物半導體)電晶體。
充電控制電晶體1是用以切斷二次電池30的充電路徑的充電路徑切斷部的一例，放電控制電晶體2是用以切斷二次電池30的放電路徑的放電路徑切斷部的一例。在圖1的情況下，充電控制電晶體1係對流過二次電池30的充電電流的電源路徑9b進行切斷，放電控制電晶體2係對流過二次電池30的放電電流的電源路徑9b進行切斷。充電控制電晶體1及放電控制電晶體2是用以切換電源路徑9b的導通/切斷的開關元件，並串聯插入至電源路徑9b。
充電控制電晶體1及放電控制電晶體2例如是N通道型MOS電晶體。充電控制電晶體1被插入至電源路徑9b，使得充電控制電晶體1的寄生二極體的順向方向成為二次電池30的放電方向。放電控制電晶體2被插入至電源路徑9b，使得放電控制電晶體2的寄生二極體的順向方向成為二次電池30的充電方向。
電池保護電路70係使用於電池保護裝置80之電池控制電路的一例。電池保護電路70係用以進行二次電池30的單元31至33的保護動作之積體電路(IC；Integrated Circuit)。電池保護電路70具備最大電壓檢測部71、最小電壓檢測部72、電壓檢測部73以及控制電路74。另外，電池保護電路70具備COUT端子、VM端子、DOUT端子、OUT1端子、OUT2端子、OUT3端子、VDD端子、VSS端子、V1端子以及V2端子。
COUT端子係連接到充電控制電晶體1的閘極並用以輸出使充電控制電晶體1接通或斷開(OFF)的閘極控制信號之充電控制端子的一例。VM端子係在充電控制電晶體1及放電控制電晶體2與負極端子6之間連接到負極側電源路徑9b。DOUT端子係連接到放電控制電晶體2的閘極並用以輸出使放電控制電晶體2接通或斷開的閘極控制信號之放電控制端子的一例。
控制電路74係藉由輸出用以使預驅動器(pre-driver)11a接通並使預驅動器11b斷開的低位準的充電控制信號CO_CNT，而從COUT端子輸出用以使充電控制電晶體1接通的高位準的閘極控制信號。控制電路74係藉由使充電控制電晶體1接通來允許對二次電池30進行充電的方向的電流流過電源路徑9b。另一方面，控制電路74係藉由輸出用以使預驅動器11a斷開並使預驅動器11b接通的高位準的充電控制信號CO_CNT，而從COUT端子輸出用以使充電控制電晶體1斷開的低位準的閘極控制信號。控制電路74係藉由使充電 控制電晶體1斷開而禁止對二次電池30進行充電的方向的電流流過電源路徑9b。
控制電路74係藉由輸出用以使預驅動器12a接通並使預驅動器12b斷開的低位準的放電控制信號DO_CNT，而從DOUT端子輸出用以使放電控制電晶體2接通的高位準的閘極控制信號。控制電路74係藉由使放電控制電晶體2接通，而允許對二次電池30進行放電的方向的電流流過電源路徑9b。另一方面，控制電路74係藉由輸出用以使預驅動器12a斷開並使預驅動器12b接通的高位準的放電控制信號DO_CNT，而從DOUT端子輸出用以使放電控制電晶體2斷開的低位準的閘極控制信號。控制電路74係藉由使放電控制電晶體2斷開，而禁止對二次電池30進行放電的方向的電流流過電源路徑9b。
OUT1端子是為了均等化單元31至33間的單元電壓的不均而輸出使單元31進行放電的指令信號之單元放電控制端子的一例。OUT2端子是為了均等化單元31至33間的單元電壓的不均而輸出使單元32進行放電的指令信號之單元放電控制端子的一例。OUT3端子是為了均等化單元31至33間的單元電壓的不均而輸出使單元33進行放電的指令信號之單元放電控制端子的一例。
控制電路74係藉由輸出用以使預驅動器21d接通並使預驅動器21c斷開的低位準的放電指令信號OUT1_CNT，而從OUT1端子輸出用以使放電電晶體21a接通的高位準的指令信號。控制電路74係藉 由使放電電晶體21a接通，而使單元31經由放電電阻21b以及放電電晶體21a來進行放電。另一方面，控制電路74係藉由輸出用以使預驅動器21d斷開並使預驅動器21c接通的高位準的放電指令信號OUT1_CNT，而從OUT1端子輸出用以使放電電晶體21a斷開的低位準的指令信號。控制電路74係藉由使放電電晶體21a斷開，而使單元31停止經由放電電阻21b以及放電電晶體21a進行放電。
針對由放電指令信號OUT2_CNT以及預驅動器22d、22c所進行的單元32的放電控制、由放電指令信號OUT3_CNT以及預驅動器23d、23c所進行的單元33的放電控制也是同樣的。
VDD端子是電池保護電路70的電源端子的一例，並連接到單元33的正極以及正極側電源路徑9a。VSS端子是電池保護電路70的接地端子的一例，並連接到單元31的負極以及負極側電源路徑9b。V1端子以及VSS端子是用於檢測單元31的單元電壓之端子。V1端子以及V2端子是用於檢測單元32的單元電壓之端子。V2端子以及VDD端子是用於檢測單元33的單元電壓之端子。
最大電壓檢測部71是用於檢測單元31至33的各自的單元電壓中最大的單元電壓之電路。最小電壓檢測部72是用於檢測單元31至33的各自的單元電壓中最小的單元電壓之電路。電壓檢測部73是對用於檢測二次電池30的過充電等的電壓進行檢測之電路。控制電路74是用於對保護二次電池30免於過充電等的動作進行控制之電路。最大電壓檢測部71、最小電壓檢測部72、電壓檢測部73以 及控制電路74都不使用CPU(Central Processing Unit；中央處理器)而是由類比的邏輯電路構成的電路。
圖2係顯示最大電壓檢測部的結構的一例的圖。圖2所示的最大電壓檢測部71A是圖1所示的最大電壓檢測部71的一例。最大電壓檢測部71A具備位準移位電路110、最大電壓輸出電路120以及最大電壓單元特定電路160。
位準移位電路110分別對複數個單元的單元電壓進行位準移位來生成複數個位準移位電壓。位準移位電路110具備3個位準移位電路部。
第一位準移位電路部係對單元31的單元電壓VC1進行位準移位，來生成比單元電壓VC1更低的位準移位電壓Vc1。第一位準移位電路部係經由配線51、52並聯連接到單元31。第一位準移位電路部係具有串聯連接有電阻111與電阻112之分壓電路，並從該分壓電路輸出位準移位電壓Vc1。
第二位準移位電路部係對單元32的單元電壓VC2進行位準移位，來生成比單元電壓VC2更低的位準移位電壓Vc2。第二位準移位電路部係經由配線52、53並聯連接到單元32。第二位準移位電路部係具有串聯連接有電阻113與電阻114之分壓電路，並從該分壓電路輸出位準移位電壓Vc2。
第三位準移位電路部係對單元33的單元電壓VC3進行位準移位，來生成比單元電壓VC3更低的位準移位電壓Vc3。第三位準移位電路部係經由配線53、54並聯連接到單元33。第三位準移位電路部係具有串聯連接有電阻114與電阻115之分壓電路，並從該分壓電路輸出位準移位電壓Vc3。
如果最上段的單元33的單元電壓VC3被直接輸入至最上段的放大器151的反相輸入端子，由於電路的動作電壓不足，無法輸出與電源電壓相同的電壓等，因此無法生成輸入至放大器151的非反相輸入端子的臨限值電壓Vd3。因此，對放大器151的反相輸入端子輸入比單元電壓VC3更低的位準移位電壓Vc3。
最大電壓輸出電路120係以VSS端子的電位作為基準輸出與複數個單元電壓(在這種情況下，3個單元電壓VC1、VC2、VC3)中電壓值最高的單元電壓相對應的最大電壓Vmax。最大電壓輸出電路120係針對複數個位準移位電壓分別具有用以將複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成輸出電壓的差動放大電路。在圖2的情況下，最大電壓輸出電路120具有3個差動放大電路130、140、150。
差動放大電路130係將位準移位電壓Vc1與臨限值電壓Vd1進行比較來生成輸出電壓Va1。差動放大電路140係將位準移位電壓Vc2與臨限值電壓Vd2進行比較來生成輸出電壓Va2。差動放大電路150係將位準移位電壓Vc3與臨限值電壓Vd3進行比較來生成輸 出電壓Va3。
最大電壓輸出電路120例如藉由同時互相比較輸出電壓Va1、Va2、Va3，輸出與3個單元電壓VC1、VC2、VC3中電壓值最高的單元電壓一致的最大電壓Vmax。差動放大電路130、140、150的各自的輸出部並聯連接到最大電壓Vmax的輸出節點121，藉此最大電壓輸出電路120可以同時互相比較輸出電壓Va1、Va2、Va3。在圖2的情況下，輸出電晶體132、142、152的各自的汲極係並聯連接到輸出節點121。
輸出節點121經由電阻(例如，後述的圖4所示的電阻311、312)連接到VSS端子的電位。
在圖2中，差動放大電路130具有放大器131、輸出電晶體132、反饋電晶體133、由一對電晶體134、135組成的電流鏡137以及臨限值電晶體136。輸出電晶體132是被輸入有輸出電壓Va1之輸出開關元件的一例。電晶體132、134、135例如是P通道型MOS電晶體。電晶體133、136例如是N通道型MOS電晶體。
放大器131係放大輸入到反相輸入端子的位準移位電壓Vc1與輸入到非反相輸入端子的臨限值電壓Vd1的電壓差，並輸出作為已放大該電壓差而得的電壓的輸出電壓Va1。
輸出電晶體132係從汲極輸出與輸入到閘極的輸出電壓Va1的 值對應的電壓。輸出電晶體132的汲極輸出電壓係被輸入至反饋電晶體133的閘極。反饋電晶體133係將輸入到閘極的VSS端子基準的汲極輸出電壓轉換為電流。電流鏡137係返回由反饋電晶體133轉換而得的電流，並將返回的電流輸入至臨限值電晶體136。臨限值電晶體136係將由電流鏡137返回的電流(轉換輸出電晶體132的汲極輸出電壓而獲得的電流)再轉換為以單元31的負極的電位作為基準的電壓，藉此生成臨限值電壓Vd1。臨限值電晶體136的閘極與汲極互相連接，源極連接到單元31的負極的電位。
差動放大電路140具有放大器141、輸出電晶體142、反饋電晶體143、由一對電晶體144、145組成的電流鏡147以及臨限值電晶體146。臨限值電晶體146係將由電流鏡147返回的電流(轉換輸出電晶體142的汲極輸出電壓而獲得的電流)再轉換為以單元32的負極的電位作為基準的電壓，藉此生成臨限值電壓Vd2。臨限值電晶體146的閘極與汲極互相連接，源極連接到單元32的負極的電位。差動放大電路140具有與差動放大電路130相同的結構，因此針對差動放大電路140的其他結構的說明引用針對差動放大電路130的結構的上述說明。
差動放大電路150具有放大器151、輸出電晶體152、反饋電晶體153、由一對電晶體154、155組成的電流鏡157以及臨限值電晶體156。臨限值電晶體156係將由電流鏡147返回的電流(轉換輸出電晶體152的汲極輸出電壓而獲得的電流)再轉換為以單元33的負極的電位作為基準的電壓，藉此生成臨限值電壓Vd3。臨限值電晶 體156的閘極與汲極互相連接，源極連接到單元33的負極的電位。差動放大電路150具有與差動放大電路130相同的結構，因此針對差動放大電路150的其他結構的說明引用針對差動放大電路130的結構的上述說明。
輸出電晶體132、142、152並聯連接到輸出節點121。因此，在放大器131、141、151中被輸入比最大電壓Vmax更低的位準移位電壓的放大器(稱為「非最大放大器」)中，輸入至反相輸入端子的位準移位電壓係變得比輸入至非反相輸入端子的臨限值電壓更低。因此，非最大放大器的反饋中斷，輸出電壓Va1、Va2、Va3中非最大放大器的輸出電壓變為高位準，因此輸出電晶體132、142、152中被輸入高位準的輸出電壓的輸出電晶體變為斷開。
另一方面，在放大器131、141、151中被輸入對應於最大電壓Vmax的位準移位電壓的放大器(稱為「最大放大器」)中，進行反饋。因此，最大放大器係生成使輸出電晶體工作的輸出電壓，以使所輸入的位準移位電壓與臨限值電壓一致。
也就是說，非最大放大器斷開輸出電晶體132、142、152中對應的輸出電晶體，來試圖降低最大電壓Vmax。可以忽略斷開的輸出電晶體，因此使用電壓值最高的最大電壓Vmax來進行反饋。因此，在輸出節點121生成最大電壓Vmax。
最大電壓單元特定電路160係根據複數個輸出電壓(在這種情 況下，3個輸出電壓Va1、Va2、Va3)特定複數個單元(在這種情況下，3個單元31、32、33)中電壓值最高的單元。最大電壓單元特定電路160例如具備生成定電流的定電流源161、163、165以及判定電晶體162、164、166。判定電晶體162、164、166例如是P通道型MOS電晶體。
定電流源161是串聯連接到判定電晶體162的汲極的電路。對判定電晶體162的閘極輸入有輸出電壓Va1。定電流源163是串聯連接到判定電晶體164的汲極的電路。對判定電晶體164的閘極輸入有輸出電壓Va2。定電流源165是串聯連接到判定電晶體166的汲極的電路。對判定電晶體166的閘極輸入有輸出電壓Va3。
如上前述，由於非最大放大器的輸出電壓變為高位準，因此在判定電晶體162、164、166中，被輸入有非最大放大器的高位準的輸出電壓的判定電晶體變為斷開。由於最大放大器的輸出電壓變為低位準，因此在判定電晶體162、164、166中，被輸入有最大放大器的低位準的輸出電壓的判定電晶體變為接通。因此，最大電壓單元特定電路160係使用低位準輸出判定信號Ma1、Ma2、Ma3中與具有比最大電壓Vmax更低的單元電壓的單元相對應的判定信號，並使用高位準輸出與具有最大電壓Vmax的單元相對應的判定信號。如此，最大電壓單元特定電路160可以特定複數個單元中電壓值最高的單元。
圖3係顯示最小電壓檢測部的結構的一例的圖。圖3所示的最 小電壓檢測部72A是圖1所示的最小電壓檢測部72的一例。最小電壓檢測部72A具備位準移位電路210、最小電壓輸出電路220以及最小電壓單元特定電路260。
位準移位電路210係將複數個單元的單元電壓分別進行位準移位來生成複數個位準移位電壓。位準移位電路210具有電阻211至216。位準移位電路210具有與位準移位電路110(參照圖2)相同的結構，因此針對位準移位電路210的結構的說明引用針對位準移位電路110的結構的上述說明。另外，位準移位電路210具有與位準移位電路110相同的結構，因此可以與位準移位電路110共通地由一個位準移位電路構成。
最小電壓輸出電路220係以VSS端子的電位作為基準輸出與複數個單元電壓(在這種情況下，3個單元電壓VC1、VC2、VC3)中電壓值最低的單元電壓相對應的最小電壓Vmin。最小電壓輸出電路220係針對複數個位準移位電壓分別具有用以將複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成輸出電壓的差動放大電路。在圖3的情況下，最小電壓輸出電路220具有3個差動放大電路230、240、250。
差動放大電路230係將位準移位電壓Vc1與臨限值電壓Ve1進行比較來生成輸出電壓Vb1。差動放大電路240係將位準移位電壓Vc2與臨限值電壓Ve2進行比較來生成輸出電壓Vb2。差動放大電路250係將位準移位電壓Vc3與臨限值電壓Ve3進行比較來生成輸 出電壓Vb3。
最小電壓輸出電路220例如藉由同時互相比較輸出電壓Vb1、Vb2、Vb3，輸出與3個單元電壓VC1、VC2、VC3中電壓值最低的單元電壓一致的最小電壓Vmin。差動放大電路230、240、250的各自的輸出部串聯連接到最小電壓Vmin的輸出節點221，藉此最小電壓輸出電路220可以同時互相比較輸出電壓Vb1、Vb2、Vb3。在圖3的情況下，輸出電晶體232、242、252的各自的汲極串聯連接到輸出節點221。
輸出節點221經由電阻(例如，後述的圖4所示的電阻321、322)連接到VSS端子的電位。
在圖3中，差動放大電路230具有放大器231、輸出電晶體232、反饋電晶體233、由一對電晶體234、235組成的電流鏡237以及臨限值電晶體236。差動放大電路240具有放大器241、輸出電晶體242、反饋電晶體243、由一對電晶體244、245組成的電流鏡247以及臨限值電晶體246。差動放大電路250具有放大器251、輸出電晶體252、反饋電晶體253、由一對電晶體254、255組成的電流鏡257以及臨限值電晶體256。
差動放大電路230、240、250具有與差動放大電路130(參照圖2)相同的結構，因此針對差動放大電路230、240、250的結構的說明引用針對差動放大電路130的結構的上述說明。
輸出電晶體232、242、252串聯連接到輸出節點221。在放大器231、241、251中之被輸入比最小電壓Vmin更高的位準移位電壓的放大器(稱為「非最小放大器」)中，輸入至反相輸入端子的位準移位電壓係變得比輸入至非反相輸入端子的臨限值電壓更高。因此，輸出電壓Vb1、Vb2、Vb3中非最小放大器的輸出電壓變為低位準，因此輸出電晶體232、242、252中被輸入低位準的輸出電壓的輸出電晶體完全變為接通。
另一方面，在放大器231、241、251中，被輸入有對應於最小電壓Vmin的位準移位電壓的放大器(稱為「最小放大器」)進行反饋。因此，最小放大器係生成使輸出電晶體工作的輸出電壓，以使所輸入的位準移位電壓與臨限值電壓一致。因此，在輸出節點221生成最小電壓Vmin。
也就是說，非最小放大器係完全接通輸出電晶體232、242、252中對應的輸出電晶體(也就是說，輸出電晶體在線性區域進行工作)，來試圖提高最小電壓Vmin。由於可以忽視完全接通的輸出電晶體，因此使用電壓值最低的最小電壓Vmin來進行反饋。因此，在輸出節點221生成最小電壓Vmin。
最小電壓單元特定電路260係根據複數個輸出電壓(在這種情況下，3個輸出電壓Vb1、Vb2、Vb3)特定複數個單元(在這種情況下，3個單元31、32、33)中電壓值最低的單元。最小電壓單元 特定電路260例如具備生成定電流的定電流源261、263、265以及判定電晶體262、264、266。判定電晶體262、264、266例如是P通道型MOS電晶體。
定電流源261是串聯連接到判定電晶體262的汲極的電路。對判定電晶體262的閘極輸入有輸出電壓Vb1。定電流源263是串聯連接到判定電晶體264的汲極的電路。對判定電晶體264的閘極輸入有輸出電壓Vb2。定電流源265是串聯連接到判定電晶體266的汲極的電路。對判定電晶體266的閘極輸入有輸出電壓Vb3。
如上前述，由於非最小放大器的輸出電壓變為低位準，因此在判定電晶體262、264、266中，被輸入有非最小放大器的低位準的輸出電壓的判定電晶體變為接通。由於最小放大器的輸出電壓變為高位準，因此在判定電晶體262、264、266中，被輸入有最小放大器的高位準的輸出電壓的判定電晶體變為斷開。因此，最小電壓單元特定電路260係使用高位準輸出判定信號Mi1、Mi2、Mi3中與具有比最小電壓Vmin更高的單元電壓的單元相對應的判定信號，並使用低位準輸出與具有最小電壓Vmin的單元相對應的判定信號。如此，最小電壓單元特定電路260可以特定複數個單元中電壓值最低的單元。
圖4係顯示電壓檢測部的結構的一例的圖。圖4所示的電壓檢測部73是圖1所示的電壓檢測部73的一例。電壓檢測部73具備過充電檢測電路310、過放電檢測電路320、差電壓放大電路330、單 元平衡控制檢測電路340以及斷線檢測電路350。
過充電檢測電路310根據最大電壓Vmax檢測二次電池30的過充電。過充電檢測電路310檢測最大電壓Vmax是否超過預定的過充電檢測臨限值，當檢測出最大電壓Vmax超過預定的過充電檢測臨限值時，輸出過充電檢測信號OVP。過充電檢測電路310例如具有比較器313，前述比較器313係將使用電阻311與電阻312對最大電壓Vmax進行分壓而得的電壓與檢測電壓314進行比較，並由比較器313檢測最大電壓Vmax是否超過預定的過充電檢測臨限值。
過放電檢測電路320係根據最小電壓Vmin檢測二次電池30的過放電。過放電檢測電路320係檢測最小電壓Vmin是否低於預定的過放電檢測臨限值，並在檢測出最小電壓Vmin低於預定的過放電檢測臨限值時，輸出過放電檢測信號UVP。過放電檢測電路320例如具有比較器323，前述比較器323係將使用電阻321與電阻322對最小電壓Vmin進行分壓而得的電壓與檢測電壓315進行比較，並由比較器323檢測最小電壓Vmin是否低於預定的過放電檢測臨限值。
差電壓放大電路330係輸出與最大電壓Vmax和最小電壓Vmin之間的差D成比例的差電壓VDIFF。差電壓放大電路330例如具備電阻331、332、334、335以及放大器333，並輸出與從最大電壓Vmax中減去最小電壓Vmin而得的差D成比例的差電壓VDIFF。
單元平衡控制檢測電路340係檢測差電壓VDIFF是否超過預定 的單元平衡控制臨限值VCB，並在檢測出差電壓VDIFF超過單元平衡控制臨限值VCB時，輸出單元平衡控制允許信號CB。單元平衡控制檢測電路340例如具有比較差電壓VDIFF與單元平衡控制臨限值VCB的比較器343。藉由電阻341與電阻342對基準電壓344進行分壓來生成單元平衡控制臨限值VCB。
斷線檢測電路350係檢測差電壓VDIFF是否超過預定的斷線檢測臨限值VOW，並在檢測出差電壓VDIFF超過斷線檢測臨限值VOW時，輸出斷線檢測信號OW。斷線檢測電路350例如具有比較差電壓VDIFF與斷線檢測臨限值VOW的比較器353。藉由電阻351與電阻352對基準電壓344進行分壓來生成斷線檢測臨限值VOW。斷線檢測臨限值VOW係比單元平衡控制臨限值VCB設定得更高。
圖5係顯示最大電壓檢測部的結構的其他一例的圖。圖5所示的最大電壓檢測部71B是圖1所示的最大電壓檢測部71的一例。最大電壓檢測部71B具備位準移位電路410、最大電壓輸出電路420以及最大電壓單元特定電路460。
位準移位電路410係將複數個單元的單元電壓分別進行位準移位來生成複數個位準移位電壓。位準移位電路410係針對複數個單元分別具備將位準移位元件與定電流源串聯連接而得的位準移位電路部，前述位準移位元件的輸入部連接到單元的正極，前述定電流源連接到該位準移位元件的輸出部與共通接地之間。在圖5的情況下，位準移位電路410具備3個位準移位電路部。
第一位準移位電路部係對單元31的單元電壓VC1進行位準移位，生成比單元電壓VC1更低的位準移位電壓(VC1-Vth)。第一位準移位電路部具有串聯連接有N通道型MOS電晶體416與定電流源413而得的結構。MOS電晶體416的閘極連接到V1端子，源極連接到定電流源413，汲極連接到VDD端子。位準移位電壓(VC1-Vth)中的Vth是MOS電晶體416的閘極-源極間的臨限值電壓。由定電流源413生成的定電流流過MOS電晶體416，藉此從MOS電晶體416的源極輸出位準移位電壓(VC1-Vth)。
第二位準移位電路部係對單元32的單元電壓VC2進行位準移位，並生成比單元電壓VC2更低的位準移位電壓(VC2-Vth)。第二位準移位電路部具有串聯連接有N通道型MOS電晶體415與定電流源412的結構。MOS電晶體415的閘極連接到V2端子，源極連接到定電流源412，汲極連接到VDD端子。位準移位電壓(VC2-Vth)中的Vth是MOS電晶體415的閘極-源極間的臨限值電壓。由定電流源412生成的定電流流過MOS電晶體415，藉此從MOS電晶體415的源極輸出位準移位電壓(VC2-Vth)。
第三位準移位電路部係對單元33的單元電壓VC3進行位準移位，並生成比單元電壓VC3更低的位準移位電壓(VC3-Vth)。第三位準移位電路部具有串聯連接有N通道型MOS電晶體414與定電流源411的結構。MOS電晶體414的閘極連接到VDD端子，源極連接到定電流源411，汲極連接到VDD端子。位準移位電壓(VC3- Vth)中的Vth是MOS電晶體414的閘極-源極間的臨限值電壓。由定電流源411生成的定電流流過MOS電晶體414，藉此從MOS電晶體414的源極輸出位準移位電壓(VC3-Vth)。
MOS電晶體414至416分別是輸入部連接到單元的正極的位準移位元件的一例。定電流源411至413分別是連接到位準移位元件的輸出部與共通接地之間的定電流源的一例。
藉由將MOS電晶體416的閘極連接到V1端子，可以使流過V1端子的端子電流略為零。另外，由於V1端子變為高阻抗，因此可以高精度地檢測連接到V1端子的單元31、32的單元電壓。同樣地，藉由將MOS電晶體415的閘極連接到V2端子，可以使流過V2端子的端子電流略為零。另外，由於V2端子變為高阻抗，因此可以高精度地檢測連接到V2端子的單元32、33的單元電壓。
最上段的單元33的單元電壓VC3如果被直接輸入至最上段的放大器451的反相輸入端子，由於電路的動作電壓不足，無法輸出與電源電壓相同的電壓等，因此無法生成輸入至放大器451的非反相輸入端子的臨限值電壓(Vmax-Vth)。因此，對放大器451的反相輸入端子輸入有比單元電壓VC3更低的位準移位電壓(VC3-Vth)。
最大電壓輸出電路420係以VSS端子的電位作為基準輸出對應於複數個單元電壓(在這種情況下，3個單元電壓VC1、VC2、VC3) 中電壓值最高的單元電壓的最大電壓Vmax。最大電壓輸出電路420係針對複數個位準移位電壓分別具有用以將複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成輸出電壓的差動放大電路。在圖5的情況下，最大電壓輸出電路420具有3個差動放大電路430、440、450。
差動放大電路430係將位準移位電壓(VC1-Vth)與臨限值電壓(Vmax-Vth)進行比較來生成輸出電壓Va1。差動放大電路440係將位準移位電壓(VC2-Vth)與臨限值電壓(Vmax-Vth)進行比較來生成輸出電壓Va2。差動放大電路450係將位準移位電壓(VC3-Vth)與臨限值電壓(Vmax-Vth)進行比較來生成輸出電壓Va3。
最大電壓輸出電路420例如藉由同時互相比較輸出電壓Va1、Va2、Va3，輸出與3個單元電壓VC1、VC2、VC3中電壓值最高的單元電壓一致的最大電壓Vmax。差動放大電路430、440、450的各自的輸出部並聯連接到最大電壓Vmax的輸出節點433，藉此最大電壓輸出電路420可以同時互相比較輸出電壓Va1、Va2、Va3。在圖5的情況下，輸出電晶體432、442、452的各自的汲極並聯連接到輸出節點433。
輸出節點433經由電阻(例如，圖4所示的電阻311、312)連接到VSS端子的電位。
在圖5中，最大電壓輸出電路420具備輸出電晶體432、442、 452、電壓電流轉換部471、電流鏡472、電流電壓轉換部473以及校正電路474。差動放大電路430、440、450的功能與上述的差動放大電路130、140、150同樣。
電壓電流轉換部471係將最大電壓Vmax轉換為電流。電壓電流轉換部471係藉由MOS電晶體421與定電流源422生成比最大電壓Vmax更低的轉換電壓(Vmax-Vth)。轉換電壓(Vmax-Vth)中的Vth是MOS電晶體421的閘極-源極間的臨限值電壓。轉換電壓(Vmax-Vth)被輸入至MOS電晶體423的閘極，藉此電流流過電阻424。藉此，電壓電流轉換部471可以將最大電壓Vmax轉換為對應於最大電壓Vmax的電流。
電流鏡472係藉由電晶體425、435、445、455返回由電壓電流轉換部471所轉換出的電流，並將返回的電流分別輸入至臨限值電晶體436、446、456。
臨限值電晶體436以及電阻437係將由電流鏡472返回的電流再轉換為以單元31的負極的電位作為基準的電壓，藉此生成臨限值電壓(Vmax-Vth)。臨限值電晶體136的閘極與汲極互相連接，源極經由電阻437連接到單元31的負極的電位。針對臨限值電晶體446以及電阻447、臨限值電晶體456以及電阻457也是同樣的。
輸出電晶體432、442、452並聯連接到輸出節點433。因此，與圖2的情況相同，在輸出電壓Va1、Va2、Va3中，由於非最大放大 器的輸出電壓變為高位準，因此輸出電晶體432、442、452中被輸入有高位準的輸出電壓的輸出電晶體變為斷開。另一方面，與圖2的情況相同，最大放大器係生成使輸出電晶體工作的輸出電壓，以使所輸入的位準移位電壓與臨限值電壓一致。因此，在輸出節點433生成最大電壓Vmax。
校正電路474係由電晶體429引入與V1端子電流相同的校正電流，以便減少從MOS電晶體446以及電阻447流向V1端子的端子電流(V1端子電流)。藉此，可以抑制因為V1端子電流導致單元31至33的單元電壓之間的不均變大。
同樣地，校正電路474係由電晶體428引入與V2端子電流相同的校正電流，以便減少從MOS電晶體456以及電阻457流向V2端子的端子電流(V2端子電流)。藉此，可以抑制因為V2端子電流導致單元31至33的單元電壓間的不均變大。
校正電路474是藉由使用電晶體427引入由電流鏡472的電晶體426所返回的電流，來調整基於電晶體428、429的電流的引入量的電流鏡。
最大電壓單元特定電路460係根據複數個輸出電壓(在這種情況下，3個輸出電壓Va1、Va2、Va3)特定複數個單元(在這種情況下，3個單元31、32、33)中電壓值最高的單元。最大電壓單元特定電路460例如具備生成定電流的定電流源461、463、465以及判 定電晶體462、464、466。最大電壓單元特定電路460的結構與上述的最大電壓單元特定電路160相同。
圖6係顯示最小電壓檢測部的結構的其他的一例之圖。圖6所示的最小電壓檢測部72B是圖1所示的最小電壓檢測部72的一例。最小電壓檢測部72B具備位準移位電路510、最小電壓輸出電路520以及最小電壓單元特定電路560。
位準移位電路510係分別對複數個單元的單元電壓進行位準移位來生成複數個位準移位電壓。位準移位電路510具有定電流源511至513以及MOS電晶體514至516。位準移位電路510具有與位準移位電路410(參照圖5)相同的結構，因此針對位準移位電路510的結構的說明引用針對位準移位電路410的結構的上述的說明。另外，位準移位電路510具有與位準移位電路410相同的的結構，因此可以與位準移位電路410共通地由一個位準移位電路構成。
最小電壓輸出電路520係以VSS端子的電位作為基準輸出對應於複數個單元電壓(在這種情況下，3個單元電壓VC1、VC2、VC3)中電壓值最低的單元電壓的最小電壓Vmin。最小電壓輸出電路520係針對複數個位準移位電壓分別具有用以將複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成輸出電壓的差動放大電路。在圖6的情況下，最小電壓輸出電路520具有3個差動放大電路530、540、550。
最小電壓輸出電路520例如藉由同時互相比較輸出電壓Vb1、Vb2、Vb3，輸出與3個單元電壓VC1、VC2、VC3中電壓值最低的單元電壓一致的最小電壓Vmin。差動放大電路530、540、550的各自的輸出部串聯連接最小電壓Vmin的輸出節點533，最小電壓輸出電路520可以同時互相比較輸出電壓Vb1、Vb2、Vb3。在圖6的情況下，輸出電晶體532、542、552的各自的汲極串聯連接有輸出節點533。
輸出節點533經由電阻(例如，圖4所示的電阻321、322)連接到VSS端子的電位。
在圖6中，最小電壓輸出電路520具備輸出電晶體532、542、552、電壓電流轉換部571、電流鏡572、電流電壓轉換部573以及校正電路574。差動放大電路530、540、550的功能與上述的差動放大電路430、440、450相同。
電壓電流轉換部571具備MOS電晶體521、523、定電流源522以及電阻524。電流鏡572具備電晶體525、526、535、545、555。電流電壓轉換部573具備臨限值電晶體536、546、556以及電阻537、547、557。校正電路574具備電晶體527至529。差動放大電路530、540、550具有與差動放大電路430、440、450(參照圖5)相同的結構，因此針對差動放大電路530、540、550的結構的說明引用針對差動放大電路430、440、450的結構的上述說明。
最小電壓單元特定電路560係根據複數個輸出電壓(在這種情況下，3個輸出電壓Vb1、Vb2、Vb3)特定複數個單元(在這種情況下，3個單元31、32、33)中電壓值最低的單元。最小電壓單元特定電路560具備定電流源561、563、565以及判定電晶體562、564、566。最小電壓單元特定電路560的結構與上述的最小電壓單元特定電路260相同。
圖7係顯示圖1所示的控制電路74的控制狀態的轉變的一例的狀態轉變圖。「高(High)」表示該端子的信號位準為高位準，「低(Low)」表示該端子的信號位準為低位準。
在正常狀態中，當由圖4的單元平衡控制檢測電路340檢測出差電壓VDIFF超過單元平衡控制臨限值VCB時，控制電路74係使藉由最大電壓單元特定電路所特定的單元進行放電。在檢測出差電壓VDIFF超過單元平衡控制臨限值VCB時，單元平衡控制檢測電路340係輸出單元平衡控制允許信號CB。
控制電路74係在判定信號Ma1為高位準時，藉由輸出用以將OUT1端子的信號位準設為高位準的放電指令信號OUT1_CNT，使單元31進行放電(單元平衡控制狀態1)。控制電路74係在判定信號Ma2為高位準時，藉由輸出用以將OUT2端子的信號位準設為高位準的放電指令信號OUT2_CNT，使單元32進行放電(單元平衡控制狀態2)。控制電路74係在判定信號Ma3為高位準時，藉由輸出用以將OUT3端子的信號位準設為高位準的放電指令信號 OUT3_CNT，使單元33進行放電(單元平衡控制狀態3)。
如此，可以強制使由最大電壓單元特定電路所特定的具有最大電壓Vmax的單元進行放電。藉此，可以高精度地抑制單元間的單元電壓的不均，並可以高精度地保護二次電池30。
控制電路74係在任意的單元平衡控制狀態中，當由圖4的單元平衡控制檢測電路340檢測出差電壓VDIFF低於單元平衡控制臨限值VCB時，判定為藉由單元平衡控制抑制了單元電壓的不均。在這種情況下，控制電路74係停止使藉由最大電壓單元特定電路所特定的單元進行放電。藉此，從各單元平衡控制狀態轉變為正常狀態。
另一方面，控制電路74係在任意的單元平衡控制狀態中，當由圖4的斷線檢測電路350檢測出差電壓VDIFF超過斷線檢測臨限值VOW時，判定為連接到藉由最大電壓單元特定電路所特定的單元的配線斷線。任意的單元平衡控制狀態係表示對藉由最大電壓單元特定電路所特定的單元的放電進行指示的狀態。
例如在圖1中，考慮當單元33的單元電壓為最大電壓Vmax時連接到單元33的負極的配線53發生斷線的情況。在這種情況下，由於判定信號Ma3變為高位準，因此控制電路74係藉由輸出用以將OUT3端子的信號位準設為高位準的放電指令信號OUT3_CNT，使單元33進行放電(單元平衡控制狀態3)。此時，放電電晶體23a變為接通。在放電電晶體23a接通的狀態下，如果配線53沒有發生 斷線，則單元33的單元電壓直接被分別輸入至最大電壓檢測部71和最小電壓檢測部72。但是，在放電電晶體23a接通的狀態下，如果配線53斷線，則略為零的電壓分別被輸入至最大電壓檢測部71與最小電壓檢測部72。藉此，當配線53斷線時，從最小電壓輸出電路輸出的最小電壓Vmin降低而變成略為零，差電壓VDIFF上升。因此，控制電路74係在單元平衡控制狀態3中，當由斷線檢測電路350檢測出差電壓VDIFF超過斷線檢測臨限值VOW時，可以判定為連接到單元33的配線53與配線54的某一個發生了斷線(斷線檢測狀態3)。
例如，控制電路74係在斷線檢測狀態3中，可以藉由輸出用以將COUT端子的信號位準設為低位準的充電控制信號CO_CNT，禁止二次電池30的充電。或者，控制電路74係在斷線檢測狀態3中，可以藉由輸出用以將DOUT端子的信號位準設為低位準的放電控制信號DO_CNT，禁止二次電池30的放電。
控制電路74係在斷線檢測狀態3中，當由單元平衡控制檢測電路340檢測出差電壓VDIFF低於單元平衡控制臨限值VCB時，判定為斷線被消除(配線53與配線54的連接狀態變為正常)。在這種情況下，控制電路74的控制狀態係從斷線檢測狀態3轉變為正常狀態。
同樣地，控制電路74係在單元平衡控制狀態1中，當由斷線檢測電路350檢測出差電壓VDIFF超過斷線檢測臨限值VOW時，可以判定為連接到單元31的配線51與配線52的某一個發生了斷線(斷 線檢測狀態1)。控制電路74係在斷線檢測狀態1中，當由單元平衡控制檢測電路340檢測出差電壓VDIFF低於單元平衡控制臨限值VCB時，判定為斷線被消除(配線51與配線52的連接狀態變為正常)。在這種情況下，控制電路74的控制狀態係從斷線檢測狀態1轉變為正常狀態。
同樣地，控制電路74係在單元平衡控制狀態2中，當由斷線檢測電路350檢測出差電壓VDIFF超過斷線檢測臨限值VOW時，可以判定為連接到單元32的配線52與配線53的某一個發生了斷線(斷線檢測狀態2)。控制電路74係在斷線檢測狀態2中，當由單元平衡控制檢測電路340檢測出差電壓VDIFF低於單元平衡控制臨限值VCB時，判定為斷線被消除(配線52與配線53的連接狀態變為正常)。在這種情況下，控制電路74的控制狀態係從斷線檢測狀態2轉變為正常狀態。
控制電路74可以在正常狀態中，比較最小電壓Vmin與斷線確認臨限值VOWH的大小關係，以便在用以實施單元平衡控制的時序(timing)以外也可以實施斷線確認。同樣地，控制電路74可以在正常狀態中，比較最大電壓Vmax與斷線確認臨限值VOWL的大小關係，以便在實施單元平衡控制的時序以外也可以實施斷線確認。斷線確認臨限值VOWH、VOWL是設定得比斷線檢測臨限值VOW更高的電壓。斷線確認臨限值VOWH是設定得比斷線確認臨限值VOWL更高的電壓。
當由電壓檢測部73檢測出最小電壓Vmin超過斷線確認臨限值VOWH時，控制電路74可以判定為各單元被充電且二次電池30的蓄電狀態接近滿狀態。另一方面，當由電壓檢測部73檢測出最大電壓Vmax低於斷線確認臨限值VOWL時，控制電路74可以判定為各單元被放電且二次電池30的蓄電狀態接近空狀態。也就是說，控制電路74可以在二次電池30充電中途和放電中途實施斷線確認。控制電路74例如以單元為單位按順序實施連接到各單元的配線的斷線確認。
控制電路74係在正常狀態中，當由電壓檢測部73檢測出最小電壓Vmin超過斷線確認臨限值VOWH時，為了進行斷線確認使單元31進行放電(斷線確認狀態1)。或者，控制電路74係在正常狀態中，當由電壓檢測部73檢測出最大電壓Vmax低於斷線確認臨限值VOWL時，為了進行斷線確認使單元31進行放電(斷線確認狀態1)。控制電路74係在斷線確認狀態1中，藉由輸出將OUT1端子的信號位準設為高位準的放電指令信號OUT1_CNT，使單元31進行放電。
控制電路74係在斷線確認狀態1中，當由斷線檢測電路350檢測出差電壓VDIFF超過斷線檢測臨限值VOW時，可以判定為連接到單元31的配線51與配線52的某一個發生了斷線(斷線檢測狀態1)。另一方面，控制電路74係在斷線確認狀態1中，當由斷線檢測電路350檢測出差電壓VDIFF低於斷線檢測臨限值VOW時，可以判定為連接到單元31的配線51與配線52都沒有發生斷線。
控制電路74係在斷線確認狀態1中，當由斷線檢測電路350檢測出差電壓VDIFF低於斷線檢測臨限值VOW時，為了進行斷線確認使單元32進行放電(斷線確認狀態2)。控制電路74係在斷線確認狀態2中，藉由輸出將OUT2端子的信號位準設為高位準的放電指令信號OUT2_CNT，使單元32進行放電。
控制電路74係在斷線確認狀態2中，當由斷線檢測電路350檢測出差電壓VDIFF超過斷線檢測臨限值VOW時，可以判定為連接到單元32的配線52與配線53的某一個發生了斷線(斷線檢測狀態2)。另一方面，控制電路74係在斷線確認狀態2中，當由斷線檢測電路350檢測出差電壓VDIFF低於斷線檢測臨限值VOW時，可以判定為連接到單元32的配線52與配線53都沒有發生斷線。
控制電路74係在斷線確認狀態2中，當由斷線檢測電路350檢測出差電壓VDIFF低於斷線檢測臨限值VOW時，為了進行斷線確認使單元33進行放電(斷線確認狀態3)。控制電路74係在斷線確認狀態3中，藉由輸出用以將OUT3端子的信號位準設為高位準的放電指令信號OUT3_CNT，使單元33進行放電。
控制電路74係在斷線確認狀態3中，當由斷線檢測電路350檢測出差電壓VDIFF超過斷線檢測臨限值VOW時，可以判定為連接到單元33的配線53與配線54的某一個發生了斷線(斷線檢測狀態3)。另一方面，控制電路74係在斷線確認狀態3中，由斷線檢測電 路350檢測出差電壓VDIFF低於斷線檢測臨限值VOW時，可以判定為連接到單元33的配線53與配線54都沒有發生斷線。
在斷線確認狀態3中，當由斷線檢測電路350檢測出差電壓VDIFF低於斷線檢測臨限值VOW時，控制電路74的控制狀態係從斷線確認狀態3轉變為正常狀態。
此外，雖然沒有在圖7中顯示，但是控制電路74在正常狀態中，在輸出過充電檢測信號OVP(參照圖4)時，從COUT端子輸出使充電控制電晶體1斷開的低位準信號。藉此，無論放電控制電晶體2的接通狀態/斷開狀態，都可以保護構成二次電池30的單元31至33免於過充電。
另外，雖然沒有在圖7中顯示，但是控制電路74係在正常狀態中，在輸出過放電檢測信號UVP(參照圖4)時，從DOUT端子輸出使放電控制電晶體2斷開的低位準信號。藉此，無論充電控制電晶體1的接通狀態/斷開狀態，都可以保護構成二次電池30的單元31至33免於過放電。
另外，在正常狀態中，由圖4的單元平衡控制檢測電路340檢測出差電壓VDIFF超過單元平衡控制臨限值VCB時，控制電路74可以對使用最小電壓單元特定電路所特定的單元以外的單元進行放電來實施單元平衡控制。例如，控制電路74在判定信號Mi1是低位準並且判定信號Mi2、Mi3是高位準時，藉由輸出用以將OUT2、OUT3 端子的信號位準設為高位準的放電指令信號OUT2_CNT、OUT3_CNT，使單元32、33進行放電。在判定信號Mi2或判定信號Mi3是低位準時也是同樣。
圖8係顯示電池組的結構的其他一例的圖。圖8所示的電池組1000內置具備二次電池30以及電池保護裝置800。針對圖8的電池組1000的結構中與圖1的電池組100同樣的結構的說明引用上述說明，因此省略。電池保護裝置800具備單元平衡電路720以及電池保護電路700。
單元平衡電路720是用以降低二次電池30所包含的4個單元31至34間的單元電壓的不均的均等化電路的一例。單元平衡電路720具備4個單元平衡電路部。第一單元平衡電路部經由配線51、52並聯連接到單元31。第二單元平衡電路部經由配線52、53並聯連接到單元32。第三單元平衡電路部經由配線53、54並聯連接到單元33。第四單元平衡電路部經由配線54、55並聯連接到單元34。配線51至55分別連接到VSS端子、V1端子、V2端子、V3端子以及VDD端子。
第一單元平衡電路部係根據來自OUT1端子的指令信號使單元31進行放電。第二單元平衡電路部係根據來自OUT1端子的指令信號使單元32進行放電。第三單元平衡電路部係根據來自OUT2端子的指令信號使單元33進行放電。第四單元平衡電路部係根據來自OUT2端子的指令信號使單元34進行放電。也就是說，根據來自一 個OUT端子的指令信號進行2個單元的單元平衡控制，藉此可以將單元平衡控制用的輸出端子的數量減少為單元數量的一半。
例如，電池保護電路700具備解碼器75以及六個開關75a至75f。
解碼器75係在被輸入有用以指示單元31進行放電的放電指令信號OUT1_CNT時，僅接通開關75a至75f中的開關75a。藉此，OUT1端子的位準切換為VSS端子的電位，PMOS放電電晶體725變為接通，NMOS放電電晶體726變為斷開。藉此，可以經由放電電阻721以及PMOS放電電晶體725使單元31進行放電。
解碼器75係在未被輸入有用以指示單元31進行放電的放電指令信號OUT1_CNT並且未被輸入有用以指示單元32進行放電的放電指令信號OUT2_CNT時，僅接通開關75a至75f中的開關75b。藉此，由於OUT1端子的位準切換為V1端子的電位，因此PMOS放電電晶體725變為斷開，NMOS放電電晶體726變為斷開。藉此，可以停止基於單元31、32的單元平衡控制的放電。
解碼器75在被輸入有用以指示單元32進行放電的放電指令信號OUT2_CNT時，僅接通開關75a至75f中的開關75c。藉此，由於OUT1端子的位準切換為V2端子的電位，因此PMOS放電電晶體725變為斷開，NMOS放電電晶體726變為接通。藉此，可以經由放電電阻722以及NMOS放電電晶體726使單元32進行放電。
解碼器75係在被輸入有用以指示單元33進行放電的放電指令信號OUT3_CNT時，僅接通開關75a至75f中的開關75d。藉此，OUT2端子的位準切換為V2端子的電位，因此PMOS放電電晶體727變為接通，NMOS放電電晶體728變為斷開。藉此，可以經由放電電阻723以及PMOS放電電晶體727使單元33進行放電。
解碼器75係在未被輸入有用以指示單元33進行放電的放電指令信號OUT3_CNT並且未被輸入有用以指示單元34進行放電的放電指令信號OUT4_CNT時，僅接通開關75a至75f中的開關75e。藉此，由於OUT2端子的位準切換為V3端子的電位，因此PMOS放電電晶體727變為斷開，NMOS放電電晶體728變為斷開。藉此，可以停止基於單元33、34的單元平衡控制的放電。
解碼器75係在被輸入有用以指示單元34進行放電的放電指令信號OUT4_CNT時，僅接通開關75a至75f中的開關75f。藉此，由於OUT2端子的位準切換為VDD端子的電位，因此PMOS放電電晶體727變為斷開，NMOS放電電晶體728變為接通。藉此，可以經由放電電阻724以及NMOS放電電晶體728使單元34進行放電。
如此，藉由將一個OUT端子的輸出位準設為3值，可以使用一個OUT端子進行2個單元的單元平衡控制。
以上，針對本發明的較佳的實施例進行了詳細說明，但是本發明並不限定於上述實施例，可以在不脫離本發明的範圍內對上述實 施例進行各種各樣的變形、改良、置換以及組合。
例如，由構成二次電池30的單元的串聯數量是任意的。另外，可以相對於圖式的位置互換充電控制電晶體1及放電控制電晶體2的配置位置。
另外，充電控制用電晶體1以及放電控制用電晶體2並不限定於插入負極側電源路徑9b的方式，充電控制用電晶體1以及放電控制用電晶體2也可以插入正極側電源路徑9a。
另外，單元平衡電路可以配置在電池保護電路的外部。

Claims (13)

  1. 一種電池控制電路，係使用於用以保護串聯連接有複數個單元的二次電池之電池保護裝置；前述電池控制電路係具備：位準移位電路，係對前述複數個單元的單元電壓分別進行位準移位來生成複數個位準移位電壓；最大電壓輸出電路，係針對前述複數個位準移位電壓分別具有用以將前述複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成用以輸出電壓的差動放大電路，並藉由同時比較複數個前述輸出電壓，輸出對應於複數個前述單元電壓中電壓值最高的單元電壓之最大電壓；過充電檢測電路，其根據前述最大電壓檢測前述二次電池的過充電；以及最大電壓單元特定電路，係根據複數個前述輸出電壓特定前述複數個單元中電壓值最高的單元。
  2. 如請求項1所記載之電池控制電路，其中複數個前述差動放大電路係分別具有被輸入有前述輸出電壓的輸出開關元件；複數個前述輸出開關元件係並聯連接到前述最大電壓的輸出節點。
  3. 如請求項1或2所記載之電池控制電路，其中前述最大電壓輸出電路係將前述最大電壓轉換為電流，並將轉換而得的電流再轉換為以前述複數個單元的各自的負極的電位作為基準的電壓，藉此生成前述臨限值電壓。
  4. 如請求項1或2所記載之電池控制電路，其中前述電池控制電 路係具備用以使由前述最大電壓單元特定電路所特定的單元進行放電的控制電路。
  5. 一種電池控制電路，係使用於用以保護串聯連接有複數個單元的二次電池之電池保護裝置；前述電池控制電路係具備：位準移位電路，係對前述複數個單元的單元電壓分別進行位準移位來生成複數個位準移位電壓；最小電壓輸出電路，係針對前述複數個位準移位電壓分別具有用以將前述複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成輸出電壓的差動放大電路，並藉由同時比較複數個前述輸出電壓，輸出對應於複數個前述單元電壓中電壓值最低的單元電壓之最小電壓；過放電檢測電路，係根據前述最小電壓檢測前述二次電池的過放電；以及最小電壓單元特定電路，係根據複數個前述輸出電壓特定前述複數個單元中電壓值最低的單元。
  6. 如請求項5所記載之電池控制電路，其中複數個前述差動放大電路係分別具有被輸入有前述輸出電壓的輸出開關元件；複數個前述輸出開關元件係串聯連接到前述最小電壓的輸出節點。
  7. 如請求項5或6所記載之電池控制電路，其中前述最小電壓輸出電路係將前述最小電壓轉換為電流，並將轉換而得的電流再轉換為以前述複數個單元的各自的負極的電位作為基準的電壓，藉此生成前述臨限值電壓。
  8. 一種電池控制電路，係使用於用以保護串聯連接有複數個單元的二次電池之電池保護裝置；前述電池控制電路係具備：位準移位電路，係對前述複數個單元的單元電壓分別進行位準移位來生成複數個位準移位電壓；最大電壓輸出電路，係針對前述複數個位準移位電壓分別具有用以將前述複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成第一輸出電壓的差動放大電路，並藉由同時比較複數個前述第一輸出電壓，輸出對應於複數個前述單元電壓中電壓值最高的單元電壓之最大電壓；最大電壓單元特定電路，係根據複數個前述第一輸出電壓特定前述複數個單元中電壓值最高的單元；以及最小電壓輸出電路，係針對前述複數個位準移位電壓分別具有用以將前述複數個位準移位電壓中對應的位準移位電壓與臨限值電壓進行比較來生成第二輸出電壓的差動放大電路，並藉由同時比較複數個前述第二輸出電壓，輸出對應於複數個前述單元電壓中電壓值最低的單元電壓之最小電壓。
  9. 如請求項8所記載之電池控制電路，其中前述電池控制電路係具備：斷線檢測電路，係檢測前述最大電壓與前述最小電壓的差是否超過預定的斷線檢測臨限值；以及控制電路，係在指示前述複數個單元中的一個單元的放電的狀態下由前述斷線檢測電路檢測出前述差超過前述斷線檢測臨限值時，判定為連接到前述一個單元的配線發生了斷線。
  10. 如請求項9所記載之電池控制電路，其中前述一個單元係藉由前述最大電壓單元特定電路所特定的單元。
  11. 如請求項8所記載之電池控制電路，其中前述電池控制電路係具備：單元平衡控制檢測電路，係檢測前述最大電壓與前述最小電壓的差是否超過預定的單元平衡控制臨限值；以及控制電路，係當由前述單元平衡控制檢測電路檢測出前述差超過前述單元平衡控制臨限值時，使藉由前述最大電壓單元特定電路所特定的單元進行放電。
  12. 如請求項11所記載之電池控制電路，其中前述電池控制電路係具備：斷線檢測電路，係檢測前述最大電壓與前述最小電壓的差是否超過比前述單元平衡控制臨限值更高的斷線檢測臨限值；在指示藉由前述最大電壓單元特定電路所特定的單元的放電的狀態下由前述斷線檢測電路檢測出前述差超過前述斷線檢測臨限值時，前述控制電路係判定為連接到藉由前述最大電壓單元特定電路所特定的單元的配線發生了斷線。
  13. 如請求項1、5、8中任一項所記載之電池控制電路，其中前述位準移位電路係針對前述複數個單元分別具備串聯連接有位準移位元件與定電流源的位準移位電路部，前述位準移位元件的輸入部係連接到單元的正極，前述定電流源係連接到前述位準移位元件的輸出部與共通接地之間；複數個前述位準移位電路部係分別從前述輸出部輸出比前述複數個單元中對應的單元的單元電壓更低的位準移位電壓。
TW106130162A 2016-09-13 2017-09-04 電池控制電路 TWI765907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-178656 2016-09-13
JP2016178656A JP6741945B2 (ja) 2016-09-13 2016-09-13 電池制御回路

Publications (2)

Publication Number Publication Date
TW201813239A true TW201813239A (zh) 2018-04-01
TWI765907B TWI765907B (zh) 2022-06-01

Family

ID=61561033

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130162A TWI765907B (zh) 2016-09-13 2017-09-04 電池控制電路

Country Status (5)

Country Link
US (1) US10594146B2 (zh)
JP (1) JP6741945B2 (zh)
KR (1) KR102355691B1 (zh)
CN (1) CN107819341B (zh)
TW (1) TWI765907B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017108099B4 (de) * 2017-04-13 2019-03-28 Universität der Bundeswehr München Stromrichter für Energieübertragung
CN108512280B (zh) * 2018-05-04 2023-06-30 厦门芯阳科技股份有限公司 一种串联电池组均衡充电控制方法
US10983172B2 (en) 2018-05-18 2021-04-20 Maxim Integrated Products, Inc. Systems and methods for software-configurable battery monitoring system
KR102262097B1 (ko) * 2019-06-11 2021-06-09 주식회사 피플웍스 Ess의 셀 밸런싱부 전원 라인 차단 장치
US11539221B2 (en) * 2019-06-11 2022-12-27 Ablic Inc. Charge-discharge control circuit including cell balancing circuits, cell balance detection circuits, overcharge detection circuits, and a control circuit
CN110190651B (zh) * 2019-06-19 2021-09-21 南京中感微电子有限公司 一种电池组的多阈值电量均衡方法及系统
KR102317074B1 (ko) * 2019-10-01 2021-10-25 현대모비스 주식회사 과전류 및 저전류 보호회로를 구비한 배터리 모니터링 시스템 및 그것의 과전류 및 저전류 보호 방법
JP7395235B2 (ja) * 2020-02-03 2023-12-11 エイブリック株式会社 充放電制御回路及びこれを備えたバッテリ装置
CN111289939B (zh) * 2020-03-13 2021-08-03 深圳市创芯微微电子有限公司 电池断线检测电路
IL273496A (en) * 2020-03-22 2021-09-30 Irp Nexus Group Ltd A system and application for managing a battery array
TWI726687B (zh) 2020-04-16 2021-05-01 財團法人工業技術研究院 電池系統、電壓平衡程序之控制方法與平衡電量之計算方法
WO2023080414A1 (ko) * 2021-11-03 2023-05-11 삼성전자주식회사 복수의 배터리들을 포함하는 전자 장치 및 이의 동작 방법
CN114678937A (zh) * 2022-04-22 2022-06-28 上海筱珈科技有限公司 一种多电池管理电路和方法
WO2023218604A1 (ja) * 2022-05-12 2023-11-16 株式会社 東芝 電池モジュール

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530336A (en) * 1992-09-17 1996-06-25 Sony Corporation Battery protection circuit
JP3249261B2 (ja) 1993-09-30 2002-01-21 三洋電機株式会社 パック電池
US5581170A (en) * 1994-12-12 1996-12-03 Unitrode Corporation Battery protector
JP3398304B2 (ja) * 1997-07-31 2003-04-21 東芝電池株式会社 二次電池の電圧測定回路およびこれを用いた保護回路
US5869950A (en) * 1997-10-30 1999-02-09 Lockheed Martin Corp. Method for equalizing the voltage of traction battery modules of a hybrid electric vehicle
JPH11355904A (ja) * 1998-06-08 1999-12-24 Honda Motor Co Ltd バッテリ状態検出装置およびバッテリ状態検出ユニット
US6018227A (en) * 1998-06-22 2000-01-25 Stryker Corporation Battery charger especially useful with sterilizable, rechargeable battery packs
US6157252A (en) * 1998-09-09 2000-12-05 The Engineering Consortium, Inc. Battery polarity insensitive integrated circuit amplifier
JP2001224138A (ja) * 2000-02-07 2001-08-17 Hitachi Ltd 蓄電装置及び蓄電器の電圧検出方法
US6377024B1 (en) * 2001-03-23 2002-04-23 The Boeing Company Method and system for charge equalization of lithium-ion batteries
JP4000098B2 (ja) * 2003-07-09 2007-10-31 三洋電機株式会社 電池の保護回路を備える電源装置
JP4238095B2 (ja) * 2003-08-29 2009-03-11 矢崎総業株式会社 組電池の電圧検出装置
JP2007520180A (ja) * 2003-10-14 2007-07-19 ブラック　アンド　デッカー　インク 電池パックの障害状態からの保護を提供するべく適合された二次電池、電動工具、充電器、及び電池パック用の保護方法、保護回路、及び保護装置
JP2005160169A (ja) * 2003-11-21 2005-06-16 Texas Instr Japan Ltd バッテリ保護回路
JP3795499B2 (ja) * 2003-12-26 2006-07-12 富士重工業株式会社 蓄電素子の電圧均等化装置
US7253589B1 (en) * 2004-07-09 2007-08-07 National Semiconductor Corporation Dual-source CMOS battery charger
JP4186916B2 (ja) * 2004-11-18 2008-11-26 株式会社デンソー 組電池管理装置
US7719284B2 (en) * 2004-11-30 2010-05-18 Keihin Corporation Apparatus for measuring voltage
CN1818681A (zh) * 2005-01-21 2006-08-16 三洋电机株式会社 电压－频率转换装置及其基准电压变更方法
JP4658699B2 (ja) * 2005-06-09 2011-03-23 Ｏｋｉセミコンダクタ株式会社 最大電圧検出回路及び最小電圧検出回路
JP4589888B2 (ja) * 2006-03-23 2010-12-01 株式会社ケーヒン 電池電圧測定回路、およびバッテリｅｃｕ
US7352155B2 (en) * 2006-06-12 2008-04-01 O2Micro International Ltd. Apparatus and method for detecting battery pack voltage
US7812568B2 (en) * 2006-12-07 2010-10-12 Sanyo Electric Co., Ltd. Voltage detecting circuit
JP5386075B2 (ja) * 2007-09-28 2014-01-15 株式会社日立製作所 多直列電池制御システム
JP5250230B2 (ja) * 2007-09-28 2013-07-31 株式会社日立製作所 車両用電源システムおよび電池セル制御用集積回路
JP5127383B2 (ja) * 2007-09-28 2013-01-23 株式会社日立製作所 電池用集積回路および該電池用集積回路を使用した車両用電源システム
JP5459946B2 (ja) * 2007-09-28 2014-04-02 株式会社日立製作所 車両用直流電源装置
JP2009165206A (ja) * 2007-12-28 2009-07-23 Honda Motor Co Ltd 充放電装置
JP5469813B2 (ja) * 2008-01-29 2014-04-16 株式会社日立製作所 車両用電池システム
US8063643B2 (en) * 2008-03-05 2011-11-22 Liebert Corporation System and method for measuring battery internal resistance
JP5422917B2 (ja) * 2008-05-20 2014-02-19 ミツミ電機株式会社 充電制御用半導体集積回路および充電装置
JP2009301791A (ja) * 2008-06-11 2009-12-24 Nissan Motor Co Ltd 燃料電池システムの故障診断装置
JP5331493B2 (ja) * 2009-01-13 2013-10-30 日立ビークルエナジー株式会社 電池制御装置
US8350528B2 (en) * 2009-02-04 2013-01-08 Samsung Sdi Co., Ltd. Battery pack and balancing method of battery cells
JP2010226789A (ja) * 2009-03-19 2010-10-07 Oki Semiconductor Co Ltd 過電流検出回路および電源装置
KR101539052B1 (ko) * 2009-03-24 2015-07-29 페어차일드코리아반도체 주식회사 저전압 및 과전압 검출 회로 및 그 구동 방법
JP5133926B2 (ja) * 2009-03-26 2013-01-30 株式会社日立製作所 車両用電池システム
US8798832B2 (en) * 2009-03-27 2014-08-05 Hitachi, Ltd. Electric storage device
WO2011034957A2 (en) * 2009-09-16 2011-03-24 National Semiconductor Corporation Active cell and module balancing for batteries or other power supplies
EP2806482B1 (en) * 2009-09-28 2017-06-28 Hitachi, Ltd. Battery system
JP5537364B2 (ja) * 2009-09-30 2014-07-02 株式会社東芝 通信回路、組電池装置及び車両
CN102668316B (zh) * 2009-10-27 2015-03-25 三美电机株式会社 充放电控制电路、半导体集成电路、充放电控制方法以及充放电控制程序
US8629679B2 (en) * 2009-12-29 2014-01-14 O2Micro, Inc. Circuits and methods for measuring cell voltages in battery packs
JP5470073B2 (ja) * 2010-02-05 2014-04-16 日立ビークルエナジー株式会社 電池制御装置および電池システム
JP2011199993A (ja) * 2010-03-18 2011-10-06 Rohm Co Ltd 充電制御装置、負荷駆動装置
JP5847995B2 (ja) * 2010-04-27 2016-01-27 ラピスセミコンダクタ株式会社 半導体装置
JP5700756B2 (ja) * 2010-04-28 2015-04-15 矢崎総業株式会社 複数組電池の電圧測定装置
JP5499944B2 (ja) * 2010-06-29 2014-05-21 株式会社リコー 定電流回路及び定電流回路を使用した発光ダイオード駆動装置
US8436620B2 (en) * 2010-09-02 2013-05-07 Texas Instruments Incorporated Voltage monitoring using bitstream signal processing
JP5606857B2 (ja) * 2010-09-30 2014-10-15 ラピスセミコンダクタ株式会社 組電池システム、昇圧手段の異常診断方法、電池監視ｉｃ、半導体装置、及び半導体装置の昇圧手段の異常診断方法
JP5606871B2 (ja) * 2010-10-26 2014-10-15 ラピスセミコンダクタ株式会社 半導体回路、半導体装置、配線の異常診断方法、及び異常診断プログラム
DE102010043950A1 (de) * 2010-11-16 2012-05-16 Sb Limotive Company Ltd. Autonomes Batterie-Balancing
PL2458705T3 (pl) * 2010-11-25 2019-07-31 Belenos Clean Power Holding Ag System pomiaru komórek ogniwa paliwowego
JP5152310B2 (ja) * 2010-12-03 2013-02-27 株式会社デンソー 組電池の電圧検出装置
DE112012001144T5 (de) * 2011-03-07 2013-11-28 A123 Systems, Inc. Verfahren zum opportunistischen Ausgleichen von Ladung zwischen Batteriezellen
WO2012127270A1 (en) * 2011-03-23 2012-09-27 Indian Institute Of Technology Bombay Photo-voltaic array fed switched capacitor dc-dc converter based battery charging for li-ion batteries
CN102185159B (zh) * 2011-04-19 2013-08-14 吴粤滨 基本单元锂电池组模块、多级锂电池组及充放电均衡方法
US9209630B2 (en) * 2011-05-20 2015-12-08 Ford Global Technologies, Llc Active battery cell balancing methods with variable duration discharge
US9136509B2 (en) * 2011-05-27 2015-09-15 Apple Inc. Battery cell with an integrated pouch metal foil terminal
JP5798887B2 (ja) * 2011-10-31 2015-10-21 株式会社日立製作所 蓄電システム
FR2983364B1 (fr) * 2011-11-29 2014-01-24 Accumulateurs Fixes Procede d'equilibrage des tensions d'elements electrochimiques disposes dans plusieurs branches en parallele
US20130257381A1 (en) * 2012-03-29 2013-10-03 Steven Diamond Peak-equalized battery charge balancing
KR101892950B1 (ko) * 2012-10-02 2018-08-29 미쓰미덴기가부시기가이샤 전지 보호 회로 및 전지 보호 장치 및 전지 팩
JP6072279B2 (ja) * 2012-11-19 2017-02-01 ビーワイディー カンパニー リミテッドＢｙｄ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ バッテリアセンブリの保護装置及び保護システム
BR112015012706A2 (pt) * 2012-12-03 2017-07-11 Toyota Motor Co Ltd sistema de armazenamento de eletricidade
US9537327B2 (en) * 2012-12-21 2017-01-03 Lite-On Electronics (Guangzhou) Co., Ltd. Battery cell balancing control system and battery management method thereof
JP5991299B2 (ja) * 2012-12-26 2016-09-14 株式会社デンソー 組電池の電圧検出装置
CN103941189A (zh) * 2013-01-18 2014-07-23 拉碧斯半导体株式会社 电池监视系统、半导体装置、电池组系统及电池监视ic
US9450274B2 (en) * 2013-03-15 2016-09-20 Design Flux Technologies, Llc Method and apparatus for creating a dynamically reconfigurable energy storage device
JP5920291B2 (ja) * 2013-08-02 2016-05-18 株式会社デンソー 組電池の均等化装置
JP2015057013A (ja) * 2013-09-13 2015-03-23 株式会社デンソー 組電池の均等化装置
CN103490389B (zh) * 2013-09-25 2016-06-15 无锡中感微电子股份有限公司 电池保护电路及系统
JP6479320B2 (ja) * 2014-02-25 2019-03-06 ラピスセミコンダクタ株式会社 電池監視システムおよび電池監視チップ
JP6378003B2 (ja) * 2014-08-27 2018-08-22 ラピスセミコンダクタ株式会社 半導体装置、電池監視システム、及び半導体装置の起動方法
JP6303963B2 (ja) * 2014-09-30 2018-04-04 株式会社デンソー 電池監視システム
WO2016072002A1 (ja) * 2014-11-07 2016-05-12 株式会社日立製作所 蓄電管理システム
JP6624782B2 (ja) * 2014-12-25 2019-12-25 ラピスセミコンダクタ株式会社 半導体装置及び電池電圧の測定方法
JP6621256B2 (ja) * 2015-07-16 2019-12-18 ラピスセミコンダクタ株式会社 半導体装置、電池監視装置および電池セルの電圧検出方法
JP6628552B2 (ja) * 2015-10-28 2020-01-08 ラピスセミコンダクタ株式会社 半導体装置およびセル電圧の測定方法
US10291048B2 (en) * 2016-04-08 2019-05-14 Gbatteries Energy Canada Inc. Battery charging based on real-time battery characterization

Also Published As

Publication number Publication date
JP6741945B2 (ja) 2020-08-19
KR102355691B1 (ko) 2022-01-26
TWI765907B (zh) 2022-06-01
KR20180029840A (ko) 2018-03-21
CN107819341A (zh) 2018-03-20
US20180076638A1 (en) 2018-03-15
US10594146B2 (en) 2020-03-17
CN107819341B (zh) 2022-04-26
JP2018046629A (ja) 2018-03-22

Similar Documents

Publication Publication Date Title
TWI765907B (zh) 電池控制電路
JP4982274B2 (ja) バッテリ状態監視回路及びバッテリ装置
US10790679B2 (en) Battery protection circuit and device, battery pack, and battery protection method
US8941360B2 (en) Battery state monitoring circuit and battery device
US8367234B2 (en) Semiconductor device for protecting secondary battery, battery pack, and electronic device using same
KR101555383B1 (ko) 배터리 상태 감시 회로 및 배터리 장치
US9933493B2 (en) Battery management system
KR101201139B1 (ko) 배터리 팩의 보호 회로 장치
US8525482B2 (en) Overcurrent protection circuit for connecting a current detection terminal to overcurrent detection resistors having different resistances
US8773073B2 (en) Battery protection circuit, battery protection device, and battery pack
US20130241471A1 (en) Charge control circuit and battery device
US10749358B2 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
JP2014500700A (ja) リチウム電池保護回路
JP7039124B2 (ja) 充放電制御装置、及びバッテリ装置
US11139662B2 (en) Balance circuits for battery cells
KR101892950B1 (ko) 전지 보호 회로 및 전지 보호 장치 및 전지 팩
JP2015057013A (ja) 組電池の均等化装置
JP2019106884A (ja) 電池制御回路、電池制御装置及び電池パック
JP6477845B1 (ja) 電池制御回路
CN113206520B (zh) 充放电控制电路以及具备该电路的电池装置
US20220368141A1 (en) Secondary battery protection circuit, battery pack, battery system, and method for protecting secondary battery
CN113206520A (zh) 充放电控制电路以及具备该电路的电池装置
JP5619540B2 (ja) 充電装置
KR20110048010A (ko) 배터리 상태 감시 회로 및 배터리 장치