TW201719891A - 薄膜電晶體（ｔｆｔ）裝置及製造方法 - Google Patents

薄膜電晶體（ｔｆｔ）裝置及製造方法 Download PDF

Info

Publication number
TW201719891A
TW201719891A TW105127514A TW105127514A TW201719891A TW 201719891 A TW201719891 A TW 201719891A TW 105127514 A TW105127514 A TW 105127514A TW 105127514 A TW105127514 A TW 105127514A TW 201719891 A TW201719891 A TW 201719891A
Authority
TW
Taiwan
Prior art keywords
strips
resist
layer
gate
level
Prior art date
Application number
TW105127514A
Other languages
English (en)
Other versions
TWI710136B (zh
Inventor
布萊恩Ｈ 寇柏
Original Assignee
荷蘭Ｔｎｏ自然科學組織公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭Ｔｎｏ自然科學組織公司 filed Critical 荷蘭Ｔｎｏ自然科學組織公司
Publication of TW201719891A publication Critical patent/TW201719891A/zh
Application granted granted Critical
Publication of TWI710136B publication Critical patent/TWI710136B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

TFT裝置係自具有相互絕緣的狹長半導體材料條帶之基板開始製造。層之堆疊在該基板上之該等條帶上方，該堆疊包含閘極電極層。多層級抗蝕劑層係設置於該閘極電極層上方。該多層級抗蝕劑層界定閘極及源極汲極區，該通道平行於該等條帶之方向延伸。在該抗蝕劑層中之閘極部分跨越該抗蝕劑層中之源極汲極區，從而在任一側上超出該等源極汲極區至少對應於該等條帶之節距的距離。

Description

薄膜電晶體(TFT)裝置及製造方法
本發明係關於製造包含薄膜電晶體(TFT)之裝置的方法，且係關於製造顯示器裝置之方法。
TFT用於諸如LCD顯示器面板之裝置中。TFT包含在基板及導電閘極上之通道區域中呈半導體材料薄膜之形式的一通道，該通道由絕緣層與半導體材料分離。可使用頂部閘極或底部閘極，其中分別地，半導體材料介於閘極與基板之間，或閘極介於半導體材料與基板之間。閘極跨越通道區域，從而在閘極之任一側上的通道區域中界定源極區域及汲極區域。
US 7,341,893描述藉助於壓印來製造具有此類電晶體之裝置的方法，該方法稱作SAIL製程(自對準壓印光微影術)。在SAIL製程中，具有可變高度之單個抗蝕劑層係用來界定基板上將使用不同處理步驟加以處理之不同區域。藉助於衝壓或灰階曝光樣式，將抗蝕劑製作成在不同區域上具有不同高度層級。
原理為在後續步驟中蝕刻抗蝕劑，蝕刻各持續一段時間將抗蝕劑自其最低(剩餘)高度層級消除到抗蝕劑之底部，而不完全移除抗蝕劑，具有較高高度層級之抗蝕劑。隨後，可經由以剩餘抗蝕劑形成的遮罩對暴露區域施加處理步驟。此舉可對連續性較高層級重複。SAIL製程具有所有區域之相對位置係由單個抗蝕劑層之3D圖案界定的優點。而不需要不同抗蝕劑層之不同圖案化步驟之對準。
在抗蝕劑之下提供用於形成電晶體之多個薄膜層之堆 疊。此堆疊可包括半導體材料層、(閘極)隔離層、金屬層等。在將抗蝕劑自個別高度層級移除後，可提供不同處理步驟，以便經由遮罩移除部分層體或所有層體，及/或經由該遮罩沉積額外的材料，其中該遮罩係由在自個別高度位準蝕刻後之抗蝕劑形成。
US 7,341,893描述應用SAIL製程製造底部閘極TFT。在此製程中，薄膜層之堆疊係提供在具有平行導電條帶之基板的頂部上。閘極電極係由多個此類平行條帶之區段形成。通道自源極至汲極延伸，橫向於條帶之長方向分離。薄膜層之堆疊含有閘極絕緣層、半導體層及頂部金屬層。在SAIL製程中，使用不同高度層級來在需要形成閘極電極之隔離區段處蝕刻條帶、沉積閘極觸點、隔離不同通道、及移除頂部金屬以便將源極觸點及汲極觸點分開。由於半導體層上覆閘極電極，所以易於在半導體層中蝕刻通道，以使閘極電極延伸超過該通道，從而防止圍繞閘極之源極-汲極洩漏。
當應用於頂部閘極TFT時，更難以避免在SAIL製程中之此類型的洩漏。在多遮罩製程(非SAIL)中，可在沉積閘極電極層之前使用一第一遮罩來圖案化半導體層，並且使用一第二遮罩來界定該半導體層，該等遮罩確保閘極電極延伸超過它。SAIL製程之問題在於閘極電極位於半導體層上方，從而使得在閘極電極位於半導體層頂部上時，必須蝕刻半導體層。已知使用底切蝕刻製程來移除亦在閘極電極之邊緣下的半導體層，但該底切蝕刻製程反而可能引起圍繞閘極之源極-汲極洩漏。另一解決方案為使閘極電極較好地延伸超過源極-汲極區域，藉此迫使任何洩漏電流進行增加洩漏路徑中之電阻之大迂迴。
目的尤其是在於提供製造包含減少洩漏之薄膜電晶體之裝置的較簡易製程。
提供製造包含薄膜電晶體之半導體裝置之方法，該方法包含：提供一基板，該基板上具有相互絕緣的狹長半導體材料條帶，該 等條帶在第一方向上延伸；將層之堆疊沉積於基板上之條帶上方，該堆疊包含閘極電極層及閘極絕緣層，該閘極絕緣層介於閘極電極層與條帶之間；提供多層級抗蝕劑層，其包含在堆疊之頂部上分別具有第一非零抗蝕劑高度層級及第二非零抗蝕劑高度層級之第一部分及第二部分，第一抗蝕劑高度層級小於第二抗蝕劑高度層級，該第二部分包含在橫向於第一方向之第二方向上跨越該第一部分的一部分，從而在任一側上超出該第一部分至少對應於該條帶之節距的距離；使用多層級抗蝕劑層作為遮罩，在該基板上未受第一部分及第二部分覆蓋之區域上方蝕刻堆疊及條帶；至少自第一抗蝕劑高度層級向下蝕刻多層級抗蝕劑層，在第二部分之下留下受多層級抗蝕劑層之抗蝕劑覆蓋之基板；蝕刻堆疊以暴露條帶中多層級抗蝕劑層之第一部分已被移除處的部分，留下閘極電極層在多層級抗蝕劑層之第二部分之下之部分以，用作電晶體之閘極電極；由條帶之暴露部分形成電晶體之源極觸點及汲極觸點。
本文係在基板上產生裝置，在該基板上提供相互絕緣的平行狹長半導體材料條帶，該等條帶在第一方向上延伸。薄膜電晶體之通道將由多個此類呈平行的條帶形成。在具有條帶之基板上沉積一堆疊，該堆疊包含閘極電極材料層及閘極絕緣材料層。在頂部上提供多層級抗蝕劑，該頂部含有具有至少第一非零抗蝕劑高度層級及第二非零抗蝕劑高度層級之區域。在此等區域外，自基板蝕刻掉該堆疊及該等條帶。
第二(較大)抗蝕劑高度層級存在之區域包含一閘極區域，該閘極區域於多個條帶上方在第二方向上延伸、垂直於該等條帶或更一般地橫向於條帶。第一(較小)抗蝕劑高度層級存在之第一區域用來界定閘極區域之任一側上的條帶之源極區及汲極區。閘極區域在第二方向上超出第一區域至少等於條帶之節距的一距離。
首先蝕刻多層級抗蝕劑以自移除抗蝕劑至第一抗蝕劑位準，從而留下在閘極區域中的抗蝕劑。隨後藉由選擇性蝕刻堆疊來暴露條帶。在條帶受暴露之區域中，產生源極觸點及汲極觸點。
在每一超出區之下，其他條帶之部分由於蝕刻可保留有與閘極區域對準之邊緣。因為此類條帶未延伸至源極觸點及汲極觸點，所以它們未形成通道之部分。
形成通道之部分之第一條帶與閘極之側邊緣分開至少連續條帶之間的距離。此舉防止洩漏通道之形成。以此一次完成兩個圖案化步驟而不冒洩漏通道之風險，從而消除對兩個圖案化步驟之對準之需要。
11~16‧‧‧步驟
20‧‧‧基板
22‧‧‧條帶
30‧‧‧閘極絕緣材料層
32‧‧‧閘極電極材料層
34‧‧‧多層級抗蝕劑層
36‧‧‧第一部分
38‧‧‧第二部分
80‧‧‧氮化矽層
82‧‧‧源極/汲極觸點金屬
d1、d2‧‧‧超出距離
p‧‧‧節距
此等及其他目的及有利態樣將自示範性實施例之參考以下圖式的描述而顯而易見。
圖1展示TFT裝置製造製程之流程圖。
圖2展示具有半導體膜條帶之基板之俯視圖。
圖3展示具有半導體膜條帶之基板之側視圖。
圖4a、4b展示具有堆疊及多層級抗蝕劑之基板之側視圖。
圖5展示多層級抗蝕劑之俯視圖。
圖6a、6b展示具有堆疊之基板在第一蝕刻階段後之側視圖。
圖7展示具有堆疊之基板在第二蝕刻階段後之側視圖。
圖8展示進一步處理後之側視圖。
圖1展示TFT裝置製造製程之流程圖。在此製程之第一步驟11中提供基板，在該基板上具有半導體膜之平行條帶。圖2展示具有條帶22之此類基板的部分之俯視圖。圖3展示此類基板20之側視圖，在該基板之頂部上具有半導體條帶22。與條帶22相接觸之基板20的表面係為使條帶彼此電氣隔離之材料。為了參考，x、y坐標軸將用於指定平行於基板20之表面之垂直水平方向，而z坐標軸將用於指 定垂直於表面之垂直軸。條帶22為狹長條帶，其中該等條帶之長方向在y方向上延伸。
在所例示之實施例中，所有條帶22在x方向上具有相同寬度及節距(節距“p”為條帶之寬度及至下一條帶之距離之總和)。在示範性實施例中，條帶之寬度可處於0.1至2微米的範圍內，其中條帶之間的間隔在0.05及2微米的範圍內，且節距在0.15至4微米的範圍內，等於寬度及間隔之總和。所有條帶22在基板20上的每一處較佳地具有相同寬度及相同節距“p”，且條帶22之集合可在整個基板表面上延伸。然而，此並非必需的：並非所有基板表面可能需要用條帶覆蓋，且節距p、寬度及距離在表面上可變化。儘管圖2及圖3表明條帶22之寬度及連續條帶22之間的距離彼此相等，但此並非必需的。較佳地，寬度大於距離(例如在節距的50%至90%之間)，只要條帶為電氣分開即可。在其他實施例中，寬度可小於距離(例如在節距的10%至50%之間)。儘管基板20係展示為單一結構，應瞭解基板20可包含多個層。
可預製具有條帶22之基板。可使用提供具有條帶22之此類基板20之任何合適方法。例如，可將銦鎵氧化物半導體膜濺鍍至基板表面上，且隨後藉助光微影術來圖案化成條帶22。但可使用諸如CVD、旋轉塗佈、列印等其他沉積技術。可使用諸如壓印、IJP、間斷狹縫模塗佈等其他圖案化技術。可使用其他半導體材料。
在圖1之製程之第二步驟12中，層之堆疊係沉積在基板及條帶上。舉例而言，可沉積包含閘極絕緣體層及閘極氧化物層上方之閘極電極層之堆疊。可使用任何合適的沉積製程及材料。例如，可藉助於PECVD來沉積二氧化矽閘極絕緣體，且可在頂部上濺鍍一鉬層作為閘極電極層。堆疊較佳地連續覆蓋整個基板，儘管此舉並非必需的。在此階段不需要圖案化堆疊。
在圖1之製程之第三步驟13中，多層級抗蝕劑係置設在堆疊上。完成此舉之方法本身自SAIL製程已知。可例如藉由利用多層級衝壓件(stamp)壓印抗蝕劑層或藉助於灰階光微影術來產生不 同層級。
圖4a、4b展示在具有堆疊之基板20之xz平面及yz平面中之截面，該堆疊由閘極絕緣材料層30、閘極電極材料層32及在堆疊之頂部上之多層級抗蝕劑層34所組成。層並非按比例。圖5展示俯視圖，展示在xy平面中之多層級抗蝕劑層，類似地並非按比例。
多層級抗蝕劑層34具有：第一部分36，其具有第一非零高度層級；以及第二部分38，其具有大於第一高度層級之第二高度層級。第一部分36界定在最終裝置中薄膜電晶體之源極觸點及汲極觸點之位置。第二部分38界定在最終裝置中薄膜電晶體之閘極電極的位置及其連接佈線。第二部分38之矩形部分在x方向上跨越第一部分36，超出第一部分36至少與條帶22之節距p一樣大的距離d1、d2。在y方向上，第一部分36在第二部分38之該部分的任一側上延伸超過第二部分38。
圖4a之xz截面穿過第二部分38，第一部分36在y方向上位於第二部分38的前面。為了參考，第一部分36之位置由虛線展示。如可見，第一部分36在x方向上(亦即，在垂直於條帶之長方向(y方向)的方向上)在多個條帶22上方延伸。在最終裝置中，此等條帶22將形成薄膜電晶體之通道及源極/汲極觸點。為例示起見，第一部分36在圖4a中之x方向上在九個條帶上方延伸，但在實施時可使用不同數量之條帶22，包括至少多個條帶，例如較大於九個之數量，或八個或至少四個。
如所注意到的，第二部分38界定閘極電極之位置。閘極電極可為矩形的，其具有在自源極至汲極之方向上處於0.1至20微米範圍內之長度，及垂直於該方向處於例如1至100微米範圍內之寬度。多層級抗蝕劑層34之第二部分38包含矩形部分，該矩形部分在x方向上在第一部分36的兩側上延伸超過第一部分36。如圖4a及圖5中所展示，左側超出距離為d1，而右側超出距離為d2。超出距離d1、d2至少等於條帶22之節距p(當節距p隨位置變化時，至少p在第一 部分36之邊緣與第二部分38之邊緣間的位置處)。如將要解釋的，此舉用來防止最終裝置中之薄膜電晶體中之源極-汲極洩漏。儘管較佳實施例係展示為其中第二部分38具有垂直於y方向(亦即，條帶之長方向)延伸之矩形閘極部分，但應瞭解，更一般而言，閘極部分可橫向於y方向，亦即，垂直於y方向或與y方向呈另一交叉角度。x方向上(垂直於y方向)之超出距離應至少為節距p。閘極部分亦不必需為矩形。
舉例而言，圖5亦展示如下可能性：第二部分包含兩個相互正交徑跡部分：第一分支跨通道以形成實際閘極，且第二分支與通道平行。先前論述係關於第一分支。若存在第二分支，則相關標準應用於第二分支。當第二分支靠近於半導體時，存在半導體可在第二分支下方延伸之風險，從而產生洩漏路徑。為避免此風險，第二部分38之第二分支與第一部分36之間的間隙較佳地至少等於條帶22之節距p。
本身已知提供多層級抗蝕劑層34之方法。可例如藉由沉積抗蝕劑層，且利用界定該高度層級樣式之模具衝壓此層來提供具有高度層級模式之多層級抗蝕劑層34。如另一實例，可使用灰階光微影術，其中含有具不同光強度之區域的2d照射樣式用於界定具不同高度之對應區域。
儘管展示出具有兩個不同非零高度層級之高度模式，但應瞭解可使用更多不同的高度層級，例如用以界定在以下描述中不起作用之結構。在一實施例中，當最初圖案化多層級抗蝕劑層34時，多層級抗蝕劑層34具有另外的部分，該部分具有低於第一高度層級之另外的非零高度層級。在此實施例中，第三步驟13可包含在足夠長度的時間間隔期間蝕刻多層級抗蝕劑層34，該長度足夠在到達圖4a、4b中所展示之截面前移除高達另外的高度位準，而非高達第一高度位準及第二高度位準之抗蝕劑，其中在第一部分36及第二部分38外的閘極電極材料層32上不存在抗蝕劑。
在圖1之製程之第四步驟14中，在基板20上之不存 在抗蝕劑於上方的區域中自基板20蝕刻掉堆疊30、32及條帶22，而該區域即在第一部分36及第二部分38外。在此步驟中，多層級抗蝕劑層34保護堆疊30、32及條帶免受在抗蝕劑層下面之剩餘區域中被蝕刻。在一實施例中，使用濕式蝕刻製程，但可使用任何合適的蝕刻製程或蝕刻製程之組合。例如，第四步驟14可分別包含蝕刻堆疊30、32及條帶22之子步驟。
圖6a、6b例示第四步驟14之結果。如可見，條帶22、閘極絕緣材料層30及閘極電極材料層32僅在基板20之剩餘區域上方留下，該區域中存在多層級抗蝕劑層34。
圖1之製程之第五步驟15包含子步驟，其中蝕刻多層級抗蝕劑層34足夠長度的持續時間，以移除高達第一高度層級而非高達第二高度層級之抗蝕劑，從而使得僅在多層級抗蝕劑層34之第二部分38的位置處留下抗蝕劑。隨後，進行包含選擇蝕刻之子步驟，其中蝕刻剩餘堆疊30、32，而非基板20上方之原本受多層級抗蝕劑層34之第一部分36覆蓋之區域中的條帶22。可藉由使用蝕刻劑使得蝕刻為選擇性的，該蝕刻劑蝕刻閘極絕緣材料層30及閘極電極材料層32，而非條帶22之半導體材料。例如可使用乾式各向異性蝕刻製程。
圖7例示第五步驟15之結果。如可見，條帶22的不具有上覆閘極絕緣材料層30及上覆閘極電極材料層32之部分經暴露，以便覆在基板20之第一區域上，在該第一區域中存在具有多層級抗蝕劑層34之原本第一高度層級之第一部分36。閘極絕緣材料層30及閘極電極材料層32僅在基板20之第二區域上方留下，在該第二區域中存在具有多層級抗蝕劑層34之原本第二高度層級之第二部分38。
圖1之製程之第六步驟16包含源極觸點及汲極觸點之產生。此步驟可包含將導電性增加處理應用於經暴露半導體材料條帶22之子步驟，接著為沉積源極/汲極觸點金屬及源極/汲極觸點金屬之圖案化之子步驟。銦鎵氧化物半導體之導電性增加處理的實例為將氮化矽沉積於經暴露半導體(亦即，條帶22)上。可藉由例如PCVD來沉 積氮化矽層。導電性增加處理之其他實例為自SiNx鈍化層半導體(例如IGZO)之H2摻雜，或經由表面破壞之氬濺鍍處理引發的摻雜，或
將鈣添加至表面以與來自IGZO之氧氣反應且自該層移除鈣。在例如藉由至少自條帶22的並非由堆疊30、32覆蓋之部分蝕刻掉氮化矽來再次暴露條帶之後，沉積源極/汲極觸點金屬。可藉助於光微影術、列印等來圖案化源極/汲極觸點金屬。
圖8例示在已沉積並圖案化源極/汲極觸點金屬82之後第六步驟16之結果。該圖展示在z-y平面中(亦即，在與條帶22之長度平行之平面中)之截面。
因此僅可見一個條帶22。如可見，已形成包含薄膜電晶體之裝置，其中平行的條帶22(僅所展示的條帶)形成電晶體通道，其中閘極由來自閘極電極材料層32之剩餘部分的閘極電極形成，藉閘極絕緣材料層30之剩餘部分與該通道隔離。
裝置包含基板20及基板20上之多個狹長半導體材料條帶22，條帶22中之每一者在y方向上延伸。在閘極區域中之條帶上提供閘極電極，該閘極區域在該等多個條帶上方於x方向上延伸，或更一般而言，在橫向於y方向之一第二方向上延伸。裝置包含由條帶22形成之電晶體通道，該等條帶具有沿該第一方向在閘極區域之相應側面上延伸的第一部分，該等條帶22之第一部分之導電性相比於位於閘極區域下之該等條帶22之第二部分具有增強的導電性。此等第一部分與第二部分之間的邊界與閘極區域對準。在此情境下，「對準」對應於使用閘極堆疊作為用於增強之遮罩的增強之結果。
閘極區域在該等多個條帶22之兩側上於該第二方向上超出該等條帶對應於至少條帶22之節距之距離。在每一超出區下方，可存在另外的條帶，或通道之最外條帶可具有延伸至超出區中之一突出部。裝置包含介於條帶22與該閘極區域中之閘極電極間的一閘極絕緣區域，該閘極絕緣區域與閘極區域對準(在此情境下，「對準」意味對應於使用相同蝕刻遮罩蝕刻閘極區域及另外的條帶之結果)。裝 置包含沿該第一方向在閘極區域之相應側面上的條帶之第一部分上的源極觸點及汲極觸點。
若超出區下方存在另外的條帶，則該條帶具有與閘極區域對準之邊緣(對應於使用相同蝕刻遮罩蝕刻閘極區域及另外的條帶之結果)，且該另外的條帶與形成通道之條帶隔離。若通道之最外條帶具有延伸至超出區中之一突出部，則該突出部在x方向上未達到如此遠以致於其達到閘極之側邊緣。
在圖8之實例中，氮化矽層80用來隔離閘極。此外，在沉積此氮化矽層80前，已藉由例如蝕刻來移除多層級抗蝕劑層之剩餘部分。
應瞭解在y方向上此裝置之閘極及通道位置完全由多層級抗蝕劑層34界定，亦即，對此位置之界定不需要與另一抗蝕劑層對準。半導體材料條帶22暴露之第一區域與其中形成閘極之第二區域間的邊界，由多層級抗蝕劑層34之第二部分38的位置界定。將導電性增加處理應用於條帶22之經暴露部分，而因此條帶22之經處理部分之邊界與閘極對準。此經處理部分之末端在y方向上有效地界定通道之邊界，因此該等邊界亦與閘極對準。
此在x方向上不同。在x方向上行進，通道之邊界由連續平行條帶22之間的分隔來界定。此等分隔之位置由與多層級抗蝕劑層34之圖案化分開的圖案化步驟界定，並因此不與多層級抗蝕劑層34自對準。
當然，提供自對準將是簡單的事情：若使用一連續半導體層代替條帶22，則像圖5中所展示之高度層級樣式的任何高度層級樣式將導致自對準，其中多層級抗蝕劑之高度在其沿x方向下降之處降至零。然而，已發現此種自對準可能導致沿通道之邊緣之源極-汲極洩漏。
藉由在x方向上避免自對準，搭配使用與半導體材料條帶22及大於條帶之節距p的超出距離d1、d2來防止該源極-汲極洩 漏。超出區確保條帶蝕刻步驟(第四步驟14)切斷一或多個條帶22至它們位於超出區下方之程度。此舉確保沿源極或汲極區域(在多層級抗蝕劑層34之第一部分36下面的「第一區域」)之邊緣延伸的最外條帶22不可在x方向上側向延伸如此遠，以致於該等最外條帶亦置於超出區之末端處之閘極電極邊緣下，無論條帶22及多層級抗蝕劑層34之對準如何。因此防止洩漏通道。
導電性增加處理(若存在)不會到達條帶，該等條帶位於閘極電極之超出區的側面邊緣下面。雖然源極/汲極金屬不與閘極自對準，但它不可接觸位於閘極電極之超出區的側面邊緣下面之條帶22，因為此等條帶已藉由第四步驟14切斷且由多層級抗蝕劑層34對準。
在一實施例中，在第六步驟16中，源極觸點及汲極觸點之實際產生可接在多層級抗蝕劑層34之剩餘物之蝕刻之後。源極觸點及汲極觸點之產生本身可包含例如藉助於PCVD製程將氮化矽層至少沉積於條帶22之經暴露部分上方的子步驟。此步驟之後可接著位置選擇性蝕刻，以在條帶22之先前經暴露部分之部分上方再暴露氮化矽層，以及沉積在已再暴露條帶22處接觸條帶22的源極/汲極觸點金屬。
如本身已知，將氮化矽沉積於銦鎵氧化物半導體上方導致導電性增加處理。然而，在其他實施例中，可使用其他類型之導電性增加處理，諸如WO2015010825。若需要，相異的隔離層可沉積於閘極電極上方，且在沉積源極/汲極金屬前經圖案化。
在圖1中所展示之步驟之後可進行另外的步驟以完成裝置。例如，可沉積一或多個保護層。
20‧‧‧基板
22‧‧‧條帶
30‧‧‧閘極絕緣材料層
32‧‧‧閘極電極材料層
34‧‧‧多層級抗蝕劑層
36‧‧‧第一部分
38‧‧‧第二部分
d1、d2‧‧‧超出距離
p‧‧‧節距

Claims (8)

  1. 一種製造包含薄膜電晶體之半導體裝置之方法，該方法包含：提供一基板，在該基板上具有相互絕緣的狹長半導體材料條帶，該等條帶在一第一方向上延伸；將一層之堆疊沉積於該基板上之該等條帶上方，該堆疊包含一閘極電極層及一閘極絕緣層，該閘極絕緣層介於該閘極電極層與該等條帶之間；提供一多層級抗蝕劑層，其包含在該堆疊之頂部上分別具有一第一非零抗蝕劑高度層級及一第二非零抗蝕劑高度層級之第一部分及第二部分，該第一抗蝕劑高度層級小於該第二抗蝕劑高度層級，該第二部分包含在橫向於該第一方向之一第二方向上跨越該第一部分的一部分，從而在任一側上超出該第一部分至少對應於該條帶之一節距的一距離；使用該多層級抗蝕劑層作為一遮罩，在該基板上未受該第一部分及該第二部分覆蓋之一區域上方蝕刻該堆疊及該等條帶；至少自該第一抗蝕劑高度層級向下蝕刻該多層級抗蝕劑層，在該第二部分之下留下受來自該多層級抗蝕劑層之抗蝕劑覆蓋之該基板；蝕刻該堆疊以暴露該等條帶中該多層級抗蝕劑層之該第一部分已被移除處的部分，留下該閘極電極層在該多層級抗蝕劑層之該第二部分之下之一部分，用作該電晶體之一閘極電極；由該等條帶之暴露部分形成該電晶體之源極觸點及汲極觸點。
  2. 如請求項1之方法，其中該多層級抗蝕劑層係藉由在該層之堆疊上方沉積抗蝕劑且使用一衝壓件壓印該抗蝕劑來提供，該衝壓件界定包含該第一抗蝕劑高度層級及該第二抗蝕劑高度層級之一高度層級樣式。
  3. 如請求項1之方法，其中該多層級抗蝕劑層係藉由在該層之堆疊上方沉積抗蝕劑且使用一灰階照射樣式照射該抗蝕劑來提供，其中第一強度位準及第二強度位準與該第一抗蝕劑高度層級及該第二抗蝕劑高度層級相對應。
  4. 如請求項1至3中任一項之方法，該方法包含在至少自該第一抗蝕劑高度層級向下蝕刻該多層級抗蝕劑層之後，對該等條帶施行一導電性增加處理。
  5. 如請求項4之方法，其中該導電性增加處理包含在該等條帶上沉積氮化矽。
  6. 如請求項1至5中任一項之方法，該方法包含在至少自該第一抗蝕劑高度層級向下蝕刻該多層級抗蝕劑層之後，在該等條帶未受該堆疊覆蓋之部分上沉積金屬，該金屬形成源極觸點及汲極觸點。
  7. 如請求項1至6中任一項之方法，其中跨越該第一部分之該部分跨過該等條帶中之至少兩者，從而形成接觸該等條帶中之所有該至少兩者之一源極觸點金屬區域，且形成接觸該等條帶中之所有該至少兩者之一汲極觸點金屬區域。
  8. 一種包含薄膜電晶體之半導體裝置，該裝置包含：一基板；該基板上之多個狹長半導體材料條帶，該等條帶各在一第一方向上延伸；一閘極電極，該閘極電極處於一閘極區域中之該等條帶上，該閘極區域於該等多個條帶上方在橫向於該第一方向之一第二方向上延伸，該等條帶具有沿該第一方向在該 閘極區域之個別側上延伸的第一部分，該等條帶之該等第一部分之導電性相比於該等條帶中位於該閘極區域下方之第二部分具有一增強的導電性，該閘極區域在該等多個條帶之兩側上於該第二方向上超出該等條帶對應於該等條帶之至少一節距的一距離；一閘極絕緣區域，該閘極絕緣區域介於該等條帶與該閘極區域中之該閘極電極之間，該閘極絕緣區域與該閘極區域對準；一源極觸點及一汲極觸點，該源極觸點及該汲極觸點沿該第一方向處於該閘極區域之該等相應側上的該等條帶之該等第一部分上。
TW105127514A 2015-08-28 2016-08-26 薄膜電晶體（ｔｆｔ）裝置及製造方法 TWI710136B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15182911.6 2015-08-28
EP15182911.6A EP3136446A1 (en) 2015-08-28 2015-08-28 Tft device and manufacturing method

Publications (2)

Publication Number Publication Date
TW201719891A true TW201719891A (zh) 2017-06-01
TWI710136B TWI710136B (zh) 2020-11-11

Family

ID=54014568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127514A TWI710136B (zh) 2015-08-28 2016-08-26 薄膜電晶體（ｔｆｔ）裝置及製造方法

Country Status (7)

Country Link
US (1) US10326027B2 (zh)
EP (2) EP3136446A1 (zh)
JP (1) JP6841829B2 (zh)
KR (1) KR20180059438A (zh)
CN (1) CN108352409B (zh)
TW (1) TWI710136B (zh)
WO (1) WO2017039436A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224432B2 (en) 2017-03-10 2019-03-05 Applied Materials, Inc. Surface treatment process performed on devices for TFT applications
CN113206144B (zh) * 2021-04-25 2023-04-07 北海惠科光电技术有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195976A (ja) * 1984-03-16 1985-10-04 Nippon Telegr & Teleph Corp <Ntt> 薄膜電界効果トランジスタ
JPS6394686A (ja) * 1986-10-09 1988-04-25 Nippon Telegr & Teleph Corp <Ntt> シリコン薄膜トランジスタの製造方法
JP3634086B2 (ja) 1996-08-13 2005-03-30 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JP4014677B2 (ja) 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP2001185721A (ja) 1999-12-22 2001-07-06 Nec Corp 半導体装置
JP3613257B2 (ja) * 2001-05-02 2005-01-26 セイコーエプソン株式会社 カラー表示用基板、カラーフィルタ用基板、カラー発光用基板、カラー表示用基板の製造方法、電気光学装置、電子機器
US6653030B2 (en) 2002-01-23 2003-11-25 Hewlett-Packard Development Company, L.P. Optical-mechanical feature fabrication during manufacture of semiconductors and other micro-devices and nano-devices that include micron and sub-micron features
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4141292B2 (ja) * 2002-03-15 2008-08-27 株式会社半導体エネルギー研究所 半導体装置
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
TW579604B (en) * 2002-12-17 2004-03-11 Ind Tech Res Inst Method of forming a top-gate type thin film transistor device
US6894326B2 (en) * 2003-06-25 2005-05-17 International Business Machines Corporation High-density finFET integration scheme
US6841475B1 (en) * 2003-11-21 2005-01-11 Au Optronics Corporation Method for fabricating thin film transistors
US7056834B2 (en) 2004-02-10 2006-06-06 Hewlett-Packard Development Company, L.P. Forming a plurality of thin-film devices using imprint lithography
KR100682892B1 (ko) * 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법
KR100652381B1 (ko) 2004-10-28 2006-12-01 삼성전자주식회사 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법
US7341893B2 (en) 2005-06-02 2008-03-11 Hewlett-Packard Development Company, L.P. Structure and method for thin film device
JP2007158119A (ja) 2005-12-06 2007-06-21 Canon Inc ナノワイヤを有する電気素子およびその製造方法並びに電気素子集合体
FR2895835B1 (fr) 2005-12-30 2008-05-09 Commissariat Energie Atomique Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain
KR101266880B1 (ko) * 2006-06-08 2013-05-24 삼성디스플레이 주식회사 편광판의 제조방법 및 레이저 가공장치
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
US20090250700A1 (en) * 2008-04-08 2009-10-08 Themistokles Afentakis Crystalline Semiconductor Stripe Transistor
US8003466B2 (en) * 2008-04-08 2011-08-23 Advanced Micro Devices, Inc. Method of forming multiple fins for a semiconductor device
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
JP2009277733A (ja) * 2008-05-12 2009-11-26 Toshiba Mobile Display Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20120100630A (ko) 2011-03-04 2012-09-12 삼성전자주식회사 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
KR101880721B1 (ko) * 2011-06-21 2018-07-23 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 유기 발광 디스플레이 장치의 제조 방법, 및 상기 방법에 의해 제조된 유기 발광 디스플레이 장치
CN102244009B (zh) * 2011-07-30 2013-02-13 华映光电股份有限公司 薄膜晶体管及其制造方法
US8569125B2 (en) * 2011-11-30 2013-10-29 International Business Machines Corporation FinFET with improved gate planarity
US8617961B1 (en) * 2012-07-18 2013-12-31 International Business Machines Corporation Post-gate isolation area formation for fin field effect transistor device
US9653615B2 (en) 2013-03-13 2017-05-16 International Business Machines Corporation Hybrid ETSOI structure to minimize noise coupling from TSV
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
CN105431797B (zh) 2013-04-30 2019-01-15 应用材料公司 多级掩模电路制造及多层电路
FR3005309B1 (fr) * 2013-05-02 2016-03-11 Commissariat Energie Atomique Transistors a nanofils et planaires cointegres sur substrat soi utbox
CN105409003B (zh) 2013-07-24 2019-03-08 Imec 非营利协会 用于改善金属氧化物半导体层的导电率的方法
CN103489894B (zh) * 2013-10-09 2016-08-17 合肥京东方光电科技有限公司 有源矩阵有机电致发光显示器件、显示装置及其制作方法

Also Published As

Publication number Publication date
US20190027613A1 (en) 2019-01-24
WO2017039436A1 (en) 2017-03-09
US10326027B2 (en) 2019-06-18
EP3341972A1 (en) 2018-07-04
CN108352409B (zh) 2021-03-12
EP3136446A1 (en) 2017-03-01
KR20180059438A (ko) 2018-06-04
JP2018526836A (ja) 2018-09-13
JP6841829B2 (ja) 2021-03-10
CN108352409A (zh) 2018-07-31
TWI710136B (zh) 2020-11-11

Similar Documents

Publication Publication Date Title
US8748320B2 (en) Connection to first metal layer in thin film transistor process
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
US9647141B2 (en) Thin film transistor and method of manufacturing the same
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
TWI710136B (zh) 薄膜電晶體（ｔｆｔ）裝置及製造方法
CN105448934A (zh) 显示装置及其制造方法
US9859440B2 (en) Thin film transistor and method of manufacturing same
CN108010919B (zh) 一种tft阵列基板及其制作方法、显示装置
CN103779232B (zh) 一种薄膜晶体管的制作方法
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
JP6106024B2 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
US9379251B1 (en) Self-aligned metal oxide thin film transistor and method of making same
CN108493197B (zh) 顶栅型阵列基板制备工艺
US20140210105A1 (en) Method of forming interconnection lines
JP6555843B2 (ja) アレイ基板及びその製造方法
CN108878539A (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
KR102228288B1 (ko) 탑 게이트 박막 트랜지스터의 제조 방법
TWI459447B (zh) 顯示面板及其製作方法
KR20120119266A (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
CN104409347A (zh) 薄膜晶体管的制备方法和阵列基板的制备方法
CN107078027B (zh) 将用于电子装置的层堆叠图案化
CN107179644B (zh) 一种显示基板、其制作方法及显示装置
CN101079392A (zh) 制造快闪存储器件的方法
TWI566416B (zh) 薄膜電晶體基板及其製作方法
TW201642476A (zh) 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees