TW201717723A - 多層基板及其製造方法 - Google Patents

多層基板及其製造方法 Download PDF

Info

Publication number
TW201717723A
TW201717723A TW105127075A TW105127075A TW201717723A TW 201717723 A TW201717723 A TW 201717723A TW 105127075 A TW105127075 A TW 105127075A TW 105127075 A TW105127075 A TW 105127075A TW 201717723 A TW201717723 A TW 201717723A
Authority
TW
Taiwan
Prior art keywords
multilayer substrate
electrodes
electrode
continuous structure
land
Prior art date
Application number
TW105127075A
Other languages
English (en)
Other versions
TWI612866B (zh
Inventor
Kenichiro Hasegawa
Tomohiro Yokochi
Yasunori Kasama
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of TW201717723A publication Critical patent/TW201717723A/zh
Application granted granted Critical
Publication of TWI612866B publication Critical patent/TWI612866B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明係一種多層基板及其製造方法，其中，在熱壓之前的層積體(20)中，由將至少2個以上之連接盤電極(11)，自層積方向而視，相互偏移而配置者，將排列於層積方向之至少2個以上之間隙(22)，自層積方向而視，相互偏移而配置。由熱壓此層積體(20)者，構成樹脂薄膜(10)之樹脂材料則產生流動，加以埋入層積體(20)內部之間隙(22)。如根據此，與排列於層積方向之複數之間隙(22)則自層積方向而視，位於相同位置之情況做比較，可使多層基板(1)之平坦性提升者。

Description

多層基板及其製造方法
本發明係有關多層基板及其製造方法。
以往，作為多層基板之製造方法，將具有形成於表面之連接盤電極，和埋入於貫通孔之貫孔形成用材料的樹脂薄膜，作為複數片層積而形成層積體，熱壓此層積體的方法(例如，參照專利文獻1)。此熱壓係以樹脂薄膜產生軟化之溫度而加以進行。經由熱壓，樹脂薄膜則產生軟化而流動，加以埋入存在於鄰接之樹脂薄膜之間的間隙，經由熱熔著而加以接著鄰接之樹脂薄膜彼此。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2007-53393號公報
但在以往中，加以形成於各樹脂薄膜的各連 接盤電極係加以作為相同平面圖案形狀。並且，各連接盤電極係自樹脂薄膜之層積方向而視層積體，加以配置於相同位置。另外，各樹脂薄膜之各貫孔係將貫孔的中心，對準連接盤電極之中心而加以配置。即，在層積體中，各貫孔係在複數之樹脂薄膜的層積方向，排列呈直線狀而加以配置。
在此，在熱壓前的層積體中，存在於鄰接之樹脂薄膜之間的間隙，係產生於在1個之樹脂薄膜表面之連接盤電極與連接盤電極之間。即，於未加以配置連接盤電極之範圍，產生有間隙。因此，在熱壓後之多層基板中，未加以配置連接盤電極之範圍係與加以配置連接盤電極之範圍做比較，多層基板的厚度則變薄。經由如此之理由，在熱壓後之多層基板中，基板表面之平坦性則變差。
本發明係有鑑於上述點，其目的為提供：可使熱壓後之多層基板的平坦性提升之多層基板及其製造方法。
為了達成上述目的，在第一形態中係一種多層基板之製造方法，其特徵為具有：準備複數片至少以樹脂材料而加以構成之薄膜狀的絕緣基材，係具備加以形成於絕緣基材表面，具有特定之平面形狀的連接盤電極，和加以填充於貫通於厚度方向而所形成之貫通孔，與連接盤電極連結之層間連接材料之構成的準備工程，和層積複數 片之絕緣基材，在絕緣基材之層積方向中，構成複數之連接盤電極與複數之層間連接材料作為連續之連續構造之同時，形成在所層積之絕緣基材彼此之間，產生於未加以配置連接盤電極之範圍的間隙則複數存在於層積方向之層積體的層積工程，和經由在層積方向加熱層積體之同時進行加壓之時，使複數片之絕緣基材流動而埋入間隙之加熱加壓工程；層積工程係形成構成連續構造之至少2個以上的連接盤電極則自層積方向而視，相互偏移加以配置之同時，存在於層積方向之至少2個以上之間隙自層積方向而視，相互偏移加以配置之層積體者。
在本形態中，在加熱加壓工程前的層積體中，由相互偏移而配置至少2個以上之連接盤電極者，相互偏移而配置排列於層積方向之至少2個以上的間隙。經由此，與排列於層積方向之複數的間隙所有則自層積方向而視，位於相同位置之情況做比較，可均一地接近加熱加壓後之多層基板的厚度者。因而，如根據本發明，可使多層基板之平坦性提升者。
另外，在第二形態中，係一種多層基板，至少由樹脂材料加以構成，具備：所層積之複數片的薄膜狀之絕緣基材，和加以配置於各複數之絕緣基材表面，具有特定平面形狀之複數的連接盤電極，和加以設置於各複數之絕緣基材，與連接盤電極加以連接之複數的層間連接材料；複數之連接盤電極與複數之層間連接材料係在絕緣基材之層積方向中，構成作為連續之連續構造，而構成連續 構造之至少2個以上的連接盤電極則自層積方向而視，相互偏移而加以配置者為特徵。
在本形態中，將構成連續構造之至少2個以上的連接盤電極，自層積方向而視，相互偏移而加以配置。經由此，在層積形成連接盤電極於表面之複數片的絕緣基材而形成層積體，加熱加壓此層積體而製造多層基板之情況，可均一地接近多層基板的厚度者。因而，如根據本發明，可使多層基板之平坦性提升者。
然而，在申請專利範圍所記載之各手段的括弧內之符號，係顯示與記載於後述之實施形態的具體手段之對應關係的一例。
10‧‧‧樹脂薄膜
11‧‧‧連接盤電極
13‧‧‧貫穿孔(貫通孔)
14‧‧‧金屬材料
20‧‧‧層積體
21‧‧‧連續構造
22‧‧‧間隙
圖1係在第1實施形態之多層基板的剖面圖。
圖2A係顯示在第1實施形態之多層基板之製造工程的一部分之剖面圖。
圖2B係顯示在第1實施形態之多層基板之製造工程的一部分之剖面圖。
圖2C係顯示在第1實施形態之多層基板之製造工程的一部分之剖面圖。
圖3A係顯示在比較例1之多層基板之製造工程的一部分之剖面圖。
圖3B係顯示在比較例1之多層基板之製造工程的一 部分之剖面圖。
圖4A係在常溫時之比較例1的多層基板之剖面圖。
圖4B係在高溫時之比較例1的多層基板之剖面圖。
圖4C係在低溫時之比較例1的多層基板之剖面圖。
圖5係在第2實施形態之多層基板的剖面圖。
圖6係在第3實施形態之多層基板的剖面圖。
圖7係顯示在第3實施形態之多層基板之製造工程的一部分之剖面圖。
圖8係在比較例2之多層基板的剖面圖。
圖9A係顯示在第4實施形態之多層基板之製造工程的一部分之剖面圖。
圖9B係顯示在第4實施形態之多層基板之製造工程的一部分之剖面圖。
圖10係在第5實施形態之多層基板的平面圖。
圖11係在第5實施形態之多層基板的剖面圖。
圖12係在第5實施形態之多層基板的斜視圖。
圖13係將圖11中的複數之連接盤電極，圖示於相同平面上的圖。
圖14係將圖11中的複數之貫孔，圖示於相同平面上的圖。
圖15係顯示在第5實施形態之多層基板之製造工程的一部分之剖面圖。
圖16係在第6實施形態之多層基板的平面圖。
圖17係在第6實施形態之多層基板的剖面圖。
圖18係顯示在第6實施形態之多層基板之製造工程的一部分之剖面圖。
以下，對於本發明之實施形態，依據圖面加以說明。然而，在以下各實施形態相互中，對於相互為同一或均等之部分，附上同一符號進行說明。
(第1實施形態)
如圖1所示，本實施形態之多層基板1係加以複數片層積樹脂薄膜10的構成。多層基板1係具有：在層積方向之一方側表面之第一面1a與其相反側表面之第二面1b。對於多層基板1，係在樹脂薄膜10之層積方向中，加以配置複數之連接盤電極11。連接盤電極11係加以配置於多層基板1之第一面1a，第二面1b或樹脂薄膜10彼此之間。複數之連接盤電極11係藉由加以設置於樹脂薄膜10之貫孔12，而相互加以電性連接。在多層基板1之厚度方向，即，複數之樹脂薄膜10的層積方向，加以交互連接連接盤電極11與貫孔12。圖1中之Z方向則為多層基板1之厚度方向。連接盤電極11與貫孔12係構成在多層基板1之厚度方向的配線者。
各樹脂薄膜10係薄膜狀之絕緣基材。各樹脂薄膜10係由熱可塑性樹脂而加以構成。各樹脂薄膜10係相互加以接著。各連接盤電極11係經由銅箔等之金屬箔 而加以構成。各連接盤電極11之平面形狀係為相同之圓形狀。各貫孔12係連接位置於樹脂薄膜10兩側之連接盤電極彼此的層間連接材料。各貫孔12係經由金屬粉末之燒結體而加以構成。各貫孔12之平面形狀係為相同之圓形狀。
在多層基板之厚度方向而加以電性連接之複數的連接盤電極11及複數的貫孔12中，1個之連接盤電極11則對於其他之1個的連接盤電極11而言偏移而加以配置之同時，1個之貫孔12則對於其他之1個的貫孔12而言偏移而加以配置。在此，2個之連接盤電極11則偏移而加以配置係指：意味在沿著2個連接盤電極11各自之多層基板1表面的方向之兩端部11a之位置為不同。同樣地，2個之貫孔12則偏移而加以配置係指：意味在沿著2個貫孔12各自之多層基板1表面的方向之兩端部12a之位置為不同。
然而，在本實施形態中，在X方向中，各複數之連接盤電極11則偏移而加以配置之同時，各複數之貫孔12則偏移而加以配置。在Y方向中，各複數之連接盤電極11則加以配置於相同位置之同時，各複數之貫孔12則加以配置於相同位置。X方向係沿著多層基板1表面之一方向。Y方向係沿著多層基板1表面之方向，而垂直於X方向之方向。
接著，對於經由本實施形態之多層基板1之製造方法加以說明。
首先，如圖2A所示，進行準備加以形成連接盤電極11等之複數片的樹脂薄膜10之準備工程。具體而言，係於各樹脂薄膜10的單面，設置金屬箔，圖案化金屬箔。經由此，僅於各樹脂薄膜10的單面，形成連接盤電極11。之後，經由雷射加工或鑽孔加工，而於各樹脂薄膜10，形成貫穿孔13。貫穿孔13係在樹脂薄膜10的厚度方向，貫通樹脂薄膜10的兩面之貫通孔。貫穿孔13係未貫通連接盤電極11。換言之，貫穿孔13係將連接盤電極11作為底部之有底孔。貫穿孔13係自樹脂薄膜10的厚度方向而視，加以形成於與連接盤電極11重疊之位置。之後，將塗料狀之金屬材料14，充填於貫穿孔13。塗料狀之金屬材料14係經由混和有機溶劑等而將金屬粉末做成為塗料狀之構成。經由此，金屬材料14則與連接盤電極11連結。金屬材料14係為了形成貫孔12之貫孔形成用材料。隨之，金屬材料14則構成層間連接材料。
接著，如圖2B所示，進行層積複數片之樹脂薄膜10而形成層積體20之層積工程。在此層積工程中，基本上，將形成有1片之樹脂薄膜10的連接盤電極11的面10a，和未形成其他之1片的樹脂薄膜10之連接盤電極11的面10b，作為面對面。並且，對於複數片之樹脂薄膜10之中，位置於層積方向之中央的2片之樹脂薄膜101，102，係將未形成連接盤電極11的面10b彼此，作為面對面。經由此，在複數之樹脂薄膜10的層積方向中，形成構成複數之連接盤電極11與複數之金屬材料14 作為連續之連續構造21的層積體20。在本實施形態之連續構造21，係經由自位置於多層基板1的第一面1a之連接盤電極11至位置於多層基板1之第二面1b的連接盤電極11為止之複數的連接盤電極11而加以形成。對於此層積體20的內部，係在所層積之樹脂薄膜10彼此之間，產生於未配置連接盤電極11之範圍的間隙22，則複數存在於層積方向(即，圖2A中之Z方向)。
此時，將構成1個之連續構造21之至少2個以上的連接盤電極11，則自層積方向而視，相互偏移而加以配置。例如，在圖2B中，自上方對於第1個之連接盤電極11而言，自上方，第2個之連接盤電極11及第3個之連接盤電極11則偏移而加以配置。更且，自上方對於第1個與第2個之連接盤電極11雙方而言，自上方，第6個之連接盤電極11及第7個之連接盤電極11則偏移而加以配置。同樣地，將構成1個之連續構造21之至少2個以上的金屬材料14，則自層積方向而視，相互偏移而加以配置。2個之金屬材料14則偏移而加以配置係指：意味在沿著2個金屬材料14各自之多層基板1表面的方向之兩端部之位置為不同。經由此，在層積體的內部中，複數存在於層積方向之間隙之中，至少2個以上之間隙亦自層積方向而視，相互偏移而加以配置。
接著，如圖2C所示，在層積方向，進行加熱層積體20之同時進行加壓之加熱加壓工程。此時之加熱溫度係構成樹脂薄膜10之熱可塑性樹脂則產生軟化而流 動之溫度。在此工程中，熱可塑性樹脂則流動而加以埋入層積體20內部之間隙22。並且，各樹脂薄膜10則相互加以接著而作為一體化。另外，經由此時之加熱，金屬材料14則產生燒結而加以形成貫孔12。經由此，排列於層積方向之複數的連接盤電極11則藉由複數之貫孔12而加以電性連接。經由以上，而加以製造圖1所示之多層基板1。
在此，比較本實施形態之多層基板1的製造方法與圖3A，3B所示之比較例1之多層基板J1的製造方法。
在比較例1中，如圖3A所示，在加熱加壓工程前的層積體J20中，相同圓形狀之各連接盤電極11，則自層積方向而視，加以配置於相同位置。經由此，排列於層積方向之複數的間隙22之所有，則自層積方向而視，位於相同位置。層積體20係在垂直於層積方向之方向中，具有：加以配置連接盤電極11之範圍R1，和在未配置連接盤電極11之範圍，存在有間隙22之樹脂範圍R2。
因此，如圖3B所示，在加熱加壓工程後，多層基板J1之中，未配置各連接盤電極11之樹脂範圍R2的厚度T2，則與多層基板J1之中，配置各連接盤電極11之範圍R1的厚度T1做比較而變薄。如此，在比較例1之多層基板J1的製造方法中，多層基板1之平坦性則變差。
對於此，在本實施形態中，在加熱加壓工程前的層積體20，將至少2個以上之連接盤電極11，自層積方向而視，相互偏移而加以配置。經由此，將排列於層積方向之至少2個以上之間隙22，自層積方向而視，相互偏移而加以配置。具體而言，將各連接盤電極11，加以配置於3種類之不同配置處之任一。將各間隙22，加以配置於3種類之不同配置處之任一。
因此，與比較例1做比較，可均一地接近加熱加壓工程後之多層基板1的厚度T3。因而，如根據本實施形態，可使多層基板1之平坦性提升者。
另外，經由比較例1之製造方法所製造之多層基板J1係具有：如圖4A所示，在Z方向中，僅樹脂存在之樹脂範圍R2，和在Z方向中，僅金屬存在之金屬範圍R3，和在Z方向中，金屬與樹脂則混入存在之混入存在範圍R4。換言之，多層基板J1係在X方向鄰接之任意的2個之連接盤電極11之間的範圍，係成為僅樹脂存在之範圍。
因此，產生有經由熱壓力而多層基板J1之內部產生破損之問題。具體而言，如圖4B所示，當較常溫成為高溫時，多層基板J1則產生膨脹。此時，構成各樹脂範圍R2，金屬範圍R3，混入存在範圍R4之材料的熱膨脹係數則為不同之故，對於貫孔12而言產生有Z方向之伸展應力。另一方面，如圖4C所示，當較常溫成為低溫時，多層基板J1則產生收縮。此時，構成各樹脂範圍 R2，金屬範圍R3，混入存在範圍R4之材料的熱膨脹係數則為不同之故，對於貫孔12而言產生有Z方向之壓縮應力。經由此伸展應力或壓縮應力，而對於貫孔12而言加上有伸展應力之故，對於貫孔12產生有斷裂。
對此，本實施形態之多層基板1係如圖1所示，在Z方向中，僅樹脂存在的範圍，或在Z方向中，僅金屬存在的範圍則成為無的狀態。換言之，多層基板1係在X方向鄰接之任意的2個之連接盤電極11之間的範圍，係成為混入存在有金屬與樹脂之混入存在範圍。
因此，可使經由各金屬與樹脂之熱膨脹係數的不同而產生的應力分散者。經由此，可抑制經由熱壓力之多層基板1的破損產生。因而，可使多層基板1之信賴性提升者。
然而，在本實施形態中，在加熱加壓工程前的層積體20中，偏移構成1個之連續構造21之複數的連接盤電極11而配置，而在Z方向中，僅樹脂存在之樹脂範圍R2則做成完全無之狀態，但樹脂範圍R2則亦可為完全未無。經由偏移複數之連接盤電極11而配置之時，比較於比較例1之層積體J20，減少樹脂範圍R2。經由此，與比較例1做比較，亦可使多層基板1之平坦性提升者。但在更提高多層基板1之平坦性之觀點中，在Z方向中，僅樹脂存在之樹脂範圍R2則作為完全無之狀態者為佳。
另外，在本實施形態中，在層積工程中，對 於複數片的樹脂薄膜10之中，位置於層積方向的中央之2片之樹脂薄膜101，102，將未形成連接盤電極11的面10b彼此做面對面，但對於複數片的樹脂薄膜10之中，層積方向之中央以外之其他位置之2片樹脂薄膜10，將未形成連接盤電極11的面10b彼此做面對面亦可。
(第2實施形態)
如圖5所示，本實施形態之多層基板1係具備：連接盤電極11及貫孔12則偏移而加以配置之第1範圍R11，和連接盤電極11及貫孔12則加以配置於相同位置之第2範圍R12。
第1範圍R11係具有與第1實施形態之多層基板1同樣的構造。於在第1範圍R11之多層基板1的第一面1a，加以安裝IC晶片31。IC晶片31係經由球狀的焊錫32，與連接盤電極11加以連接。
第2範圍R12係具有與在第1實施形態所說明之比較例1之多層基板J1同樣的構造。於在第2範圍R12之多層基板1的第一面1a，加以安裝IC晶片33。IC晶片33係經由導線34，與連接盤電極11加以連接。
在本實施形態中，加以要求第1範圍R11者則較第2範圍R12為高之平坦性。因此，在第1範圍R11中，與第1實施形態同樣地，偏移連接盤電極11與貫孔12而配置。即，在加熱加壓工程前的層積體20中，相互偏移至少2個以上之連接盤電極11而配置之同時，相互 偏移至少2個以上之金屬材料14而配置。經由此，可使第1範圍R11之平坦性提升者。
(第3實施形態)
如圖6所示，本實施形態之多層基板1係具有：自排列於Z方向而加以電性連接之複數的連接盤電極11加以構成之複數的連接盤電極群G1、G2、G3、G4。此等之複數的連接盤電極群G1、G2、G3、G4，係複數排列於沿著多層基板1表面(例如，X方向)而加以配置。並且，複數的連接盤電極群G1、G2、G3、G4係位置於多層基板1之第一面1a的連接盤電極11彼此之間距P1，和位置於多層基板1之第二面1b的連接盤電極11彼此之間距P4則呈不同地加以配置。連接盤電極11彼此之間距係指在沿著多層基板1表面之方向，鄰接之連接盤電極11之中心間的距離。
具體而言，在各層之連接盤電極11的間距P1~P4係自第一面1a側，依第1個之連接盤電極11彼此之間距P1，第2個之連接盤電極11彼此之間距P2，第3個之連接盤電極11彼此之間距P3，第4個之連接盤電極11彼此之間距P4的順序變大。如此，在各層之連接盤電極11之間距P1~P4，則呈伴隨著自第一面1a朝向第二面1b而變大地，在各連接盤電極群G1~G4中，偏移連接盤電極11而配置。經由此，在第二面1b之連接盤電極11彼此的間距P4則成為較在第一面1a之連接盤電極11 彼此的間距P1為大。
如此之多層基板1係如圖7所示，在加熱加壓工程前之層積體20中，在層積方向，位於相同位置之連接盤電極11彼此的距離P1~P4，則呈伴隨著自層積方向之一方側朝向另一方側而變大地，由相互偏移複數之連接盤電極11而配置者而加以製造。
在此，比較本實施形態之多層基板1與圖8所示之比較例2的多層基板J1。在比較例2中，基本上，採用自層積方向而視，將連接盤電極11彼此的位置作為相同之構造之同時，與本實施形態同樣地，使多層基板J1之第一面J1a的連接盤電極11彼此的間距P1與多層基板J1之第二面J1ba的連接盤電極11彼此的間距P4作為不同。此情況，對於必須移動連接盤電極11之各連接盤電極群G2、G3、G4而言，第1層之導引配線15，16，17則成為必要。因此，在圖8所示之比較例2中，對於多層基板J1之內部，成為必須為3層的導體層。
對此，在本實施形態中，在自層積方向而視，偏移連接盤電極11而配置時，由階段性地加大連接盤電極11彼此的間距P1~P4者，可變換連接盤電極11彼此的間距。如此，因使連接盤電極11彼此的變換量，分散於所有的導體層之故，如比較例2，對於各連接盤電極群G2、G3、G4而言，無須配置1層之導引配線15、16、17。在本實施形態中，如於多層基板1之內部，有2層之導體層，即連接盤電極11即可。隨之，如根據本實 施形態，可降低多層基板1之導體層的總數者。
(第4實施形態)
本實施形態係變更第1實施形態之多層基板1的製造方法之一部分的構成。
即，在本實施形態中，如圖9A所示，在層積工程中，形成連接盤電極11與金屬材料14之中，僅將連接盤電極11偏移而加以配置之層積體20。在此層積體20之內部中，亦與第1實施形態同樣地，複數存在於層積方向的間隙22，則自層積方向而視，相互偏移加以配置。
因此，如圖9B所示，與比較例1做比較，可縮小抑制在加熱加壓工程後之多層基板1的厚度T4、T5的差者。即，在本實施形態中，與比較例1做比較，亦可均一地接近加熱加壓工程後之多層基板1的厚度。
(第5實施形態)
如圖10，11，12所示，本實施形態之多層基板1係加以電性連接之複數的連接盤電極11則加以配置成螺旋狀。電性連接複數之連接盤電極11的複數之貫孔12，亦加以配置成螺旋狀。
在此，複數之連接盤電極11則加以配置成螺旋狀係如圖11及圖13所示，意味在層積方向而依序連結連接盤電極11之中心11b的假想線VL1，則呈成為螺旋狀的線地，配置複數之連接盤電極11情況。如圖13所 示，將圖11中之各連接盤電極111~118圖示於相同平面時，連結於排列各連接盤電極111~118之中心111b~118b於Z方向的順序之假想線VL1，則成為周狀(例如，圓周狀)的線。
同樣地，複數之貫孔12則加以配置成螺旋狀係如圖11及圖14所示，意味在層積方向而依序連結貫孔12之中心12b的假想線VL2，則呈成為螺旋狀的線地，配置複數之貫孔12情況。如圖14所示，將圖11中之各貫孔121~127圖示於相同平面時，連結於排列各貫孔121~127之中心121b~127b於Z方向的順序之假想線VL2，則成為周狀(例如，圓周狀)的線。
如圖14所示，貫孔12係其中心12b的位置則和與貫孔12加以連接之連接盤電極11之中心11b的位置不同。另外，貫孔12係與此加以連接之2個的連接盤電極11則自Z方向而視，加以配置於重疊之範圍。
接著，對於經由本實施形態之多層基板1之製造方法加以說明。呈以下地變更在第1實施形態之多層基板1的製造方法之層積工程。即，如圖15所示，在層積工程中，形成將構成連續構造21之複數的連接盤電極11之全部則加以配置為螺旋狀，且將構成連續構造21之複數的金屬材料14之全部則加以配置為螺旋狀之層積體20。經由此，而加以製造上述構造之多層基板1。
如此，在本實施形態中，由將複數的連接盤電極11則加以配置為螺旋狀者，在X方向、Y方向之雙 方中，複數之連接盤電極11則相互偏移而加以配置。因此，存在於層積體20內部之複數的間隙22則因在X方向、Y方向之雙方中，偏移加以配置之故，可得到與第1實施形態同樣的效果。
更且，如根據本實施形態，得到下述之效果。即，如本實施形態，在將複數之連接盤電極11配置成螺旋狀的情況中，對於將複數之連接盤電極11配置成直線狀之以往構造而言，如一點點地變更連接盤電極11之位置即可。隨之，如根據本實施形態之多層基板1，將複數之連接盤電極11配置成直線狀之以往構造作為基準，可設計多層基板1者。
(第6實施形態)
如圖16，17所示，本實施形態之多層基板1係加以電性連接之複數的連接盤電極11與貫孔12之中，僅連接盤電極11則加以配置成螺旋狀。複數之貫孔12係加以配置成直線狀。
在本實施形態中，如圖18所示，在層積工程中，形成將構成連續構造21之複數的連接盤電極11之全部則加以配置為螺旋狀，且將構成連續構造21之複數的金屬材料14之全部則加以配置為直線狀之層積體20。經由此，而加以製造上述構造之多層基板1。
在本實施形態中，亦因將連接盤電極11加以配置成螺旋狀之故，可得到與第5實施形態同樣的效果。
然而，加以配置複數之金屬材料14(即，複數之貫孔12)成螺旋狀之情況者，則較加以配置成直線狀之情況，可加大連接盤電極11的偏移量。因此，第5實施形態者則較第6實施形態為佳。
(其他的實施形態)
本發明係並不限定於上述之實施形態者，而如以下，可做適宜變更。
(1)在第1實施形態中，X方向與Y方向之中，僅在X方向中，偏移連接盤電極11而配置，但在X方向與Y方向之雙方中，偏移連接盤電極11亦可。此時，將複數之連接盤電極11，以螺旋狀以外的狀態進行配置亦可。
(2)在第1實施形態中，將構成連續構造21之複數的連接盤電極11，配置於3種類之位置，但亦可配置於2種類的位置，以及配置於4種類的位置。但，存在於層積體20之內部的複數之間隙22，則呈在垂直於層積方向之方向加以分散地，將複數之連接盤電極11配置於3種類以上的位置者為佳。
(3)在上述各實施形態中，連接盤電極11之平面形狀則為圓形狀，但亦可為多角形等之其他的平面形狀。連接盤電極11之平面形狀為圓形狀或正多角形以外之其他形狀的情況，連接盤電極11之中心11b係指：意味在特定之平面形狀的重心之位置。
(4)在上述各實施形態中，樹脂薄膜10則由熱可塑性樹脂加以構成，但亦可由熱可塑性樹脂以外的樹脂材料而加以構成。此樹脂材料係如為在加熱加壓工程產生軟化而流動者即可。另外，樹脂薄膜10係僅由樹脂材料而加以構成亦可，而不僅樹材料，而包含有樹脂材料以外的材料亦可。主要，樹脂薄膜10係如至少由樹脂材料加以構成即可。
(5)上述各實施形態中，並非相互無關之構成，而排除組合為明確不可能之情況，可做適宜組合。另外，上述各實施形態中，構成實施形態之要素係排除明示為特別必須之情況，及認為對於原理上明確為必須之情況等，當然並非為必須之構成。
10‧‧‧樹脂薄膜
10a、10b‧‧‧面
11‧‧‧連接盤電極
11a‧‧‧兩端部
13‧‧‧貫穿孔(貫通孔)
14‧‧‧金屬材料
20‧‧‧層積體
21‧‧‧連續構造
22‧‧‧間隙
101、102‧‧‧樹脂薄膜

Claims (8)

  1. 一種多層基板之製造方法，其特徵為具有：準備複數片至少以樹脂材料而加以構成之薄膜狀的絕緣基材(10)，係具備加以形成於前述絕緣基材表面，具有特定之平面形狀的連接盤電極(11)，和加以填充於貫通於厚度方向而加以形成之貫通孔(13)，與前述連接盤電極連結之層間連接材料(14)者的準備工程，和層積複數片之前述絕緣基材，形成在前述絕緣基材之層積方向中，複數之前述連接盤電極與複數之前述層間連接材料構成連續之連續構造(21)之同時，產生於在所層積之前述絕緣基材彼此之間，且未加以配置前述連接盤電極之範圍的間隙(22)則複數存在於前述層積方向之層積體(20)的層積工程，和經由在前述層積方向加熱前述層積體之同時進行加壓之時，使複數片之前述絕緣基材流動而填埋前述間隙之加熱加壓工程；前述層積工程係形成構成前述連續構造之至少2個以上的前述連接盤電極則自前述層積方向而視，相互偏移而加以配置之同時，存在於前述層積方向之至少2個以上之前述間隙自前述層積方向而視，相互偏移而加以配置之前述層積體。
  2. 如申請專利範圍第1項記載之多層基板之製造方法，其中，前述層積工程，係形成構成前述連續構造之複數的前述連接盤電極則加以配置成螺旋狀之前述層積體。
  3. 如申請專利範圍第1項記載之多層基板之製造方法，其中，前述層積工程，係作為前述層積體，更加地形成構成前述連續構造之至少2個以上之前述層間連接材料則自前述層積方向而視，相互偏移而加以配置之前述層積體。
  4. 如申請專利範圍第1項記載之多層基板之製造方法，其中，前述層積工程，係形成構成前述連續構造之複數的前述連接盤電極則加以配置成螺旋狀，且構成前述連續構造之複數的前述層間連接材料則加以配置成螺旋狀之前述層積體。
  5. 一種多層基板，其特徵為具備：至少以樹脂材料而加以構成，加以層積之複數片的薄膜狀之絕緣基材(10)，和加以配置於各複數之前述絕緣基材表面，具有特定之平面形狀之複數的連接盤電極(11)，和加以設置於各複數之前述絕緣基材，與前述連接盤電極加以連接之複數的層間連接材料(12)；且複數之前述連接盤電極與複數之前述層間連接材料係在前述絕緣基材之層積方向中，構成連續之連續構造(21)，構成前述連續構造之至少2個以上的前述連接盤電極則自前述層積方向而視，相互偏移而加以配置。
  6. 如申請專利範圍第5項記載之多層基板，其中，構成前述連續構造之複數的前述連接盤電極則加以配置成螺 旋狀。
  7. 如申請專利範圍第5項記載之多層基板，其中，構成前述連續構造之至少2個以上的前述層間連接材料則自前述層積方向而視，相互偏移而加以配置。
  8. 如申請專利範圍第5項記載之多層基板，其中，構成前述連續構造之複數的前述連接盤電極則加以配置成螺旋狀，且構成前述連續構造之複數的前述層間連接材料則加以配置成螺旋狀。
TW105127075A 2015-09-01 2016-08-24 多層基板及其製造方法 TWI612866B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015172166A JP2017050391A (ja) 2015-09-01 2015-09-01 多層基板およびその製造方法

Publications (2)

Publication Number Publication Date
TW201717723A true TW201717723A (zh) 2017-05-16
TWI612866B TWI612866B (zh) 2018-01-21

Family

ID=58187286

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127075A TWI612866B (zh) 2015-09-01 2016-08-24 多層基板及其製造方法

Country Status (7)

Country Link
US (1) US20180242464A1 (zh)
JP (1) JP2017050391A (zh)
KR (1) KR20180037968A (zh)
CN (1) CN107926123A (zh)
DE (1) DE112016003985T5 (zh)
TW (1) TWI612866B (zh)
WO (1) WO2017038399A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108112168A (zh) * 2018-01-25 2018-06-01 郑州云海信息技术有限公司 一种厚铜板内层非功能性焊盘设计添加方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR102381266B1 (ko) * 2017-03-30 2022-03-30 삼성전기주식회사 인쇄회로기판
JP6856468B2 (ja) * 2017-07-19 2021-04-07 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置
US11638351B2 (en) 2018-06-14 2023-04-25 Fujikura Ltd. Component-embedded substrate
US20220078909A1 (en) * 2018-12-25 2022-03-10 Kyocera Corporation Electronic component mounting substrate and electronic device
US20220361333A1 (en) * 2019-05-29 2022-11-10 Kyocera Corporation Electronic element mounting substrate, electronic device, and electronic module
DE102020115794B3 (de) * 2020-06-16 2021-07-01 Semikron Elektronik Gmbh & Co. Kg Leiterplatte mit übereinander angeordneten Leiterschichten

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144445A (ja) * 1999-11-18 2001-05-25 Multi:Kk 多層プリント配線板の製造方法
JP4207495B2 (ja) * 2002-08-20 2009-01-14 日立化成工業株式会社 多層プリント配線板の製造方法
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
TW200714163A (en) * 2005-09-16 2007-04-01 Murata Manufacturing Co Ceramic multilayer substrate and process for producing the same
JP2007053393A (ja) 2006-10-10 2007-03-01 Denso Corp 多層基板およびその製造方法
JP5176995B2 (ja) * 2008-05-14 2013-04-03 凸版印刷株式会社 半導体パッケージ用多層基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108112168A (zh) * 2018-01-25 2018-06-01 郑州云海信息技术有限公司 一种厚铜板内层非功能性焊盘设计添加方法

Also Published As

Publication number Publication date
JP2017050391A (ja) 2017-03-09
KR20180037968A (ko) 2018-04-13
US20180242464A1 (en) 2018-08-23
CN107926123A (zh) 2018-04-17
TWI612866B (zh) 2018-01-21
DE112016003985T5 (de) 2018-05-24
WO2017038399A1 (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
TW201717723A (zh) 多層基板及其製造方法
US9736948B2 (en) Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies
WO2012011527A1 (ja) 積層型電子部品の製造方法および積層型電子部品
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
JP2011071315A5 (zh)
US20110030207A1 (en) Multilayer printed wiring board and manufacturing method thereof
JP6511851B2 (ja) 多層回路基板、半導体装置、多層回路基板の製造方法
JP2013541856A (ja) 新規なプリント回路基板及びその製造方法
JP2003304072A (ja) 多層配線基板及びその製造方法
JP5835282B2 (ja) 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
JP2008071963A (ja) 多層配線基板
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP6324669B2 (ja) 多層配線基板及びその製造方法
JP2004335934A (ja) フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法。
JP2005123332A (ja) 回路基板及びその製造方法
JP5382261B2 (ja) 部品内蔵樹脂基板の製造方法
CN102281711A (zh) 叠层电路基板以及基板制造方法
JP2007201034A (ja) 多層配線基板の層間接続構造
TW202038688A (zh) 導熱件內埋式電路板的製造方法及依其所製造的導熱件內埋式電路板
JP3795270B2 (ja) 多層プリント配線基板製造方法及び多層プリント配線基板
JP2006135154A (ja) プリント配線版
JP6631120B2 (ja) 回路基板、電子機器、回路基板の製造方法
JP4872991B2 (ja) 積層セラミック電子部品の製造方法および集合電子部品
JP4639147B2 (ja) 誘電体積層基板
JP2005235998A (ja) 多層回路基板およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees