TW201717391A - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TW201717391A
TW201717391A TW104136012A TW104136012A TW201717391A TW 201717391 A TW201717391 A TW 201717391A TW 104136012 A TW104136012 A TW 104136012A TW 104136012 A TW104136012 A TW 104136012A TW 201717391 A TW201717391 A TW 201717391A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
layer
barrier layer
oxide
oxygen barrier
Prior art date
Application number
TW104136012A
Other languages
English (en)
Other versions
TWI605587B (zh
Inventor
海標 姚
少慧 吳
古其發
林震賓
志飈 周
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW104136012A priority Critical patent/TWI605587B/zh
Priority to US14/960,041 priority patent/US9620649B1/en
Publication of TW201717391A publication Critical patent/TW201717391A/zh
Application granted granted Critical
Publication of TWI605587B publication Critical patent/TWI605587B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體元件及其製造方法。此半導體元件包括氧化物半導體突出部、源極與汲極、氧化物半導體層、第一氧阻擋層、閘電極、第二氧阻擋層與氫阻擋層。氧化物半導體突出部配置於氧化物基底上。源極與汲極分別配置於氧化物半導體突出部的相對二端上。氧化物半導體層配置於氧化物基底上且覆蓋氧化物半導體突出部、源極與汲極。第一氧阻擋層配置於氧化物半導體層上。閘電極配置於第一氧阻擋層上且跨越氧化物半導體突出部。第二氧阻擋層配置於閘電極上。氫阻擋層配置於氧化物基底上且覆蓋第二氧阻擋層。

Description

半導體元件及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種具有鰭狀結構的半導體元件及其製造方法。
隨著半導體製程技術的快速發展，為了增進元件的速度與效能，整個電路元件的尺寸必須不斷縮小，並持續不斷地提升元件的積集度。一般而言，在半導體均趨向縮小電路元件的設計發展下，電晶體的通道區長度亦具有逐漸縮短的趨勢，以加快元件的操作速度。然而，如此容易造成電晶體產生嚴重漏電流、短通道效應等問題。
為了克服上述問題，近年來業界提出多重閘極結構，其是利用閘極將通道區包夾起來，使得整個通道區皆受到閘極電場的影響而得以減少漏電流。鰭狀場效電晶體（fin-type field effect transistor，FinFET）即為一種常見的具有多重閘極結構的電晶體。圖1為習知的一種鰭狀場效電晶體的立體示意圖。請參照圖1，在鰭狀場效電晶體10中，氧化物基底100上具有氧化物半導體突出部102，源極104a與汲極104b分別配置於氧化物半導體突出部102的相對二端上，閘絕緣層106配置於氧化物基底100上且覆蓋氧化物半導體突出部102、源極104a與汲極104b，閘電極108配置於閘絕緣層106上且跨越氧化物半導體突出部102。
然而，由於閘電極的材料通常為金屬材料，因此在後續製程中欲以氧回火處理來修補鰭狀場效電晶體中的氧化物半導體材料或鰭狀場效電晶體處於氧環境下時，與氧接觸的閘電極往往會產生氧化現象，導致元件效能受到影響。
本發明提供一種半導體元件，其具有配置於閘電極上的氧阻擋層。
本發明另提供一種半導體元件的製造方法，其於閘電極上形成氧阻擋層。
本發明的半導體元件包括氧化物半導體突出部、源極與汲極、氧化物半導體層、第一氧阻擋層、閘電極、第二氧阻擋層與氫阻擋層。氧化物半導體突出部配置於氧化物基底上。源極與汲極分別配置於氧化物半導體突出部的相對二端上。氧化物半導體層配置於氧化物基底上且覆蓋氧化物半導體突出部、源極與汲極。第一氧阻擋層配置於氧化物半導體層上。閘電極配置於第一氧阻擋層上且跨越氧化物半導體突出部。第二氧阻擋層配置於閘電極上。氫阻擋層配置於氧化物基底上且覆蓋第二氧阻擋層。
在本發明的半導體元件的一實施例中，上述的第一氧阻擋層的材料例如為氧化鉿。
在本發明的半導體元件的一實施例中，上述的第二氧阻擋層的材料例如為氧化鉿。
在本發明的半導體元件的一實施例中，更包括配置於閘電極的頂面上的硬罩幕層。
在本發明的半導體元件的一實施例中，更包括配置於第一氧阻擋層上且位於閘電極的側壁上的間隙壁。
在本發明的半導體元件的一實施例中，上述的源極與汲極僅位於氧化物半導體突出部的頂面上。
在本發明的半導體元件的一實施例中，上述的源極與汲極位於氧化物半導體突出部的頂面上且向下延伸至覆蓋氧化物半導體突出部的側壁。
在本發明的半導體元件的一實施例中，上述的氫阻擋層的材料例如為氧化鋁。
在本發明的半導體元件的一實施例中，上述的氧化物半導體突出部包括堆疊的第一氧化物半導體層與第二氧化物半導體層。
在本發明的半導體元件的一實施例中，上述的第二氧阻擋層僅位於閘電極的頂面上。
的半導體元件的一實施例中，上述的第二氧阻擋層位於閘電極的頂面與側壁上。
本發明的半導體元件的製造方法包括以下步驟：於氧化物基底上形成氧化物半導體突出部；於氧化物半導體突出部的相對二端上分別形成源極與汲極；於氧化物基底上形成氧化物半導體層，此氧化物半導體層覆蓋氧化物半導體突出部、源極與汲極；於氧化物半導體層上形成第一氧阻擋層；於第一氧阻擋層上形成閘電極，此閘電極跨越氧化物半導體突出部；於閘電極上形成第二氧阻擋層；以及於氧化物基底上形成氫阻擋層。
在本發明的半導體元件的製造方法的一實施例中，上述的第一氧阻擋層的材料例如為氧化鉿。
在本發明的半導體元件的製造方法的一實施例中，上述的第二氧阻擋層的材料例如為氧化鉿。
在本發明的半導體元件的製造方法的一實施例中，更包括於閘電極的頂面上形成硬罩幕層。
在本發明的半導體元件的製造方法的一實施例中，更包括於第一氧阻擋層上形成間隙壁，且此間隙壁位於閘電極的側壁上。
在本發明的半導體元件的製造方法的一實施例中，上述的源極與汲極僅位於氧化物半導體突出部的頂面上。
在本發明的半導體元件的製造方法的一實施例中，上述的源極與汲極位於氧化物半導體突出部的頂面上且向下延伸至覆蓋氧化物半導體突出部的側壁。
在本發明的半導體元件的製造方法的一實施例中，上述的第二氧阻擋層僅位於閘電極的頂面上。
的半導體元件的製造方法的一實施例中，上述的第二氧阻擋層位於閘電極的頂面與側壁上。
基於上述，在本發明實施例的半導體元件中，氧阻擋層形成於閘電極上，因此當在後續製程中欲以氧回火處理來修補此半導體元件中的氧化物半導體層或此半導體元件處於氧環境下時，可避免氧與閘電極接觸而產生氧化現象。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2A至圖2D為參照圖1中的I-I剖面線所繪示的本發明第一實施例的鰭狀場效電晶體的製造流程剖面示意圖。圖3A至圖3D為參照圖1中的II-II剖面線所繪示的本發明第一實施例的鰭狀場效電晶體的剖面示意圖。首先，請同時參照圖2A與圖3A，於氧化物基底200上形成氧化物半導體突出部202，以及於氧化物半導體突出部202上形成源極/汲極材料層204。在一實施例中，氧化物基底200例如是由位於矽基底上的多個氧化物層堆疊而成，這些氧化物層自基底向上依序可包括氧化鋁層、氧化矽層、氧化鉿層與氧化矽層，但本發明並不限於此。在本實施例中，氧化物半導體突出部202包括堆疊的氧化物半導體層202a與氧化物半導體層202b。氧化物半導體層202a與氧化物半導體層202b的材料可各自為含有In、Zn以及選自由Al、Ti、Ga、Y、Zr、Sn、La、Ce與Hf所組成的族群中的一者的氧化物材料。此外，在另一實施例中，氧化物半導體突出部202也可以是單層結構。源極/汲極材料層204的材料例如是金屬。在本實施例中，源極/汲極材料層204的材料為鎢。
在本實施例中，氧化物半導體層202a、氧化物半導體層202b與源極/汲極材料層204例如是藉由沉積的方式依序全面性地形成於氧化物基底200上。然後，對氧化物半導體層202a、氧化物半導體層202b與源極/汲極材料層204進行圖案化製程，以形成氧化物半導體突出部202以及位於其上的源極/汲極材料層204。
然後，請同時參照圖2B與圖3B，進行圖案化製程，移除部分源極/汲極材料層204，以於氧化物半導體突出部202的相對二端上分別形成源極204a與汲極204b。位於源極204a與汲極204b之間的氧化物半導體突出部202的部分做為鰭狀場效電晶體的通道區。然後，於氧化物基底200上共形地形成氧化物半導體層206，以覆蓋氧化物半導體突出部200、源極204a與汲極204b。氧化物半導體層206的材料例如為含有In、Zn以及選自由Al、Ti、Ga、Y、Zr、Sn、La、Ce與Hf所組成的族群中的一者的氧化物材料。之後，於氧化物半導體層206上共形地形成氧阻擋層208。氧阻擋層208的材料例如為氧化鉿，其例如是藉由沉積的方式形成於氧化物半導體層206上。
接著，請同時參照圖2C與圖3C，於氧阻擋層208上形成閘電極材料層（未繪示）。閘電極材料層例如是由鎢層與氮化鈦層所組層的複合層，其中鎢層與氮化鈦層例如是以沉積的方式依序形成於氧阻擋層208上。然而，本發明不限於此，在其他實施例中，閘電極材料層亦可為其他類型的複合層或為單一膜層。然後，於閘電極材料層上共形地形成另一層氧阻擋材料層（未繪示）。此層氧阻擋材料層的材料例如為氧化鉿，其例如是藉由沉積的方式形成於閘電極材料層上。之後，進行圖案化製程，移除部分閘電極材料層及其上方的氧阻擋材料層，以形成跨越氧化物半導體突出部202的閘電極210以及位於閘電極210上方的氧阻擋層212。在另一實施例中，在進行上述的圖案化製程時或之後，亦可移除部分的氧化物半導體層206與氧阻擋層208，使得氧化物半導體層206與氧阻擋層208僅保留於閘電極210下方。
之後，請同時參照圖2D與圖3D，於氧化物基底200上共形地形成氫阻擋層214，以完成本實施例的鰭狀場效電晶體20。氫阻擋層214覆蓋氧化物基底200以及位於氧化物基底200上的上述各膜層。氫阻擋層214的材料例如為氧化鋁，其例如是藉由沉積的方式形成於氧化物基底200上。氫阻擋層214可阻擋來自外界的氫與水氣進入鰭狀場效電晶體20中。
在本實施例的鰭狀場效電晶體20中，氧阻擋層208配置於閘電極210與氧化物半導體層206之間，其除了可做為鰭狀場效電晶體20中的閘極絕緣層之外，當在後續製程中欲以氧回火處理來修補鰭狀場效電晶體20中的氧化物半導體層或鰭狀場效電晶體20處於氧環境下時，可使注入氧化物半導體層中的氧有效地保留於氧化物半導體層中而不會逸出，進而避免逸出的氧與閘電極210接觸而導致閘電極氧化。此外，氧阻擋層212配置於閘電極210上，亦可避免進行氧回火處理或處於氧環境下時，來自外界的氧與閘電極210接觸而產生氧化現象。
圖4A為參照圖1中的I-I剖面線所繪示的本發明第二實施例的鰭狀場效電晶體的剖面示意圖。圖4B為參照圖1中的II-II剖面線所繪示的本發明第二實施例的鰭狀場效電晶體的剖面示意圖。請同時參照圖4A與圖4B，在本實施例中，鰭狀場效電晶體40與鰭狀場效電晶體20的差異在於：在鰭狀場效電晶體40中，氧阻擋層212的上方配置有硬罩幕層216。硬罩幕層216的材料例如為氧化矽、氮化矽、氮氧化矽或氮化鈦。硬罩幕層216例如是以沉積的方式形成於氧阻擋層212上。詳細地說，在如圖2C與圖3C所述在閘電極材料層上形成氧阻擋材料層之後，於氧阻擋材料層上形成硬罩幕層216，接著再進行後續所需的圖案化製程。
圖5A為參照圖1中的I-I剖面線所繪示的本發明第三實施例的鰭狀場效電晶體的剖面示意圖。圖5B為參照圖1中的II-II剖面線所繪示的本發明第三實施例的鰭狀場效電晶體的剖面示意圖。請同時參照圖5A與圖5B，在本實施例中，鰭狀場效電晶體50與鰭狀場效電晶體40的差異在於：閘電極210的側壁上配置有間隙壁218，且部分源極204a與部分汲極204b被暴露出來。間隙壁215的材料例如為氧化矽、氮化矽、氮氧化矽或氧化鋁。間隙壁215的形成方法例如是在如圖4A與圖4B所述形成硬罩幕層216之後，先共形地形成一層間隙壁材料層，然後進行非等向性蝕刻製程，移除部分間隙壁材料層。特別一提的是，在進行非等向性蝕刻製程之後，除了會於閘電極210的側壁上形成間隙壁218之外，亦會於鄰進源極204a、汲極204b與氧化物半導體突出部202的側壁處形成間隙壁218。此外，在形成間隙壁218之後，以間隙壁218為罩幕，進行蝕刻製程，移除部分氧化物半導體層206與氧阻擋層208，以暴露出部分源極204a與部分汲極204b。
另外一提的是，在沒有形成間隙壁218的實施例中（例如第二實施例），亦可使用硬罩幕層216為罩幕，進行蝕刻製程，移除部分氧化物半導體層206與氧阻擋層208，以暴露出部分源極204a與部分汲極204b。
圖6為參照圖1中的II-II剖面線所繪示的本發明第四實施例的鰭狀場效電晶體的剖面示意圖。請參照圖6，鰭狀場效電晶體60與鰭狀場效電晶體20的差異在於：在鰭狀場效電晶體60中，源極204a與汲極204b除了配置於氧化物半導體突出部202的頂面上之外，進一步向下延伸至覆蓋氧化物半導體突出部202的側壁。在本實施例中，源極204a與汲極204b的形成方法例如是在形成氧化物半導體突出部202之後，利用沉積的方式將源極204a與汲極204b形成於氧化物半導體突出部202的頂面與側壁上。當然，在其他實施例（例如第二實施例或第三實施例）中，源極204a與部分汲極204b亦可向下延伸至覆蓋氧化物半導體突出部202的側壁。
在上述各實施例中，氧阻擋層212僅位於閘電極210的頂面上，但本發明不限於此。在其他實施例中，氧阻擋層212除了位於閘電極210的頂面上之外，還可以位於閘電極210的側壁上。
圖7為參照圖1中的II-II剖面線所繪示的本發明第五實施例的鰭狀場效電晶體的剖面示意圖。請參照圖7，鰭狀場效電晶體70與鰭狀場效電晶體20的差異在於：在鰭狀場效電晶體70中，氧阻擋層212位於閘電極210頂面以及側壁上。在本實施例中，氧阻擋層212的形成方法例如是在形成閘電極材料層（如圖2C與圖3C所述）之後，進行圖案化製程以定義出閘電極210，然後進行氧阻擋材料層的沉積以及圖案化製程，以於閘電極210的頂面與側壁上形成氧阻擋層212。當然，在其他實施例中，氧阻擋層212亦可位於閘電極210頂面以及側壁上。
圖8為參照圖1中的II-II剖面線所繪示的本發明第六實施例的鰭狀場效電晶體的剖面示意圖。請參照圖8，鰭狀場效電晶體80與鰭狀場效電晶體70的差異在於：在鰭狀場效電晶體80中，氧阻擋層212除了位於閘電極210頂面以及側壁上，亦在氧阻擋層208的表面上延伸。在本實施例中，氧阻擋層212的形成方法與圖7所述類似，在形成閘電極材料層（如圖2C與圖3C所述）之後，進行圖案化製程以定義出閘電極210，然後進行氧阻擋材料層的沉積以及圖案化製程。與圖7所述不同的是，在對氧阻擋材料層進行圖案化製程時，保留位於氧阻擋層208的表面上的部分氧阻擋材料層。同樣地，在其他實施例中亦可形成與本實施例相同的氧阻擋層212。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、40、50、60、70、80‧‧‧鰭狀場效電晶體
100、200‧‧‧氧化物基底
102、202‧‧‧氧化物半導體突出部
104a‧‧‧源極
104b‧‧‧汲極
106‧‧‧閘絕緣層
202a‧‧‧第一氧化物半導體層
202b‧‧‧第二氧化物半導體層
204‧‧‧源極/汲極材料層
206‧‧‧氧化物半導體層
208、212‧‧‧氧阻擋層
210‧‧‧閘電極
214‧‧‧氫阻擋層
216‧‧‧硬罩幕層
218‧‧‧間隙壁
圖1為一種習知的鰭狀場效電晶體的立體示意圖。 圖2A至圖2D為參照圖1中的I-I剖面線所繪示的本發明第一實施例的鰭狀場效電晶體的製造流程剖面示意圖。 圖3A至圖3D為參照圖1中的II-II剖面線所繪示的本發明第一實施例的鰭狀場效電晶體的剖面示意圖。 圖4A為參照圖1中的I-I剖面線所繪示的本發明第二實施例的鰭狀場效電晶體的剖面示意圖。 圖4B為參照圖1中的II-II剖面線所繪示的本發明第二實施例的鰭狀場效電晶體的剖面示意圖。 圖5A為參照圖1中的I-I剖面線所繪示的本發明第三實施例的鰭狀場效電晶體的剖面示意圖。 圖5B為參照圖1中的II-II剖面線所繪示的本發明第三實施例的鰭狀場效電晶體的剖面示意圖。 圖6為參照圖1中的II-II剖面線所繪示的本發明第四實施例的鰭狀場效電晶體的剖面示意圖。 圖7為參照圖1中的II-II剖面線所繪示的本發明第五實施例的鰭狀場效電晶體的剖面示意圖。 圖8為參照圖1中的II-II剖面線所繪示的本發明第六實施例的鰭狀場效電晶體的剖面示意圖。
20‧‧‧鰭狀場效電晶體
200‧‧‧氧化物基底
202‧‧‧氧化物半導體突出部
202a‧‧‧第一氧化物半導體層
202b‧‧‧第二氧化物半導體層
206‧‧‧氧化物半導體層
208、212‧‧‧氧阻擋層
210‧‧‧閘電極
214‧‧‧氫阻擋層

Claims (20)

  1. 一種半導體元件，包括：     氧化物半導體突出部202，配置於氧化物基底200上；     源極204a與汲極204b，分別配置於所述氧化物半導體突出部202的相對二端上；     氧化物半導體層206，配置於所述氧化物基底200上且覆蓋所述氧化物半導體突出部202、所述源極204a與所述汲極204b；     第一氧阻擋層208，配置於所述氧化物半導體層206上；     閘電極210，配置於所述第一氧阻擋層208上且跨越所述氧化物半導體突出部202；     第二氧阻擋層212，配置於所述閘電極210上；以及     氫阻擋層214，配置於所述氧化物基底200上且覆蓋所述第二氧阻擋層212。
  2. 如申請專利範圍第1項所述的半導體元件，其中所述第一氧阻擋層208的材料包括氧化鉿。
  3. 如申請專利範圍第1項所述的半導體元件，其中所述第二氧阻擋層212的材料包括氧化鉿。
  4. 如申請專利範圍第1項所述的半導體元件，更包括硬罩幕層216，所述硬罩幕層216配置於所述閘電極210的頂面上。
  5. 如申請專利範圍第4項所述的半導體元件，更包括間隙壁218，所述間隙壁218配置於所述第一氧阻擋層208上且位於所述閘電極210的側壁上。
  6. 如申請專利範圍第1項所述的半導體元件，其中所述源極204a與所述汲極204b僅位於所述氧化物半導體突出部202的頂面上。
  7. 如申請專利範圍第1項所述的半導體元件，其中所述源極204a與所述汲極204b位於所述氧化物半導體突出部202的頂面上且向下延伸至覆蓋所述氧化物半導體突出部202的側壁。
  8. 如申請專利範圍第1項所述的半導體元件，其中所述氫阻擋214的材料包括氧化鋁。
  9. 如申請專利範圍第1項所述的半導體元件，其中所述氧化物半導體突出部202包括堆疊的第一氧化物半導體層202a與第二氧化物半導體層202b。
  10. 如申請專利範圍第1項所述的半導體元件，其中所述第二氧阻擋層212僅位於所述閘電極210的頂面上。
  11. 如申請專利範圍第1項所述的半導體元件，其中所述第二氧阻擋層212位於所述閘電極210的頂面與側壁上。
  12. 一種半導體元件的製造方法，包括：     於氧化物基底200上形成氧化物半導體突出部202；     於所述氧化物半導體突出部202的相對二端上分別形成源極204a與汲極204b；     於所述氧化物基底200上形成氧化物半導體層206，所述氧化物半導體層206覆蓋所述氧化物半導體突出部202、所述源極204a與所述汲極204b；     於所述氧化物半導體層206上形成第一氧阻擋層208；     於所述第一氧阻擋層208上形成閘電極210，所述閘電極210跨越所述氧化物半導體突出部202；     於所述閘電極210上形成第二氧阻擋層212；以及     於所述氧化物基底200上形成氫阻擋層214。
  13. 如申請專利範圍第12項所述的半導體元件的製造方法，其中所述第一氧阻擋層208的材料包括氧化鉿。
  14. 如申請專利範圍第12項所述的半導體元件的製造方法，其中所述第二氧阻擋層212的材料包括氧化鉿。
  15. 如申請專利範圍第12項所述的半導體元件的製造方法，更包括於所述閘電極210的頂面上形成硬罩幕層216。
  16. 如申請專利範圍第15項所述的半導體元件的製造方法，更包括於所述第一氧阻擋層208上形成間隙壁218，且所述間隙壁218位於所述閘電極210的側壁上。
  17. 如申請專利範圍第12項所述的半導體元件的製造方法，其中所述源極與204a所述汲極204b僅位於所述氧化物半導體突出部202的頂面上。
  18. 如申請專利範圍第12項所述的半導體元件的製造方法，其中所述源極204a與所述汲極204b位於所述氧化物半導體突出部202的頂面上且向下延伸至覆蓋所述氧化物半導體突出部202的側壁。
  19. 如申請專利範圍第12項所述的半導體元件的製造方法，其中所述第二氧阻擋層212僅位於所述閘電極210的頂面上。
  20. 如申請專利範圍第12項所述的半導體元件的製造方法，其中所述第二氧阻擋層212位於所述閘電極210的頂面與側壁上。
TW104136012A 2015-11-02 2015-11-02 半導體元件及其製造方法 TWI605587B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104136012A TWI605587B (zh) 2015-11-02 2015-11-02 半導體元件及其製造方法
US14/960,041 US9620649B1 (en) 2015-11-02 2015-12-04 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104136012A TWI605587B (zh) 2015-11-02 2015-11-02 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201717391A true TW201717391A (zh) 2017-05-16
TWI605587B TWI605587B (zh) 2017-11-11

Family

ID=58460595

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136012A TWI605587B (zh) 2015-11-02 2015-11-02 半導體元件及其製造方法

Country Status (2)

Country Link
US (1) US9620649B1 (zh)
TW (1) TWI605587B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071783A (en) * 1998-08-13 2000-06-06 Taiwan Semiconductor Manufacturing Company Pseudo silicon on insulator MOSFET device
JP5126729B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP4181135B2 (ja) * 2005-01-28 2008-11-12 株式会社東芝 半導体記憶装置
JP2007184442A (ja) * 2006-01-10 2007-07-19 Matsushita Electric Ind Co Ltd 強誘電体キャパシタ
WO2008050716A1 (fr) * 2006-10-24 2008-05-02 Panasonic Corporation Mémoire non volatile à semi-conducteurs et procédé de fabrication associé
JP4137994B2 (ja) * 2006-11-20 2008-08-20 松下電器産業株式会社 不揮発性記憶素子、不揮発性記憶素子アレイおよびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US8187919B2 (en) 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8791502B2 (en) * 2011-10-09 2014-07-29 The Institute of Microelectronics Chinese Academy of Science Semiconductor device and method of manufacturing the same
TWI588910B (zh) * 2011-11-30 2017-06-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9006733B2 (en) 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
JP6128906B2 (ja) 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR102537022B1 (ko) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102283814B1 (ko) 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
TWI605587B (zh) 2017-11-11
US9620649B1 (en) 2017-04-11
US20170125599A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
KR101888274B1 (ko) 실리콘 및 실리콘 게르마늄 나노와이어 형성
TWI575746B (zh) 用於形成絕緣體上矽鰭式場效電晶體的方法與結構
TWI542007B (zh) 元件與其形成方法
US20160111515A1 (en) Air gap spacer integration for improved fin device performance
CN105470295B (zh) 鳍状结构及其制造方法
TW201736249A (zh) 奈米線電晶體及其製作方法
CN106960875B (zh) 半导体装置及其制造方法
CN106531776A (zh) 半导体结构
CN110854184B (zh) 半导体元件及其制造方法
TWI566381B (zh) 非揮發性記憶體及其製造方法
CN101339902B (zh) 高压半导体器件及其制造方法
TWI605587B (zh) 半導體元件及其製造方法
CN108962750B (zh) 纳米线围栅mos器件及其制备方法
TWI653712B (zh) 半導體結構及其製造方法
CN103295903B (zh) 围栅结构的鳍式半导体器件的制造方法
TWI451533B (zh) 嵌入式快閃記憶體的製造方法
TWI466181B (zh) 形成具有較小高差之半導體元件導電接觸的方法，形成半導體元件之方法
US10770360B2 (en) Semiconductor structures and fabrication methods thereof
CN111180519B (zh) 一种半导体器件及其制备方法、集成电路及电子设备
CN111180520B (zh) 半导体器件及其制备方法、集成电路及电子设备
US20170213838A1 (en) Non-volatile memory and fabricating method thereof
WO2015008548A1 (ja) 半導体装置の製造方法
CN109148299B (zh) 半导体装置及其制造方法
JP2011138885A (ja) 半導体装置及び半導体装置の製造方法
TWI600164B (zh) 微電子結構及其形成方法（一）