TW201714309A - 鰭式場效應電晶體結構及其製造方法 - Google Patents

鰭式場效應電晶體結構及其製造方法 Download PDF

Info

Publication number
TW201714309A
TW201714309A TW105132841A TW105132841A TW201714309A TW 201714309 A TW201714309 A TW 201714309A TW 105132841 A TW105132841 A TW 105132841A TW 105132841 A TW105132841 A TW 105132841A TW 201714309 A TW201714309 A TW 201714309A
Authority
TW
Taiwan
Prior art keywords
disposed
fin
fins
substrate
stop layer
Prior art date
Application number
TW105132841A
Other languages
English (en)
Other versions
TWI597848B (zh
Inventor
張哲誠
林志翰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201714309A publication Critical patent/TW201714309A/zh
Application granted granted Critical
Publication of TWI597848B publication Critical patent/TWI597848B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明實施例涉及鰭式場效應電晶體結構及其製造方法。一種鰭式場效應電晶體，包括基底、多個絕緣物、至少一個閘極堆疊結構和應變材料部分。基底具有位於基底上的多個鰭以及鰭包括嵌入在鰭中的停止層。多個絕緣物設置在基底上和多個鰭之間。至少一個閘極堆疊結構設置在多個鰭上方和設置在多個絕緣物上。應變材料部分設置在至少一個閘極堆疊結構的相對兩側上。

Description

鰭式場效應電晶體結構及其製造方法
本發明實施例是關於鰭式場效應電晶體結構及其製造方法。
由於半導體元件的尺寸持續按比例減減，例如鰭式場效應電晶體（FinFET）的立體多閘極結構持續發展而置換平面式的互補金屬氧化物半導體（CMOS）元件。FinFET的結構特徵包括從基底的表面垂直向上延伸的矽基鰭片，其裹覆於通道上方的閘極可對於通道提供更好的電性控制。
根據本發明的一實施例，提供了一種鰭式場效應電晶體，包括：基底，具有多個鰭，其中，所述多個鰭的至少一個包括內嵌其中的停止層；多個絕緣物，設置在所述基底上以及設置在所述多個鰭之間；至少一個閘極堆疊結構，設置在所述多個鰭上方以及設置在所述多個絕緣物上；以及應變材料部分，設置在所述至少一個閘極堆疊結構的相對兩側上。
根據本發明的另一實施例，還提供了一種鰭式場效應電晶體，包括：基底，具有位於所述基底上的鰭，所述鰭包括嵌入在所述鰭中的停止層； 絕緣物，設置在所述基底上和所述鰭之間；至少一個閘極堆疊結構，橫跨所述鰭且設置在所述鰭上方並且設置在所述絕緣物上；以及應變材料部分，設置在所述至少一個閘極堆疊結構的相對兩側，其中所述應變材料部分包括源極和汲極區域，並且所述鰭中的所述停止層位於所述應變材料部分的底部之上或與所述應變材料部分的所述底部實質上齊平。
根據本發明的又一實施例，還提供了一種用於形成鰭式場效應電晶體的方法，包括：提供嵌有停止層的基底；圖案化所述基底以在所述基底中形成溝渠並且在所述溝渠之間形成鰭；在所述基底的所述溝渠中形成絕緣物； 在所述基底上方和所述絕緣物上形成堆疊結構，其中所述堆疊結構覆蓋所述鰭的部分；以所述鰭中的所述停止層作為蝕刻停止層以移除所述鰭的未被所述堆疊結構覆蓋的部分而在所述鰭中形成凹槽；在位於所述絕緣物之間且位在所述堆疊結構的相對兩側的所述凹槽中形成應變材料部分； 移除所述堆疊結構；以及在所述基底上方和所述絕緣物上形成閘極堆疊結構，其中所述應變材料部分位於所述閘極堆疊結構的相對兩側。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下揭露內容提供用於實施所提供的標的之不同特徵的許多不同實施例或實例。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，於以下描述中，在第一特徵上方或在第一特徵上形成第二特徵可包括第二特徵與第一特徵形成為直接接觸的實施例，且亦可包括第二特徵與第一特徵之間可形成有額外特徵使得第二特徵與第一特徵可不直接接觸的實施例。此外，本揭露在各種實例中可使用相同的元件符號及/或字母來指代相同或類似的部件。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。
另外，為了易於描述附圖中所繪示的一個構件或特徵與另一組件或特徵的關係，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「在…上方」、「上部」及類似術語的空間相對術語。除了附圖中所繪示的定向之外，所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向（旋轉90度或在其他定向），而本文所用的空間相對術語相應地作出解釋。
本發明的實施例描述了FinFET的例示性製程及從這些製程所製造的FinFET。在本發明的某些實施例中，FinFET可以形成在塊狀矽（bulk silicon）基底上。或者，FinFET可以形成在絕緣體上矽（SOI）基底上或絕緣體上鍺（GOI）基底上。根據實施例，矽基底可以包括其他導電層或其他半導體元件（例如電晶體、二極體等）。這些實施例乃用於說明而非用以限制本案整體內容。
根據實施例，圖1是根據本發明的一些實施例顯示用於形成FinFET的製造方法之製程步驟的例示性流程圖。圖1中所示製程流程之各製程步驟可以包括多個製程步驟，如下將討論。圖2A至圖3G是根據本發明的一些實施例顯示用於形成FinFET的製造方法之各個階段所製得的FinFET的立體圖和剖面圖。本文所述的製程步驟涵蓋包括用於製造FinFET元件的一部分製程。
圖2A是顯示所述製造方法的各個階段之其ㄧ中所製得FinFET 20的立體圖，並且圖3A是沿著圖2A的線I-I'所截取的FinFET 20的剖面圖。在步驟S10中並且如圖2A和圖3A所示，提供了嵌入有停止層104的基底100。然後，罩幕層108形成在基底100上方並且光敏圖案110形成在罩幕層108上和基底100上方。在實施例中，罩幕層108是藉由，例如，化學氣相沉積（CVD）來形成的氮化矽層。在一些實施例中，基底100是塊狀矽(bulk silicon)基底102，其具有嵌入於其中的停止層104。取決於設計的要求，塊狀矽基底102可以是p型基底或n型基底，並且可包括不同的摻雜區域。摻雜區域之配置可適用於n型FinFET或p型FinFET。在一些實施例中，停止層104的材料包括氧化矽鍺（SiGeOx）、矽鍺（SiGe）、氧化矽（SiOx）、磷化矽（SiP）、磷酸矽（SiPOx）或其組合，其中x大於零（x＞0）。在一些實施例中，例如，停止層104的厚度在1 nm至50 nm的範圍內。在一些實施例中，基底100之形成乃是透過先提供塊狀矽基底102，然後利用離子植入形成嵌入在塊狀矽基底102內的停止層104而得到。可以選擇離子植入的植入劑量和/或植入能量而在塊狀矽基底102中預期位置處形成停止層104。也就是說，停止層104的深度和厚度可以視離子植入的條件而調整改變。而且，透過離子植入所使用摻雜劑的類型可以調整控制停止層104的材料。
或者，在如圖3A'所示的另一實施例中，基底100之形成乃是透過先提供塊狀矽基底102A，在塊狀矽基底102A上形成停止層104，然後在停止層104上形成矽層102B而得到。停止層104夾在塊狀矽基底102A和矽層102B之間（即，嵌在塊狀矽基底102之中）。圖2A和圖3A中的塊狀矽基底102可被視為類似或等同於圖3A'中的塊狀矽基底102A和矽層102B。在一些實施例中，停止層104的材料包括SiGeOx、SiGe、SiOx、SiP、SiPOx或其組合。在一些實施例中，例如，停止層104的厚度在1 nm至50 nm的範圍內。在一些實施例中，藉由例如原子層沉積（ALD）或任何其他合適的沉積法來形成停止層104。矽層102B的厚度乃視產品設計的要求而定。
圖2B是顯示所述製造方法的各個階段之其ㄧ中所製得FinFET 20的立體圖，並且圖3B是沿著圖2B的線I-I'所截取的FinFET 20的剖面圖。在步驟S12中並且如圖2B所示，圖案化基底100而在基底100中形成溝渠112，並且以光敏圖案110和罩幕層108作為蝕刻罩幕來蝕刻基底100，而在溝渠112之間形成鰭116。在一些實施例中，該些溝渠112是條狀的並且彼此平行配置。從基底100的表面100a來算，溝渠112之深度D大於內埋的停止層104之深度d。在圖案化基底100時，部分地移除停止層104，而移除溝渠112位置處的停止層104但同時保留位在鰭116內的停止層104。也就是說，鰭116內嵌有停止層104，嵌入在鰭116內的停止層104之位置高於溝渠112的底部112a之位置。
圖2C是顯示所述製造方法的各個階段之其ㄧ中所製得FinFET 20的立體圖，並且圖3C是沿著圖2C的線I-I'所截取的FinFET 20的剖面圖。在步驟S14中，形成填充在溝渠112內的絕緣物114。溝渠112內填充有絕緣材料（未圖示）。在一些實施例中，絕緣材料包括氧化矽、氮化矽、氮氧化矽、旋塗介電材料或低介電係數（low-k）介電材料。藉由高密度電漿化學氣相沉積（HDP-CVD）、次大氣壓CVD（SACVD）或藉由旋塗形成絕緣材料。選擇性地，可進行化學機械研磨製程以移除突出的絕緣材料和剩餘的罩幕層108（參照圖2B）。之後，進行蝕刻製程以部分地移除填充在鰭116之間的溝渠112中的絕緣材料。在一實施例中，蝕刻製程包括進行使用氫氟酸（HF）的濕蝕刻製程。在另一實施例中，蝕刻製程包括進行乾蝕刻製程。蝕刻之後殘留在溝渠112內的絕緣材料而得到絕緣物114，絕緣物114的頂面114a低於鰭116的頂面116a。鰭116的上部117從絕緣物114的頂面114a向上突出。
圖2D是顯示所述製造方法的各個階段之其ㄧ中所製得FinFET 20的立體圖，並且圖3D是沿著圖2D的線I-I'所截取的FinFET 20的剖面圖。在步驟S16中，堆疊結構120形成在基底100上方和絕緣物114上，而橫跨鰭116的上部117且位於鰭116的上部117之上。在圖2D中，繪示出兩個堆疊結構，但堆疊結構120的數量僅是用於描述目的而非意欲限制本發明的結構。堆疊結構120呈平行排列配置。堆疊結構120包括多晶矽條122、位於多晶矽條上的硬罩幕條124以及位於多晶矽條122與硬罩幕條124之側壁上的間隔件126。在至少一實施例中，多個堆疊結構120其中之一橫跨覆蓋多個鰭116的上部117。在一些實施例中，藉由依序沉積多晶矽層（未圖示）與多晶矽層上方的硬罩幕層（未圖示），然後圖案化硬罩幕層和多晶矽層以形成多晶矽條122和硬罩幕條124，而得到堆疊結構120。或者，在形成多晶矽層之前先形成氧化物層（未圖示）以保護鰭116。然後，在硬罩幕條124的側壁上和多晶矽條122的側壁上形成間隔件126。在實施例中，硬罩幕條124是由例如氮化矽、氧化矽或其組合所形成。在一些實施例中，間隔件126是由例如氮化矽、SiCON或其組合之介電材料所形成。間隔件126可以是單層或多層結構。在一些實施例中，間隔件126之形成是透過沉積介電層的毯覆層以及進行非等向性蝕刻製程，而在堆疊結構120的兩側上形成間隔件126。
如圖2D和3D所示，多晶矽條122覆蓋住鰭116的上部117之部分119且與該部分119重疊，而鰭116的上部117之被覆蓋部分119作為FinFET 20的通道區域。而鰭116的上部117之沒有被堆疊結構120覆蓋的部分在下文中被稱為暴露部分118。堆疊結構120的延伸方向垂直於鰭116的延伸方向。
圖2E是顯示所述製造方法的各個階段之其ㄧ中所製得FinFET 20的立體圖，並且圖3E是沿著圖2E的線I-I'所截取的FinFET 20的剖面圖。在步驟S18中，利用進行例如非等向性蝕刻、等向性蝕刻或其組合等製程來移除鰭116的暴露部分118（圖2D）以形成凹槽128。在一些實施例中，鰭11可能會凹陷至低於絕緣物114的頂面114a。在一些實施例中，鰭116的暴露部分118的蝕刻會停止在停止層104處，形成位於絕緣物114之間的凹槽128。在其他實施例中，鰭116的暴露部分118之蝕刻可能略穿過停止層104。
圖3E'是沿著圖2E的線II-II'所截取的FinFET 20的剖面圖。參考圖2E和圖3E'，移除未被堆疊結構120覆蓋的鰭116使其凹陷，直到停止層104被移除為止。在移除暴露部分118的蝕刻過程中（圖2D），停止層104作為蝕刻停止層，而使凹槽128的輪廓能夠被較好地控制。在圖3E'中，用於移除鰭116的暴露部分118以形成凹槽128之蝕刻製程包括至少一蝕刻製程。在一些實施例中，藉由進行一非等向性蝕刻製程來蝕刻鰭116，直到停止層104被移除為止。在一些實施例中，藉由調整非等向性蝕刻製程的蝕刻條件，鰭116中所形成的凹槽128具有深度D1和實質上垂直的側輪廓（substantially vertical side profile），而使得所得到的凹槽128的頂部臨界尺寸（凹槽的頂部尺寸）CDt、中部臨界尺寸（凹槽的中部尺寸）CDm和底部臨界尺寸（凹槽的底部尺寸）CDb實質上相等。取決於製程需要，凹槽128的深度D1是可調整的。
如圖3E'所示，堆疊結構120下方的鰭116內的停止層仍保留。在一些實施例中，凹槽128的底部128b實質上齊平於（substantially leveled with）嵌入在鰭116內的停止層104。
圖2F是顯示所述製造方法的各個階段之其ㄧ中所製得FinFET 20的立體圖，並且圖3F是沿著圖2F的線I-I'所截取的FinFET 20的剖面圖。在步驟S20中，透過形成應變材料（未圖示）填充至凹槽128中而在位於絕緣物114之間的凹槽128中形成應變材料部分130。應變材料部分130位於堆疊結構120的相對兩側邊。在一些實施例中，應變材料部分130的材料包括例如SiGe、碳化矽（SiC）或SiP。在一些實施例中，應變材料部分130是透過選擇性磊晶成長（selectively growing epitaxy）製程所形成。當凹槽128內填滿應變材料之後，應變材料進一步磊晶成長會造成應變材料部分130向上且水平外擴超出凹槽128且高於絕緣物114。由於應變材料的晶格常數不同於基底100材料的晶格常數，因此會導致通道區域是受應力的(strained)或受壓的(stressed)，進而增加元件的載子遷移率並提高元件的性能。在一些實施例中，有部分的應變材料部分130會形成有小晶面(facets)，而應變材料部分130之位於絕緣物114的頂面114a下方的部分131稱為基底部分131。之後，離子植入至應變材料部分130而形成源極和汲極區域（源極和汲極區域也標記為130）。源極和汲極區域130，亦即應變型源極和汲極區域，位於堆疊結構120的相對兩側邊。在一些實施例中，可選擇性地透過矽化製程形成矽化物頂層（未圖示）於源極和汲極區域130。
圖2G是顯示所述製造方法的各個階段之其ㄧ中所製得FinFET 20的立體圖，並且圖3G是沿著圖2G的線I-I'所截取的FinFET 20的剖面圖。在步驟S22中，在移除堆疊結構120之後，形成閘極堆疊結構140。在實施例中，透過非等向性蝕刻製程移除多晶矽條122和位於多晶矽條122上的硬罩幕條124，但保留間隔件126。然後，在間隔件126之間的凹槽內以及在鰭116的頂面116a和側壁117b上形成閘極介電層142。在一些實施例中，閘極介電層142的材料包括氧化矽、氮化矽或其組合。在一些實施例中，閘極介電層142包括高介電係數（high-k）介電材料，並且高介電係數介電材料具有大於約7.0的k值並包括金屬氧化物或金屬矽酸鹽例如: Hf、Al、Zr、La、Mg、Ba、Ti、Pb的矽酸鹽以及其組合。在一些實施例中，透過ALD、分子束沉積（MBD）、物理氣相沉積（PVD）或熱氧化形成閘極介電層142。然後，形成閘電極層144於閘極介電層142上方、被覆蓋部分119（通道區域）上方以及填入至間隔件126之間的剩餘凹槽。在一些實施例中，閘電極層144包括含金屬材料，例如Al、Cu、W、Co、Ti、Ta、Ru、TiN、TiAl、TiAlN、TaN、TaC、NiSi、CoSi 或其組合。取決於FinFET 20是p型FinFET還是n型FinFET，來選擇閘極介電層142和/或閘電極層的材料。或者，可進行CMP製程以移除閘極介電層142和閘電極144的多餘部分。間隔件126位於閘極介電層142和閘電極層144的側壁上。也就是說，堆疊結構120被置換了而形成閘極堆疊結構140。在本文所述的一些實施例中，閘極堆疊結構140是取代閘極(replacement gate)，但是閘極堆疊結構或其製程不受這些實施例的限制。
在一些實施例中，閘極堆疊結構140位於絕緣物114上並且源極和汲極區域130位於閘極堆疊結構140的相對兩側。閘極堆疊結構140覆蓋鰭116的通道區域119，而所得到的FinFET 20包括多個鰭。
圖4A至圖4E是根據本發明的實施例顯示用不同蝕刻製程製造的FinFET的剖面圖。在一些實施例中，在移除暴露部分118之蝕刻製程時，停止層104作為蝕刻停止層而可以較好地控制凹槽128的輪廓。在一些實施例中，蝕刻乃停止於蝕刻停止層之處且移除蝕刻停止層。
在一些實施例中，如圖4A所示，蝕刻移除未被堆疊結構120覆蓋的鰭116，並且蝕刻停止在停止層104處。用於移除鰭116以形成凹槽128的蝕刻製程包括第一蝕刻製程和第二蝕刻製程，而第一蝕刻製程包括非等向性蝕刻製程且第二蝕刻製程包括等向性蝕刻製程。在一些實施例中，透過非等向性蝕刻製程來蝕刻鰭116直到達凹槽128的預定深度的一半或更多，然後，透過等向性蝕刻製程來進一步蝕刻鰭116以及移除停止層104。透過調整非等向性蝕刻製程和等向性蝕刻製程的蝕刻條件和蝕刻選擇性，能夠更好地控制所得到的凹槽128的側輪廓，並且凹槽128具有窄基底輪廓（即，凹槽128的底部小於凹槽128的開口），使得所得到的凹槽128的頂部臨界尺寸CDt實質上等同於得到的凹槽128的中部臨界尺寸CDm，並且大於得到的凹槽128的底部臨界尺寸CDb。之後，形成應變材料部分130於凹槽128中並且填滿凹槽128。關於填充於凹槽128內的應變材料部分130（亦即，位於絕緣物114的頂面114a下方的應變材料部分130的基底部分131），基底部分131的頂部尺寸CDt實質上等同於基底部分131的中部臨界尺寸CDm並且大於應變材料部分130的基底部分131的底部臨界尺寸CDb。 在一些實施例中，應變材料部分130的底部130b實質上齊平於嵌入在鰭116內的停止層104。
在一些實施例中，如圖4B所述，使用停止層104作為蝕刻停止層，移除未被堆疊結構120覆蓋的鰭116使其凹陷形成凹槽。用於移除鰭116以形成凹槽128的蝕刻製程包括第一蝕刻製程和第二蝕刻製程，而第一蝕刻製程包括主要蝕刻製程，第二蝕刻製程包括橫向蝕刻製程。在一些實施例中，利用主要非等向性蝕刻製程來蝕刻鰭116直到達凹槽128的預定深度的一半或更多，然後，透過橫向蝕刻製程進一步蝕刻鰭116，並且移除停止層104。橫向蝕刻製程可進一步加寬凹槽128。透過調整主要非等向性蝕刻製程與橫向蝕刻製程的蝕刻條件和蝕刻選擇性，能較好地控制形成的凹槽128的側壁輪廓，並且凹槽128具有向上傾斜的寬基底輪廓（即，凹槽128從凹槽128的開口至底部越來越大），而使得頂部臨界尺寸CDt小於中部臨界尺寸CDm，並且中部臨界尺寸CDm小於所得凹槽128的底部臨界尺寸CDb。之後，形成應變材料部分130於凹槽128中並且填滿凹槽128。關於應變材料部分130位於絕緣物114的頂面114a下方的基底部分131，基底部分131的頂部尺寸CDt小於基底部分131的中部臨界尺寸CDm，並且基底部分131的中部臨界尺寸CDm小於應變材料部分130的基底部分131的底部臨界尺寸CDb。在一些實施例中，應變材料部分130的底部130b實質上齊平於嵌入在鰭116內的停止層104。
在一些實施例中，如圖4C所示，使用停止層104作為蝕刻停止層，移除未被堆疊結構120覆蓋的鰭116使其凹陷形成凹槽。用於移除鰭116以形成凹槽128的蝕刻製程包括第一蝕刻製程和第二蝕刻製程，而第一蝕刻製程包括等向性蝕刻製程，第二蝕刻製程包括非等向性蝕刻製程。在一些實施例中，透過等向性蝕刻製程來蝕刻鰭116，直到達凹槽128的預定深度的一半或更多，然後，透過非等向性蝕刻進一步蝕刻鰭116，並且移除停止層104。橫向之等向性蝕刻製程可拓寬凹槽128，然後利用非等向性蝕刻製程來加深凹槽128。透過調整等向性蝕刻製程和非等向性蝕刻製程的蝕刻條件和蝕刻選擇性，可較好地控制所得到的凹槽128的側輪廓，並且凹槽128具有寬中部輪廓，而使得凹槽128的頂部臨界尺寸CDt實質上等同於底部臨界尺寸CDb並且小於得到的凹槽128的中部臨界尺寸CDm。之後，形成應變材料部分130於凹槽128中並且填滿凹槽128。關於應變材料部分130位於絕緣物114的頂面114a下方的基底部分131，基底部分131的頂部尺寸CDt實質上等同於基底部分131的底部臨界尺寸CDb並且小於應變材料部分130的基底部分131的中部臨界尺寸CDm。在一些實施例中，應變材料部分130的底部130b實質上齊平於嵌入在鰭116內的停止層104。
在一些實施例中，如圖4D所示，移除未被堆疊結構120覆蓋的鰭116使其凹陷穿透停止層104。持續蝕刻鰭116直到穿透停止層104，但是凹槽128的深度D1小於鰭116的深度D（圖2B）。用於移除鰭116以形成凹槽128的蝕刻製程包括第一蝕刻製程和第二蝕刻製程，而第一蝕刻製程包括主要非等向性蝕刻製程，第二蝕刻製程包括等向性蝕刻製程。在一些實施例中，透過主要非等向性蝕刻製程來蝕刻鰭116直到穿透停止層，然後透過等向性蝕刻製程以過蝕刻(over-etching)停止層。透過調整非等向性蝕刻製程和等向性蝕刻製程的蝕刻條件和蝕刻選擇性，可較好地控制得到的凹槽128的深度和側輪廓，並且凹槽128具有窄基底輪廓，以使頂部臨界尺寸CDt實質上等同於中部臨界尺寸CDm並且大於得到的凹槽128的底部臨界尺寸CDb。之後，形成應變材料部分130於凹槽128中並且填滿凹槽128。關於應變材料部分130位於絕緣物114的頂面114a下方的基底部分131，基底部分131的頂部尺寸CDt實質上等於基底部分131的中部臨界尺寸CDm並且基底部分131的中部臨界尺寸CDm大於應變材料部分130的基底部分131的底部臨界尺寸CDb。在一些實施例中，嵌入在鰭116內的停止層104位於應變材料部分130的底部130b之上方。
在一些實施例中，如圖4E所示，移除未被堆疊結構120覆蓋的鰭116使其凹陷穿透停止層104。持續蝕刻鰭116直到穿過停止層104，但是凹槽128的深度D1小於鰭116的深度D（圖2B）。移除鰭116以形成凹槽128的蝕刻製程包括至少第一蝕刻製程和第二蝕刻製程。在一些實施例中，第一蝕刻製程包括主要非等向性蝕刻製程，而第二蝕刻製程包括調整式非等向性蝕刻製程。在一些實施例中，透過主要非等向性蝕刻製程來蝕刻鰭116直到穿透停止層104，然後透過調整式非等向性蝕刻製程進一步蝕刻鰭116來調整凹槽輪廓。透過調整選擇主要非等向性蝕刻製程和調整式非等向性蝕刻製程的蝕刻條件和蝕刻選擇性，可較好地控制得到的凹槽128的深度和側輪廓，並且使凹槽128具有實質上垂直的輪廓。所形成的凹槽128之頂部臨界尺寸CDt、中部臨界尺寸CDm和底部臨界尺寸CDb實質上相等。之後，形成應變材料部分130於凹槽128中並且填滿凹槽128。關於應變材料部分130位於絕緣物114的頂面114a下方的基底部分131，基底部分131的頂部尺寸CDt、基底部分131的中部臨界尺寸CDm和基底部分131的底部臨界尺寸CDb實質上相等。在一些實施例中，嵌入在鰭116內的停止層104位於應變材料部分130的底部130b之上方。
在以上實施例中，形成在絕緣物114形成之前的停止層104內埋在鰭116內。停止層104用為蝕刻停止層，而使鰭116中的凹槽128的蝕刻過程可以停在停止層104之處或穿過停止層104。在蝕刻堆疊結構120之間的鰭116使其凹陷時，由於鰭116中有停止層104存在，可以較好地控制所蝕刻凹槽128的蝕刻進度和輪廓。另外，對於形成有密集鰭片的區域（緊密間隔配置的鰭片），由於鰭片內嵌有停止層，可以嚴格控制所形成凹槽的蝕刻深度和間隔。當然，由於能夠較好地控制所形成凹槽的深度和輪廓，後續形成應變材料部分的製程裕度擴大，並且後續形成的應變材料部分130之鄰近輪廓能保持穩定。
在以上實施例中，由於使用停止層104作為形成凹槽時的蝕刻停止層，可以精準控制所得到的凹槽128的深度和輪廓，進而確保填充在凹槽128中的應變材料部分130之鄰近輪廓維持穩定，導致元件應力一致以及元件電性表現一致。相應地，可以改善晶圓分析測試（WAT）結果以及元件一致性表現。
在本發明的一些實施例中，描述了一種鰭式場效應電晶體，包括基底、多個絕緣物、至少一個閘極堆疊結構和應變材料部分。基底具有多個鰭並且多個鰭的至少一個包括嵌入在其中的停止層。多個絕緣物設置在基底上和多個鰭之間。至少一個閘極堆疊結構設置在多個鰭上方且設置在多個絕緣物上。應變材料部分設置在至少一個閘極堆疊結構的相對兩側。
在本發明的一些實施例中，上述電晶體中所述停止層的材料包括氧化矽鍺（SiGeOx）、矽鍺（SiGe）、氧化矽（SiOx）、磷化矽（SiP）、磷酸矽（SiPOx）或其組合。在本發明的一些實施例中，所述應變材料部分包括基底部分，所述基底部分設置在所述至少一個閘極堆疊結構的所述相對兩側上並且設置在所述多個絕緣物的頂面下方，並且所述基底部分具有實質上垂直的輪廓。在本發明的一些實施例中，所述應變材料部分包括基底部分，所述基底部分設置在所述至少一個閘極堆疊結構的所述相對兩側上並且設置在所述多個絕緣物的頂面下方，並且所述基底部分具有窄基底輪廓。在本發明的一些實施例中，所述應變材料部分包括基底部分，所述基底部分設置在所述至少一個閘極堆疊結構的所述相對兩側上並且設置在所述多個絕緣物的頂面下方，並且所述基底部分具有寬基底輪廓。在本發明的一些實施例中，所述應變材料部分包括基底部分，所述基底部分設置在所述至少一個閘極堆疊結構的所述相對兩側上並且設置在所述多個絕緣物的頂面下方，並且所述基底部分具有寬中部輪廓。在本發明的一些實施例中，所述至少一個閘極堆疊結構包括：閘極介電層，覆蓋所述多個鰭的部分並且設置在所述多個絕緣物上；閘電極層，設置在所述閘極介電層上；以及 間隔件，設置在所述閘極介電層和所述閘電極層的側壁上。
在本發明的一些實施例中，描述了一種鰭式場效應電晶體，包括基底、絕緣物、至少一個閘極堆疊結構和應變材料部分。基底具有在基底上的鰭，而鰭包括內嵌在鰭中的停止層。絕緣物設置在基底上且設置在鰭之間。至少一個閘極堆疊結構橫跨鰭且設置在鰭上方並且設置在絕緣物上。應變材料部分設置在至少一個閘極堆疊結構的相對兩側。應變材料部分包括源極和汲極區域，並且鰭中的停止層位於應變材料部分的底部之上或實質上齊平於應變材料部分的底部。
在本發明的一些實施例中，上述電晶體中所述停止層的材料包括氧化矽鍺（SiGeOx）、矽鍺（SiGe）、氧化矽（SiOx）、磷化矽（SiP）、磷酸矽（SiPOx）或其組合。在本發明的一些實施例中，所述應變材料部分的設置在所述絕緣物的頂面下方的基底部分具有實質上垂直的輪廓。在本發明的一些實施例中，所述應變材料部分的設置在所述絕緣物的頂面下方的基底部分具有窄基底輪廓。在本發明的一些實施例中，所述應變材料部分的設置在所述絕緣物的頂面下方的基底部分具有寬基底輪廓。在本發明的一些實施例中，所述應變材料部分的設置在所述絕緣物的頂面下方的基底部分具有寬中部輪廓。
在本發明的一些實施例中，描述了一種用於形成鰭式場效應電晶體的方法。提供了內嵌有停止層的基底。圖案化基底以在基底中形成溝渠並且在溝渠之間形成鰭。形成絕緣物於基底的溝渠內。在基底上方和絕緣物上形成堆疊結構，而堆疊結構覆蓋部分的鰭。以鰭中的停止層作為蝕刻停止層，移除鰭未被堆疊結構所覆蓋的部分而在鰭中形成凹槽。形成應變材料部分於位於絕緣物之間與堆疊結構的相對兩側的凹槽內。移除堆疊結構之後，在基底上方和絕緣物上形成閘極堆疊結構。應變材料部分位於閘極堆疊結構的相對兩側。
在本發明的一些實施例中，在上述方法中，提供嵌有所述停止層的所述基底包括：提供塊狀矽基底以及然後透過離子植入形成嵌在所述塊狀矽基底內的所述停止層。在本發明的一些實施例中，在上述方法中，提供嵌有所述停止層的所述基底包括：提供塊狀矽基底，透過原子層沉積在所述塊狀矽基底上形成停止層，然後在所述停止層上形成矽層。在本發明的一些實施例中，在上述方法中，以鰭中的停止層作為蝕刻停止層，移除鰭未被堆疊結構所覆蓋的部分而在鰭中形成凹槽包括：進行至少一個非等向性蝕刻製程以移除所述鰭的未被所述堆疊結構覆蓋的部分，直到移除所述停止層，並且所述鰭中的所述凹槽具有實質上垂直的側輪廓。在本發明的一些實施例中，在上述方法中，以鰭中的停止層作為蝕刻停止層，移除鰭未被堆疊結構所覆蓋的部分而在鰭中形成凹槽包括：進行非等向性蝕刻製程和等向性蝕刻製程以移除所述鰭的未被所述堆疊結構覆蓋的部分，直到移除所述停止層，並且所述鰭中的所述凹槽具有窄基底輪廓。在本發明的一些實施例中，在上述方法中，以鰭中的停止層作為蝕刻停止層，移除鰭未被堆疊結構所覆蓋的部分而在鰭中形成凹槽包括：進行主蝕刻製程和橫向蝕刻製程以移除所述鰭的未被所述堆疊結構覆蓋的部分，直到移除所述停止層，並且所述鰭中的所述凹槽具有寬基底輪廓。在本發明的一些實施例中，在上述方法中，透過將所述停止層用作蝕刻停止層在所述鰭中形成凹槽包括：進行等向性蝕刻製程和非等向性蝕刻製程以移除所述鰭的未被所述堆疊結構覆蓋的部分，直到移除所述停止層，並且所述鰭中的所述凹槽具有寬中部輪廓。
以上概述了多個實施例的特徵，使本領域具有通常知識者可更佳了解本揭露的態樣。本領域具有通常知識者應理解，其可輕易地使用本揭露作為設計或修改其他製程與結構的依據，以實行本文所介紹的實施例的相同目的及/或達到相同優點。本領域具有通常知識者還應理解，這種等效的配置並不悖離本揭露的精神與範疇，且本領域具有通常知識者在不悖離本揭露的精神與範疇的情況下可對本文做出各種改變、置換以及變更。
20‧‧‧FinFET
100‧‧‧基底
100a‧‧‧基底表面
102、102A‧‧‧塊狀矽基底
102B‧‧‧矽層
104‧‧‧停止層
108‧‧‧罩幕層
110‧‧‧光敏圖案
112‧‧‧溝渠
112a‧‧‧溝渠底部
114‧‧‧絕緣物
114a、116a‧‧‧頂面
116‧‧‧鰭
117‧‧‧鰭上部
117b‧‧‧側壁
119‧‧‧被覆蓋部分
118‧‧‧暴露部分
120‧‧‧堆疊結構
122‧‧‧多晶矽條
124‧‧‧硬罩幕條
126‧‧‧間隔件
128‧‧‧凹槽。
128b‧‧‧凹槽底部
130‧‧‧應變材料部分
130b‧‧‧應變材料部分底部
131‧‧‧基底部分
140‧‧‧閘極堆疊結構
142‧‧‧閘極介電層
144‧‧‧閘電極
CDt‧‧‧頂部臨界尺寸
CDm‧‧‧中部臨界尺寸
CDb‧‧‧底部臨界尺寸
D、D1、d‧‧‧深度
圖1是根據本發明的一些實施例顯示用於形成FinFET的製造方法之製程步驟的例示性流程圖。 圖2A至圖3G是根據本發明的一些實施例顯示用於形成FinFET的製造方法之各個階段所製得的FinFET的立體圖和剖面圖。 圖4A至圖4E是根據本發明的一些實施例顯示利用不同蝕刻製程所製造FinFET的剖面圖。
20‧‧‧FinFET
100‧‧‧基底
102‧‧‧塊狀矽基底
114‧‧‧絕緣物
114a‧‧‧頂面
116‧‧‧鰭
126‧‧‧間隔件
130‧‧‧應變材料部分
131‧‧‧基底部分
140‧‧‧閘極堆疊結構
142‧‧‧閘極介電層
144‧‧‧閘電極

Claims (10)

  1. 一種鰭式場效應電晶體，包括： 基底，具有多個鰭，其中所述多個鰭的至少一個包括內嵌於其中的停止層； 多個絕緣物，設置在所述基底上以及設置在所述多個鰭之間； 至少一個閘極堆疊結構，設置在所述多個鰭上方以及設置在所述多個絕緣物上；以及 應變材料部分，設置在所述至少一個閘極堆疊結構的相對兩側。
  2. 如申請專利範圍第1項所述的鰭式場效應電晶體，其中，所述停止層的材料包括氧化矽鍺（SiGeOx）、矽鍺（SiGe）、氧化矽（SiOx）、磷化矽（SiP）、磷酸矽（SiPOx）或其組合。
  3. 如申請專利範圍第1項所述的鰭式場效應電晶體，其中，所述應變材料部分包括基底部分，所述基底部分設置在所述至少一個閘極堆疊結構的所述相對兩側並且設置在所述多個絕緣物的頂面下方，並且所述基底部分具有實質上垂直的輪廓。
  4. 如申請專利範圍第1項所述的鰭式場效應電晶體，其中，所述應變材料部分包括基底部分，所述基底部分設置在所述至少一個閘極堆疊結構的所述相對兩側並且設置在所述多個絕緣物的頂面下方，並且所述基底部分具有窄基底輪廓。
  5. 如申請專利範圍第1項所述的鰭式場效應電晶體，其中，所述應變材料部分包括基底部分，所述基底部分設置在所述至少一個閘極堆疊結構的所述相對兩側並且設置在所述多個絕緣物的頂面下方，並且所述基底部分具有寬基底輪廓。
  6. 如申請專利範圍第1項所述的鰭式場效應電晶體，其中，所述應變材料部分包括基底部分，所述基底部分設置在所述至少一個閘極堆疊結構的所述相對兩側並且設置在所述多個絕緣物的頂面下方，並且所述基底部分具有寬中部輪廓。
  7. 如申請專利範圍第1項所述的鰭式場效應電晶體，其中，所述至少一個閘極堆疊結構包括： 閘極介電層，覆蓋所述多個鰭的部分並且設置在所述多個絕緣物上； 閘電極層，設置在所述閘極介電層上；以及 間隔件，設置在所述閘極介電層和所述閘電極層的側壁上。
  8. 一種鰭式場效應電晶體，包括： 基底，具有位於所述基底上的鰭，其中，所述鰭包括內嵌在所述鰭中的停止層； 絕緣物，設置在所述基底上和所述鰭之間； 至少一個閘極堆疊結構，橫跨所述鰭且設置在所述鰭上方並且設置在所述絕緣物上；以及 應變材料部分，設置在所述至少一個閘極堆疊結構的相對兩側，其中，所述應變材料部分包括源極和汲極區域，並且所述鰭中的所述停止層位於所述應變材料部分的底部之上方或實質上齊平於所述應變材料部分的所述底部。
  9. 如申請專利範圍第8項所述的鰭式場效應電晶體，其中，所述停止層的材料包括氧化矽鍺（SiGeOx）、矽鍺（SiGe）、氧化矽（SiOx）、磷化矽（SiP）、磷酸矽（SiPOx）或其組合。
  10. 一種用於形成鰭式場效應電晶體的方法，包括： 提供嵌有停止層的基底； 圖案化所述基底以在所述基底中形成溝渠並且在所述溝渠之間形成鰭； 在所述基底的所述溝渠中形成絕緣物； 在所述基底上方和所述絕緣物上形成堆疊結構，其中，所述堆疊結構覆蓋所述鰭的部分； 以所述鰭中的所述停止層作為蝕刻停止層以移除所述鰭的未被所述堆疊結構覆蓋的部分而在所述鰭中形成凹槽； 在位於所述絕緣物之間且位在所述堆疊結構相對兩側的所述凹槽中形成應變材料部分； 移除所述堆疊結構；以及 在所述基底上方和所述絕緣物上形成閘極堆疊結構，其中，所述應變材料部分位於所述閘極堆疊結構的相對兩側。
TW105132841A 2015-10-15 2016-10-12 鰭式場效應電晶體結構及其製造方法 TWI597848B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/883,636 US9722079B2 (en) 2015-10-15 2015-10-15 Fin-type field effect transistor structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201714309A true TW201714309A (zh) 2017-04-16
TWI597848B TWI597848B (zh) 2017-09-01

Family

ID=58524379

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132841A TWI597848B (zh) 2015-10-15 2016-10-12 鰭式場效應電晶體結構及其製造方法

Country Status (3)

Country Link
US (4) US9722079B2 (zh)
CN (1) CN106601735B (zh)
TW (1) TWI597848B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650805B (zh) * 2017-06-30 2019-02-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TWI684215B (zh) * 2017-10-27 2020-02-01 美商格芯（美國）集成電路科技有限公司 用於磊晶半導體成長之雙曲度空腔

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084085B2 (en) 2015-06-11 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same
US9806155B1 (en) * 2016-05-05 2017-10-31 International Business Machines Corporation Split fin field effect transistor enabling back bias on fin type field effect transistors
US10720516B2 (en) * 2017-06-30 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Gate stack structure and method for forming the same
US10541319B2 (en) 2017-08-30 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structures having varied fin heights for semiconductor device
US10515817B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming features of semiconductor structure having reduced end-to-end spacing
US10355104B2 (en) 2017-10-27 2019-07-16 Globalfoundries Inc. Single-curvature cavity for semiconductor epitaxy
US11127593B2 (en) * 2018-05-18 2021-09-21 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for elongation patterning using angled ion beams
US10790155B2 (en) 2018-06-27 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices
KR102573408B1 (ko) 2018-09-11 2023-08-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20210043842A (ko) 2019-10-14 2021-04-22 삼성전자주식회사 반도체 장치
CN113394104A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 FinFET结构中的Fin形貌设计方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833588B2 (en) 2002-10-22 2004-12-21 Advanced Micro Devices, Inc. Semiconductor device having a U-shaped gate structure
US8598003B2 (en) 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
CN103000686B (zh) * 2011-09-08 2016-02-24 中国科学院微电子研究所 半导体器件及其制造方法
KR101876793B1 (ko) * 2012-02-27 2018-07-11 삼성전자주식회사 전계효과 트랜지스터 및 그 제조 방법
KR101912582B1 (ko) 2012-04-25 2018-12-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9136383B2 (en) * 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9006786B2 (en) * 2013-07-03 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
US9276087B2 (en) * 2013-05-10 2016-03-01 Samsung Electronics Co., Ltd. Methods of manufacturing FINFET semiconductor devices using sacrificial gate patterns and selective oxidization of a fin
KR102056874B1 (ko) * 2013-07-31 2019-12-17 삼성전자주식회사 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US20150137237A1 (en) 2013-11-21 2015-05-21 Globalfoundries Inc. Undoped epitaxial layer for junction isolation in a fin field effect transistor (finfet) device
US9136384B2 (en) 2013-12-05 2015-09-15 Stmicroelectronics, Inc. Method for the formation of a FinFET device having partially dielectric isolated Fin structure
US9166049B2 (en) 2014-03-07 2015-10-20 Stmicroelectronics, Inc. Method to enhance strain in fully isolated finFET structures
US9385197B2 (en) * 2014-08-29 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with contact over source/drain structure and method for forming the same
US9391205B2 (en) * 2014-10-17 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd Gate last semiconductor structure and method for forming the same
US9275905B1 (en) * 2015-01-28 2016-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming semiconductor structure with anti-punch through structure
US9570557B2 (en) * 2015-04-29 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Tilt implantation for STI formation in FinFET structures
US10084085B2 (en) * 2015-06-11 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI650805B (zh) * 2017-06-30 2019-02-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US10269940B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10665700B2 (en) 2017-06-30 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11387351B2 (en) 2017-06-30 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11784242B2 (en) 2017-06-30 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI684215B (zh) * 2017-10-27 2020-02-01 美商格芯（美國）集成電路科技有限公司 用於磊晶半導體成長之雙曲度空腔

Also Published As

Publication number Publication date
TWI597848B (zh) 2017-09-01
US9722079B2 (en) 2017-08-01
CN106601735A (zh) 2017-04-26
US20200119197A1 (en) 2020-04-16
US10192987B2 (en) 2019-01-29
US10510890B2 (en) 2019-12-17
US20170358678A1 (en) 2017-12-14
US10868179B2 (en) 2020-12-15
CN106601735B (zh) 2020-01-14
US20190109235A1 (en) 2019-04-11
US20170110579A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
TWI597848B (zh) 鰭式場效應電晶體結構及其製造方法
US10720496B2 (en) FinFET structures and methods of forming the same
KR102396111B1 (ko) 반도체 소자 및 그 제조 방법
US20160190242A1 (en) Fin Recess Last Process for FinFet Fabrication
CN107039435B (zh) 鳍式场效应晶体管结构及其制造方法
TWI616954B (zh) 鰭式場效應電晶體及其製造方法
US9870952B1 (en) Formation of VFET and finFET
TW201731099A (zh) 鰭型場效電晶體及其製造方法
US10644158B2 (en) Semiconductor device including fin field effect transistor and method of manufacturing the same
TW201926708A (zh) 半導體裝置
WO2015078104A1 (zh) 半导体装置及其制造方法
US20210202718A1 (en) Fin-type field effect transistor
TWI556427B (zh) 緩衝層及其形成方法
WO2014071665A1 (zh) 半导体器件及其制造方法
KR102293884B1 (ko) 반도체 소자의 제조 방법
TW201824457A (zh) 半導體裝置的形成方法
WO2014071651A1 (zh) 半导体器件及其制造方法
TW201724520A (zh) 鰭狀場效電晶體
TWI711179B (zh) 鰭狀場效電晶體結構及其製造方法
TWI775731B (zh) 鰭式場效應電晶體及其製造方法
WO2015027561A1 (zh) 半导体器件及其制造方法
CN114121807A (zh) 用于形成晶体管结构的方法
WO2014071652A1 (zh) 半导体器件及其制造方法
TW201733015A (zh) 鰭狀場效電晶體及其製造方法
TW201719771A (zh) 場效應電晶體及其製造方法