TW201705517A - 光電組件及製造光電組件的方法 - Google Patents

光電組件及製造光電組件的方法 Download PDF

Info

Publication number
TW201705517A
TW201705517A TW105116627A TW105116627A TW201705517A TW 201705517 A TW201705517 A TW 201705517A TW 105116627 A TW105116627 A TW 105116627A TW 105116627 A TW105116627 A TW 105116627A TW 201705517 A TW201705517 A TW 201705517A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor wafer
carrier
contact
pixel
Prior art date
Application number
TW105116627A
Other languages
English (en)
Other versions
TWI601305B (zh
Inventor
Alexander F Pfeuffer
Malm Norwin Von
Stefan Groetsch
Andreas Ploessl
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201705517A publication Critical patent/TW201705517A/zh
Application granted granted Critical
Publication of TWI601305B publication Critical patent/TWI601305B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

光電組件(100)具有半導體晶片(1)，該半導體晶片(1)劃分成複數個在橫向中相鄰配置的、各別的且可獨立控制的像素(10)。該組件(100)另包括一金屬連接元件(2)，其具有上側(20)和下側(21)，其中半導體晶片(1)在一支承區中是與該連接元件(2)之上側(20)直接相接觸且機械穩定地與該連接元件(2)連接。該連接元件(2)具有一相連的金屬連接層(22)，其被複數個在橫向中相鄰地配置的金屬第一穿孔件(23)完全貫穿。該連接層(22)在垂直於橫向的方向中係與該上側(20)和該下側(21)齊平。第一穿孔件(23)藉由絕緣區(24)而與該連接層(22)達成電性絕緣且相隔開。此外，該等第一穿孔件(24)中之每一者明確地配屬於一像素(10)且與該像素(10)可導電地連接著以及對該像素(10)形成第一電性接觸區。又，經由該連接元件(2)使半導體晶片(1)機械穩定地且可導電地與直接位於該連接元件(2)之下側(21)上的載體(3)相連接。

Description

光電組件及製造光電組件的方法
本發明提供一種光電組件。此外，本發明提供一種製造光電組件的方法。
本專利申請案主張德國專利申請案10 2015 108 545.3之優先權，其已揭示的整個內容收納於此以作為參考。
本發明的目的是提供一種光電組件，其電性連接區之幾何形式特別單純。本發明的另一目的是提供一種製造此種光電組件的方法。
上述目的藉由專利請求項之獨立項的主題和方法來達成。有利的構成和其它形式是專利請求項之附屬項的主題。
依據至少一實施形式，光電組件包括一半導體晶片，其劃分成複數個在橫向中相鄰配置的、各別的且可獨立控制的像素(pixel)。此半導體晶片因此特別是可以為像素化的及/或區段化的半導體晶片。在半導體晶片操作時輻射可經由半導體晶片之輻射發出面而由半導體晶片發出，該輻射發出面例如形成該半導體晶片之平行於橫向而延伸之主側，其中每一像素表示該輻射發出 面之一部份。該輻射發出面例如形成一顯示器。該半導體晶片例如可包括至少50個或100個或200個或1000個上述像素。像素之與輻射發出面平行的橫向尺寸於此例如介於30微米(含)和300微米之間。該半導體晶片之輻射發出面所具有的面積例如介於1平方毫米(mm2)和50平方毫米之間。然而，半導體晶片亦可形成高解析度的顯示器，其例如可用於超高畫質(full HD)的應用中。在此種情況下，各像素亦可具有介於2微米(含)和5微米之間的橫向尺寸。
所謂半導體晶片特別是可理解成一種具有功能的半導體小板，其具有積體化的電子接觸區及/或電路。半導體晶片優先是一種特定的、且可各別操控的模組，其可插接或焊接或黏合在一載體上且以此種方式達成電性接觸。
依據至少一實施形式，光電組件具有金屬連接元件，其包含一上側和一下側。該上側和該下側例如形成該連接元件之相對向的、基本上互相平行延伸的主側。
依據至少一實施形式，半導體晶片在一支承區中是與該連接元件之上側直接相接觸且經由該支承區而機械穩定地與該連接元件連接。優先的是，半導體晶片之與輻射發出面相對向的安裝側是與該連接元件之上側直接相接觸。
該支承區於此是指一區域，特別是只指半導體晶片之固體材料直接與該連接元件之固體材料相接觸 的區域。「固體材料」優先為非氣體形式的材料。半導體晶片由於支承在支承區中而可在機械上由該連接元件來支撐著。該連接元件於此可自我承載著或需要該半導體晶片或需要另一載體以達成機械穩定性。
依據至少一實施形式，該連接元件包括一相連的金屬連接層，其被複數個在橫向中相鄰地配置的金屬第一穿孔件完全貫穿。第一穿孔件因此至少由該下側到達該上側。第一穿孔件可以是金屬的、可導電的銷釘，其經由該連接層而插接著。
「金屬的」此處及以下是指：對應的金屬元素至少90質量-%或99質量-%是由金屬構成。
該連接層相連地形成但不是單純相連地形成，因此具有孔形式的缺口。在該上側的俯視圖中，第一穿孔件在橫向中完全由該連接層包圍著。例如，在每一缺口中只配置一第一穿孔件。
依據至少一實施形式，該連接層在垂直於橫向的方向中係與該上側和該下側齊平。即，特別是該連接層形成該上側和該下側的一部份。該連接層和該第一穿孔件亦可在該上側及/或該下側上互相齊平。
依據至少一實施形式，第一穿孔件藉由絕緣區而與該連接層達成電性絕緣且相隔開。絕緣區於此用於防止：第一穿孔件和該連接層之間形成直接的機械接觸和電性接觸。
依據至少一實施形式，該等第一穿孔件中之每一者明確地或一對一地配屬於半導體晶片之像素且與 該像素可導電地連接著。該等第一穿孔件中之每一者特別是對所屬的像素形成第一電性接觸區。於是，經由所屬的第一穿孔件可對相對應的像素達成電性接觸。
依據至少一實施形式，經由該連接元件使半導體晶片機械穩定地且可導電地與直接位於該連接元件之下側上的載體相連接。該連接元件或該連接層以及該載體在該下側上係直接達成機械上的接觸且需要時亦達成電性接觸。在該連接元件或該連接層以及該載體之間因此未配置其它的金屬層或絕緣層。
在至少一實施形式中，光電組件具有一半導體晶片，其劃分成複數個在橫向中相鄰配置的、各別的且可獨立控制的像素。此外，光電組件包括一具有上側和下側的金屬連接層，其中該半導體晶片在支承區中係與該連接元件之上側直接相接觸且與該上側機械穩定地連接著。該連接元件具有一相連的金屬連接層，其由複數個在橫向中相鄰配置的金屬第一穿孔件完全包圍著。該連接層於此在垂直於橫向的方向中係與該上側和該下側齊平。第一穿孔件藉由絕緣區而與該連接層電性絕緣且相隔開。又，該等第一穿孔件中之每一者明確地配屬於一像素、可導電地與該像素連接且對該像素形成一第一電性接觸區。半導體晶片另外經由該連接元件而機械穩定地且可導電地與直接位於該連接元件之下側上的載體連接。
此處描述的發明另外基於以下的認知：具有複數個像素的光電組件中須在半導體晶片和一與該半導 體晶片接觸的載體之間製成複數個電性終端。此處描述的發明中，在一載體和一半導體晶片之間提供一連接元件以達成電性接觸，該連接元件係與電性接觸區一起製成且同時氣密地包封著所述電性接觸區。金屬連接層可作為位於內部之穿孔件用的屏蔽。
有利的方式下該連接元件以金屬形成且大面積地支承在半導體晶片上。以此方式，該連接元件可同時用作冷卻元件，以將該半導體晶片操作時產生的熱有效地例如經由載體排出。該連接元件亦可對該半導體晶片具有支撐和穩定的作用，這樣可將該半導體晶片中的生長基板剝離。不需該生長基板亦可在相鄰的像素之間達成很好的明-暗-對比。
依據至少一實施形式，載體是主動矩陣元件。此主動矩陣元件例如可以Si或Ge或GaN或GaAs為主。優先的是，該載體於此具有自我承載性且例如形成用於光電組件的穩定組件。
此外，該主動矩陣元件具有複數個開關。每一開關於此例如可以是電晶體，例如，薄膜電晶體，特別是場效電晶體。例如，該主動矩陣元件是金屬-氧化物-半導體組件，其已為人所知而稱為CMOS-組件。
每一開關經由第一穿孔件明確地或一對一地配屬於一像素且可導電地與該像素相連接。在操作時，可經由該開關各別地且獨立地在電性上控制(即，接觸)像素或供應電流至像素。
依據至少一實施形式，該支承區之面積是半導體晶片之面向該上側的安裝側之面積的至少7/12或3/4或5/6。該安裝側例如經由半導體晶片之整個橫向範圍而延伸。於是，藉由此種面積份量，則半導體晶片在機械上可由該連接元件承載著或支撐著。此種大面積的支承區中半導體晶片之固體材料是與該連接元件之固體材料直接相接觸，此種大面積的支承區特別是用於有效地將半導體晶片中產生的熱有效地排出。
依據至少一實施形式，第一穿孔件是與半導體晶片之第一接觸元件及/或主動矩陣元件之第一接觸元件作直接的電性和機械接觸。特別是半導體晶片之第一接觸元件及主動矩陣元件之第一接觸元件是與該連接元件之第一穿孔件不同且是獨立地或各別地製成的元件。即，第一穿孔件、半導體晶片之第一接觸元件及/或主動矩陣元件之第一接觸元件可由不同的材料構成。在製成的組件上，這例如可說明如下：第一穿孔件在垂直於橫向的方向中不是單件地以半導體晶片之第一接觸元件及/或主動矩陣元件之第一接觸元件來形成。
依據至少一實施形式，第一穿孔件及/或該連接層在垂直於橫向的方向中不是單件地形成。特別是，該連接層及/或第一穿孔件在垂直於橫向的方向中分別具有一種由複數個重疊之不同金屬的個別層構成之多層構造或由其構成。於此，可在相鄰的個別層中至少在其邊緣區中使來自二個相鄰的個別層之材料相混合。因此，例如可使來自一個別層之錫與例如來自一相鄰的個 別層之金、鎳、鉑、銦或鈦相混合。在此種情況下，在混合之後例如錫和銦至少在該邊緣區中不再以純元素存在著而是以一種中間金屬化合物來與其它元素結合。
依據至少一實施形式，第一穿孔件及/或該連接層具有以下的合金之一種或多種及/或以下的層構造之一種或多種或由其構成：AuxSny,Cr/NixSnyTizAuw,Ti/PtySnzInx,Ti/PtxSnyTizAuw。字母x、y、w和z指出合金內部中混合比例(ratio)用之參數。由「/」所分開之個別層優先在設定的順序中上下堆疊著且直接互相接觸。特別優先的是，該連接層及/或該些第一穿孔件是焊接元件，其由於焊接過程而具有複數個熔化的、且隨後及時硬化的區域。例如該連接層及/或該些第一穿孔件的熔點為至少450℃。
依據至少一實施形式，該些第一穿孔件及/或該連接層具有至少二個在垂直方向中上下配置著的個別層，其間形成一邊界面。該至少二個的個別層例如經由晶圓鍵結(bonding)方法而在該邊界面上互相連接。在該邊界面上例如在與第一穿孔件或該連接層之其餘區域比較下可預先發現高的缺陷密度。例如，在該邊界面上該些個別層經由共價的及/或金屬的化合物而互相連接。優先的是，該邊界面於此基本上是平行於該連接元件之上側或下側而延伸。
該些個別層例如可具有例如金或銅或銀或鎳或錫或銦或鉍之類的一種材料或由該材料構成。在晶圓鍵結之後，該邊界面可具有波形的不平坦狀。特別是在 晶圓鍵結之後該些個別層之一的部份區域可超過該晶圓鍵結之前的該邊界面而延伸成個別的顆粒且向內延伸至相鄰的個別層之一區域中。
依據至少一實施形式，第一穿孔件及/或該連接層是多孔的，其具有的孔之份量是至少10體積-%或20體積-%或30體積-%。所謂孔於此特別是指第一穿孔件-及/或該連接層之金屬材料內部中填滿空氣或氣體的小疱或包體。此種多孔的連接層或多孔的第一穿孔件可暗示半導體晶片和載體的製造方法或連接技術。例如，可使用一種金屬海綿物以作為該連接層及/或第一穿孔件之原始材料。在壓緊(例如，熱壓)時，該金屬海綿物萎陷且對該載體及/或該半導體晶片形成固定的連接。在海綿物萎陷之後，萎陷的金屬材料就像先前一樣在孔上具有高的百分比。
依據至少一實施形式，絕緣區是以氣體來填充的中空區。每一穿孔件在橫向中因此由一種氣體(例如，空氣)完全包圍著。該氣體因此使該連接層和第一穿孔件之間絕緣。一種固體的或流體的絕緣材料於是配置在第一穿孔件和該連接層之間。
然而，以上實施形式的另一方式是，各絕緣區亦可由一種絕緣之固體的或流體的材料來形成，該材料因此與第一穿孔件和該連接層形成直接的機械接觸。該絕緣材料例如可以是有機聚合物，例如，聚對二甲苯或Omocer，苯並環丁烯(簡稱BCB)，或塑料或無機的溶膠凝膠(Sol-Gel)-材料，或氧化矽，例如SiO2，或氮化矽，例如，SiN。
依據至少一實施形式，該連接元件至少60體積-%或75體積-%或85體積-%是由金屬構成。該連接元件之其餘成份例如可藉由絕緣區形成。該連接元件因此優先地只由金屬和例如填充著氣體之絕緣區構成。
依據至少一實施形式，該連接層可導電地與半導體晶片或每一像素相連接。該連接層例如對全部的像素形成一種至第一接觸區之共同的反接觸區。在操作時，電子和電洞經由第一接觸區和該反接觸區而注入至半導體晶片中。由於各第一接觸區可單獨地且互相獨立地受控制，則一共同之反接觸區對全部的像素已足夠，以便仍可各別地控制全部的像素。
例如，該連接層可導電地連接至半導體晶片之一個以上第二接觸元件。
依據至少一實施形式，該連接層在電性上與半導體晶片絕緣且未形成至該半導體晶片之電性接觸區。在該連接層之區域中的安裝側上，半導體晶片例如可具有一絕緣層，其使該連接層在電性上與該半導體晶片絕緣。該絕緣層於俯視圖中覆蓋該連接層且在第一穿孔件之區域中該半導體晶片未具備該絕緣層，
依據至少一實施形式，該連接元件具有第二金屬穿孔件，其經由該連接層而延伸且形成一種對第一接觸區的反接觸區。目前為止與第一穿孔件結合而提及的或以下仍將提及的全部特徵亦可由第二穿孔件達成且反之亦同。例如，第二穿孔件同樣可以是金屬銷釘，其經由該連接層而延伸、在俯視圖中橫向完全由該連接層 包圍著且藉由複數個絕緣區而與該連接層達成電性絕緣。然而，第二穿孔件亦可配置在該組件的邊緣且橫向中未完全由該連接層包圍。第二穿孔件優先地與第一穿孔件在電性上絕緣。
特別是，第二穿孔件在電性上互相連接或在電性上互相絕緣。在第一種情況下，第二穿孔件可形成一種對第一接觸區之共同的反接觸區。
依據至少一實施形式，每一像素明確地或一對一地配置有一第二穿孔件，其可導電地與該像素相連接且對該像素之第一接觸區分別形成一特定的反接觸區。每一反接觸區例如可各別地且獨立地受到控制以及與其餘的反接觸區或其餘的第二穿孔件電性絕緣。在此種情況下，各像素不只可經由第一穿孔件而且亦可經由第二穿孔件而各別地且互相獨立地受到控制。
依據至少一實施形式，屬於一像素的第一和第二穿孔件分別配置在一經由該連接層的共同之孔中。特別是該連接層因此具有複數個孔，其中至少一第一或恰巧一第一穿孔件以及至少一第二或恰巧一第二穿孔件經由每一孔而延伸。配置在一孔中的第一和第二穿孔件於此優先地互相絕緣、這當然不是藉由該連接層而互相隔開。
依據至少一實施形式，該連接元件具有一種至少0.5微米或5微米或10微米的厚度。另一方式或額外地，該連接層的厚度是最多50微米或40微米或30微米。該厚度於此是在該上側和該下側之間測得。
依據至少一實施形式，各第一穿孔件分別具有至少1微米或5微米或10微米或20微米的橫向範圍。另一方式或額外地，各第一穿孔件之橫向範圍分別為最多80微米或70微米或60微米。
依據至少一實施形式，該連接層和第一穿孔件之間的距離是至少0.5微米或2微米或5微米或10微米。另一方式或額外地，該距離為最多50微米或40微米或30微米。此距離等於絕緣區的厚度。
依據至少一實施形式，各第一穿孔件在該上側的俯視圖中具有橢圓形或圓形或三角形或正方形或V-形或矩形的橫剖面。當然，該些橫剖面在形式上可以是規則的或不規則的多邊形。多邊形的角隅優先成圓形化，其曲率半徑是至少1微米或3微米或10微米或20微米。另一方式或額外地，所述曲率半徑是最多100微米或50微米或10微米。同樣情況亦適用於絕緣區的曲率半徑。特別優先的是，該些橫剖面形成為圓形或橢圓形，使得角隅或邊緣甚至不存在，角隅或邊緣上可造成電壓尖峰。
依據至少一實施形式，半導體晶片具有半導體層序列，該半導體層序列具有一在操作時用於產生輻射或吸收輻射的活性層。該半導體層序列例如以III-V-化合物半導體材料為主。此半導體材料例如是氮化物-化合物半導體材料(例如，AlnIn1-n-mGamN)或磷化物-化合物半導體材料(例如，AlnIn1-n-mGamP)或砷化物-化合物半導體材料(例如，AlnIn1-n-mGamAs)，其中0≦n≦1,0≦m≦1 且n+m≦1。因此，此半導體層序列可具有摻雜物質以及其它成份。然而，為了簡化之故，只提供該半導體層序列之晶格的主要成份，即，Al,As,Ga,In,N或P，這些主要成份之一部份亦可由少量的其它物質來取代及/或補充。該半導體層序列優先以AlInGaN為主。
該活性層例如具有至少一個pn-接面及/或一個量子井結構，其為單一量子井(簡稱為SQW)之形式或多量子井(簡稱為MQW)之形式。
該活性層例如在依規定的操作時用於在紫外線範圍及/或藍色光譜區及/或可見光的光譜區及/或紅外線範圍中產生輻射。
依據至少一實施形式，半導體晶片未具備用於半導體層序列的一生長基板。「未具備一生長基板」此處的意義特別是指：一生長基板之剩餘部份仍可完全地配置在該半導體層序列上，但不足以單獨地使該半導體晶片穩定。特別是，該生長基板之剩餘部份仍可在半導體晶片之輻射發出面上形成一種耦合射出(coupling out)結構。
依據至少一實施形式，半導體晶片在機械上無自我承載性。即，在無額外的載體時，該半導體晶片將斷開或變形至不可用。目前，該半導體晶片例如由主動矩陣元件及/或該連接元件穩固著且在機械上被承載著。其它的穩定元件不存在於該組件中。特別是該半導體晶片本身未具備一穩定用的基板。
依據至少一實施形式，在半導體晶片之安裝側上配置複數個接觸元件，特別是第一和第二接觸元件，以對該半導體晶片作電性接觸。
依據至少一實施形式，半導體晶片之活性層沿著半導體晶片之整個橫向範圍連續地且相連地延伸著。然而，該活性層優先被各接觸元件開孔以作電性接觸，使該活性層雖然相連而延伸著但不是單純地相連。
依據至少一實施形式，半導體層序列包括至少一n-導電的或p-導電的半導體層，其沿著半導體晶片之整個橫向範圍相連地延伸著。換言之，半導體層序列可包括一n-導電的和一p-導電的半導體層，其中例如n-導電的半導體層可以是相連的且p-導電的半導體層可開孔。
該光電組件例如可用在運輸工具中，例如，可用在頭燈裝置或內部空間照明中。該組件亦可用於交通道路之照明或照得全亮。
此外，本發明提供一種製造光電組件的方法。本方法特別適合用於製造一種如上所述之光電組件。即，整體上與光電組件有關而揭示的特徵亦可用於本方法所揭示的特徵中且反之亦同。
依據至少一實施形式，本方法包括步驟A)，此步驟中製備半導體晶片，其劃分成複數個在橫向中相鄰配置的、可各別地且獨立地控制的像素。此外，在步驟B)中製備一載體。
在下一步驟C)中，一結構化的金屬層直接施加在半導體晶片上或直接施加在該載體上。另一方式是，一結構化的金屬層亦可分別直接施加在半導體晶片上及直接施加在該載體上。該結構化的金屬層包括一金屬連接層，其由複數個在橫向中相鄰配置的金屬第一穿孔件完全貫穿。該些第一穿孔件藉由絕緣區而與該連接層電性絕緣且相隔開。
施加結構化的金屬層至半導體晶片及/或該載體例如可藉助於結構化的遮罩及/或電鍍過程來達成。
此外，本方法包括步驟D)，其中該半導體晶片和該載體經由一個或二個結構化的金屬層而在機械上及電性上相連接，使一金屬連接元件形成在該載體和該半導體晶片之間。該連接元件於此係由一個或二個金屬層形成。
步驟D)之後該等第一穿孔件中之每一者明確地或一對一地配屬於一像素、與該像素可導電地相連接且對該相對應的像素形成一第一電性接觸區。
依據至少一實施形式，步驟A)至D)各別地且互相獨立地作為分開的步驟而進行，優先以所設定的順序進行。
依據至少一實施形式，步驟C)中製備形式為焊接材料之結構化的金屬層，藉此將該載體焊接至半導體晶片上。此焊接材料在垂直於橫向的方向中具有由複數個上下堆疊的、不同的金屬個別層構成的多層構造或由其構成。例如，該多層構造在步驟D)之前具有一個以 上之以下的層構造：Au/AuSn,Cr/Ni/Sn/Ti/Au,Ti/Pt/Sn/In,Ti/Pt/Sn/Ti/Au。
依據至少一實施形式，步驟D)包括二種個別步驟D1)和D2)，其例如各別地且互相獨立地以設定的順序來進行。
優先在步驟D1)中使半導體晶片首先暫時固定在該載體上。「暫時固定」例如可藉由磨細焊接法或熱壓縮法來達成。
步驟D2)中，半導體晶片藉由焊接法持續地固定在該載體上。此焊接法中結構化的金屬層內部中至少一金屬層熔化，這樣可形成一種至載體及/或至半導體晶片之持續的連接。
依據至少一實施形式，步驟D1)在一種溫度中進行，此種溫度低於該焊接材料之熔化溫度或固相溫度。以此方式可防止：步驟D2)之原來的焊接法之前在半導體晶片和載體之間造成持續的連接。
在該焊接材料熔化時，重疊地施加之組件將達成一種自動的自我確定中心及微調。這表現在流體之自然傾向、最小面積上。以此方式，能以相對快速的晶片設定法於最終達成很高的調整準確性。
依據至少一實施形式，步驟C)中一金屬層分別施加在該載體上和該半導體晶片上。
依據至少一實施形式，該金屬層在步驟D)之前以化學機械方式達成平坦化，使平坦化的表面之粗糙度例如最多100奈米或50奈米或20奈米。
依據至少一實施形式，步驟D)中結構化的金屬層之平坦化的複數個表面直接重疊地設立著且藉由一種晶圓鍵結方法而互相連接。晶圓鍵結通常亦以扭絞(wring)的觀念而為人所知。然後，在適當的溫度例如300K(含)和500K之間進行一種時效硬化，其可在二個結構化的金屬層之間形成金屬化合物且形成該連接元件。
依據至少一實施形式，本方法包括一種將該半導體晶片之生長基板去除的步驟。該去除可在步驟D)之前或之後進行。在第一種情況下，結構化的金屬層例如形成為具有自我承載性以及可承載已不具備生長基板之半導體晶片且機械上使半導體晶片穩定。
以下，將依據各實施例在參考各圖式下詳細說明此處所描述的光電組件及此處所描述的製造光電組件的方法。相同的參考符號在各別的圖式中指出相同的元件。然而，各元件未依比例繪出。反之，各別元件可放大地顯示出以更容易理解。
1‧‧‧半導體晶片
2‧‧‧金屬連接元件
3‧‧‧載體/主動矩陣元件
4‧‧‧抓握工具
10‧‧‧圖像點/像素
11‧‧‧半導體層序列
12‧‧‧活性層
13‧‧‧半導體晶片1之第一接觸元件
14‧‧‧輻射發出面
15‧‧‧半導體晶片1之第二接觸元件
16‧‧‧半導體層序列11之第一層
17‧‧‧半導體層序列11之第二層
18‧‧‧半導體晶片1之安裝側
19‧‧‧絕緣層
20‧‧‧連接元件2之上側
21‧‧‧連接元件2之下側
22‧‧‧金屬連接層
23‧‧‧第一穿孔件
24‧‧‧絕緣區
25‧‧‧第二穿孔件
30‧‧‧開關
33‧‧‧載體3之第一接觸元件
35‧‧‧載體3之第二接觸元件
100‧‧‧光電組件
140‧‧‧生長基板
第1A圖至第3B圖顯示光電組件之不同實施例的側向之橫剖面圖和俯視圖。
第4A圖至第5B圖顯示光電組件之各實施例的製造方法中不同的位置。
第1A圖顯示光電組件100之一實施例的側向之橫剖面圖。此組件100包括一半導體晶片1，其經 由一金屬連接元件2而安裝在一載體3上。於此，該連接元件2是與半導體晶片1和載體3直接相接觸。
半導體晶片1具有一在安裝側18和相對向的輻射發出面14之間的半導體層序列11。半導體層序列11目前包括第一層16和第二層17。第一層16例如是p-導電層，第二層17例如是n-導電層。然而，相反的摻雜亦是可行的。在第一層16和第二層17之間配置一種例如形式為pn-接面的活性層12。半導體層序列11目前例如以AlInGaN為主。活性層12在依規定操作時可在紫外線區域中或藍色光譜區中發出電磁輻射。
此外，第1A圖中可辨認出：在半導體晶片1之遠離該連接元件2之輻射發出面14上存在著生長基板140之剩餘部份，其形成該輻射發出面14上的一種結構。此結構可用作光學耦合射出結構以提高效率。另一方式是，亦可將生長基板140完全去除且藉由蝕刻過程使第二層17結構化。亦可在半導體層序列11生長之前將生長基板140結構化，使該結構化在生長過程期間轉移至半導體層序列11或第二層17上且亦可在生長基板140剝離之後保留在半導體層序列11或第二層17中。
半導體晶片1在橫向中劃分成複數個相鄰的像素10。每一像素10於此可各別地且互相獨立地受到控制，使半導體晶片1之輻射發出面14例如形成像素化的顯示器。每一像素10於此對應於顯示器之一像素。
此外，由第1A圖中可辨認：半導體晶片1具有一種接觸元件13、15形式的導線結構。第一接觸元 件13接觸第一層16，第二接觸元件15用於接觸第二層17。第二接觸元件15於此經由第一層16和活性層12而延伸且注入至第二層17中。可在半導體晶片1之未安裝的狀態下由安裝側18自外部對此二個接觸元件13、15作電性接觸。
第一接觸元件13藉由絕緣層而與第二接觸元件15達成電性絕緣。此外，第一接觸元件13之橫向範圍決定了一像素10之橫向尺寸。
目前，半導體晶片1之安裝側18沿著整個橫向範圍由固體半導體材料或絕緣材料或金屬形成。
在半導體晶片1之安裝側18上直接施加金屬連接元件2。此連接元件2於此包括一金屬連接層22，其由金屬第一穿孔件23貫穿。該連接元件2之上側20與半導體晶片1直接相接觸，該連接元件2之與上側20相對向的下側21是與載體3直接相接觸。上側20和下側21於此至少一部份是由該連接層22形成。
第一穿孔件23在橫向中須配置成使其與半導體晶片1之第一接觸元件13重疊且與第一接觸元件13達成直接的電性-和機械接觸。於此，一第一穿孔件23一對一地配屬於每一第一接觸元件13。此外，第一接觸元件13和第一穿孔件23不是形成一個單元，反之，在第一接觸元件13和第一穿孔件23之間形成一種邊界面。特別是，第一接觸元件13和第一穿孔件23在垂直於橫向的方向中不是形成為單件。第一穿孔件23另外藉由絕緣區24而與該連接層22電性絕緣且相隔開。絕緣區24例如可以是以氣體來填充的中空區。
此外，由第1A圖中可辨認：該連接層22未與半導體晶片1形成直接的電性接觸。反之，半導體晶片1和該連接層22藉由一存在於半導體晶片1之安裝側18上的絕緣層19而在電性上互相絕緣。金屬連接層22在此種情況下未形成用於該半導體晶片1的接觸區而是例如只用作冷卻元件和機械式承載元件。
在組件100之邊緣處，於該連接層22中另外施加一第二金屬穿孔件25，其同樣藉由絕緣區24而與該連接層22相隔開。不同於第一穿孔件23，第二穿孔件25於橫向中未完全由該連接層22包圍著。第二穿孔件25是與半導體晶片1之第二接觸元件15達成直接的機械和電性接觸，以便可經由第二穿孔件25來與第二接觸元件15或半導體層序列11之第一層16達成電性接觸。各第一穿孔件24分別形成一種對所述像素10之第一接觸區，第二穿孔件25對全部的像素10形成一種對應之共同的反接觸區。
在該連接元件2之下側21上配置著載體3，其目前形成為具有複數個開關30之主動矩陣元件。每一開關30都經由該主動矩陣元件之第一接觸元件33一對一地與第一穿孔件23相連接且因此配屬於一像素10。第二穿孔件25可導電地與主動矩陣元件3之第二接觸元件35相連接。開關30例如是場效電晶體。經由開關30可各別地且互相獨立地控制每一像素10。
第1B圖顯示第1A圖中沿著平面AA’之剖面上的連接元件2之俯視圖。此處可辨認：由虛線之矩形 所示的每一像素10都配置有一第一穿孔件23，其周圍完全由絕緣區24和該連接元件22包圍著。在組件100之邊緣處配置第二穿孔件25，其同樣在橫向中由絕緣區24包圍著。目前，各第一穿孔件24互相電性絕緣，反之，第二穿孔件25至少經由第二接觸元件15而在電性上互相連接。
第1B圖中第一穿孔件23具有圓形或橢圓形的橫剖面。第二穿孔件25之橫剖面是由半圓和矩形組成。先前提及的第1A圖顯示該組件100之沿著第1B圖之虛線平面BB’切割而成的剖面。
第1C圖之實施例中顯示一種類似於第1B圖的俯視圖。當然，俯視圖中第二穿孔件25形成為具有三角形的橫剖面。
第1D圖之實施例中，組件100只具有唯一的第二穿孔件25，其沿著組件100之側面延伸。俯視圖中第二穿孔件25具有鋸齒形的凹入區。
第1E圖的實施例中第二穿孔件25具有波形的凹入區，這與第1D圖之實施例不同。
與第1A圖不同，第2A圖之實施例中不只顯示第二穿孔件25，反之，該等第一穿孔件23中之每一者存在一配置在旁之第二穿孔件25。第一穿孔件23和第二穿孔件25藉由該連接層22而配置在一共同的孔中。然而，第一穿孔件23和第二穿孔件25不是藉由該連接層22而是只藉由絕緣區24而互相隔開。在該載體3上該等第一穿孔件23中之每一者和該等第二穿孔件25 中之每一者都配置有一特定的開關30，以便可經由第一穿孔件23和第二穿孔件25各別地且互相獨立地將電流施加至像素10。
第2B圖之俯視圖中可辨認出：該連接層22內部的每一孔都具有一第一穿孔件23和一第二穿孔件25，其藉由絕緣區24而互相隔開。該連接層22內部的各孔目前形成為圓形，第一穿孔件23和第二穿孔件25分別形成為橢圓形。
第3圖之實施例中顯示一光電組件100，其中該連接層22不是與半導體晶片1形成電性絕緣而是與半導體晶片可導電地連接著，這不同於先前的實施例。於此，該連接層22對全部的像素10形成一種至由第一穿孔件23形成的第一接觸區之共同的反接觸區。該連接層22在電性上經由第二接觸元件35而與載體3接觸。目前，半導體層序列11之第二層17的接觸因此係經由該連接層22來達成。
第3B圖中又顯示該連接元件2沿著剖面AA’之俯視圖。
第4A圖顯示製造光電組件100的方法之一實施例中的第一位置。於此，製備一種如上所述的載體3及一種半導體晶片1。此半導體晶片1不同於上述半導體晶片1之處只在於：一用於穩定此半導體晶片1之生長基板140仍存在於此半導體晶片1中，該生長基板140上生長著半導體層序列11。此外，第4A圖中顯示：一結構化的金屬層如何施加在此半導體晶片1之安裝側18 上。此結構化的金屬層是由一連接層22、第一穿孔件23和絕緣區24形成。
該連接層22和第一穿孔件23由焊接材料形成，絕緣區24由固體材料，例如，玻璃或塑料或光漆，形成，使第4A圖中所示之結構化的金屬層具有自我承載性。該結構化的金屬層可焊接或黏合在半導體晶片1上。然而，該結構化的金屬層之施加例如亦可以電鍍方式達成。絕緣區24在此種情況下可以是填充著氣體之中空區。
第4B圖中顯示本方法之另一步驟，其中該半導體晶片1及其上已施加之結構化的金屬層藉助於抓握工具4而施加在載體3上，使載體3和該結構化的金屬層直接相接觸。
在半導體晶片1施加在載體3上之後，可如第4C圖所示使用一種摩細焊接法，其中使結構化的金屬層暫時與載體3連接。
如第4D圖所示，在藉由摩細焊接法達成暫時連接以後，以一種焊接法使該結構化的金屬層至少一部份熔化，這樣就可在半導體晶片1和載體3之間達成一種連接元件2形式之持續的機械連接。
另外，第4E圖中顯示本方法的下一步驟，其中在載體3和半導體晶片1持續的連接之後該生長基板140至少一部份例如藉由雷射剝離方法而由半導體晶片1剝離，以產生結構化的輻射發出面14。
下一步驟中，對製造方法，特別是對與第4圖結合而顯示的方法，提供複數個具體的實施例。依此種關係而提供的數值及/或參數於此為了進行本方法而不必準確地遵循。反之，其亦可選擇成具有例如+/-20%之偏差。步驟A)至C)例如以晶圓複合物來進行。即，半導體晶片1及/或載體3首先可以分別是具有複數個半導體晶片1及/或載體3之晶圓的一部份。在施加結構化的金屬層之後，晶圓可被劃分成各別的半導體晶片1及/或載體3。步驟D)中半導體晶片1與所屬之載體3之連接可以所謂晶片至晶圓過程或晶圓至晶圓過程來執行。
第一實施例中半導體晶片1是以AlGaInN為主之像素化的晶片，其中生長基板140係以藍寶石為主。半導體晶片1之橫向尺寸是1.6毫米(mm)x 1.7毫米，像素的數目是256。該連接層22和第一穿孔件23具有：金基座和至少有50原子-%錫(Sn)之AuSn-焊接層。載體3具有Ni/Pd/Au表面，其具有的金層之厚度大約是20奈米。
在施加半導體晶片1及其上已配置的結構化的金屬層於載體3上之後，在壓力1.2牛頓(N)時使用0.4瓦(W)超音波功率之超音波摩細焊接，這樣可使半導體晶片1暫時固定在載體3上。此例子中，使用直徑為300毫米之矽-晶圓，其包括複數個後來的載體3。該矽-晶圓設有大約20000個指定的半導體晶片1。
在摩細焊接之後，在真空焊接爐中使AuSn-層在305℃時熔化，此時AuSn-層與金基座在共晶 (eutectic)反應中於280℃時成為流體。由於流體的焊接材料之表面最小化，則可對載體3上的半導體晶片1達成一種微調作用。流體的焊料因此沾濕Ni/Pd/Au-層，此時金溶解且來自焊接材料之錫將與鈀層形成一種中間金屬化合物。藉由流體金屬之表面的最小化所達成的自我確定中心或自我調整使該調整精緻化。一種280℃下的冷卻使半導體晶片1固定在矽-晶圓上。
半導體晶片1然後在一支承區中直接支承在該連接元件2之上側20上，此時在該支承區中於半導體晶片1之固體材料和所形成的連接元件2之固體材料之間存在直接的接觸。在此種情況下只有絕緣區24未形成該支承區之一部份。
該連接元件2，特別是該連接層22，於此作為半導體晶片1用的冷卻板。隨後的雷射剝離步驟去除該生長基板140。該生長基板140有可能用作光分配板，在不具備該生長基板140時，像素化的半導體晶片1實現了相鄰的像素10之間對實際應用有益的對比。
第二實施例中，製備像素化的半導體晶片1，其面積大約是2mm×2.2mm且具有數目為512個之可各別控制的像素10。第一穿孔件23和第二穿孔件25具有金基座，其AuSn-焊接層具有至少50原子-%錫(Sn)成份。該連接層22亦以此種多層結構來形成。經由第一穿孔件23可互相獨立地控制各別的像素10。第二穿孔件25形成一種對第一穿孔件23之共同的反接觸區。
載體3具有Ni/Pd/Au-表面，其具有大約20奈米之金。經由以4.7瓦和3.9牛頓壓力來進行的超音波摩細焊接，使半導體晶片1暫時固定在載體3上。本例子中，直徑300毫米之矽-晶圓配備有大約15000個半導體晶片1，該矽-晶圓包括複數個後來的載體3。在摩細焊接之後，在一真空焊接爐中使AuSn-層在305℃下熔化。流體的焊劑沾濕Ni/Pd/Au-層，此時金溶解且來自焊劑之錫將與鈀層形成一種中間金屬化合物。同時，熔化液與金基座發生反應，造成預期的成份上之欠冷卻(under-cooling)。該連接因此在此種冷卻步驟之前已凝固。
第三實施例中，取代Au/AuSn-層序列，此時使用Cr/Ni/Sn/Ti/Au-層序列以用於第一穿孔件23及/或第二穿孔件25及/或該連接層22。鈦-層此處用作暫時的位障。利用各成份之不對稱的分佈。載體3被塗佈著鎳/金-層，其中金-層大約200奈米厚。藉由1.7瓦之超音波功率及8.5牛頓之壓力來進行之超音波摩細焊接，使半導體晶片1暫時固定在載體3上。於此，使用直徑大約200毫米之矽-晶圓，其具有複數個後來的載體3。此矽-晶圓配備著大約9000個半導體晶片1。在一真空焊接爐中，錫-層在260℃熔化。流體的焊劑沾濕金-層，此時金溶解且來自焊劑的錫將與二個鎳-層形成中間金屬化合物，造成預期的成份上之欠冷卻。
第四實施例中，該焊接材料由Ti/Pt/Sn/In-層系統形成。此處亦利用各成份之不對稱的分佈。載體 3以Ti/Pt/Au-層來塗佈，其中金-層具有大約3微米的厚度。以12瓦之超音波功率及4.2牛頓之壓力來進行超音波焊接時，將半導體晶片1安裝在載體3上。目前，使用直徑大約200毫米之矽-晶圓，其具有複數個後來的載體3。此矽-晶圓配備著大約9000個半導體晶片1。在一真空焊接爐中，在超音波焊接之後銦/錫-層在120℃時熔化。流體的焊劑沾濕金-層，藉由流體的金屬之表面最小化，使半導體晶片1細微地將中心定位在載體3上。中間金屬化合物的形成使半導體晶片1永久固定在載體3上成為等溫的凝固。
第五實施例中，使用Ti/Pt/Sn/Ti/Au-層序列作為焊接材料。鈦-層於此用作暫時的位障。此處亦利用各成份之不對稱的分佈。載體3以鎳/金-層來塗佈，此時金-層至少是3微米厚。藉由200℃之熱壓縮和27牛頓之壓力，使半導體晶片1暫時固定在載體3上。本例子中，使用直徑200毫米之矽-晶圓，其包括複數個後來的載體3。在此矽-晶圓上於一步驟中施加多於9000個之半導體晶片1。然後，在一真空焊接爐中，使錫-層在260℃熔化。流體的焊劑沾濕金-層。中間金屬化合物的形成使半導體晶片1永久固定在載體3上成為等溫的凝固。在此種情況下，第一穿孔件23和該連接層22之間的絕緣區24例如是6微米寬。
第六實施例中，製備像素化的半導體晶片1，其面積大約是4mm×4.2mm且具有數目為1024個之像素10。半導體晶片1具有一共同的陰極(第二穿孔件 25)和各自的陽極(第一穿孔件23)以用於每一像素10。機械上和熱性上的耦合藉由該連接層22來達成，該連接層22首先施加在載體3上，這與先前的實施例不同。該共同的陰極及各自可定址的陽極施加成第二穿孔件25或該連接層22中的第一穿孔件23。在此種情況下，形成為主動矩陣元件之載體3所用的集極(collector)電位可用於該連接層22中。
該連接層22及/或第一穿孔件23及/或第二穿孔件25於此具有一種Ti/Ni/Sn/Ti/Au-層序列。第二鈦-層用作暫時的位障。此處亦利用各成份之不對稱的分佈。半導體晶片1以鎳/金-層來塗佈，此時金-層大約是0.1微米厚。藉由180℃之熱壓縮和32牛頓之壓力，使半導體晶片1暫時固定在載體3上。本例子中，半導體晶片1設定在各別的載體3上。然後，在一真空焊接爐中，使錫-層在590K熔化。流體的錫(Sn)沾濕金-層、將半導體晶片1的中心定位在主動矩陣元件3上且與鎳反應成為成份Ni3Sn4之中間金屬化合物。此種中間金屬化合物的形成使接合參數永久固定以作為等溫的凝固。絕緣區於此例如可具有7微米之寬度或厚度。
第5A圖和第5B圖中顯示第4圖之製造方法的另一方式。第5A圖中顯示此製造方法的位置，其中製備一種如上所述的半導體晶片1，其具有結構化的金屬層。亦在載體3上施加結構化的金屬層。此結構化的金屬層之遠離半導體晶片1或遠離載體3之此側藉由化學機械方法而平坦化。然後，具有結構化的金屬層之半導 體晶片1施加在載體3之結構化的金屬層上，此時會造成晶圓鍵結或扭絞(wring)。於是，形成一種連接元件2，這樣可使半導體晶片1和載體3持續地互相連接著。該連接元件2在該二個結構化的金屬層相重疊的區域中例如具有缺陷密度較高的邊界面。
上述製造方法，特別是第5圖之方法，以下將依據具體實施例來詳述。又，以下所設定的數值及/或參數於此為了進行本方法不必準確地遵循而是例如可選擇成具有+/-20%之偏差。
第一實施例中，施加在載體3上及半導體晶片1上的結構化的金屬層由銅形成且具有以化學機械方式達成之平坦化的表面。半導體晶片1和載體3在晶圓複合物中互相校準。平坦化的表面在接觸時造成扭絞。隨後在適當的溫度，例如500K，中進行時效硬化90分鐘，則將在結構化的金屬層之間產生金屬化合物。可能形成的表面氧化物因此會分佈在該二個結構化的金屬層上，使該二個結構化的金屬層之間的邊界面上防礙電流-或熱能傳送的氧化物層不會存留著。
第二實施例中，亦在載體3上和半導體晶片1上分別施加一結構化的金屬層，其具有以化學機械方式平坦化的表面。半導體晶片1和載體3在晶圓複合物中互相校準。平坦化的表面在接觸時造成扭絞且金屬化合物獨立地形成。各別的半導體晶片1於此具有一種大約2.1mm×6mm的尺寸且具有大約3064個像素。
不同於第5圖所示者，該連接層22在電性上與半導體晶片1絕緣。使用36第二穿孔件25作為半導體晶片1之共同的陰極，其用作n-接觸區。第二穿孔件25配置在該連接層22之邊緣且未完全由該連接層22包圍著。p-接觸區目前是指第一穿孔件23，其具有大約25微米的直徑，第一穿孔件23周圍的絕緣區24大約是30微米寬。整體而言，該連接層22內部中對該等第一穿孔件23中之每一者之空出區因此大約是80微米寬。
第二穿孔件25安裝成在該連接元件2之邊緣上由18微米半圓形直徑之半圓和邊長18微米之矩形所構成的組合。此外，第二穿孔件25完全由寬度大約15微米的絕緣區24包圍著。
第三實施例中，製備以AlGaInN為主之像素化的半導體晶片1，其具有藍寶石-生長基板140。在半導體晶片1上且在載體3上分別施加由金構成之結構化的金屬層。在以化學機械方式進行平坦化且將全部的表面吸收物去除之後，半導體晶片1和載體3分別在晶圓複合物中互相校準。平坦化的表面經由接觸而造成扭絞且金屬化合物獨立地形成。各別的半導體晶片1於此具有大約2mm×6mm的尺寸。
不同於第5圖所示者，該連接層22在電性上與半導體晶片1絕緣。半導體晶片1之3064個像素10之每一個各自與一p-接觸區(第一穿孔件23)和一n-接觸區(第二穿孔件25)連接。於此，每一像素10都配置著一在該連接層22內部中直徑為80微米的圓形之孔。每一 孔中都配置著一第一穿孔件23和一第二穿孔件25。第一穿孔件23和第二穿孔件25具有橢圓形的橫剖面形式，其長的半軸分別是12.5微米和25微米。
本發明不限於依據各實施例所作的描述。反之，本發明包含每一新的特徵和各特徵的每一種組合，特別是包含各請求項中各別特徵之每一種組合，當相關的特徵或相關的組合本身未明顯地顯示在各請求項中或各實施例中時亦屬本發明。
1‧‧‧半導體晶片
2‧‧‧金屬連接元件
3‧‧‧載體/主動矩陣元件
10‧‧‧圖像點/像素
11‧‧‧半導體層序列
12‧‧‧活性層
13‧‧‧半導體晶片1之第一接觸元件
14‧‧‧輻射發出面
15‧‧‧半導體晶片1之第二接觸元件
16‧‧‧半導體層序列11之第一層
17‧‧‧半導體層序列11之第二層
19‧‧‧絕緣層
20‧‧‧連接元件2之上側
21‧‧‧連接元件2之下側
22‧‧‧金屬連接層
23‧‧‧第一穿孔件
24‧‧‧絕緣區
25‧‧‧第二穿孔件
30‧‧‧開關
33‧‧‧載體3之第一接觸元件
35‧‧‧載體3之第二接觸元件
100‧‧‧光電組件
140‧‧‧生長基板

Claims (20)

  1. 一種光電組件(100)，具有：-一半導體晶片(1)，其劃分成複數個在橫向中相鄰配置的、各別的且可獨立控制的像素(10)，-一金屬連接元件(2)，具有上側(20)和下側(21)，其中-該半導體晶片(1)在一支承區中是與該連接元件(2)之上側(20)直接相接觸且機械穩定地與該連接元件(2)連接，-該連接元件(2)包括一相連的金屬連接層(22)，其被複數個在橫向中相鄰地配置的金屬第一穿孔件(23)完全貫穿，-該連接層(22)在垂直於橫向的方向中係與該上側(20)和該下側(21)齊平，-第一穿孔件(23)藉由絕緣區(24)而與該連接層(22)達成電性絕緣且相隔開，-該等第一穿孔件(23)中之每一者明確地配屬於一像素(10)且與該像素(10)可導電地連接著以及對該像素(10)形成第一電性接觸區，-經由該連接元件(2)使該半導體晶片(1)機械穩定地且可導電地與直接位於該連接元件(2)之下側(21)上的載體(3)相連接。
  2. 如請求項1之光電組件(100)，其中-該載體(3)是主動矩陣元件(3)，-該主動矩陣元件(3)包括複數個開關(30)， -每一開關(30)經由第一穿孔件(23)而一對一地配屬於一像素(10)且可導電地與該像素(10)相連接，-在操作時，可經由該開關(30)各別地且獨立地控制該像素(10)。
  3. 如請求項2之光電組件(100)，其中-該支承區之面積是該半導體晶片(1)之面向該上側(20)的安裝側(18)之面積的至少7/12，-第一穿孔件(23)是與該半導體晶片(1)之第一接觸元件(13)及/或該主動矩陣元件(3)之第一接觸元件(33)作直接的電性和機械接觸，-第一穿孔件(23)在垂直於橫向的方向中不是單件地以第一接觸元件(13、33)來形成。
  4. 如請求項1至3中任一項之光電組件(100)，其中該半導體晶片(1)是像素化及/或區段化的半導體晶片。
  5. 如請求項1至4中任一項之光電組件(100)，其中-第一穿孔件(23)及/或該連接層(22)在垂直於橫向的方向中不是單件地形成，-該連接層(22)及/或第一穿孔件(23)在垂直於橫向的方向中分別具有一種由複數個重疊之不同金屬的個別層構成之多層構造或由其構成。
  6. 如請求項1至5中任一項之光電組件(100)，其中第一穿孔件(23)及/或該連接層(22)具有以下的合金之一種或多種及/或以下的層構造之一種或多種或由其構成：AuxSny,Cr/NixSnyTizAuw,Ti/PtySnzInx,Ti/PtxSnyTizAuw。
  7. 如請求項1至3中任一項之光電組件(100)，其中-該些第一穿孔件(23)及/或該連接層(22)具有至少二個在垂直方向中上下配置著的個別層，其間形成一邊界面，-該至少二個的個別層經由晶圓鍵結而在該邊界面上互相連接，-該些個別層具有銅及/或金及/或鎳及/或銀或由其構成。
  8. 如請求項1至7中任一項之光電組件(100)，其中-第一穿孔件(23)及/或該連接層(22)是多孔的，其具有的孔之份量是至少10體積-%。
  9. 如請求項1至8中任一項之光電組件(100)，其中-該絕緣區(24)是以氣體來填充的中空區，-該連接元件(2)至少60體積-%是由金屬構成。
  10. 如請求項1至9中任一項之光電組件(100)，其中-該連接層(22)可導電地與該半導體晶片(1)相連接且對全部的像素(10)形成一種至一第一接觸區之共同的反接觸區，-在操作時，電子和電洞經由該第一接觸區和該反接觸區而注入至該半導體晶片中(1)。
  11. 如請求項1至9中任一項之光電組件(100)，其中-該連接層(22)在電性上與該半導體晶片(1)絕緣且未形成至該半導體晶片(1)之電性接觸區，-一第二金屬穿孔件(25)經由該連接層(22)而延伸且形成一種對第一接觸區的反接觸區。
  12. 如請求項1至11中任一項之光電組件(100)，其中-每一像素(10)明確地配置有該第二穿孔件(25)，其可導電地與該像素(10)相連接且對該像素(10)之第一接觸區分別形成一反接觸區，-屬於一像素(10)的第一(23)和該第二穿孔件(25)配置在一經由該連接層(22)的共同之孔中且互相之間不是藉由該連接層(22)而隔開。
  13. 如請求項1至12中任一項之光電組件(100)，其中-該連接元件(2)具有一種介於0.5微米(含)和50微米之間的厚度，-第一穿孔件(23)具有一種介於2微米(含)和80微米之間的橫向範圍，-該連接層(22)和第一穿孔件(23)之間的距離介於0.5微米(含)和50微米之間，-第一穿孔件(23)在該上側(20)的俯視圖中具有橢圓形或圓形的橫剖面。
  14. 如請求項1至13中任一項之光電組件(100)，其中-該半導體晶片(1)具有半導體層序列(11)，該半導體層序列(11)具有一在操作時用於產生輻射或吸收輻射的活性層(12)，-該半導體晶片(1)未具備用於半導體層序列(11)的一生長基板(140)，-該半導體晶片(1)在機械上無自我承載性，-在該半導體晶片(1)之面向該上側(20)之一安裝側(18)上配置複數個接觸元件(13、15)，以對該半導體晶片(1)作電性接觸。
  15. 如請求項1至14中任一項之光電組件(100)，其中活性層(12)沿著該半導體晶片(1)之整個橫向範圍相連地延伸著。
  16. 如請求項14之光電組件(100)，其中半導體層序列(11)包括至少一n-導電的或p-導電的半導體層，其沿著該半導體晶片(1)之整個橫向範圍相連地延伸著。
  17. 一種製造光電組件(100)的方法，具有以下步驟：A)製備半導體晶片(1)，其劃分成複數個在橫向中相鄰配置的、可各別地且獨立地控制的像素(10)；B)製備一載體(3)；C)一結構化的金屬層直接施加在該半導體晶片(1)上及/或直接施加在該載體(3)上，其中-該結構化的金屬層包括一連接層(22)，其由複數個在橫向中相鄰配置的金屬第一穿孔件(23)完全貫穿，-該些第一穿孔件(23)係藉由絕緣區(24)而與該連接層(22)電性絕緣且相隔開；D)該半導體晶片(1)和該載體(3)經由一個或二個結構化的金屬層而在機械上及電性上相連接，使一金屬連接元件(2)形成在該載體(3)和該半導體晶片(1)之間，在步驟D)之後-該等第一穿孔件(21)中之每一者明確地配屬於一像素(10)、與該像素(10)可導電地相連接且對該像素(10)形成一第一電性接觸區。
  18. 如請求項17的方法，其中-步驟C)中製備形式為焊接材料之結構化的金屬層，藉此將該載體(3)焊接至該半導體晶片(1)上，-此焊接材料在垂直於橫向的方向中具有由複數個上下堆疊的、不同的金屬個別層構成的多層構造或由其構成，-該多層構造在步驟D)之前具有一個以上之以下的層構造：Au/AuSn,Cr/Ni/Sn/Ti/Au,Ti/Pt/Sn/In,Ti/Pt/Sn/Ti/Au，-步驟D)包括二種個別步驟D1)和D2)，其以設定的順序依序進行，-步驟D1)中使該半導體晶片(1)藉由磨細焊接法或熱壓縮法暫時固定在該載體(3)上，-步驟D2)中，該半導體晶片(1)藉由焊接法持續地固定在該載體(3)上。
  19. 如請求項18的方法，其中步驟D1)在一種較該焊接材料之熔化溫度或固相溫度還低之溫度中進行。
  20. 如請求項17的方法，其中-步驟C)中一結構化的金屬層分別施加在該載體(3)上和該半導體晶片(1)上，-該結構化的金屬層在步驟D)之前以化學機械方式達成平坦化，-步驟D)中結構化的金屬層之平坦化的複數個表面直接重疊地設立著且藉由晶圓鍵結而互相連接。
TW105116627A 2015-05-29 2016-05-27 Optoelectronic components and methods of making optoelectronic components TWI601305B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015108545.3A DE102015108545A1 (de) 2015-05-29 2015-05-29 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Publications (2)

Publication Number Publication Date
TW201705517A true TW201705517A (zh) 2017-02-01
TWI601305B TWI601305B (zh) 2017-10-01

Family

ID=56072329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105116627A TWI601305B (zh) 2015-05-29 2016-05-27 Optoelectronic components and methods of making optoelectronic components

Country Status (7)

Country Link
US (1) US10475778B2 (zh)
JP (1) JP2018516460A (zh)
KR (2) KR20230130768A (zh)
CN (1) CN107667436A (zh)
DE (2) DE102015108545A1 (zh)
TW (1) TWI601305B (zh)
WO (1) WO2016193071A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112280A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
DE102016100351B4 (de) 2016-01-11 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
DE102016106831A1 (de) 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102016113193A1 (de) 2016-07-18 2018-01-18 Osram Opto Semiconductors Gmbh Bauteil mit geometrisch angepasster Kontaktstruktur und dessen Herstellungsverfahren
EP3561870A4 (en) * 2016-12-23 2020-11-25 Lumens Co., Ltd. MICRO-LED MODULE AND ITS MANUFACTURING PROCESS
US10629577B2 (en) * 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
DE102017112866A1 (de) * 2017-06-12 2018-12-13 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und elektronisches Bauelement
DE102017119346A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils
DE102017119344A1 (de) 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
CN109427819B (zh) * 2017-08-31 2021-05-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10186549B1 (en) * 2017-09-20 2019-01-22 Asm Technology Singapore Pte Ltd Gang bonding process for assembling a matrix of light-emitting elements
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892296B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
DE102018112586A1 (de) 2018-05-25 2019-11-28 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement
FR3082663B1 (fr) * 2018-06-14 2022-01-07 Aledia Dispositif optoelectronique
US11502230B2 (en) * 2018-11-02 2022-11-15 Seoul Viosys Co., Ltd. Light emitting device
DE102019103761A1 (de) * 2019-02-14 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauelements und bauelement
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
WO2021231772A1 (en) * 2020-05-15 2021-11-18 Lumileds Llc Light-emitting device with configurable spatial distribution of emission intensity
US11810907B2 (en) 2021-01-27 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel structure for displays

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS526581A (en) * 1975-07-04 1977-01-19 Agency Of Ind Science & Technol Color resoluting apparatus using recognization of light spectrum distr ibution
JP2000174059A (ja) * 1998-12-09 2000-06-23 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2005079298A (ja) 2003-08-29 2005-03-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
DE102005029246B4 (de) 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
DE102005047152A1 (de) 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
JP4985129B2 (ja) 2007-06-12 2012-07-25 三菱電機株式会社 接合体および電子モジュールならびに接合方法
TWI419359B (zh) 2008-08-07 2013-12-11 Formosa Epitaxy Inc Structure and fabrication method of AC type flip - chip light emitting diode
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
US8202741B2 (en) 2009-03-04 2012-06-19 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device using a compliant bonding structure
DE102009022966A1 (de) * 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
KR101192181B1 (ko) * 2010-03-31 2012-10-17 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
JP5771079B2 (ja) 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
DE102010027679A1 (de) * 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102012106982A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Leuchtmittels
TWI490837B (zh) 2012-10-19 2015-07-01 啟耀光電股份有限公司 顯示裝置
DE102012110775A1 (de) * 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
WO2014105403A1 (en) * 2012-12-31 2014-07-03 Invensas Corporation High performance light emitting diode
DE102013102667A1 (de) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
TWM500993U (zh) 2014-11-17 2015-05-11 Turnray Energy Tech Ltd 發光二極體照明裝置
DE102015105666A1 (de) 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Verfahren zur Montage eines ersten Bauteils auf einem zweiten Bauteil und Verfahren zur Herstellung einer elektronischen Vorrichtung mit einem ersten Bauteil und einem zweiten Bauteil
DE102015108532A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte

Also Published As

Publication number Publication date
TWI601305B (zh) 2017-10-01
KR102575338B1 (ko) 2023-09-05
DE102015108545A1 (de) 2016-12-01
KR20180013975A (ko) 2018-02-07
JP2018516460A (ja) 2018-06-21
WO2016193071A1 (de) 2016-12-08
KR20230130768A (ko) 2023-09-12
CN107667436A (zh) 2018-02-06
US20180151548A1 (en) 2018-05-31
DE112016002417A5 (de) 2018-03-08
US10475778B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
TWI601305B (zh) Optoelectronic components and methods of making optoelectronic components
JP4632690B2 (ja) 半導体発光装置とその製造方法
JP6074005B2 (ja) 窓層及び光指向構造を含む半導体発光装置の製造方法
CN102751432B (zh) 包括uv发光二极管的发光器件封装
KR101944327B1 (ko) 나노와이어 크기의 광-전기 구조 및 이를 제조하는 방법
US8350276B2 (en) Alternating current light emitting device
KR101496074B1 (ko) 발광 어셈블리 및 발광 어셈블리의 제조 방법
JP2006287188A (ja) Ｓｉ基板を利用したＬＥＤパッケージ及びその製造方法
TWI475720B (zh) 半導體發光裝置的製造方法及半導體發光裝置
TW201709559A (zh) 形成微發光二極體陣列的方法
TW201108457A (en) Thin-film LED with p and n contacts electrically isolated from the substrate
CN112038362A (zh) 用于电连接的阳极氧化膜及光学元件显示器和其制造方法
KR101189081B1 (ko) 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
CN110021691B (zh) 一种半导体发光器件
JP2005051233A (ja) 半導体発光装置およびその製造方法
CN103531689A (zh) 发光器件
TWI506824B (zh) 發光二極體封裝結構及其製造方法
JP2010205788A (ja) 発光装置
JP4881591B2 (ja) 半導体装置の製造方法
JP2011159721A (ja) 発光素子
TW200820464A (en) A light emitting device and the manufacturing method thereof