CN107667436A - 光电子器件和用于制造光电子器件的方法 - Google Patents

光电子器件和用于制造光电子器件的方法 Download PDF

Info

Publication number
CN107667436A
CN107667436A CN201680031107.XA CN201680031107A CN107667436A CN 107667436 A CN107667436 A CN 107667436A CN 201680031107 A CN201680031107 A CN 201680031107A CN 107667436 A CN107667436 A CN 107667436A
Authority
CN
China
Prior art keywords
semiconductor chip
articulamentum
opto
electronic device
connecting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680031107.XA
Other languages
English (en)
Inventor
亚历山大·F·普福伊费尔
诺温·文马尔姆
斯特凡·格勒奇
安德烈亚斯·普洛斯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107667436A publication Critical patent/CN107667436A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

光电子器件(100)具有半导体芯片(1)，所述半导体芯片划分成多个沿横向方向彼此并排设置的、可单独且独立操控的像点(10)。器件(100)还包括金属的连接元件(2)，所述连接元件具有上侧(20)和下侧(21)，其中半导体芯片(1)在支承区域中与连接元件(2)的上侧(20)直接接触并且与所述连接元件机械稳定地连接。连接元件(2)具有连贯的、金属的连接层(22)，所述连接层由多个沿横向方向彼此并排设置的金属的第一过孔(23)完全地穿过。在此，连接层(22)沿垂直于横向方向的方向与上侧(20)和下侧(21)齐平连接。第一过孔(23)通过绝缘区域(24)与连接层(22)电绝缘且间隔开。每个第一过孔(24)还一一对应地与一个像点(10)相关联，与所述像点(10)导电连接并且形成所述像点(10)的第一电接触部。此外，半导体芯片(1)还通过连接元件(2)机械稳定地且导电地与直接位于连接元件(2)的下侧(21)上的载体(3)连接。

Description

光电子器件和用于制造光电子器件的方法
技术领域
提出一种光电子器件。此外，提出一种用于制造光电子器件的方法。相关申请的交叉参引
本申请要求德国专利申请10 2015 108 545.3的优先权，其公开内容在此通过参考并入本文。
发明内容
要实现的目的在于：提出一种电连接的几何形状尤其简单的光电子器件。另一要实现的目的在于：提出一种用于制造这种器件的方法。
所述目的通过独立权利要求的主题和方法来实现。有利的设计方案和改进形式是从属权利要求的主题。
根据至少一个实施方式，光电子器件包括半导体芯片，所述半导体芯片划分成多个沿横向方向彼此并排设置的、能单独且独立操控的像点，英文为Pixel(像素)。半导体芯片因此尤其能够是像素化的和/或分区段的半导体芯片。经由半导体芯片的辐射出射面，在运行中能够从半导体芯片中发射辐射，所述辐射出射面例如形成半导体芯片的平行于横向方向伸展的主侧，其中每个像点为辐射出射面的一部分。辐射出射面例如形成显示器。半导体芯片例如能够包括至少50个或100个或200个或1000个这种像点。在此，像点的平行于辐射出射面的横向尺寸例如在30μm和300μm之间，其中包括边界值。半导体芯片的辐射出射面例如具有在1mm2和50mm2之间的面积，其中包括边界值。但是也可行的是：半导体芯片形成高分辨率的显示器，例如用于Full HD应用(全高清应用)。在该情况下，像点也能够具有在2μm和5μm之间的横向尺寸，其中包括边界值。
尤其将半导体芯片理解为具有集成的电子接触部和/或电路的功能半导体小板。优选地，半导体芯片是自身的且可单独操作的模块，所述模块能够插接或焊接或粘贴到载体上并且以该方式电接触。
根据至少一个实施方式，光电子器件具有金属的连接元件，所述连接元件具有上侧和下侧。上侧和下侧例如形成连接元件的相对置的、基本上彼此平行伸展的主侧。
根据至少一个实施方式，半导体芯片在支承区域中与连接元件的上侧直接接触，并且经由所述支承区域与连接元件机械稳定地连接。在此优选地，半导体芯片的与辐射出射面相对置的安装侧与连接元件的上侧直接接触。
在此，支承区域是如下区域，尤其仅是如下区域，在所述区域中，半导体芯片的固体材料与连接元件的固体材料直接接触。“固体材料”优选是非气态材料。半导体芯片能够通过平放在支承区域中由连接元件机械支撑。连接元件在此能够是自承的或为了机械稳定而需要半导体芯片或另一载体。
根据至少一个实施方式，连接元件包括连贯的、金属的连接层，所述连接层由多个沿横向方向彼此并排设置的、金属的第一过孔完全地穿过。因此，第一过孔至少从下侧伸展至上侧。第一过孔能够是金属的且导电的销，所述销插过连接层。
“金属的”在此和在下文中能够表示：相应的金属元件的至少90重量％或99重量％由金属构成。
连接层连贯地、但是非简单连贯地(einfach)构成，即具有孔状的穿口。在上侧的俯视图中，第一过孔于是横向完全地由连接层包围。例如，在每个穿口中仅设置有一个第一过孔。根据至少一个实施方式，连接层在垂直于横向方向的方向上与上侧和下侧齐平连接。这尤其表示：连接层形成上侧和下侧的一部分。连接层和第一过孔也能够在上侧和/或下侧上彼此齐平连接。
根据至少一个实施方式，第一过孔通过绝缘区域与连接层电绝缘且间隔开。在此，绝缘区域防止：在第一过孔和连接层之间出现直接的机械和电接触。
根据至少一个实施方式，每个第一过孔一一对应地或一对一地与半导体芯片的一个像点相关联，并且与这一个像点导电连接。每个第一过孔尤其形成相关联的像点的第一电接触部。因此，经由相关联的第一过孔能够电接触相应的像点。
根据至少一个实施方式，半导体芯片通过连接元件机械稳定地且导电地与直接位于连接元件的下侧上的载体连接。连接元件或连接层和载体在下侧上直接机械接触和可能电接触。在连接元件或连接层和载体之间因此不设置有另外的金属层或绝缘层。
在至少一个实施方式中，光电子器件具有半导体芯片，所述半导体芯片划分成多个沿横向方向彼此并排设置的、可单独且独立操控的像点。光电子器件还包括金属的连接元件，所述连接元件具有上侧和下侧，其中半导体芯片在支承区域中与连接元件的上侧直接接触并且与所述连接元件机械稳定地连接。连接元件具有连贯的、金属的连接层，所述连接层由多个沿横向方向彼此并排设置的金属的第一过孔完全地穿过。在此，连接层沿垂直于横向方向的方向与上侧和下侧齐平连接。第一过孔通过绝缘区域与连接层电绝缘且间隔开。每个第一过孔还一一对应地与一个像点相关联，与所述像点导电连接并且形成所述像点的第一电接触部。此外，半导体芯片还通过连接元件机械稳定地且导电地与直接位于连接元件的下侧上的载体连接。
此外，在此描述的发明还基于如下知识：在具有多个像点的光电子器件中，必须在半导体芯片和接触半导体芯片的载体之间建立多个电端子。在此处描述的发明中，提出用于载体和半导体芯片之间的电接触的连接元件，所述连接元件共同地建立电接触部并且同时气密地封装电接触部。金属的连接层能够用作为用于内置的过孔的电屏蔽部。
有利地，连接元件金属地形成并且大面积地平放在半导体芯片上。以该方式，连接元件能够同时用作为冷却元件，以便将在运行中由半导体芯片产生的热量有效地例如经由载体引出。连接元件也能够对半导体芯片具有支撑且稳定的作用，这能够实现半导体芯片中的生长衬底的剥离。在没有生长衬底的情况下，在相邻的像点之间能够实现极其好的明暗对比度。
根据至少一个实施方式，载体是有源基体元件。有源基体元件例如能够基于Si或Ge或GaN或GaAs。优选地，载体在此是自承的并且例如对于光电子器件形成用于稳定的部件。
此外，有源基体元件包括多个开关。在此，每个开关例如能够是晶体管，例如薄膜晶体管，尤其是场效应晶体管。例如，有源基体元件为金属氧化物半导体器件，称作为CMOS器件。
每个开关于是能够经由第一过孔一一对应地或一对一地与一个像点相关联，并且与这一个像点导电连接。于是，在运行中可行的是：经由开关单独地且独立地电操控像点，即接触像点或对像点供电。
根据至少一个实施方式，支承区域的面积至少为半导体芯片的朝向上侧的安装侧的面积的7/12或3/4或5/6。安装侧例如在半导体芯片的整个横向扩展之上延伸。经由这种面积份额于是机械地由连接元件承载或支撑半导体芯片。这种大面积的支承区域尤其有助于将在半导体芯片中产生的热量有效地进行散热，其中在所述支承区域中，半导体芯片的固体材料与连接元件的固体材料直接接触。
根据至少一个实施方式，第一过孔与半导体芯片的第一接触元件和/或与有源基体元件的第一接触元件直接电和机械接触。特别地，半导体芯片的第一接触元件和有源基体元件的第一接触元件是与连接元件的第一过孔不同的且独立地或分开地制成的元件。这就是说：半导体芯片的和/或有源基体元件的第一接触元件和第一过孔能够由不同的材料构成。在制成的组件上这例如能够通过如下方式来证实：第一过孔沿垂直于横向方向的方向不与半导体芯片的和/或有源基体元件的第一接触元件一件式地构成。
根据至少一个实施方式，第一过孔沿和/或连接层在垂直于横向方向的方向上不一件式地构成。特别地，连接层和/或第一过孔在垂直于横向方向的方向上分别具有多层结构或由其构成，所述多层结构由多个、彼此上下叠加的、不同的、金属的单层构成。在此可行的是：在彼此邻接的单层中，两个彼此邻接的单层中的材料至少在其边缘区域中混匀。因此，例如能够将单层中的Sn与例如邻接的单层中的Au、Ni、Pt、In或Ti混匀。在该情况下，在混匀之后例如Sn和In至少在边缘区域中不再作为单纯的元素存在，而是以金属间化合物的方式与其他元素键合。
根据至少一个实施方式，第一过孔和/或连接层具有下述合金中的一种或多种和/或下述层结构中的一种或多种，或者由下述合金中的一种或多种和/或下述层结构中的一种或多种构成：AuxSny、Cr/NixSnyTizAuw、Ti/PtySnzInx、Ti/PtxSnyTizAuw。字母x、y、w和z说明合金之内的混合比例的参数。通过“/”分开的单层优选以给出的顺序彼此上下堆叠并且彼此直接接触。尤其优选地，连接层和/或第一过孔为焊料元件，所述焊料元件由于焊接工艺而具有熔化的且随后硬化的区域。例如，连接层的和/或第一过孔的熔点为至少450℃。
根据至少一个实施方式，第一过孔和/或连接层具有至少两个沿竖直方向彼此叠加设置的单层，在所述单层之间构成边界面。至少两个单层例如经由晶片键合法在边界面处彼此连接。于是，例如与第一过孔的或连接层的其余区域相比，在边界面处能够存在提高的缺陷密度。例如，在边界面处，单层经由共价键和/或金属键彼此连接。优选地，边界面在此基本上平行于连接元件的上侧或下侧伸展。
单层例如能够具有如金或铜或银或镍或锡或铟或铋的材料或由其构成。在晶片键合之后，边界面能够具有波状的不平坦部。特别地，在晶片键合之后，子层中的一个的子区域能够作为单独的晶粒在边界面在晶片键合之前的伸展之上延伸，并且延伸进入到邻接的单层的区域中。
根据至少一个实施方式，第一过孔和/或连接层是多孔的，其中孔的份额为至少10体积％或20体积％或30体积％。在此，将孔尤其理解为第一过孔和/或连接层的金属材料之内的空气或气体填充的小囊或封入物。这种多孔的连接层或这种多孔的第一过孔能够表明半导体芯片和载体的制造方法或连接技术。例如，能够将金属海绵用作为用于连接层和/或第一过孔的初始材料。在金属海绵压缩、例如热压时，所述海绵萎陷并且形成与载体和/或半导体芯片的固定连接。在海绵萎陷之后，萎陷的金属材料仍然具有提高的百分比的孔。
根据至少一个实施方式，绝缘区域是用气体填充的空腔。每个过孔因此在横向方向上由气体、例如空气完全地包围。气体于是引起在连接层和第一过孔之间的绝缘。固体的或液体的绝缘材料于是不设置在第一过孔和连接层之间。
但是替选于上述实施方案，绝缘区域也能够通过固体的或液体的绝缘材料形成，所述绝缘材料于是与第一过孔和连接层直接机械接触。所述绝缘材料例如能够为有机聚合物，如聚对二甲苯或Omocer，苯并环丁烯，简称BCB，或塑料或无机的溶胶-凝胶材料或氧化硅，如SiO2或氮化硅，如SiN。
根据至少一个实施方式，连接元件的至少60体积％或75体积％或85体积％由金属构成。连接元件的其余份额例如能够通过绝缘区域形成。连接元件于是优选仅由金属和例如气体填充的绝缘区域构成。
根据至少一个实施方式，连接层与半导体芯片或与每个像点导电连接。连接层例如能够对于全部像点形成第一接触部的共同的配合接触部。在运行中，经由第一接触部和经由配合接触部能够将电子和空穴注入到半导体芯片中。因为第一接触部已经能够单独地且彼此独立地操控，所以用于全部像点的共同的配合接触部仍然足以实现对全部像点的单独的操控。
例如，连接层导电地连接至半导体芯片的一个或多个第二接触元件。
根据至少一个实施方式，连接层与半导体芯片电绝缘并且不形成与半导体芯片的电接触。在安装侧上在连接层的区域中，半导体芯片于是例如能够具有绝缘层，所述绝缘层将连接层与半导体芯片电绝缘。绝缘层于是在俯视图中遮盖连接层，并且半导体芯片在第一过孔的区域中没有绝缘层。
根据至少一个实施方式，连接元件具有金属的第二过孔，所述第二过孔引导经过连接层并且形成第一接触部的配合接触部。至此结合第一过孔所提出的或下面还要提出的全部特征也能够针对第二过孔实现并且反之亦然。例如，第二过孔同样能够为金属销，所述金属销引导经过连接层，在俯视图中横向完全地由连接层包围并且与连接层通过绝缘区域电绝缘。但是，第二过孔也能够设置在器件的边缘处并且横向不完全地由连接层包围。第二过孔优选与第一过孔电绝缘。
特别地，第二过孔能够彼此电连接或者相互间彼此电绝缘。在第一种情况下，可行的是：第二过孔形成第一接触部的共同的配合接触部。
根据至少一个实施方式，每个像点与一个第二过孔一一对应地或一对一地相关联，第二过孔与这一个像点导电连接，并且分别形成该像点的第一接触部的配合接触部。于是，每个配合接触部例如能够单独地且独立地操控并且与其余的配合接触部或其余的第二过孔电绝缘。在该情况下，像点因此能够不仅经由第一过孔、而且经由第二过孔单独地且彼此独立地操控。
根据至少一个实施方式，属于一个像点的第一过孔和第二过孔分别设置在穿过连接层的共同的孔中。特别地，连接层因此具有多个孔，其中穿过每个孔引导至少一个第一过孔或刚好一个第一过孔和至少一个第二过孔或刚好一个第二过孔。设置在孔中的第一和第二过孔在此优选彼此绝缘，当然不通过连接层彼此分开。
根据至少一个实施方式，连接元件具有至少0.5μm或5μm或10μm的厚度。替选地或附加地，连接元件的厚度最高为50μm或40μm或30μm。在此，厚度在上侧和下侧之间测量。
根据至少一个实施方式，第一过孔分别具有至少1μm或5μm或10μm或20μm的横向扩展。替选地或附加地，第一过孔的横向扩展分别最高为80μm或70μm或60μm。
根据至少一个实施方式，连接层和第一过孔之间的间距至少为0.5μm或2μm或5μm或10μm。替选地或附加地，间距最高为50μm或40μm或30μm。该间距对应于绝缘区域的厚度。
根据至少一个实施方式，第一过孔在上侧的俯视图中具有椭圆形的或圆形的或三角形的或正方形的或V形的或矩形的横截面。通常，能够考虑呈规则的或不规则的多边形的形式的横截面。于是，多边形的角优选以至少1μm或3μm或10μm或20μm的曲率半径倒圆。替选地或附加地，曲率半径最高为100μm或50μm或10μm。相同的内容也能够适用于绝缘区域的曲率半径。尤其优选地，横截面构成为是圆形的或椭圆形的，使得完全不存在任何会在其上建立应力峰值的角或棱边。
根据至少一个实施方式，半导体芯片具有半导体层序列，所述半导体层序列具有在运行中设置用于产生辐射或吸收辐射的有源层。半导体层序列例如基于III-V族化合物半导体材料。半导体材料例如是氮化物化合物半导体材料，如AlnIn1-n-mGamN，或也是磷化物化合物半导体材料，如AlnIn1-n-mGamP，或也为砷化物化合物半导体材料，如AlnIn1-n-mGamAs，其中分别有0≤n≤1，0≤m≤1并且m+n≤1。在此，半导体层序列能够具有掺杂物以及附加的组成部分。然而，为了简单性仅说明半导体层序列的晶格的主要组成部分，即Al、As、Ga、In、N或P，即使这些主要组成部分能够部分地由少量的其他物质替代和/或补充时也如此。优选地，半导体层序列基于AlInGaN。
有源层例如具有至少一个pn结和/或量子阱结构，所述量子阱结构呈单量子阱、简称SQW的形式，或呈多量子阱结构、简称MQW的形式。
有源层例如构建用于：在正常运行中产生在UV范围和/或蓝色光谱范围和/或可见光谱范围和/或红外范围中的辐射。
根据至少一个实施方式，半导体芯片没有用于半导体层序列的生长衬底。没有生长衬底在此尤其表示：一定有生长衬底的残余物仍设置在半导体层序列上，但是所述残余物不足以单独地稳定半导体芯片。特别地，生长衬底的残余物仍能够在半导体芯片的辐射出射面上形成耦合输出结构。
根据至少一个实施方式，半导体芯片不是机械自承的。这就是说，在没有附加的载体的情况下，半导体芯片会折断或变型直至不可用。当前，半导体芯片例如通过有源基体元件和/或连接元件稳定和机械承载。于是，在器件中不存在其他的稳定部件。特别地，半导体芯片本身没有进行稳定的衬底。
根据至少一个实施方式，接触元件设置用于在半导体芯片的安装侧上电接触半导体芯片、即尤其第一和第二接触元件。
根据至少一个实施方式，半导体芯片的有源层沿着半导体芯片的整个横向扩展连续地且连贯地伸展。但是优选地，有源层由用于电接触的接触元件打通，使得有源层虽然连贯地、但是不单一连贯地伸展。
根据至少一个实施方式，半导体层序列包括至少一个n型传导的或p型传导的半导体层，所述半导体层沿着半导体芯片的整个横向扩展连贯地伸展。换言之，半导体层序列能够包括n型传导的和p型传导的半导体层，其中例如n型传导的半导体层是连贯的并且p型传导的半导体层能够中断。
光电子器件例如能够应用在交通工具中，例如应用在探照灯设备或室内照明装置中。也能够考虑将该器件用于对交通路线进行照明或照亮。
此外，提出一种用于制造光电子器件的方法。该方法尤其适合于制造上面描述的光电子器件。这就是说，全部结合光电子器件公开的特征也针对方法公开并且反之亦然。
根据至少一个实施方式，方法包括步骤A)，其中提供半导体芯片，所述半导体芯片划分成多个沿横向方向彼此并排设置的、能单独且独立操控的像点。此外，在步骤B)中提供载体。
在另一方法步骤C)中，将结构化的金属层直接地施加到半导体芯片上或直接地施加到载体上。替选地，也能够分别将结构化的金属层直接地施加到半导体芯片上和直接地施加到载体上。结构化的金属层包括金属的连接层，所述连接层由多个沿横向方向彼此并排设置的金属的第一过孔完全地穿过。第一过孔通过绝缘区域与连接层电绝缘且间隔开。
将结构化的金属层施加到半导体芯片和/或载体上例如能够借助于结构化的掩模和/或电镀工艺进行。
此外，方法包括步骤D)，其中经由一个或两个结构化的金属层将半导体芯片和载体机械和电连接，使得在载体和半导体芯片之间构成金属的连接元件。连接元件在此由一个或两个金属层形成。
在步骤D)之后，每个第一过孔一一对应地或一对一地与一个像点相关联，与这一个像点导电连接并且形成相应的像点的第一电接触部。
根据至少一个实施方式，将步骤A)至D)单独地且彼此独立地作为单独的步骤执行，优选以所给出的顺序。
根据至少一个实施方式，在步骤C)中，将结构化的金属层以焊料的形式提供，将载体经由所述焊料焊接到半导体芯片上。焊料在垂直于横向方向的方向上能够具有多层结构或由其构成，所述多层结构由多个、彼此上下叠加的、不同的、金属的单层构成。例如，多层结构在步骤D)之前具有下述层结构中的一个或多个：Au/AuSn、Cr/Ni/Sn/Ti/Au、Ti/Pt/Sn/In、Ti/Pt/Sn/Ti/Au。
根据至少一个实施方式，步骤D)包括两个单独步骤D1)和D2)，所述单独步骤例如单独地且彼此独立地以所给出的顺序执行。
优选地，在步骤D1)中将半导体芯片首先暂时地固定在载体上。暂时的固定例如能够经由摩擦焊接法或经由热压缩法进行。
随后，在步骤D2)中，将半导体芯片经由焊接法持久地固定在载体上。在焊接法中，将结构化的金属层之内的金属层中的至少一个熔化，由此形成与载体和/或与半导体芯片的持久的连接。
根据至少一个实施方式，将步骤D1)在如下温度下执行，所述温度低于焊料的熔化温度或固相线温度。以该方式防止：在步骤D2)的真正的焊接方法之前已经在半导体芯片和载体之间出现持久的连接。
在熔化焊料时，出现彼此叠加施加的组件的自动的自定心和精细校准。这在于液体占据最小面积的天然趋势。以该方式能够借助相对快的芯片设置最后实现极其高的校准精度。
根据至少一个实施方式，在步骤C)中分别将金属层施加到载体和半导体芯片上。
根据至少一个实施方式，将金属层在步骤D)之前以化学机械的方式平坦化，使得平坦化的表面的粗糙度例如最高为100nm或50nm或20nm。
根据至少一个实施方式，在步骤D)中将结构化的金属层的平坦化的表面直接彼此叠加并且经由晶片键合彼此连接。晶片键合通常也以术语研合(Ansprengen)为公众所知。随后，在例如300K和500K之间的温和的温度下能够进行移位，其中包括边界值，这能够引起在两个结构化的金属层之间构成金属连接和引起构成连接元件。
根据至少一个实施方式，方法包括如下步骤：其中移除半导体芯片的生长衬底。移除能够在步骤D)之前或之后进行。在首先提到的情况下，结构化的金属层例如能够自承地构成并且能够承载和机械稳定去除了生长衬底的半导体芯片。
附图说明
下面，参照附图根据实施例详细阐述这里所描述的光电子器件和这里所描述的、用于制造光电子器件的方法。在此，相同的附图标记说明各个附图中的相同的元件。然而，在此不以合乎比例的关系示出，更确切地说，为了更好的理解能够夸大地示出个别元件。
附图示出：
图1A至3B示出光电子器件的不同的实施例的侧向横截面图和俯视图，
图4A至5B示出光电子器件的实施例的制造方法中的不同的位置。
具体实施方式
图1A示出光电子器件100的一个实施例的侧向横截面图。器件100包括半导体芯片1，所述半导体芯片经由金属连接元件2安装在载体3上。在此，连接元件2与载体3和半导体芯片1直接接触。
半导体芯片1在安装侧18和相对置的辐射出射面14之间具有半导体层序列11。半导体层序列11当前包括第一层16和第二层17。第一层16例如是p型传导的层，第二层17例如是n型传导的层。但是，相反的掺杂也是可行的。在第一层16和第二层17之间设置有有源层12，例如呈pn结的形式。当前，半导体层序列11例如基于AlInGaN。有源层12能够在正常运行中发射在UV范围中或在蓝色光谱范围中的电磁辐射。
此外，在图1A中可见：在半导体芯片1的背离连接元件2的辐射出射面14上存在生长衬底140的残余物，所述残余物形成辐射出射面14上的结构化部。该结构化部能够用作为光学耦合输出结构以提高效率。替选地，生长衬底140也能够完全地移除，并且第二层17通过刻蚀工艺结构化。生长衬底140也能够在生长半导体层序列11之前已经结构化，使得所述结构化部在生长工艺期间传递到半导体层序列11或第二层17上并且在剥离生长衬底140之后也保留在半导体层序列11或第二层17中。
半导体芯片1沿横向方向划分成多个相邻的像点10。每个像点10在此能够单独地且彼此独立地操控，使得半导体芯片1的辐射出射面14例如形成像素化的显示器。每个像点10在此对应于显示器的一个像素。
此外，在图1A中可见：半导体芯片1具有呈接触元件13、15的形式的布线结构。第一接触元件13接触第一层16，第二接触元件15用于接触第二层17。第二接触元件15在此引导经过第一层16和有源层12并且通入第二层17中。两个接触元件13、15在半导体芯片1的未安装的状态下能够从安装侧18从外部电接触。
第一接触元件13通过绝缘层与第二接触元件15电绝缘。此外，第一接触元件13的横向扩展确定像点10的横向尺寸。
当前，半导体芯片1的安装侧18沿着整个横向扩展由固体的半导体材料或绝缘材料或金属形成。
金属的连接元件2直接地施加到半导体芯片1的安装侧18上。在此，连接元件2包括金属的连接层22，所述连接层由金属的第一过孔23穿过。连接元件2的上侧20与半导体芯片1直接接触，连接元件2的与上侧20相对置的下侧21与载体3直接接触。上侧20和下侧21在此至少部分地通过连接层22形成。
第一过孔23在横向方向上设置成，使得其与半导体芯片1的第一接触元件13重叠并且与第一接触元件13直接机械和电接触。在此，每个第一接触元件13一对一地与一个第一过孔23相关联。此外，第一接触元件13和第一过孔23不形成整体，更确切地说，在第一接触元件13和第一过孔23之间构成边界面。特别地，第一接触元件13和第一过孔23在垂直于横向方向的方向上不一件式地构成。
此外，第一过孔23通过绝缘区域24与连接层22电绝缘且间隔开。绝缘区域24例如能够是用气体填充的空腔。
此外，在图1A中可见：连接层22不与半导体芯片1直接电接触。更确切地说，半导体芯片1和连接层22通过位于半导体芯片1的安装侧18上的绝缘层19彼此电绝缘。金属的连接层22在该情况下不形成用于半导体芯片1的接触部，而是仅例如用作为冷却元件和进行机械承载的元件。
在器件100的边缘处，还将金属的第二过孔25引入到连接层22中，所述第二过孔同样通过绝缘区域24与连接层22分开。与第一过孔23不同，第二过孔25横向地不完全地由连接层22包围。第二过孔25与半导体芯片1的第二接触元件15直接机械和电接触，使得经由第二过孔25能够电接触半导体层序列11的第二接触元件15或第一层16。第一过孔24分别形成像点10的第一接触部，第二过孔25形成用于全部像点10的相应的、共同的配合接触部。
在连接元件2的下侧21上设置有载体3，所述载体当前构成为具有多个开关30的有源基体元件。每个开关30经由有源基体元件的第一接触元件33一对一地与一个第一过孔23连接进而与一个像点10相关联。第二过孔25与有缘基体元件3的第二接触元件35导电连接。开关30例如是场效应晶体管。经由开关30能够单独地且彼此独立地操控每个像点10。
图1B针对沿着图1A中的平面AA’的截面示出连接元件2的俯视图。在此可见的是：像点10中的每个像点如通过虚线矩形表明的那样与一个第一过孔23相关联，所述第一过孔在四周完全地由绝缘区域24和连接层22包围。在器件100的边缘处设置有第二过孔25，所述第二过孔同样横向地由绝缘区域24包围。当前，第一过孔24彼此电绝缘，而第二过孔25至少经由第二接触元件15彼此电连接。
在图1B中，第一过孔23具有圆形的或椭圆形的横截面。第二过孔25的横截面由半圆和矩形组成。之前提出的图1A示出沿着图1B的虚线平面BB’贯穿器件100的截面图。
在图1C的实施例中，示出与在图1B中类似的俯视图。当然，第二过孔25构成为在俯视图中具有三角形的横截面。
在图1D的实施例中，器件100仅具有唯一的第二过孔25，所述第二过孔沿着器件100的侧面延伸。在俯视图中，第二过孔25具有锯齿状的凹部。
在图1E的实施例中，第二过孔25与在图1D的实施例中不同地具有波状的凹部。
在图2A的实施例中，与在图1A中不同，并非仅示出一个第二过孔25，更确切地说，对每个第一过孔23存在设置在其旁边的第二过孔25。第一过孔23和第二过孔25设置在穿过连接层22的共同的孔中。但是，第一过孔23和第二过孔25相互间不通过连接层22分开，而是仅通过绝缘区域24分开。在载体3处，每个第一过孔23和每个第二过孔25与一个自身的开关30相关联，使得不仅经由第一过孔23、而且也经由第二过孔25能够对像点10单独地且彼此独立地通电。
在图2B的俯视图中可见：连接层22之内的每个孔具有第一过孔23和第二过孔25，所述第一过孔和第二过孔相互间通过绝缘区域24分开。连接层22之内的孔当前圆形地构成，第一过孔23和第二过孔25分别椭圆形地构成。
在图3的实施例中，示出光电子器件100，其中与在之前的实施例中不同，连接层22不与半导体芯片1电绝缘，而是与其导电连接。在此，连接层22针对全部像点10形成通过第一过孔23形成的第一接触部的共同的配合接触部。连接层22经由第二接触元件35与载体3电接触。当前，因此经由连接层22接触半导体层序列1的第二层17。
在图3B中又沿着截面AA’示出连接元件2的俯视图。
图4A示出用于制造光电子器件100的一个实施例的方法中的第一位置。在此，提供如上描述的载体3以及半导体芯片1。半导体芯片1与上面描述的半导体芯片1的区别仅在于：在半导体芯片1中还存在稳定半导体芯片1的生长衬底140，半导体层序列11生长到所述生长衬底上。
此外，在图4A中示出：如何将结构化的金属层施加到半导体芯片1的安装侧18上。结构化的金属层由连接层22、第一过孔23和绝缘区域24形成。
连接层22和第一过孔23由焊料形成，绝缘区域24由固体、如玻璃或塑料或光刻胶形成，使得在图4A中示出的结构化的金属层是自承的。结构化的金属层于是能够焊接或粘贴到半导体芯片1上。但是，结构化的金属层的施加例如也能够以电镀的方式进行。绝缘区域24在该情况下能够是气体填充的空腔。
在图4B中示出另一方法步骤，其中将半导体芯片1连同施加在其上的结构化的金属层借助于抓取工具4施加到载体3上，使得将载体3和结构化的金属层置于直接接触。
在将半导体芯片1施加在载体3上之后，如在图4C中示出的那样，能够使用摩擦焊接法，其中将结构化的金属层暂时地与载体3连接。
如在图4D中示出的那样，在借助于摩擦焊接法暂时连接之后，经由焊接法将结构化的金属层至少部分地熔化，由此在半导体芯片1和载体3之间以连接元件2的形式建立持久的机械连接。
于是，在图4E中还示出另一方法步骤，其中在将载体3和半导体芯片1持久连接之后，至少部分地、例如经由激光剥离工艺将生长衬底140从半导体芯片1剥离，使得形成结构化的辐射出射面14。
此外，提出制造方法的、尤其结合图4示出的方法的具体的实施例。在此，为了执行该方法不必精确地遵守在该上下文中提出的数值和/或参数。更确切地说，也能够以例如+/-20％的偏差选择所述数值和/或参数。方法步骤A)至C)例如在晶片复合件中进行。这就是说，半导体芯片1和/或载体3能够首先分别是具有多个半导体芯片1和/或载体3的晶片的一部分。在施加结构化的金属层之后，能够将晶片分割成各个半导体芯片1和/或载体3。半导体芯片1与所属的载体3在步骤D)中的连接能够作为所谓的芯片与晶片间工艺或晶片与晶片间工艺执行。
在第一实施例中，半导体芯片1为基于AlGaInN的像素化的芯片，其中生长衬底140基于蓝宝石。半导体芯片1的横向尺寸为1.6mm×1.7mm，像点的数量为256。连接层22和第一过孔23具有金底座和Sn至少为50原子％的AuSn焊料层。载体3具有Ni/Pt/Au表面，其中Au层的厚度大约为20nm。
在将半导体芯片1连同设置在其上的结构化的金属层施加到载体3上时，在挤压力为1.2N下使用具有0.4W超声功率的超声摩擦焊接，由此将半导体芯片1暂时地固定在载体3上。在该实例中，使用300mm直径的Si片，所述Si片包括多个随后的载体3。所述Si片装配有大约20000个所提出的半导体芯片1。
在摩擦焊接之后，在真空焊炉中，通过AuSn层与Au底座在280℃下在共熔反应中变为液态，将AuSn层在305℃下置于熔化。通过液态的焊料的表面最小化，出现半导体芯片1在载体3上的精细校准。液态的焊料在此将Ni/Pd/Au层润湿，其中金进入溶液中并且焊料中的锡与钯层构成金属间化合物。通过将液态金属的表面最小化来进行自定心或自校准简化了校准。冷却到低于280℃将半导体芯片1固定在Si片上。
随后，半导体芯片1在支承区域中直接地平放在连接元件2的上侧20上，其中在支承区域中在所形成的连接元件2的固体材料和半导体芯片1的固体材料之间存在直接接触。仅绝缘区域24在该情况下不形成支承区域的任何部分。
连接元件2、尤其连接层22在此用作为用于半导体芯片1的冷却板。后续的激光剥离步骤移除生长衬底140。无需可能会用作为光分配板的生长衬底140，像素化的半导体芯片1实现相邻的像点10之间的对于实际应用有益的对比度。
在第二实施例中，提供像素化的半导体芯片1，所述半导体芯片的面积为大约2mm×2.2mm和具有512个可单独操控的像点10。第一过孔23和第二过孔25具有Au底座以及AuSn焊料层，所述AuSn焊料层具有至少50原子％的Sn份额。连接层22也以该多层结构构成。各个像点10能够经由第一过孔23彼此独立地操控。第二过孔25形成第一过孔23的共同的配合接触部。
载体3具有Ni/Pd/Au表面，所述Ni/Pd/Au表面具有大约20nm的Au。经由具有4.7W和3.9N的挤压力的超声摩擦焊接，将半导体芯片1暂时地固定在载体3上。在该实例中，300mm直径的Si片装配有大约15000个半导体芯片1，所述Si片包括多个随后的载体3。在摩擦焊接之后，在真空焊炉中，将AuSn层在305℃下置于熔化。液态焊料将Ni/Pd/Au层润湿，其中Au进入溶液中并且焊料中的Sn与钯层构成金属间化合物。同时，熔化物与Au底座反应，这引起期望的本质上的过冷。因此，在冷却步骤之前，该连接已经凝固。
在第三实施例中，代替Au/AuSn层序列，将Cr/Ni/Sn/Ti/Au层序列用于第一过孔23和/或第二过孔25和/或连接层22。在此，Ti层起临时阻挡件的作用。应用构成成分的不对称的分布。载体3用Ni/Au层覆层，其中Au层大约200nm厚。通过具有1.7W超声功率和8.5N挤压力的超声摩擦焊接，将半导体芯片1暂时地固定在载体3上。在此，使用大约200mm直径的Si片，所述Si片具有多个随后的载体3。Si片装配有大约9000个半导体芯片1。在真空焊炉中，将Sn层在260℃下置于熔化。液态焊料将Au层润湿，其中Au进入溶液中并且焊料中的锡与两个Ni层构成金属间化合物，这引起期望的本质上的过冷。
在第四实施例中，焊料通过Ti/Pt/Sn/In层系统形成。在此，也应用构成成分的不对称的分布。载体3用Ti/Pt/Au层覆层，其中Au层具有大约3μm的厚度。在具有12W超声功率和4.2N挤压力的超声摩擦焊接中，将半导体芯片1安装在载体3上。当前，使用200mm直径的Si片，所述Si片具有多个随后的载体3。所述Si片装配有大约9000个半导体芯片1。在真空焊炉中，在超声焊接之后，将In/Sn层在120℃下置于熔化。液态焊料将Au层润湿，通过液态金属的表面最小化，出现半导体芯片1在载体3上的精细定心。金属间化合物的形成作为等温凝固引起半导体芯片1在载体3上的永久固定。
在第五实施例中，将Ti/Pt/Sn/Ti/Au层序列用作为焊料。在此，Ti层起临时阻挡件的作用。在此也应用构成成分的不对称的分布。载体3用Ni/Au层覆层，其中Au层大约3μm厚。经由在200℃和27N挤压力下的热压缩，将半导体芯片1暂时地固定在载体3上。在该实例中，使用200mm直径的Si片，所述Si片包括多个随后的载体3。在一个步骤中，将多于9000个半导体芯片1施加到Si片上。随后，在真空焊炉中，将Sn层在260℃下置于熔化。液态焊料将Au层润湿。金属间化合物的形成作为等温凝固引起半导体芯片1在载体3上的永久固定。在该情况下，第一过孔23和连接层22之间的绝缘区域24例如6μm宽。
在第六实施例中，提供像素化的半导体芯片1，所述半导体芯片的面积为大约4mm×4.2mm和具有1024个像点10。半导体芯片1对于每个像点10具有共同的阴极(第二过孔25)和单独的阳极(第一过孔23)。经由连接层22进行机械和热耦联，所述连接层在此与在之前的实施例中不同地首先施加到载体3上。共同的阴极和单独的可寻址的阳极作为第二过孔25或第一过孔23引入到连接层22中。连接层22在该情况下对构成为有源基体元件的载体3提供集电极电势。
连接层22和/或第一过孔23和/或第二过孔25在此具有Ti/Ni/Sn/Ti/Au层序列。第二Ti层起临时阻挡件的作用。在此也应用构成成分的不对称的分布。半导体芯片1用Ni/Au层覆层，其中Au层具有大约0.1μm的厚度。通过在180℃和32N挤压力下的热压缩，将半导体芯片1暂时地固定在载体3上。在该实例中，将半导体芯片1安放到各个载体3上。随后，在真空焊炉中，将Sn层在590K下置于熔化。液态的Sn将Au层润湿，将半导体芯片1在有源基体元件3上定心并且与Ni反应成成分为Ni3Sn4的金属间化合物。该金属间化合物的形成作为等温凝固引起接合参数的永久固定。绝缘区域在此例如能够具有7μm的宽度或厚度。
在图5A和5B中示出替选于图4的制造方法。在图5A中示出制造方法的如下位置，在所述位置中提供具有结构化的金属层的如上面描述的半导体芯片1。也在载体3上施加有结构化的金属层。结构化的金属层的背离半导体芯片1或载体3的侧部经由化学机械方法平坦化。随后，将具有结构化的金属层的半导体芯片1施加到载体3的结构化的金属层上，其中出现晶片键合或研合。由此，构成连接元件2，由此半导体芯片1和载体3永久地彼此连接。连接元件2在两个结构化的金属层彼此上下叠加的区域中例如具有边界面，所述边界面具有提高的缺陷密度。
下面，根据三个具体的实施例详细阐述制造方法、尤其图5的方法。在此，为了执行该方法又不必精确地遵守在下文中提出的数值和/或参数，而是例如能够以+/-20％的偏差来选择。
在第一实施例中，施加在载体3和半导体芯片1上的结构化的金属层由Cu形成并且具有化学机械平坦化的表面。半导体芯片1和载体3在片复合件中相互校准。平坦化的表面在接触时引起研合。在随后以例如500K的温和温度进行90分钟时效硬化的情况下，在结构化的金属层之间形成金属键。在此，两个结构化的金属层上的可能构成的表面氧化物分布成，使得在两个结构化的金属层之间的边界面处未留下妨碍电流或热运输的氧化物层。
在第二实施例中，又在载体3和半导体芯片1上分别施加具有化学机械平坦化的表面的结构化的金属层。半导体芯片1和载体3在片复合件中相互校准。平坦化的表面在接触时引起研合并且自主地构成金属键。在此，各个半导体芯片1具有大约2.1mm×6mm的大小和具有大约3064个像素。
连接层22与在图5中示出不同地与半导体芯片1电绝缘。将36个第二过孔25用作为半导体芯片1的共同的阴极，所述第二过孔用作为n接触部。所述第二过孔设置在连接层22的边缘处并且不完全地由连接层22包围。p接触部、当前即第一过孔23具有大约25μm的直径，围绕第一过孔23的绝缘区域24大约30μm宽。整体上，连接层22之内的用于每个第一过孔23的留空部因此大约80μm宽。
第二过孔25作为由具有18μm半圆直径的半圆和具有18μm边长的矩形构成的组合安置在连接元件2的边缘处。在其周围，第二过孔25完全地由大约15μm宽的绝缘区域24包围。
在第三实施例中，提供基于AlGaInN的像素化的半导体芯片1，所述半导体芯片具有蓝宝石生长衬底140。在半导体芯片1和载体3上分别施加由金构成的结构化的金属层。在化学机械平坦化和移除全部表面吸收物之后，将半导体芯片1和载体3分别在片复合件中相互校准。平坦化的表面经由接触引起研合并且自主地构成金属键。在此，各个半导体芯片1具有大约2mm×6mm的大小。
连接层22与在图5中示出不同地与半导体芯片1电绝缘。半导体芯片1的3064个像点10中的每个像点都单独地与p接触部(第一过孔23)和n接触部(第二过孔25)连接。对此，每个像点10与连接层22之内的一个80μm直径的圆形孔相关联。在每个孔中设置有第一过孔23和第二过孔25。第一过孔23和第二过孔25分别具有椭圆形的横截面形状，所述椭圆形的横截面形状具有12.5μm和25μm的长半轴。
本发明不通过根据实施例进行的描述局限于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使所述特征或所述组合本身没有在权利要求或实施例中明确地说明时也如此。
附图标记列表
1 半导体芯片
2 金属的连接元件
3 载体/有源基体元件
4 抓取工具
10 像点/像素
11 半导体层序列
12 有源层
13 半导体芯片1的第一接触元件
14 辐射出射面
15 半导体芯片1的第二接触元件
16 半导体层序列11的第一层
17 半导体层序列11的第二层
18 半导体芯片1的安装侧
19 绝缘层
20 连接元件2的上侧
21 连接元件2的下侧
22 金属的连接层
23 第一过孔
24 绝缘区域
25 第二过孔
30 开关
33 载体3的第一接触元件
35 载体3的第二接触元件
100 光电子器件
140 生长衬底

Claims (20)

1.一种光电子器件(100)，所述光电子器件具有：
-半导体芯片(1)，所述半导体芯片划分成多个沿横向方向彼此并排设置的、能单独且独立操控的像点(10)，
-金属的连接元件(2)，所述连接元件具有上侧(20)和下侧(21)，其中
-所述半导体芯片(1)在支承区域中与所述连接元件(2)的所述上侧(20)直接接触，并且与所述连接元件机械稳定地连接，
-所述连接元件(2)包括连贯的、金属的连接层(22)，所述连接层由多个沿横向方向彼此并排设置的金属的第一过孔(23)完全地穿过，
-所述连接层(22)沿垂直于所述横向方向的方向与所述上侧(20)和所述下侧(21)齐平连接，
-所述第一过孔(23)通过绝缘区域(24)与所述连接层(22)电绝缘且间隔开，
-每个第一过孔(23)一一对应地与一个像点(10)相关联，与这一个像点(10)导电连接并且形成这一个像点(10)的第一电接触部，
-所述半导体芯片(1)通过所述连接元件(2)机械稳定地且导电地与直接位于所述连接元件(2)的所述下侧(21)上的载体(3)连接。
2.根据权利要求1所述的光电子器件(100)，其中
-所述载体(3)是有源基体元件(3)，
-所述有源基体元件(3)包括多个开关(30)，
-每个开关(30)经由第一过孔(23)一对一地与一个像点(10)相关联，并且与这一个像点(10)导电连接，
-在运行中经由所述开关(30)能够单独地且独立地操控所述像点(10)。
3.根据权利要求2所述的光电子器件(100)，其中
-其中所述支承区域的面积至少为所述半导体芯片(1)的朝向所述上侧(20)的安装侧(18)的面积的7/12，
-所述第一过孔(23)与所述半导体芯片(1)的第一接触元件(13)和/或与所述有源基体元件(3)的第一接触元件(33)直接电接触和机械接触，
-所述第一过孔(23)沿垂直于所述横向方向的方向与所述第一接触元件(13，33)非一件式地构成。
4.根据上述权利要求中任一项所述的光电子器件(100)，其中所述半导体芯片(1)为像素化的和/或分区段的半导体芯片。
5.根据上述权利要求中任一项所述的光电子器件(100)，其中
-所述第一过孔(23)和/或所述连接层(22)在垂直于所述横向方向的方向上非一件式地构成，
-所述连接层(22)和/或所述第一过孔(23)在垂直于所述横向方向的方向上分别具有多层结构或由多层结构构成，所述多层结构由多个、彼此上下叠加的、不同的、金属的单层构成。
6.根据上述权利要求中任一项所述的光电子器件(100)，其中所述第一过孔(23)和/或所述连接层(22)具有下述合金中的一种或多种和/或下述层结构中的一种或多种，或者由下述合金中的一种或多种和/或下述层结构中的一种或多种构成：AuxSny、Cr/NixSnyTizAuw、Ti/PtySnzInx、Ti/PtxSnyTizAuw。
7.根据权利要求1至3中任一项所述的光电子器件(100)，其中
-所述第一过孔(23)和/或所述连接层(22)具有至少两个沿竖直方向彼此叠加设置的单层，在所述单层之间构成边界面，
-至少两个所述单层经由晶片键合在所述边界面处彼此连接，
-所述单层具有Cu和/或Au和/或Ni和/或Ag或由其构成。
8.根据上述权利要求中任一项所述的光电子器件(100)，其中
-所述第一过孔(23)和/或所述连接层(22)是多孔的，其中孔的份额为至少10体积％。
9.根据上述权利要求中任一项所述的光电子器件(100)，其中
-所述绝缘区域(24)是用气体填充的空腔，
-所述连接元件(2)的至少60体积％由金属构成。
10.根据上述权利要求中任一项所述的光电子器件(100)，其中
-所述连接层(22)与所述半导体芯片(1)导电连接，并且对于全部像点形成所述第一接触部的共同的配合接触部，
-在运行中经由所述第一接触部和经由所述配合接触部，将电子和空穴注入到所述半导体芯片(1)中。
11.根据权利要求1至9中任一项所述的光电子器件(100)，其中
-所述连接层(22)与所述半导体芯片(1)电绝缘并且不形成与所述半导体芯片(1)的电接触，
-金属的第二过孔(25)引导经过所述连接层(22)并且形成所述第一接触部的配合接触部。
12.根据上一项权利要求所述的光电子器件(100)，其中
-每个像点(10)一一对应地与一个第二过孔(25)相关联，所述第二过孔与这一个像点(10)导电连接，并且分别形成该像点(10)的第一接触部的配合接触部，
-属于一个像点(10)的第一过孔(23)和第二过孔(25)设置在穿过所述连接层(22)的共同的孔中，并且相互间不通过所述连接层(22)彼此分开。
13.根据上述权利要求中任一项所述的光电子器件(100)，其中
-所述连接元件(2)具有在0.5μm和50μm之间的厚度，其中包括边界值，
-所述第一过孔(23)具有在2μm和80μm之间的横向扩展，其中包括边界值，
-所述连接层(22)和所述第一过孔(23)之间的间距在0.5μm和50μm之间，其中包括边界值，
-所述第一过孔(23)在所述上侧(20)的俯视图中具有椭圆形的或圆形的横截面。
14.根据上述权利要求中任一项所述的光电子器件(100)，其中
-所述半导体芯片(1)具有半导体层序列(11)，所述半导体层序列具有在运行中设置用于产生辐射或吸收辐射的有源层(12)，
-所述半导体芯片(1)没有用于所述半导体层序列(11)的生长衬底(140)，
-所述半导体芯片(1)不是机械自承的，
-接触元件(13，15)设置用于在所述半导体芯片(1)的朝向所述上侧(20)的安装侧(18)上电接触所述半导体芯片(1)。
15.根据上一项权利要求所述的光电子器件(100)，其中所述有源层(12)沿着所述半导体芯片(1)的整个横向扩展连贯地伸展。
16.根据权利要求14所述的光电子器件(100)，其中所述半导体层序列(11)包括至少一个n型传导的或p型传导的半导体层，所述半导体层沿着所述半导体芯片(1)的整个横向扩展连贯地伸展。
17.一种用于制造光电子器件(100)的方法，所述方法具有如下步骤：
A)提供半导体芯片(1)，所述半导体芯片划分成多个沿横向方向彼此并排设置的、能单独且独立操控的像点(10)；
B)提供载体(3)；
C)将结构化的金属层直接地施加到所述半导体芯片(1)上和/或直接地施加到所述载体(3)上，其中
-所述结构化的金属层包括连接层(22)，所述连接层由多个沿横向方向彼此并排设置的金属的第一过孔(23)完全地穿过，
-所述第一过孔(23)通过绝缘区域(24)与所述连接层(22)电绝缘且间隔开；
D)经由一个或两个所述结构化的金属层将所述半导体芯片(1)和所述载体(3)机械连接和电连接，使得在所述载体(3)和所述半导体芯片(1)之间构成金属的连接元件(2)，其中在步骤D)之后，
-每个第一过孔(21)一一对应地与一个像点(10)相关联，与这一个像点(10)导电连接并且形成这一个像点(10)的第一电接触部。
18.根据权利要求17所述的方法，其中
-在步骤C)中，将所述结构化的金属层以焊料的形式提供，将所述载体(3)经由所述焊料焊接到所述半导体芯片(1)上，
-所述焊料在垂直于所述横向方向的方向上具有多层结构或由多层结构构成，所述多层结构由多个、彼此上下叠加的、不同的、金属的单层构成，
-所述多层结构在步骤D)之前具有下述层结构中的一个或多个：Au/AuSn、Cr/Ni/Sn/Ti/Au、Ti/Pt/Sn/In、Ti/Pt/Sn/Ti/Au，
-步骤D)包括两个单独步骤D1)和D2)，将所述单独步骤以所提出的顺序依次执行，
-在步骤D1)中，将所述半导体芯片(1)经由摩擦焊接法或热压缩法暂时地固定在所述载体(3)上，
-在步骤D2)中，将所述半导体芯片(1)经由焊接法持久地固定在所述载体(3)上。
19.根据权利要求18所述的方法，其中将步骤D1)在如下温度下执行，所述温度低于所述焊料的熔化温度或固相线温度。
20.根据权利要求17所述的方法，其中
-在步骤C)中，分别将结构化的金属层施加到所述载体(3)和所述半导体芯片(1)上，
-将所述结构化的金属层在步骤D)之前以化学机械的方式平坦化，
-在步骤D)中，将所述结构化的金属层的平坦化的表面直接彼此叠加并且经由晶片键合彼此连接。
CN201680031107.XA 2015-05-29 2016-05-24 光电子器件和用于制造光电子器件的方法 Pending CN107667436A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015108545.3 2015-05-29
DE102015108545.3A DE102015108545A1 (de) 2015-05-29 2015-05-29 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
PCT/EP2016/061709 WO2016193071A1 (de) 2015-05-29 2016-05-24 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements

Publications (1)

Publication Number Publication Date
CN107667436A true CN107667436A (zh) 2018-02-06

Family

ID=56072329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680031107.XA Pending CN107667436A (zh) 2015-05-29 2016-05-24 光电子器件和用于制造光电子器件的方法

Country Status (7)

Country Link
US (1) US10475778B2 (zh)
JP (1) JP2018516460A (zh)
KR (2) KR102575338B1 (zh)
CN (1) CN107667436A (zh)
DE (2) DE102015108545A1 (zh)
TW (1) TWI601305B (zh)
WO (1) WO2016193071A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112280A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
DE102016100351B4 (de) 2016-01-11 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
DE102016106831A1 (de) 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102016113193A1 (de) 2016-07-18 2018-01-18 Osram Opto Semiconductors Gmbh Bauteil mit geometrisch angepasster Kontaktstruktur und dessen Herstellungsverfahren
WO2018117361A1 (ko) * 2016-12-23 2018-06-28 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
US10629577B2 (en) * 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
DE102017112866A1 (de) * 2017-06-12 2018-12-13 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und elektronisches Bauelement
DE102017119346A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils
DE102017119344A1 (de) 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
CN109427819B (zh) * 2017-08-31 2021-05-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10186549B1 (en) * 2017-09-20 2019-01-22 Asm Technology Singapore Pte Ltd Gang bonding process for assembling a matrix of light-emitting elements
US10892296B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
DE102018112586A1 (de) 2018-05-25 2019-11-28 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement
FR3082663B1 (fr) * 2018-06-14 2022-01-07 Aledia Dispositif optoelectronique
US11502230B2 (en) * 2018-11-02 2022-11-15 Seoul Viosys Co., Ltd. Light emitting device
DE102019103761A1 (de) * 2019-02-14 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauelements und bauelement
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11810907B2 (en) 2021-01-27 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel structure for displays

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011864A (zh) * 2011-12-22 2014-08-27 欧司朗光电半导体有限公司 显示设备和用于制造显示设备的方法
DE102013102667A1 (de) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS526581A (en) * 1975-07-04 1977-01-19 Agency Of Ind Science & Technol Color resoluting apparatus using recognization of light spectrum distr ibution
JP2000174059A (ja) 1998-12-09 2000-06-23 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2005079298A (ja) * 2003-08-29 2005-03-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
DE102005029246B4 (de) 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
DE102005047152A1 (de) 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
JP4985129B2 (ja) 2007-06-12 2012-07-25 三菱電機株式会社 接合体および電子モジュールならびに接合方法
TWI419359B (zh) 2008-08-07 2013-12-11 Formosa Epitaxy Inc Structure and fabrication method of AC type flip - chip light emitting diode
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
US8202741B2 (en) * 2009-03-04 2012-06-19 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device using a compliant bonding structure
DE102009022966A1 (de) * 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
KR101192181B1 (ko) * 2010-03-31 2012-10-17 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
US9473714B2 (en) 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
DE102010027679A1 (de) * 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
DE102012106982A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Leuchtmittels
TWI490837B (zh) 2012-10-19 2015-07-01 啟耀光電股份有限公司 顯示裝置
DE102012110775A1 (de) * 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
WO2014105403A1 (en) * 2012-12-31 2014-07-03 Invensas Corporation High performance light emitting diode
TWM500993U (zh) 2014-11-17 2015-05-11 Turnray Energy Tech Ltd 發光二極體照明裝置
DE102015105666A1 (de) 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Verfahren zur Montage eines ersten Bauteils auf einem zweiten Bauteil und Verfahren zur Herstellung einer elektronischen Vorrichtung mit einem ersten Bauteil und einem zweiten Bauteil
DE102015108532A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011864A (zh) * 2011-12-22 2014-08-27 欧司朗光电半导体有限公司 显示设备和用于制造显示设备的方法
DE102013102667A1 (de) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung

Also Published As

Publication number Publication date
DE112016002417A5 (de) 2018-03-08
TWI601305B (zh) 2017-10-01
KR20180013975A (ko) 2018-02-07
KR20230130768A (ko) 2023-09-12
WO2016193071A1 (de) 2016-12-08
US10475778B2 (en) 2019-11-12
US20180151548A1 (en) 2018-05-31
TW201705517A (zh) 2017-02-01
DE102015108545A1 (de) 2016-12-01
JP2018516460A (ja) 2018-06-21
KR102575338B1 (ko) 2023-09-05

Similar Documents

Publication Publication Date Title
CN107667436A (zh) 光电子器件和用于制造光电子器件的方法
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
US8766312B2 (en) Light-emitting device comprising vertical conductors and through electrodes and method for manufacturing the same
TWI309892B (en) Contacting scheme for large and small area semiconductor light emitting flip chip devices
TWI499087B (zh) 發光組合及發光組合之製造方法
US8350276B2 (en) Alternating current light emitting device
EP2438625B1 (en) Method of forming a dielectric layer on a semiconductor light emitting device, and semiconductor light emitting device with a dielectric layer
CN105518887A (zh) 发光装置
TW200845424A (en) LED assembly having maximum metal support for laser lift-off of growth substrate
CN104205366B (zh) 密封的半导体发光器件
WO2015077623A1 (en) Led submount with integrated interconnects
KR102549235B1 (ko) 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
JP5712368B2 (ja) 発光装置
CN101587925A (zh) 发光元件的封装结构及其制造方法
US11018122B1 (en) Area-efficient subpixel apparatus
KR102538039B1 (ko) 반도체 발광소자용 지지 기판을 제조하는 방법
KR102545087B1 (ko) 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
US11842980B2 (en) Method for producing an electronic component, wherein a semiconductor chip is positioned and placed on a connection carrier, corresponding electronic component, and corresponding semiconductor chip and method for producing a semiconductor chip
KR102545077B1 (ko) 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
TW202412341A (zh) Led安裝基板及其製造方法
JP2024033994A (ja) Ｌｅｄ実装基板及びその製造方法
WO2023164842A1 (zh) 发光二极管及其制造工艺、显示装置及其制造工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180206