TW201637556A - 模製電路模組及其製造方法 - Google Patents

模製電路模組及其製造方法 Download PDF

Info

Publication number
TW201637556A
TW201637556A TW104139582A TW104139582A TW201637556A TW 201637556 A TW201637556 A TW 201637556A TW 104139582 A TW104139582 A TW 104139582A TW 104139582 A TW104139582 A TW 104139582A TW 201637556 A TW201637556 A TW 201637556A
Authority
TW
Taiwan
Prior art keywords
resin
metal
circuit module
substrate
molded circuit
Prior art date
Application number
TW104139582A
Other languages
English (en)
Inventor
Satoru Miwa
Original Assignee
Meiko Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Electronics Co Ltd filed Critical Meiko Electronics Co Ltd
Publication of TW201637556A publication Critical patent/TW201637556A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

提高在具有覆蓋包含填充劑之樹脂層的表面之金屬製之隔離層的模製電路模組之隔離層之電磁波的遮蔽性能。 模製電路模組係以第1樹脂400覆蓋已搭載電子元件之基板100。第1樹脂400的表面係被包含由銅或鐵所構成之第1金屬被覆層610、與由鎳所構成之第2金屬被覆層620的隔離層600所覆蓋。第1金屬被覆層610與第2金屬被覆層620係都比5μm厚。

Description

模製電路模組及其製造方法
本發明係有關於一種模製電路模組。
已知一種模製電路模組。
模製電路模組係由具有配線之基板(例如印刷基板)、被組裝成與基板之配線導通的電子元件、以及將基板與電子元件一起被覆的樹脂所構成。模製電路模組係藉由以樹脂覆蓋電子元件，而可保護電子元件，又，可保護電子元件與基板之配線所導通之處。
如上述所示，模製電路模組係包含電子元件。而，在電子元件，有對電磁波弱者。又，在電子元件，亦有放射電磁波者。
在實際上使用模製電路模組之很多的場面，模製電路模組係與其他的電子元件組合。其他的電子元件係亦有包含於其他的模製電路模組的情況，亦有不是的情況。又，其他的電子元件係亦有對電磁波弱的情況，亦有放射電磁波者。
在實際上使用模製電路模組時，有欲降低該模製電路模組所含的電子元件從該模製電路模組外之其他的電子元件所放射之電磁波受到的影響的情況。又，有欲降低模製電路模組外之其他的電子元件從該模製電路模組所含之電子元件放射的 電磁波受到之影響的情況。
從那種觀點，雖然是對未進行藉樹脂之模製的電路模組，以遮蔽電磁波之金屬製的隔離件包圍電路模組整體的技術被實用化。
在一例，金屬製的隔離件係以薄金屬板所形成的該一面被開口的箱。在使用箱的情況，一般不實施藉樹脂之模製，但是藉由在使包圍箱之開口的邊緣與基板抵接之狀態將箱安裝於基板，藉箱包圍位於箱之內部的電子元件而隔離。
可是，在使用箱的情況，從基板至箱之上面的高度易變高，而電路模組的厚度易變厚。在使用箱的情況，因為不僅製作箱之人力時間、耗費增大，而且配合電子元件的高度而準備複數種箱時製作箱之人力時間、耗費更加上漲，所以亦可能發生箱的高度高至與電子元件之從基板的高度相比時可說浪費的程度。
因為電路模組的厚度係對被裝入之最終製品的尺寸給與大的影響，使厚度變薄係具有極大的價值，但是使用箱時電路模組的厚度易變厚。
另一方面，在模製電路模組，亦提議一種技術，該技術係在模製所使用之樹脂的表面，塗布包含金屬粉之膏，或不論乾式、濕式的區別，都進行電鍍，藉此，形成金屬製的隔離層，尤其膏之塗布或是乾式電鍍之一種的濺鍍亦被實用化。若依據這些，模製電路模組的厚度變成過厚這件事係可防止。
如上述所示，藉由在樹脂的表面塗布包含金屬粉之膏，或進行電鍍，而形成隔離層的技術係尤其在著眼於使模製電路模組的厚度變薄的情況，可說是優異的技術。可是，在該技術亦有改善的餘地。
藉由在樹脂的表面塗布包含金屬粉之膏，或進行電鍍所形成之上述的隔離層係一般由金屬而且是一種金屬所形成。
該金屬係雖然從處理之方便性、或耗費之觀點亦當然考量到，但是基本上係從遮蔽電磁波之性能高的觀點來選擇， 可是，電磁波係根據電場與磁場的變化，在空間內傳播的波。為了遮蔽或降低電磁波，需要遮蔽電場或磁場之任一方、或者雙方。
如上述所示，為了遮蔽電磁波，使用金屬。而且，根據金屬之種類，可遮蔽電場或磁場之之程度的性能相異，使用任何金屬都在遮蔽電磁波之性能有極限。
本發明之課題在於提供可更提高模製電路模組的隔離層之電磁波的遮蔽效果的技術。
為了解決上述之課題，本發明者提議以下的發明。
本發明係一種模製電路模組，包含：基板，具有接地用電極；至少一個電子元件，係被組裝於該基板之一側的面上；第1樹脂層，係由將該基板之一側的面與該電子元件一起被覆之是樹脂的第1樹脂所構成；以及隔離層，係藉由將該第1樹脂 層的表面(上面)、該第1樹脂層的側面以及該基板的側面被覆成與該接地用電極導通所形成；該隔離層係包含由是在電場之隔離具有優異之特性的金屬並是銅或鐵之第1金屬所構成的第1金屬被覆層、與由是在磁場之隔離具有優異之特性的金屬並是鎳之第2金屬所構成的第2金屬被覆層之2層，並將該第1金屬被覆層與該第2金屬被覆層分別作成比5μm更厚。
該模製電路模組具備隔離層。該隔離層係與在習知技術所說明之隔離層一樣，係遮蔽電磁波者，具有降低模製電路模組外之電子元件所產生的電磁波對模製電路模組內的電子元件給與之影響的功能，或降低模製電路模組所含的電子元件對模製電路模組外之其他的電子元件給與之影響的功能。
而且，在此模製電路模組之隔離層包含由是在電場之隔離具有優異之特性的金屬所構成的第1金屬被覆層、與由是在磁場之隔離具有優異之特性的金屬之第2金屬所構成的第2金屬被覆層之由相異之金屬所構成的2層。
如上述所示，金屬係根據其種類，遮蔽電場的性能與遮蔽磁場的性能相異。在本發明，藉由在隔離層包含由是在電場之隔離具有優異之特性的金屬並是銅或鐵之第1金屬所構成的第1金屬被覆層、與由是在磁場之隔離具有優異之特性的金屬並是鎳之第2金屬所構成的第2金屬被覆層之2層，作成可分別高度地隔離成為電磁波之產生源的電場與磁場。因為電磁波係根據空間之電場與磁場的變化所形成的波(波動)，所以藉由個別地遮蔽電場與磁場，遮蔽電磁波之效果係相乘地變大。而且，在本發明，將第1金屬被覆層與第2金屬被覆層分別作成 比5μm更厚。這是由於根據本發明申請人的研究，得知第1金屬被覆層擔任遮蔽電場之功用、第2金屬被覆層擔任遮蔽磁場之功用時，為了在使用模製電路模組之一般的環境下第1金屬被覆層與第2金屬被覆層發揮該功用，需要第1金屬被覆層與第2金屬被覆層的厚度分別比5μm更厚。因為第1金屬被覆層愈厚，第1金屬層的電阻值(阻抗)變成愈小，所以第1金屬層愈厚，可使其電位與接地(接地用電極之電位)更愈一致。又，因為第2金屬被覆層愈厚，可愈增加通過係第2金屬的鎳之磁力線(磁通)的量，所以藉與鎳之相互作用所消耗之磁能的量愈增加。充分地得到這些效果的係不論在第1金屬被覆層或是第2金屬被覆層都是其厚度比5μm厚。
藉此，在本發明之模製電路模組的隔離層係可更佳地遮蔽電磁波。此外，亦可若隔離層係包含第1金屬被覆層與第2金屬被覆層者，不論是否是利用金屬，至少包含一層以上之其他的層。
此外，本發明之隔離層係與基板所具有之接地用電極導通。隔離層係只要與接地用電極導通，不論是與接地用電極直接接觸，或經由具有導電性之其他的金屬與接地用電極間接地接觸都可。例如，接地用電極係有層狀地存在於基板之厚度方向之既定部分的情況。在此情況，在半切過程，若將包含多個該區塊的邊界線上之既定寬度的第1樹脂與基板除去至基板之內部的接地用電極，接地用電極之端面就在各區塊之周邊露出。在此狀態，若進行包含金屬粉之膏的塗布或電鍍，隔離層就與露出之接地用電極的端面直接接觸。或者，如在發明之實 施形態的說明所示，藉由使用隔開構件等適當的金屬構件，可使隔離層與接地用電極導通。
本發明者係作為解決上述之課題者，亦提供以下的方法。以下的方法成為用以得到上述之模製電路模組之製造方法的一例。
該方法係一種模具電路模組的製造方法，其包含：第1被覆過程，係在其一側的面具有彼此鄰接之多個虛擬的區塊，而且在該一側的面之該區塊的各個組裝至少一個電子元件，將具有接地用電極之基板之該一側的整個面與該電子元件一起以是樹脂的第1樹脂被覆並使其硬化；半切過程，係將包含多個該區塊的邊界線上之既定寬度的該第1樹脂與該基板除去至該基板之既定厚度；隔離層形成過程，係藉包含金屬粉之膏的塗布或電鍍，將是與該接地用電極導通之金屬層的隔離層形成於該第1樹脂的表面、藉該半切過程所露出之該第1樹脂的側面以及該基板的側面；以及全切過程，係藉由在該區塊的邊界切斷該基板，而將該各區塊分離，藉此，得到根據該區塊之各個的複數個模製電路模組；將該隔離層形成為包含由是在電場之隔離具有優異之特性的金屬並是銅或鐵之第1金屬所構成的第1金屬被覆層、與由是在磁場之隔離具有優異之特性的金屬並是鎳之第2金屬所構成的第2金屬被覆層之2層，並使該第1金屬被覆層與該第2金屬被覆層分別比5μm更厚。
隔離層所含的第1金屬被覆層與第2金屬被覆層係藉包含金屬粉之膏的塗布或電鍍所形成。電鍍係不論濕式、乾式。作為濕式電鍍的例子，可列舉電解電鍍、無電解電鍍。 作為乾式電鍍的例子，可列舉物理氣相沉積(PVD)、化學氣相沉積(CVD)。作為前者之例子，列舉濺鍍、真空蒸鍍，作為後者之例子，列舉熱CVD、光CVD。這些電鍍中，濕式電鍍在耗費上最有利，又，在藉濕式電鍍所形成之金屬皮膜層(隔離層所含的第1金屬被覆層與第2金屬被覆層)內的殘留應力係比以其他的方法所製作之金屬皮膜層內的殘留應力更小上，亦濕式電鍍係適合應用於本發明。進而，相對藉係薄膜形成之技術之PVD或CVD所得之金屬皮膜層的厚度係從nm等級至數μm，若依據濕式電鍍，可形成數μm~數十μm之稍厚的膜。若考量對電磁波之隔離效果，因為在隔離層所含的第1金屬被覆層與第2金屬被覆層各自需要具有至少5μm的厚度，所以在這一點亦濕式電鍍係與本發明的相容性佳。此外，濕式電鍍包含無電解電鍍與電解電鍍，若考量模製電路模組所含的電子元件之受損的可能性，可不必使電流流動之無電解電鍍比使電流流至成為加工對象之模製電路模組的表面之電解電鍍更佳。
如上述所示，構成第1金屬被覆層之第1金屬係在電場之隔離具有優異之特性的金屬，具體而言是銅或鐵。構成第2金屬被覆層之第2金屬係在磁場之隔離具有優異之特性的金屬，具體而言是鎳。
亦可第1金屬被覆層與第2金屬被覆層係使其任一層在外部露出。不論如何，對上述的功能係無特別的影響。不過，是第1金屬之銅係在模製電路模組之使用中，因為可能因自然氧化而變色成黑色，所以若是顧慮到外觀，由銅所構成之第1金屬被覆層係在外部不露出較佳。
如上述所示，第1金屬被覆層的厚度係從遮蔽電場的觀點，需要比5μm更厚。另一方面，第1金屬被覆層的厚度係比5μm更愈厚，基本上愈能更充分地發揮遮蔽電場的功能。該第1金屬被覆層的厚度係可作成比7μm更厚。藉此，本發明之模製電路模組或根據本發明之製法所製造之模製電路模組在任何環境被使用，亦模製電路模組內之電子元件幾乎不會受到來自模製電路模組外之電子元件之電磁波(正確而言係基於電場之電磁波，在本段落以下相同。)的影響，來自模製電路模組內之電磁波亦對模製電路模組外之電子元件幾乎不會給與影響。進而，該第1金屬被覆層的厚度係可作成比10μm更厚。藉此，若在模製電路模組之內外所使用之電子元件係現有的，模製電路模組內之電子元件受到來自模製電路模組外之電子元件之電磁波的影響，或是來自模製電路模組內之電子元件之電磁波對模製電路模組外之電子元件給與影響，這些都無法設想決定。從這種觀點，第1金屬被覆層的厚度係只要大於5μm，更多厚都可。不過，第1金屬被覆層的厚度係比20μm更薄較佳。這是由於即使使第1金屬被覆層超過20μm，亦至少在實用上電場之遮蔽效果係不會提高，而模製電路模組變成大形化之弊病變得顯著。
如上述所示，第2金屬被覆層的厚度係從遮蔽磁場的觀點，需要比5μm更厚。另一方面，第2金屬被覆層的厚度係比5μm更愈厚，基本上愈能更充分地發揮遮蔽磁場的功能。該第2金屬被覆層的厚度係可作成比7μm更厚。藉此，本發明之模製電路模組或根據本發明之製法所製造之模製電路模組在任 何環境被使用，亦模製電路模組內之電子元件幾乎不會受到來自模製電路模組外之電子元件之電磁波(正確而言係基於磁場之電磁波，在本段落以下相同。)的影響，來自模製電路模組內之電子元件之電磁波亦對模製電路模組外之電子元件幾乎不會給與影響。進而，該第2金屬被覆層的厚度係可作成比10μm更厚。藉此，若在模製電路模組之內外所使用之電子元件係現有的，模製電路模組內之電子元件受到來自模製電路模組外之電子元件之電磁波的影響，或是來自模製電路模組內之電磁波對模製電路模組外之電子元件給與影響，這些都無法設想決定。從這種觀點，第2金屬被覆層的厚度係只要大於5μm，更多厚都可。不過，第2金屬被覆層的厚度係比20μm更薄較佳。這是由於即使使第1金屬被覆層超過20μm，亦至少在實用上電場之遮蔽效果係不會提高，而模製電路模組變成大形化之弊病變得顯著。
該第1樹脂係未限定為此，亦可作成使用包含填充劑之樹脂。在此情況，亦可模製電路模組之製造方法係包含第2被覆過程，該第2被覆過程係以是不含填充劑之樹脂的第2樹脂被覆已被覆該基板之該第1樹脂的表面並使其硬化；在該隔離層形成過程，藉包含金屬粉之膏的塗布或電鍍，將是與該接地用電極導通之金屬層的隔離層形成於該第2樹脂的表面、藉該半切過程所露出之該第1樹脂的側面以及該基板的側面。
在本發明之第1樹脂係相當於在習知技術所說明之模製電路模組所含的樹脂。在第1樹脂，可能被混入填充劑。填充劑 係粒狀。又，因為填充劑係藉由利用具有與構成第1樹脂的樹脂相異之線膨脹係數的材料構成之，抑制模製電路模組之熱膨脹收縮的程度，所以在現在時間點之模製電路模組係被使用的情況多。
另一方面，在藉由在被混入填充劑之第1樹脂的表面，塗布包含金屬粉之膏，或進行電鍍，而形成隔離層的情況，會發生隔離層的脫落。有存在於第1樹脂的表面並從第1樹脂露出之填充劑變成易從第1樹脂脫落的情況，若發生填充劑從第1樹脂脫落的情形，隨著該部分之隔離層脫落。
防止該隔離層之脫落的係第2樹脂。第2樹脂係覆蓋第1樹脂的表面。而且，隔離層形成於第2樹脂的表面、藉在後面之切割所需的全切之前進行之半切過程所露出之該第1樹脂的側面以及該基板的側面。如上述所示，第2樹脂係不含填充劑。因此，依此方式所形成的隔離層係與由填充劑之脫落所引起的脫落沒有關係。此外，即使是此情況，亦隔離層中被覆第1樹脂之側面的部分係不經由第2樹脂地被覆第1樹脂。可是，若以一般之方法進行半切，因為第1樹脂之側面係適度地變成粗糙，因此，隔離層與第1樹脂充分地密接，而隔離層之脫落係難發生，這已由本發明者所確認。
此外，在將濕式電鍍用於隔離層之形成的情況，假設由第2樹脂所構成之層不存在，則填充劑之脫落所造成之隔離層的脫落易發生。本發明係在作成在製造模製電路模組時之隔離層之形成的過程可選擇濕式電鍍上亦具有意義。
如上述所示，即使是在第1樹脂包含填充劑的情 況，藉由使用不含填充劑之第2樹脂，可防止隔離層之脫落。在使用第2樹脂的情況，以第2樹脂被覆第1樹脂的上面之至少被隔離層被覆的部分。不過，即使是經由第2樹脂將隔離層形成於第1樹脂的情況，亦若第2樹脂從第1樹脂脫落，結果，發生隔離層的脫落。
為了防止第2樹脂之從第1樹脂的脫落，第2樹脂之對第1樹脂之密接性的高低係重要。此密接性係藉第1樹脂與第2樹脂之間的錨效果、分子間力以及一些共價鍵實現。
為了提高第2樹脂之對第1樹脂的密接性，作為第2樹脂，使用種類與該第1樹脂所含之主樹脂相同的樹脂係簡單。此外，在本發明，「主樹脂」係若第1樹脂所含之樹脂是一種，則意指該樹脂，若第1樹脂包含複數種樹脂，則意指其中重量比最大者。
在該第1樹脂所含之主樹脂的樹脂是環氧樹脂的情況，該第2樹脂可採用環氧樹脂。藉此，第1樹脂與第2樹脂之密接性係大至滿足實用性的程度。
此外，第2樹脂係如上述所示，被覆第1樹脂之一側的面之至少被隔離層被覆的部分。第2樹脂的厚度係例如在藉由被覆從第1樹脂所露出之填充劑而可防止填充劑之自第1樹脂的脫落，而且可維持第2樹脂之強度的範圍變薄較佳。使第2樹脂之層變薄，這是由於在下一步驟之粗糙化係容易的理由，在藉電鍍形成隔離層的情況係有利。例如，藉第2樹脂所構成的層係薄至不會埋沒第1樹脂之表面的凹凸形狀之程度者佳。
在本發明，亦可在執行該第1被覆過程後而且執 行該隔離層形成過程之前，執行將已硬化之該第1樹脂的表面切削成其表面與該基板之該一側的面平行的第1樹脂成形過程。
在複數個電子元件被組裝於模製電路模組的情況，當然有各電子元件的高度相異的情況。在此情況，亦可能在第1樹脂的表面產生凹凸。藉由執行將已硬化之該第1樹脂的表面切削成其表面與該基板之該一側的面平行的第1樹脂成形過程，雖然一面將在高度最高之電子元件之上所存在之第1樹脂的厚度保持所需的極限，但是因為可變薄，所以藉此可使模製電路模組的厚度變薄。此外，在對基板塗布第1樹脂時，亦可稍微地控制在高度最高之電子元件之上所存在之第1樹脂的厚度，但是該控制係其精度低。在第1樹脂成形過程，例如藉機械性切削，控制在高度最高之電子元件之上所存在之第1樹脂的厚度，但是在此情況，其精度係一般可作成約±35μm。一般，在高度最高之電子元件之上所存在之第1樹脂的厚度係無法比約500μm薄，但是藉由施加第1樹脂成形過程，亦可使其厚度薄至100μm以下，有的情況，薄至約80μm。
在此情況，在執行第1樹脂成形過程後，亦可將隔離層直接形成於藉第1樹脂成形過程所製作之第1樹脂的表面，對藉第1樹脂成形過程所製作之第1樹脂的表面執行第2被覆過程，藉此，亦可將隔離層形成於藉第2被覆過程所製作之第2樹脂的表面。
此外，執行第1樹脂成形過程時，亦有在已硬化之第1樹脂中所存在的填充劑成為易脫落之狀態的情況。即使是此情 況，藉由在以後執行第2被覆過程，以第2樹脂被覆第1樹脂的表面，藉此，可抑制由填充劑的脫落所引起之隔離層的脫落。
在第1被覆過程，在將基板之該一側的整個面與該電子元件一起以是包含填充劑之樹脂的第1樹脂被覆時，以任何方法執行之都可。在那時，例如可使用真空印刷法。
若使用真空印刷法，可防止在硬化後之第1樹脂內產生微小的氣泡，而能以第1樹脂無間隙地被覆具有各種形狀的電子元件。
雖然具有這種優點，在第1被覆過程使用真空印刷的情況，若在被安裝於基板之元件之上所存在之樹脂層的厚度薄，則由電子元件之高度的差異所引起的凹凸必定在第1樹脂的表面出現。為了避免之，在使用真空印刷的情況，需要使位於電子元件之上之第1樹脂的厚度具有裕度，但是這導至結果所完成之模製電路模組的厚度變厚的缺點。若進行第1樹脂成形過程，因為可解決之，所以第1樹脂成形過程係與真空印刷很適合，亦可認為是用以使得可在模製電路模組之製造使用真空印刷的技術。
對第1樹脂，要求用以進入電子元件之間的填充性(這是硬化前的特性)、與電子元件或基板的密接性、以及不會產生翹曲之特性(這些是硬化後的特性)的3種特性。
第1樹脂為了滿足上述的特性，具有如以下所示的特性即可。若是具有如以下之特性的第1樹脂，硬化前、硬化後之第1樹脂都滿足上述之特性。
第1樹脂應滿足之特性係作為硬化前之特性，對包含填充 劑之第1樹脂的總量之填充劑的百分比係在重量比80%以上，作為硬化後之特性，線膨脹係數(α1)係11ppm/TMA以下，線膨脹係數(α2)係25ppm/TMA以下，25℃彈性係數係15GPa/DMA以上。
對第1樹脂所要求之特性中填充性的高低係有助於使所完成之模製電路模組的厚度變薄。在電子元件的下側與基板之間一般間隙存在。該間隙係不得不設計成大至可將第1樹脂填充於該間隙的程度。此處，若第1樹脂的填充性高，可使電子元件的下側與基板之間的間隙變小。藉此，可使模製電路模組的厚度變薄。在使用具有上述之特性之樹脂的情況，可使電子元件的下側與基板之間隙小至30μm(一般是150~200μm)。
100‧‧‧基板
100X‧‧‧切口
110‧‧‧接地用電極
120‧‧‧區塊
200‧‧‧電子元件
300‧‧‧隔開構件
310‧‧‧頂部
320‧‧‧側壁部
400‧‧‧第1樹脂
410‧‧‧隆起部
500‧‧‧第2樹脂
600‧‧‧隔離層
630‧‧‧開口
700‧‧‧遮罩
800‧‧‧電鍍抗蝕劑
第1圖(a)係表示在本發明之一實施形態之模製電路模組的製造方法所使用之基板的構成的側剖面圖。
第1圖(b)係表示將電子元件組裝於第1圖(a)所示之基板之狀態的側剖面圖。
第1圖(c)係表示將隔開構件安裝於第1圖(b)所示之基板之狀態的側剖面圖。
第1圖(d)係表示將第1圖(c)所示之基板與元件一起以第1樹脂被覆，並使第1樹脂硬化之狀態的側剖面圖。
第1圖(e)係用以表示第1圖(d)所示之第1樹脂中被除去之範圍的側剖面圖。
第1圖(f)係表示已除去第1圖(e)所示之第1樹脂中應被 除去之部分之狀態的側剖面圖。
第1圖(g)係表示以第2樹脂被覆第1圖(f)所示之第1樹脂的上面，並使第2樹脂硬化之狀態的側剖面圖。
第1圖(h)係表示對第1圖(g)所示之基板已進行半切處理之狀態的側剖面圖。
第1圖(i)係表示對第1圖(h)所示之基板已設置隔離層之狀態的側剖面圖。
第1圖(j)係表示對第1圖(i)所示之基板已進行全切處理之狀態的側剖面圖。
第2圖(a)係表示在實施形態之模製電路模組的製造方法所使用之隔開構件的構成的立體圖。
第2圖(b)係表示在實施形態之模製電路模組的製造方法所使用之其他的隔開構件之構成的平面圖、左側視圖以及正視圖。
第2圖(c)係表示在實施形態之模製電路模組的製造方法所使用之其他的隔開構件之構成的平面圖、左側視圖以及正視圖。
第2圖(d)係表示在實施形態之模製電路模組的製造方法所使用之其他的隔開構件之構成的平面圖、左側視圖以及正視圖。
第3圖係表示在實施形態之模製電路模組的製造方法所使用之真空印刷法之原理的側視圖。
第4圖係表示根據實施形態之模製電路模組的製造方法所得之隔離層的構成之一例的側剖面圖。
第5圖係根據實施形態之模製電路模組的製造方法所得之模製電路模組的側剖面圖。
第6圖係根據實施形態之模製電路模組的製造方法所得之模製電路模組的透視平面圖。
第7圖(a)係在第1變形例之模製電路模組的製造方法，表示將遮罩重疊第2樹脂之上之狀態的側剖面圖。
第7圖(b)係表示從第7圖(a)所示之遮罩之上已塗布電鍍抗蝕劑之狀態的側剖面圖。
第7圖(c)係表示已除去第7圖(b)所示之遮罩之狀態的側剖面圖。
第7圖(d)係表示對第7圖(c)所示之基板已進行半切處理後之狀態的側剖面圖。
第7圖(e)係表示對第7圖(d)所示之基板已設置隔離層之狀態的側剖面圖。
第7圖(f)係表示對第7圖(e)所示之基板已進行全切處理、電鍍抗蝕劑除去之狀態的側剖面圖。
第8圖(a)係在第2變形例之模製電路模組的製造方法，表示以第2樹脂被覆第1樹脂之上面，並使第2樹脂硬化之狀態的側剖面圖。
第8圖(b)係表示對第8圖(a)所示之基板已進行半切處理後之狀態的側剖面圖。
第8圖(c)係表示對第8圖(b)所示之基板已設置隔離層之狀態的側剖面圖。
第8圖(d)係表示除去在第8圖(c)所示之基板的隆起部， 並對基板已進行全切處理之狀態的側剖面圖。
以下，一面參照圖面，一面說明本發明之模製電路模組的製造方法之較佳的一實施形態。
在本實施形態，使用第1圖(a)所示之基板100，製造模製電路模組。
基板100係極一般者即可，本實施形態之基板100亦係極一般者。基板100具備省略圖示之配線。配線係對後述之電子元件導通，並供電至電子元件，係周知者。配線係被設計成可實現上述者。配線係以任何方法設置於基板100者都可，設置於基板100之任何位置都可。配線係例如亦可以印刷設置於基板100的表面。此情況之基板100成為一般被稱為印刷配線基板者。配線亦有存在於基板100之內部的情況。
在平面圖的情況之基板100的形狀例如是矩形。不過，基板100的形狀係一般被適當地設定成在依後述之方式取多個模製電路模組的情況浪費變少的形狀。
接地用電極110設置於基板100之適當的位置。接地用電極110係亦有其全部或其一部分存在於基板100之內部的情況，亦有其全部或其一部分存在於基板100之任一片的表面的情況。在本實施形態，接地用電極110係成層狀地存在於基板100之內部之適當的深度。接地用電極110係在使用已完成之模製電路模組時，為了經由接地用電極110將後述的隔離層接地所使用。接地用電極110係被設計成可實現之。
在本實施形態所說明之模製電路模組的製造方法，從一片 基板100製造多個模製電路模組。即，在本實施形態，從一片基板100取所謂的多個模製電路模組。基板100係被劃分成假想之鄰接的多個區塊120，並從各區塊120製造一個模製電路模組。從各區塊120所製造之模製電路模組係未必要作成相同，但是一般是相同。在從各區塊120所製造之模製電路模組係相同的情況，各區塊120係相同的大小，以相同之圖案將配線與接地用電極110設置於各區塊120。未限定為此，在本實施形態，採用從各區塊120所製造之模製電路模組係相同者。
為了製造模製電路模組，首先，如第1圖(b)所示，將電子元件200安裝於上述之基板100的一側面(在本實施形態，第1圖(b)之上側的面)。電子元件200係全部是既有者即可，例如是IC(Integrated Circuit：積體電路)放大器、振盪器、檢波器、收發器等的主動元件或電阻、電容器、線圈等之被動元件，並因應於需要來選擇。
電子元件200係以使所具有之未圖示的端子與各區塊120之配線導通的方式被安裝於各區塊120。在本實施形態，因為是從各區塊120得到相同的模製電路模組，所以被安裝於各區塊120之電子元件200係相同者。因為電子元件200之對各區塊120的安裝方法係使用周知之技術即可，所以省略詳細的說明。
電子元件200之下側與基板100的間隙係比一般小，亦可是例如約30μm。
接著，在本實施形態，未必需要，將隔開構件300安裝於基板100(第1圖(c))。隔開構件300係用以在模製電路 模組中產生隔板的構件。隔板之目的在於降低模製電路模組內之電子元件200所產生的電磁波對該模製電路模組內之其他的電子元件200給與的影響。此外，隔開構件300係在如以下所示的情況存在時等因應於需要使用即可，不是必需者。
例如，在本實施形態，在第1圖(c)所示之電子元件200A是高頻振盪器的情況，從電子元件200A發出強電磁波。在是這種情況，而且是如電子元件200A之周圍的電子元件200因強電磁波而對其本來的功能產生雜訊的情況，需要從電子元件200A所產生之電磁波保護其他的電子元件200。或者亦可能電子元件200A尤其是易受到其他的電子元件200所產生之電磁波的影響，在這種情況，需要從電子元件200所產生之電磁波保護電子元件200A。在任一種的情況，都只要在電子元件200A與其他的電子元件200之間遮蔽電磁波即可。作成可實現之的係藉隔開構件300所產生之隔板。
隔開構件300係由應遮蔽電磁波之具有導電性的金屬所構成，在所製造的模製電路模組，直接或經由後述之隔離層，與接地用電極110導通。隔開構件300被設計成可僅利用隔開構件300所產生之隔板、或利用隔開構件300所產生之隔板與後述之隔離層包圍在基板100之平面圖的情況之某個電子元件200(未必僅一個)的形狀。
未限定為此，本實施形態之隔開構件300係作成如第2圖(a)所示的形狀。此隔開構件300係由在平面圖上是三角形，更詳細說明之是直角三角形的頂部310、及和頂部310之斜邊以外的兩邊之下連接而且那些鄰接的一邊彼此連接之矩形的側 壁部320所構成。藉本實施形態之隔開構件300所產生的隔板係在模製電路模組之完成時，與隔離層導通。例如，藉隔開構件300所產生的隔板係在模製電路模組之完成時，在模製電路模組的側面，藉由與2個側壁部320之彼此連接的邊相對向的邊和隔離層抵接而變成導通。此外，關於這一點將後述。
隔開構件300之對基板100的安裝方法係任何方法都可。例如，可藉黏著對基板100安裝隔開構件300。若是使隔開構件300之例如下端與接地用電極110導通，如上述所示設計接地用電極110與隔開構件300，而且以周知之導電性黏著劑等黏著接地用電極110與隔開構件300即可。例如，使隔開構件300之側壁部320的下端與最初從基板100的表面露出、或藉由削掉基板100的表面而從基板100露出的接地用電極110接觸，可使其導通。
此外，隔開構件300係結果只要與接地用電極110導通即可。換言之，隔開構件300係亦可直接與接地用電極110接觸，亦可經由其他的導電性金屬(例如隔離層)間接地與接地用電極110接觸。而且當然，只要這些中之一方達成，另一方係不必達成。
在第2圖(b)、(c)、(d)表示隔開構件300之其他的例子。在第2圖(b)、(c)、(d)，表示隔開構件300之平面圖，在其左側表示左側視圖，在其下側表示正視圖。在各圖所示之隔開構件300係分別包括頂部310與側壁部320。在第2圖(b)、(c)、(d)所示之隔開構件300的頂部310，鑽是開口之複數個頂孔311。此頂孔311係在填充第1樹脂400時用以使第1樹脂400 流入隔開構件300之內側的孔，在硬化後擔任防止隔開構件300與第1樹脂400之剝離的功用。又，在第2圖(d)所示之隔開構件300的側壁部320，鑽是開口之複數個側壁孔321。此側壁孔321係在第1樹脂400之硬化後擔任防止隔開構件300與第1樹脂400之剝離的功用。
接著，將已安裝電子元件200及因應於需要之隔開構件300的基板100之該一側面的整個面與電子元件200及隔開構件300一起以第1樹脂400被覆，並使第1樹脂400硬化(第1圖(d))。
為了以第1樹脂400被覆基板100之一側之面的整個面，可使用模製、封膠(potting)等的樹脂密封法，但是在本實施形態，使用真空印刷法。若依據真空印刷法，可防止微小的氣泡混入模製之第1樹脂400的內部，又可省略用以除去微小的氣泡之脫泡的過程。
真空印刷法係可使用周知之真空印刷機來實施。作為周知之真空印刷機，可列舉是TORAY ENGINEERING股份有限公司所製造、銷售之真空印刷密封裝置的VE500(商標)。
關於真空印刷法之原理，使用第3圖，簡單說明之。在實施真空印刷法時，將基板100放置於例如是金屬製之遮罩的金屬遮罩450之間。然後，一面供給未硬化之狀態的第1樹脂400，一面使棒狀之在第3圖垂直於紙面之方向成為其長度方向的刮板460從位於第3圖(a)所示之一側的金屬遮罩450之上的位置朝向另一側的金屬遮罩450如在第3圖(b)之箭號所示移動。第1樹脂400係以刮板460的下面使其上面變平，並一面 進入電子元件200之間，一面無間隙地逐漸覆蓋基板100的表面。真空印刷法係在將基板100、金屬遮罩450以及刮板460全部裝入抽真空之未圖示之真空室內的狀態下被執行。因此，無氣泡進入第1樹脂400中的餘地。此外，在使刮板460如第3圖所示地移動的情況，刮板460之與基板100的距離或高度係一般是固定。
已被覆基板100之第1樹脂400係藉由放置適當的時間而硬化。
此外，有頂孔311設置於隔開構件300的頂部310，又，側壁孔321設置於隔開構件300之側壁部320的情況。硬化前之第1樹脂400係從那些孔進入隔開構件300的內部。
設置於第2圖(d)所示之隔開構件300之側壁部320的側壁孔321發揮如下的功能，藉由第1樹脂400在繞入側壁孔321內之狀態硬化，而更佳地固定隔開構件300與第1樹脂400。在進行削掉第1樹脂400的上部之後述之處理的情況亦隔開構件300的頂部310仍殘留於第1樹脂400內的情況，頂部310之頂孔311亦具有相同的功能。
對第1樹脂400要求進入電子元件200之間所需的填充性(這是硬化前的特性)、與電子元件200或基板100的密接性、以及不會產生翹曲之特性(這些是硬化後的特性)的3種特性。
為了第1樹脂400具有這些特性，第1樹脂400係具有如以下所示的特性即可。若是具有如以下所示之特性的第1樹脂400，硬化前與硬化後之第1樹脂都滿足上述之特性。
最好滿足之第1樹脂400的特性係對硬化前之特性而言，對包含填充劑之第1樹脂的總量之填充劑的百分比係在重量比80%以上，對硬化後之特性而言，線膨脹係數(α1)係11ppm/TMA以下，線膨脹係數(α2)係25ppm/TMA以下，25℃彈性係數係15GPa/DMA以上。
此外，作為滿足上述之特性之第1樹脂400的例子，可列舉PANASONIC股份有限公司所製造、銷售之樹脂成分(型號：CV5385(商標))。在這些樹脂成分，包含二氧化矽(作為填充劑)、環氧樹脂、硬化劑、改質劑等。樹脂成分係僅包含一種樹脂。因此，第1樹脂400之在本發明所指的主樹脂係環氧樹脂。
如上述所示，第1樹脂400包含填充劑，在上述之樹脂成分(型號：CV5385)，包含填充劑。又，這些樹脂成分所含之填充劑的量係對第1樹脂400整體，是在重量比成為80%以上的83%。填充劑係由線膨脹係數小的材料所製成，一般係由二氧化矽所製成。又，填充劑係為了滿足第1樹脂400之填充性，其粒徑係30μm以下較佳。所列舉之上述的2種樹脂成分所含的填充劑係都滿足這些條件。
又，所列舉之上述的樹脂成分之硬化後的線膨脹係數(α1)係11ppm/TMA，硬化後的線膨脹係數(α2)係25ppm/TMA，硬化後的25℃彈性係數係15GPa/DMA，滿足上述之較佳的條件。
其次，這未必是必需，除去第1樹脂400的上部。其主要目的在於藉由使基板100上之第1樹脂400的厚度變薄，而使最後所得之模製電路模組的厚度變薄。在本實施形 態，除去第1樹脂400中位於比第1圖(e)之以虛線L所示之位置更上側的第1樹脂400，又，在第1圖(f)表示已除去位於比以虛線L所示之位置更上側的第1樹脂400之狀態。
未必限定為此，在本實施形態，已除去位於比虛線L更上側的第1樹脂400後之第1樹脂400的上面成為與基板100之一側的面平行。又，這亦未限定為此，從在將高度最高之電子元件200當作電子元件200B的情況之其最上部，至已除去位於比虛線L更上側的第1樹脂400後之第1樹脂400的上面之距離成為30μm~80μm之間。
未必限定為此，在本實施形態，在除去第1樹脂400之位於比虛線L更上側的部分時，隔開構件300之頂部310及側壁部320的上側之固定的範圍亦與第1樹脂400一起被除去。藉此，隔開構件300成為僅其側壁部320殘留於第1樹脂400內之狀態。殘留於第1樹脂400內之隔開構件300的側壁部320成為隔開第1樹脂400的隔板。
此外，隔開構件300之上方的部分係在除去第1樹脂400之位於比虛線L更上側的部分時，未必與第1樹脂400一起被除去。在此情況，隔開構件300的高度係被設計成其頂部310比虛線L更低。
在除去第1樹脂400之位於比虛線L更上側之部分的方法，可使用適當之周知的技術。例如，藉銑床等之切削裝置或切割器等之研磨切削裝置，可除去第1樹脂400。
接著，未必是必需，在本實施形態，以第2樹脂500被覆與基板100平行之第1樹脂400的上面(與基板100相 對向之面)，並使第2樹脂500硬化(第1圖(g))。以第2樹脂500被覆第1樹脂400的上面，這係為了防止第1樹脂400所含的填充劑從第1樹脂400脫落。以第2樹脂500被覆第1樹脂400的上面之至少被後述之隔離層被覆的部分。
第2樹脂500係不含填充劑。第2樹脂500的材料係從硬化後的第2樹脂500之對第1樹脂400的密接性高者選擇。例如，可將環氧樹脂或丙烯酸樹脂作為第2樹脂500的材料。為了提高第2樹脂500之對第1樹脂400的密接性，作為第2樹脂500，使用種類與第1樹脂400之主樹脂所含的樹脂相同的係簡單。因為第1樹脂400之主樹脂係如上述所示是環氧樹脂，所以在本實施形態，可將環氧樹脂作為第2樹脂500的材料。在本實施形態，未限定為此，第2樹脂500係採用環氧樹脂。
第2樹脂500的厚度係在滿足以下之2個條件的範圍內儘量薄者較佳。首先，因為第2樹脂500擔任固持第1樹脂400內之填充劑的功用，所以需要厚至可固持之程度。其次，在第2樹脂500的表面，有為了使電鍍之對第2樹脂500的表面之密接性變佳而進行表面粗糙化的情況，但是因為第2樹脂500之層過薄時有礙於表面粗糙化，所以在進行表面粗糙化的情況需要厚至可表面粗糙化的程度。在滿足這2個條件下，亦使第2樹脂500的厚度變薄較佳。
又，未限定為此，在本實施形態，第2樹脂500係被覆第1樹脂400之整個上面。
在以第2樹脂500被覆第1樹脂400之上面所使用的技術 係可使用周知之技術。例如，可藉噴霧裝置之噴霧塗布以第2樹脂500被覆第1樹脂400之上面。
被覆第1樹脂400之上面的第2樹脂500係放置適當的時間而硬化。
其次，使第2樹脂500的表面粗糙化。第2樹脂500之表面的粗糙化係目的在於使後述之隔離層與其上面更佳地密接，為了達成此目的所進行。因為樹脂之表面的粗糙化技術係使用強酸或強鹼之蝕刻等周知者，所以在第2樹脂500之表面的粗糙化係使用該技術即可。
接著，對基板100進行半切處理(第1圖(h))。半切係對第2樹脂500、第1樹脂400以及基板100切割槽狀之切口100X的處理。
切割切口100X的範圍係跨相鄰之區塊120的邊界線之既定寬度的範圍。切口100X的深度係未限定為此，在本實施形態係作成到達基板100內的接地用電極110。藉此，在半切處理後，接地用電極110的端面在各區塊120的周緣露出。切口100X的寬度係未限定為此，例如是200μm~400μm。切口100X的寬度係根據第1樹脂400之特性、進行半切所使用之切割器的刀片寬度等所決定。
在半切處理，可使用周知之技術。例如，可使用將適當之寬度的刀片安裝於是DISCO股份有限公司所製造、銷售之全自動切割機DFD641(商標)者，進行半切處理。
接著，以隔離層600被覆第1樹脂400、第2樹脂500以及基板100中之以下所說明的位置(第1圖(i))。
隔離層600係在使用所製造之模製電路模組的情況，用以從由位於該模製電路模組之外的電子元件所引起的電磁波保護該模製電路模組中所含的電子元件200，或從由位於該模製電路模組內之電子元件200所引起的電磁波保護位於該模製電路模組外的電子元件。
隔離層600係藉適合遮蔽電磁波之具有導電性的金屬所形成。
本實施形態之隔離層600係2層，並形成為包含由是在電場之隔離具有優異之特性的金屬之第1金屬所構成的第1金屬被覆層610、與由是在磁場之隔離具有優異之特性的金屬之第2金屬所構成的第2金屬被覆層620之2層(第4圖)。作為第1金屬，例如可使用銅或鐵。作為第2金屬，例如可使用鎳。第1金屬被覆層610與第2金屬被覆層620係亦可使任一層在外部露出。未限定為此，在本實施形態，使第2金屬被覆層620在外部露出。這是在作為第1金屬使用銅的情況，因為銅係自然氧化而變色成黑色，用以防止那種外觀的劣化。
隔離層600係設置於第2樹脂500的表面、與因進行半切而在外部露出之第1樹脂400的側面及基板100的側面。隔離層600係在基板100的側面與基板100所具備之接地用電極110導通。又，隔離層600係在第1樹脂400的側面與構成隔板之隔開構件300的側壁部320中之與將側壁部320彼此連接的邊相對向的2個邊(這些邊係藉由進行半切處理而從第1樹脂400的側面露出)導通。藉此，隔開構件300係經由隔離層600與接地用電極110導通。不過，亦可能有隔開構件300係 不經由隔離層600，亦在其下端已與接地用電極110導通的情況。在此情況，亦可能隔離層600係在其下端未與接地用電極110的端面直接導通，而經由隔開構件300與接地用電極110導通。
隔離層600係可藉含有金屬粉之膏的塗布或電鍍來形成。在隔離層600是多層的情況，各層之形成方法係相同或不同都可。在本實施形態，以相同之方法形成第1金屬被覆層610與第2金屬被覆層620。
電鍍係不論濕式或乾式。作為濕式電鍍的例子，可列舉無電解電鍍。作為乾式電鍍的例子，可列舉物理氣相沉積(PVD)、化學氣相沉積(CVD)。作為前者之例子，列舉濺鍍、真空蒸鍍，作為後者之例子，列舉熱CVD、光CVD。
這些電鍍中，在耗費上及可使隔離層600內之殘留應力變小上，應選擇濕式電鍍。又，在濕式電鍍，可將隔離層600的厚度作成稍厚，易取得足以遮蔽電磁波的厚度。又，在濕式電鍍，包含無電解電鍍與電解電鍍，但是若考量模製電路模組所含的電子元件之受損的可能性，採用不必使電流流至成為加工對象之模製電路模組的表面的無電解電鍍較佳。
未限定為此，在本實施形態，以無電解電鍍形成第1金屬被覆層610與第2金屬被覆層620之雙方。
從遮蔽電場之觀點，第1金屬被覆層610的厚度係需要比5μm更厚。另一方面，第1金屬被覆層610的厚度係比5μm更愈厚，基本上愈能充分地發揮遮蔽電場的功能。第1金屬被覆層610的厚度係可作成比7μm更厚。進而，第1金屬被覆層 610的厚度係可作成比10μm更厚。尤其，藉由將第1金屬被覆層610的厚度作成比10μm更厚，若是在模製電路模組之內外所使用的電子元件係現有的，即使模製電路模組內之電子元件受到來自模製電路模組外之電子元件之電磁波的影響，或是來自模製電路模組內之電磁波對模製電路模組外之電子元件給與影響，亦就根據電場之電磁波而言，無法設想決定。即，反過來說，從為了遮蔽電磁波而遮蔽電場之觀點而言，若將第1金屬被覆層610的厚度作成比10μm更厚，就不必考量在模製電路模組內外所使用之電子元件是何物。另一方面，第1金屬被覆層610的厚度係比20μm更薄較佳。這是由於在不會降低電磁波之遮蔽效果下，可使最後所得之模製電路模組小形化。
從遮蔽磁場之觀點，第2金屬被覆層620的厚度係需要比5μm更厚。另一方面，第2金屬被覆層620的厚度係比5μm更愈厚，基本上愈能充分地發揮遮蔽磁場的功能。第2金屬被覆層620的厚度係可作成比7μm更厚。進而，第2金屬被覆層620的厚度係可作成比10μm更厚。尤其，藉由將第2金屬被覆層620的厚度作成比10μm更厚，若是在模製電路模組之內外所使用的電子元件係現有的，即使模製電路模組內之電子元件受到來自模製電路模組外之電子元件之電磁波的影響，或是來自模製電路模組內之電磁波對模製電路模組外之電子元件給與影響，亦就根據磁場之電磁波而言，無法設想決定。即，反過來說，從為了遮蔽電磁波而遮蔽磁場之觀點而言，若將第2金屬被覆層620的厚度作成比10μm更厚，就不必考量在模 製電路模組內外所使用之電子元件是何物。另一方面，第2金屬被覆層620的厚度係比20μm更薄較佳。這是由於在不會降低電磁波之遮蔽效果下，可使最後所得之模製電路模組小形化。
最後，沿著藉由進行半切所產生之切口100X，進行將基板100分割成各區塊120的全切處理(第1圖(j))。
在全切處理，可使用周知之技術。藉由使用將適當之寬度的刀片安裝於上述之是全自動切割機DFD641(商標)者，可進行全切處理。
藉此，從基板100之各區塊可逐個得到模製電路模組。
在第5圖，表示根據以上之方法所得之模製電路模組M的剖面圖，在第6圖，表示模製電路模組M的透視平面圖。
如第5圖所示，模製電路模組M所具備之基板100係與電子元件200一起藉第1樹脂400所被覆。又，第1樹脂400的上面係藉第2樹脂500所被覆。又，第2樹脂500的上面、第1樹脂400與第2樹脂500的側面、以及藉半切所露出之基板100的側面係藉隔離層600所覆蓋。隔離層600係如上述所示，由第1金屬被覆層610與第2金屬被覆層620所構成，這些層係如第5圖所示，與基板100的內部之接地用電極110的側面導通。隔離層600中經由第2樹脂500被覆第1樹脂400的部分係因為第2樹脂500存在，所以與由填充劑從第1樹脂400脫落所引起的脫落係沒有關係。隔離層600中被覆第1樹脂400之側面的部分係未經由第2樹脂500地被覆第1樹脂 400，但是因為藉半切處理而第1樹脂400的側面成為稍粗糙之狀態，所以隔離層600之對第1樹脂400的密接性高，而從第1樹脂400之側面的脫落難發生。
又，如第6圖所示，隔離層600係在第1樹脂400的側面與構成隔板之隔開構件300的側壁部320中之與將側壁部320彼此連接的邊相對向的2個邊導通。
電子元件200A係藉側壁部320包圍其側面的2面，藉隔離層600包圍其側面的2面，而且藉隔離層600包圍其上面。
其次，說明根據以上之實施形態之模製電路模組的製造方法之變形例。
<第1變形例>
第1變形例之模製電路模組的製造方法係與在上述之實施形態所說明者大致相同。進一步說明之，在第1圖(g)所說明之至以第2樹脂500被覆第1樹脂400的上面並使第2樹脂500硬化的過程係與上述之實施形態完全相同。
第1變形例之模製電路模組的製造方法與上述之實施形態相異者係所製造之模製電路模組的上面之隔離層600的一部分不存在而開口這一點。將開口設置於隔離層600的一部分，這例如在以下的情況需要。
在電子元件200例如是收發器的情況，該電子元件200係必須與外部的電子元件進行例如藉電波的通訊。在此情況，遮蔽電磁波之隔離層600成為藉電波之通訊的障礙。因此，設置該通訊所需的範圍，例如在進行通訊之電子元件200的正上隔離層600不存在的範圍，藉由將該範圍作成隔離層600的開 口，使模製電路模組所含的電子元件200中進行通訊者的通訊可實現，同時可藉隔離層600包圍其他的電子元件200。
依此方式，因應於狀況在隔離層600加工開口，這係第1變形例之模製電路模組的製造方法的要點。
在第1變形例之模製電路模組的製造方法，在第1圖(g)所示的過程後，將遮罩700重疊於第2樹脂500的表面(第7圖(a))。遮罩700係用以形成由後述之電鍍抗蝕劑所構成之層的模製。遮罩700係周知者即可，遮罩700係薄片狀，又，將遮罩開口710設置於應形成由電鍍抗蝕劑所構成之層的位置。在本第1變形例，對各區塊120各設置一個遮罩開口710，而且設置於該區塊120內之共同的位置。
接著，從遮罩700之上塗布電鍍抗蝕劑800(第7圖(b))。電鍍抗蝕劑800係由在其表面不會形成隔離層600的材料所構成。在本實施形態之電鍍抗蝕劑800係由在進行電鍍，更詳細說明之，無電解電鍍時，電鍍不會附著於其表面的材料所構成。因為電鍍抗蝕劑係周知者，所以省略說明。
電鍍抗蝕劑800係在與遮罩700之遮罩開口710對應的部分附著於第2樹脂500的表面，而在遮罩700所覆蓋的部分，不附著於第2樹脂500的表面。
接著，除去遮罩700(第7圖(c))。於是，由電鍍抗蝕劑800所構成之層殘留於第2樹脂500的表面中之適當的部分。例如，可將位於電鍍抗蝕劑800所存在之部分的正下之電子元件200C作為如上述之收發器，隔離層600不存在比較方便的電子元件200C。
然後，依與在上述之實施形態所說明者相同的方式進行半切處理(第7圖(d))。
接著，以與在上述之實施形態所說明者相同的方法，形成與在上述之實施形態所說明者相同之雙層構造的隔離層600(第7圖(e))。隔離層600係形成於由電鍍抗蝕劑800所構成之層不存在的部分，而在由電鍍抗蝕劑800所構成之層存在的部分係不形成。
然後，除去電鍍抗蝕劑800，藉由進行與上述之實施形態的情況相同的全切處理，完成在隔離層600之所要的位置具有開口630的模製電路模組(第7圖(f))。
<第2變形例>
第2變形例之模製電路模組的製造方法係與第1變形例之模製電路模組的製造方法一樣是製造其上面之隔離層600的一部分不存在而開口之模製電路模組的方法。
第2變形例之模製電路模組的製造方法係與在上述之實施形態所說明者大致相同。尤其，至在第1圖(g)所說明之以第2樹脂500被覆第1樹脂400的上面，並使第2樹脂500硬化的過程係與上述之實施形態大致相同。在至此的過程之第2變形例之模製電路模組的製造方法與上述的實施形態之模製電路模組的製造方法之相異點係，在第2變形例之模製電路模組的製造方法，未使用隔開構件300；在第2變形例之模製電路模組的製造方法，在將基板100與電子元件200一起以第1樹脂400被覆時，將自基板100之厚度大的隆起部410設置於第1樹脂400之適當的部分；以及省略使用第1圖(e)所說明切削第 1樹脂400之上方的過程(第8圖(a))。在第2變形例，後述之隔離層的開口形成於隆起部410所存在的部分。即，隆起部410設置於期望隔離層的開口存在於那裡的部分。
接著，依與在上述之實施形態所說明者相同的方式進行半切處理(第8圖(b))。
然後，以與在上述之實施形態所說明者相同的方法，形成與在上述之實施形態所說明者相同之雙層構造的隔離層600(第8圖(c))。
接著，將隆起部410與覆蓋隆起部410之第2樹脂500及覆蓋覆蓋隆起部410之第2樹脂500的隔離層600一起除去。在本實施形態，未限定為此，作成使隆起部410所存在之部分與經由第2樹脂500被覆隆起部410以外之隔離層600的表面成為同一面，並除去上述的部分。然後，藉由進行與上述之實施形態的情況相同的全切處理，完成在隔離層600之所要的位置具有開口630的模製電路模組(第8圖(d))。
400‧‧‧第1樹脂
500‧‧‧第2樹脂
600‧‧‧隔離層
610‧‧‧第1金屬被覆層
620‧‧‧第2金屬被覆層

Claims (10)

  1. 一種模製電路模組的製造方法，包含：第1被覆過程，係在其一側的面具有彼此鄰接之多個虛擬的區塊，而且在該一側的面之該區塊的各個組裝至少一個電子元件，將具有接地用電極之基板之該一側的整個面與該電子元件一起以是樹脂的第1樹脂被覆並使其硬化；半切過程，係將包含多個該區塊的邊界線上之既定寬度的該第1樹脂與該基板除去至該基板之既定厚度；隔離層形成過程，係藉包含金屬粉之膏的塗布或電鍍，將是與該接地用電極導通之金屬層的隔離層形成於該第1樹脂的表面、藉該半切過程所露出之該第1樹脂的側面以及該基板的側面；以及全切過程，係藉由在該區塊的邊界切斷該基板，而將該各區塊分離，藉此，得到根據該區塊之各個的複數個模製電路模組；將該隔離層形成為包含由是在電場之隔離具有優異之特性的金屬並是銅或鐵之第1金屬所構成的第1金屬被覆層、與由是在磁場之隔離具有優異之特性的金屬並是鎳之第2金屬所構成的第2金屬被覆層之2層，並使該第1金屬被覆層與該第2金屬被覆層分別比5μm更厚。
  2. 如申請專利範圍第1項之模製電路模組的製造方法，其中該第1金屬被覆層的厚度係比7μm更厚。
  3. 如申請專利範圍第2項之模製電路模組的製造方法，其中該第1金屬被覆層的厚度係比10μm更厚。
  4. 如申請專利範圍第1至3項中任一項之模製電路模組的製造方法，其中該第1金屬被覆層的厚度係比20μm更薄。
  5. 如申請專利範圍第1項之模製電路模組的製造方法，其中該第2金屬被覆層的厚度係比7μm更厚。
  6. 如申請專利範圍第5項之模製電路模組的製造方法，其中該第2金屬被覆層的厚度係比10μm更厚。
  7. 如申請專利範圍第1至5項中任一項之模製電路模組的製造方法，其中該第2金屬被覆層的厚度係比20μm更薄。
  8. 如申請專利範圍第1項之模製電路模組的製造方法，其中作為該第1樹脂，使用包含填充劑之樹脂；而且包含第2被覆過程，該第2被覆過程係以是不含填充劑之樹脂的第2樹脂被覆已被覆該基板之該第1樹脂的表面並使其硬化；在該隔離層形成過程，藉包含金屬粉之膏的塗布或電鍍，將是與該接地用電極導通之金屬層的隔離層形成於該第2樹脂的表面、藉該半切過程所露出之該第1樹脂的側面以及該基板的側面。
  9. 如申請專利範圍第1項之模製電路模組的製造方法，其中在執行該第1被覆過程後而且執行該隔離層形成過程之前，執行將已硬化之該第1樹脂的表面切削成其表面與該基板之該一側的面平行的第1樹脂成形過程。
  10. 一種模製電路模組，包含：基板，係具有接地用電極；至少一個電子元件，係被組裝於該基板之一側的面上； 第1樹脂層，係由將該基板之一側的面與該電子元件一起被覆之是樹脂的第1樹脂所構成；以及隔離層，係藉由將該第1樹脂層的表面、該第1樹脂層的側面以及該基板的側面被覆成與該接地用電極導通所形成；該隔離層係包含由是在電場之隔離具有優異之特性的金屬並是銅或鐵之第1金屬所構成的第1金屬被覆層、與由是在磁場之隔離具有優異之特性的金屬並是鎳之第2金屬所構成的第2金屬被覆層之2層，並將該第1金屬被覆層與該第2金屬被覆層分別作成比5μm更厚。
TW104139582A 2014-12-12 2015-11-27 模製電路模組及其製造方法 TW201637556A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2014/082955 WO2016092692A1 (ja) 2014-12-12 2014-12-12 モールド回路モジュール及びその製造方法
PCT/JP2015/082706 WO2016093040A1 (ja) 2014-12-12 2015-11-20 モールド回路モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
TW201637556A true TW201637556A (zh) 2016-10-16

Family

ID=56106936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139582A TW201637556A (zh) 2014-12-12 2015-11-27 模製電路模組及其製造方法

Country Status (6)

Country Link
US (1) US20170347462A1 (zh)
JP (2) JPWO2016092692A1 (zh)
CN (1) CN107114005A (zh)
DE (1) DE112015005552T5 (zh)
TW (1) TW201637556A (zh)
WO (2) WO2016092692A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217724B2 (en) 2015-03-30 2019-02-26 Mediatek Inc. Semiconductor package assembly with embedded IPD
US20170040266A1 (en) 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
JP7039224B2 (ja) * 2016-10-13 2022-03-22 芝浦メカトロニクス株式会社 電子部品の製造装置及び電子部品の製造方法
JP6654994B2 (ja) * 2016-10-31 2020-02-26 Ｔｏｗａ株式会社 回路部品の製造方法
JP6408540B2 (ja) 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
CN210223996U (zh) * 2017-02-28 2020-03-31 株式会社村田制作所 带薄膜屏蔽层的电子部件
WO2018221273A1 (ja) * 2017-06-02 2018-12-06 株式会社村田製作所 高周波モジュール及び通信装置
EP3462486B1 (en) 2017-09-29 2021-03-24 Qorvo US, Inc. Process for making a double-sided module with electromagnetic shielding
US10564679B2 (en) 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
US20200075547A1 (en) 2018-08-31 2020-03-05 Qorvo Us, Inc. Double-sided integrated circuit module having an exposed semiconductor die
WO2020071491A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
US10861794B2 (en) * 2018-10-31 2020-12-08 Advanced Semiconductor Engineering, Inc. Low frequency electromagnetic interference shielding
KR102639441B1 (ko) * 2018-11-09 2024-02-22 삼성전자주식회사 반도체 패키지 및 이에 이용되는 전자파 차폐 구조물
CN110473844B (zh) * 2019-07-26 2021-07-02 通富微电子股份有限公司 封装结构
CN110473859B (zh) * 2019-07-26 2021-07-02 南通通富微电子有限公司 封装结构
CN110518002B (zh) * 2019-07-26 2023-04-07 通富微电子股份有限公司 封装结构的形成方法
CN110534442B (zh) * 2019-07-26 2023-03-14 通富微电子股份有限公司 封装结构的形成方法
CN110718535B (zh) * 2019-07-26 2021-07-02 南通通富微电子有限公司 封装结构
CN110544677B (zh) * 2019-07-26 2023-03-14 通富微电子股份有限公司 封装结构
CN110718473B (zh) * 2019-07-26 2021-08-27 南通通富微电子有限公司 封装结构的形成方法
CN110718536B (zh) * 2019-07-26 2021-08-27 南通通富微电子有限公司 封装结构
WO2021017898A1 (en) * 2019-07-26 2021-02-04 Nantong Tongfu Microelectronics Co., Ltd Packaging structure andformation method thereof
US11201467B2 (en) 2019-08-22 2021-12-14 Qorvo Us, Inc. Reduced flyback ESD surge protection
WO2021060163A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 モジュールおよびその製造方法
TWI774008B (zh) 2020-06-19 2022-08-11 啟碁科技股份有限公司 封裝結構及其製造方法
KR20220000087A (ko) * 2020-06-25 2022-01-03 삼성전기주식회사 전자 소자 모듈
KR20220003342A (ko) * 2020-07-01 2022-01-10 삼성전기주식회사 전자 소자 패키지 및 이의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260500A (ja) * 1989-03-31 1990-10-23 Mitsubishi Rayon Co Ltd 電磁波しゃへいテープ
JP2002353685A (ja) * 2001-05-28 2002-12-06 Nisshin Steel Co Ltd 電磁波シールド材
JP5036563B2 (ja) * 2006-01-17 2012-09-26 スパンション エルエルシー 半導体装置およびその製造方法
WO2008062982A1 (en) * 2006-11-21 2008-05-29 Lg Innotek Co., Ltd Electromagnetic shielding device, radio frequency module having the same, and method of manufacturing the radio frequency module
JP5321592B2 (ja) * 2008-10-07 2013-10-23 株式会社村田製作所 電子部品モジュールの製造方法
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
JP2010278421A (ja) * 2009-04-27 2010-12-09 Murata Mfg Co Ltd 電子部品の製造方法
JP2014107372A (ja) * 2012-11-27 2014-06-09 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
JP2014175485A (ja) * 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法

Also Published As

Publication number Publication date
CN107114005A (zh) 2017-08-29
WO2016093040A1 (ja) 2016-06-16
US20170347462A1 (en) 2017-11-30
JPWO2016093040A1 (ja) 2017-04-27
DE112015005552T5 (de) 2017-08-24
WO2016092692A1 (ja) 2016-06-16
JPWO2016092692A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
TW201637556A (zh) 模製電路模組及其製造方法
TWI699159B (zh) 模製電路模組及其製造方法
TW201640996A (zh) 模製電路模組及其製造方法
CN108807304B (zh) 半导体封装元件
CN103400825B (zh) 半导体封装件及其制造方法
US10147685B2 (en) System-in-package devices with magnetic shielding
US20110298111A1 (en) Semiconductor package and manufactring method thereof
JP2006310629A (ja) 半導体装置及びその製造方法
CN110349938A (zh) 电子装置模块
US20110217837A1 (en) Connecting pad producing method
CN102573278A (zh) 多层布线基板
CN105336629B (zh) 电子封装模块的制造方法以及电子封装模块
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
US11127689B2 (en) Segmented shielding using wirebonds
TWI526131B (zh) 印刷電路板及其製造方法
WO2016092694A1 (ja) モールド回路モジュール及びその製造方法
KR20180009301A (ko) 반도체 패키지 및 그 제조 방법
CN110798991B (zh) 埋嵌式基板及其制作方法，及具有该埋嵌式基板的电路板
WO2016092693A1 (ja) モールド回路モジュール及びその製造方法
US10477703B2 (en) Wiring board
CN110062538B (zh) 一种阶梯槽槽底含引线的pcb制作方法及pcb
CN108260304B (zh) 复合电路板及其制造方法
JP6141705B2 (ja) 部品内蔵配線基板及びその製造方法
KR20080070316A (ko) 반도체 모듈