TW201618312A - 具有石墨烯結構之電容器、包括電容器之半導體裝置及其形成方法 - Google Patents

具有石墨烯結構之電容器、包括電容器之半導體裝置及其形成方法 Download PDF

Info

Publication number
TW201618312A
TW201618312A TW104122868A TW104122868A TW201618312A TW 201618312 A TW201618312 A TW 201618312A TW 104122868 A TW104122868 A TW 104122868A TW 104122868 A TW104122868 A TW 104122868A TW 201618312 A TW201618312 A TW 201618312A
Authority
TW
Taiwan
Prior art keywords
graphene
graphene structure
capacitor
layers
dielectric layer
Prior art date
Application number
TW104122868A
Other languages
English (en)
Other versions
TWI583006B (zh
Inventor
周淳朴
柯誌欣
邱博文
鄭兆欽
呂俊頡
黃崎峰
陳煥能
薛福隆
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201618312A publication Critical patent/TW201618312A/zh
Application granted granted Critical
Publication of TWI583006B publication Critical patent/TWI583006B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/04—Specific amount of layers or specific thickness
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/20—Graphene characterized by its properties
    • C01B2204/32—Size or surface area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一種電容器包括一第一石墨烯結構，具有複數個第一石墨烯層。該電容器更包括一介電層，在該第一石墨烯結構上方。該電容器更包括一第二石墨烯結構，在該介電層上方，其中該第二石墨烯結構具有複數個第二石墨烯層。

Description

具有石墨烯結構之電容器、包括電容器之半導體裝置及其形成方法
本發明是有關於一種半導體裝置，特別是有關於一種電容器。
含有金屬性電極的電容器，例如金屬氧化金屬(metal oxide metal，MOM)電容器或是金屬絕緣體金屬(metal insulator metal，MIM)電容器，使用金屬元件例如鋁或銅，以形成電容器。MOM電容器有能力儲存少於每平方微米10毫微微法拉(femto)(fF/μm2)。MIM電容器有能力儲存約30fF/μm2至100fF/μm2。
在一些例子中，使用具有高介電常數(即，高-k介電物質，high-k dielectric material)的介電物質來增加每單位面積的儲存能力。在一些例子中，是使用藉由原子層沈積法(atomic layer deposition，ALD)所形成的薄電極來增加每單位面積的儲存能力。
在本揭露的一些實施例中，一種電容器包括一第一石墨烯結構，具有複數個第一石墨烯層。該電容器更包括一介電 層，在該第一石墨烯結構上方。該電容器更包括一第二石墨烯結構，在該介電層上方，其中該第二石墨烯結構具有複數個第二石墨烯層。
在本揭露的一些實施例中，在該複數個第一石墨烯層中的石墨烯層的數量從2層到20層。
在本揭露的一些實施例中，在該第二複數個石墨烯中的石墨烯層數量相同於在該第一複數個石墨烯中的石墨烯層。
在本揭露的一些實施例中，在該第二複數個石墨烯中的石墨烯層數量不同於在該第一複數個石墨烯中的石墨烯層
在本揭露的一些實施例中，該電容器更包括一第一接點結構，用以將電荷載子轉移進該第一石墨烯結構，或從該第一石墨烯結構轉移出電荷載子。
在本揭露的一些實施例中，該第一接點結構延伸至該第一石墨烯結構以接觸該複數個第一石墨烯層的多個石墨烯層。
在本揭露的一些實施例中，該第一接點結構延伸穿透該介電層至該第一石墨烯結構。
在本揭露的一些實施例中，該第一接點結構包括一導電物質。該第一接點結構更包括一阻障層，將該導電物質與該第一石墨烯結構分開。
在本揭露的一些實施例中，該電容器更包括一第二接點結構，用以將電荷載子轉移進該第二石墨烯結構，或從該第二石墨烯結構轉移出電荷載子。
在本揭露的一些實施例中，該第二接點結構延伸至 該第二石墨烯結構以接觸該複數個第二石墨烯層的多個石墨烯層。
在本揭露的一些實施例中，在該第二石墨烯結構中的該第二接點結構具有本質上垂直的側壁。
在本揭露的一些實施例中，在該第二石墨烯結構中的該第二接點結構具有逐漸變細的側壁。
在本揭露的一些實施例中，該電容器更包括一生長層，在該介電層及該第二石墨烯結構之間。
在本揭露的一些實施例中，該生長層包括銅、鋁、鎢之至少一者。
在本揭露的一些實施例中，一種半導體裝置，包括一基板。該半導體裝置更包括一互聯結構，在該基板上方，該互聯結構具有複數個導電特徵。該半導體裝置更包括一電容器，在該互聯結構中，該電容器電性接觸該等導電特徵之至少一導電特徵。該電容器包括一第一石墨烯結構，具有複數個第一石墨烯層。該電容器更包括一介電層，在該第一石墨烯結構上方。該電容器更包括一第二石墨烯結構，在該介電層上方，其中該第二石墨烯結構具有複數個第二石墨烯層。
在本揭露的一些實施例中，該互聯結構包括一介電物質，在該等導電特徵之相鄰導電特徵之間，以及該介電層包括與該介電物質相同的物質。
在本揭露的一些實施例中，該互聯結構包括一介電物質，在該等導電特徵之相鄰導電特徵之間，以及該介電層包括與該介電物質不相同的物質。
在本揭露的一些實施例中，該電容器更包括一生長層，在該介電層及該第二石墨烯層之間。
在本揭露的一些實施例中，該等導電特徵之至少一導電特徵之物質相同於該生長層之物質。
在本揭露的一些實施例中，一種製作電容器之方法，包括形成一第一石墨烯結構，具有複數個第一石墨烯層。該方法更包括形成一介電層，在該第一石墨烯結構上方。該方法更包括形成一第二石墨烯結構，在該介電層上方，其中該第二石墨烯結構包括複數個第二石墨烯層。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
100‧‧‧半導體裝置
102‧‧‧基板
104‧‧‧互聯結構
110‧‧‧導電元件
150‧‧‧電容器
152‧‧‧第一石墨烯結構
154‧‧‧介電層
156‧‧‧第二石墨烯結構
158‧‧‧第一接點結構
160‧‧‧第二接點結構
100’‧‧‧半導體裝置
170‧‧‧生長層
200‧‧‧接點結構
藉由參照前述說明及下列圖式，本揭露之技術特徵及優點得以獲得完全瞭解。
圖1A為根據一些實施例，半導體裝置之剖面示意圖。
圖1B為根據一些實施例，半導體裝置之剖面示意圖。
圖2為根據一些實施例，電容器之接點結構之剖面示意圖。
圖3為根據一些實施例，製作半導體裝置方法之流程圖。
以下發明提供了許多不同的實施例或示例，用於實施所提供主題的不同特徵。以下描述組件和佈置的特定示例以簡 化本發明。當然這些僅僅是示例並不旨在進行限定。例如，以下描述中第一特徵形成在第二特徵上方或之上可以包括第一特徵和第二特徵直接接觸形成的實施例，還可包括在第一特徵和第二特徵之間形成額外特徵，從而使得第一特徵和第二特徵不直接接觸的實施例。此外，本發明可以在各個示例中重複附圖標記和/或字母。該重複是為了簡單和清楚的目的，本身並不規定所討論的各種實施例和/或配置之間的關係。
除此之外，類似「下面」、「之下」、「較低」、「之上」、「上部」等的空間相對用語可以在此用於便於說明，以描述如圖中所述的一個元件或特徵與另一個元件或特徵的關係。除了圖中說明的方向之外，空間相對用語意在包括使用者或操作的元件的不同方位。例如，如果圖中的元件被翻轉，被描述為在其他元件或特徵「之下」或「下面」的元件可以被定向為在其他元件或特徵「之上」。因此，示範性用語「之下」可以包括之上和之下的方位。元件可以被另外的定位(旋轉90度或在其他方位)，並且於此使用的空間相對描述形容用語可作類似的解釋。
圖1A為根據一些實施例，半導體裝置100之剖面示意圖。半導體裝置100包括基板102。一互聯結構104在基板102上方。互聯結構104包括複數個用於電性連接在基板中之主動裝置的導電元件。一導電元件110在互聯結構104之金屬層中。形成與導電元件110電性接觸之一電容器150。電容器150包括第一石墨烯結構152，與導電性元件110電性接觸。第一石墨烯結構152包括複數個石墨烯層。一介電層154在第一石墨烯結構152上。一第二石墨烯結構156在介電層154上。第二石墨烯結構156包括複數個石墨烯層。介電層154位於第一石墨烯結構152及第二石墨烯結構156之間以形成電容器結構。一第一接點結構158電性連接第一石墨烯結構 152。第一接點結構158用以將電荷載子轉移進第一石墨烯結構152，或從第一石墨烯結構152轉移出電荷載子。第二接點結構160電性連接第二石墨烯結構156。第二接點結構160用以將電荷載子轉移進第二石墨烯結構156，或從第二石墨烯結構156轉移出電荷載子。
基板102包括主動裝置及被動裝置。在一些實施例中，主動裝置包括電晶體、閘流體或其他適合的主動裝置。在一些實施例中，被動裝置包括電阻或其他適合的被動裝置。在一些實施例中，基板102包括記憶體胞或處理電路。
互聯結構104包括複數個導電性結構，用以電性連接在基板102中的主動裝置及被動裝置。在一些實施例中，導電結構包括銅、鋁、鎢或其他適合的導電物質。互聯結構也包括被動裝置，例如電容器150、電阻器、或其他合適的被動裝置。互聯結構包括介電物質，環繞該等導電結構以幫助減少相鄰導電結構間的串音干擾。在一些實施例中，介電物質包括氧化矽、氮化矽、氮氧化矽、或其他合適的介電物質。在一些實施例中，互聯結構104包括用於連接至其他基板的接觸焊墊。在一些實施例中，接觸焊墊可用於形成三維積體電路(threedimensional integrated circuit，3DIC)。
導電元件110為互聯結構104之該等導電結構中之一者。在一些實施例中，導電元件110包括銅、鋁、鎢或其他適合的導電物質。導電元件110可用於連接在基板102中的主動裝置或被動裝置。導電元件110也可用於轉移電荷至最接近基板102之第一石墨烯結構152之一層。
電容器150在導電元件110上。電容器150可用於儲存在互聯結構104中的電荷。電容器150也可用於幫助減少穿過互聯 結構104之電壓之波動。電容器150包括第一石墨烯結構152及第二石墨烯結構154。
石墨烯為排列成二維陣列之碳原子層。碳原子配置成六角形圖案。碳原子層的二維陣列幫助減少在分開的石墨烯層間的電荷轉移。在電容器150中使用石墨烯作為電極能幫助大量的電荷載子增加每單位面積的儲存能力，相較於其他電極物質。
相對的，金屬電極有能力將電荷載子轉移進平行基板102之頂部表面的方向，以及垂直基板102之頂部表面之方向。因此，金屬電極儲存靠近電極之外部表面的電荷載子。儲存主要靠近金屬電極之表面的電荷載子意味著金屬電極的中間部份不是用於儲存電荷載子，其減少每單位面積的電荷載子的儲存。藉由增加每單位電荷載子的儲存能力，能夠減少電極的整體面積，但還能維持電荷儲存能力以幫助減少半導體裝置的整體尺寸。
不使用金屬電極，使用石墨烯電極也能夠幫助減少使用昂貴的高-k介電物質，例如氧化鋯(zirconium oxide)或是氧化鉿(hafnium oxide)。對於石墨烯電極來說，有可能也能夠減少使用較慢且昂貴的形成技術，例如原子層沈積法(atomic layer deposition，ALD)。因此，石墨烯電極的使用也能夠幫助增加生產率並且減少在製造過程中的花費，相較於金屬電極。石墨烯的二維陣列結構還幫助藉由調整石墨烯結構中的層數量來調整電容器150之整體電容方式更容易些。
第一石墨烯結構152包括複數個石墨烯層。根據電容器150所想要的儲存電容量，選擇在第一石墨烯結構152中之層的數量。在一些實施例中，在第一石墨烯結構152中的石墨烯層的數量的範圍從約2層到約20層。在一些實施例中，層的數量大於20層以更進一部增加電容器150的整體儲存電容量。在第一石墨烯結構 152中的每一層阻礙電荷載子轉移至在第一石墨烯結構152中的相鄰層。即使當有電荷差存在於相鄰層間，在第一石墨烯結構152中的碳原子之二維陣列阻礙層之間的電荷載子轉移。
介電層154在第一石墨烯結構152上。在一些實施例中，介電層154之面積匹配第一石墨烯結構152的面積。在一些實施例中，第一石墨烯結構152包括被介電層154暴露的部份。在一些實施例中，介電層154包括氧化矽、氮化矽、或其他適合的介電物質。在一些實施例中，介電層154的物質相同於互聯結構154之介電物質。在一些實施例中，介電層的物質不同於互聯結構104之介電物質。在一些實施例中，介電層154之厚度的範圍從約100埃(angstroms，Å)至約500Å。若介電層154的厚度太小，在一些實施例中，介電層無法足夠的將第一石墨烯結構152與第二石墨烯結構156隔絕，以及電荷在第一石墨烯結構及第二石墨烯結構間直接的互換。若介電層154的厚度太大，在一些實施例中，電容器150的漏電將會增加超過至可接受的範圍。
第二石墨烯結構156包括複數個石墨烯層。在一些實施例中，第二石墨烯結構156的面積小於第一石墨烯結構152的面積或介電層154的面積。在一些實施例中，第二石墨烯結構156的面積相同或大於第一石墨烯結構的面積或介電層154的面積。根據電容器150所想要的儲存電容量，選擇在第二石墨烯結構156中的石墨烯層的數量的範圍從約2層到約20層。在一些實施例中，層的數量大於20層以更進一部增加電容器150的整體儲存電容量。在一些實施例中，第二石墨烯結構156中的層的數量相同於在第一石墨烯結構152中的層的數量。在一些實施例中，第二石墨烯結構156中的層的數量不相同於在第一石墨烯結構152中的層的數量。在第二石墨烯結構156中的每一層阻礙電荷載子轉移至在第一石墨烯 結構中的相鄰層。即使當有電荷差存在於相鄰層間，在第二石墨烯結構156中的碳原子之二維陣列會阻礙層之間的電荷載子轉移。
第一接點結構158用以電性連接第一石墨烯結構152。在一些實施例中，第一接點結構158為陰極。在一些實施例中，第一接點結構158為陽極。在一些實施例中，第一接點結構158包括導電物質，例如，銅、鋁、鎢或其他適合的導電物質。在一些實施例中，第一接點結構158更包括一阻障層，例如氮化鉭、氮化鈦、或其合適的阻障層。阻障層幫助避免或最小化從第一接點結構來的導電物質擴散至第一石墨烯結構152。在一些實施例中，第一接點結構158延伸穿過介電層154至第一石墨烯結構152。在一些實施例中，第一接點結構158延伸至被介電層154暴露的第一石墨烯結構152的部份。
由於電荷在第一石墨烯結構152的分隔層之間的轉移受到阻礙，第一接點結構158延伸至第一石墨烯結構以接觸石墨烯結構的多個層，以提昇在第一接點結構及第一石墨烯結構間的轉移。在一些實施例中，第一接點結構158接觸在第一石墨烯結構152中的所有的石墨烯層。在一些實施例中，第一接點結構158接觸在第一石墨烯結構152中的層少於第一石墨烯結構152中全部的石墨烯層。
第二接點結構160用以電性連接第二石墨烯結構156。在一些實施例中，第二接點結構160為陰極。在一些實施例中，第二接點結構160為陽極。在一些實施例中，第二接點結構160包括導電物質，例如，銅、鋁、鎢或其他適合的導電物質。在一些實施例中，第一接點結構158更包括一阻障層，例如氮化鉭、氮化鈦、或其合適的阻障層。阻障層幫助避免或最小化從第一接點結構來的導電物質擴散至第二石墨烯結構156。
由於電荷在第二石墨烯結構156的分隔層之間的轉移受到阻礙，第二接點結構160延伸至第二石墨烯結構以接觸石墨烯結構的多個層，以提昇在第二接點結構及第二石墨烯結構間的電荷轉移。在一些實施例中，第二接點結構160接觸在第二石墨烯結構156中的所有的石墨烯層。在一些實施例中，，第二接點結構160接觸在第二石墨烯結構156中少於全部的石墨烯層的層。在一些實施例中，第二接點結構160延伸穿過第二石墨烯結構156至介電層154。
圖1B為根據一些實施例，半導體裝置100’之剖面示意圖。半導體裝置100’相似於半導體裝置100以及相似的元件具有相同的參考號碼。相較於半導體裝置100，半導體裝置100’包括生長層170，在介電層154及第二石墨烯結構之間。
生長層170用以提昇在介電層154上形成第二石墨烯結構156的能力。為了在介電層154上形成擁有適當的阻抗力的半導體裝置100的第二石墨烯結構，生成温度約為700℃用於形成第二石墨烯結構。這生成温度會潛在的破壞結構，例如互聯結構104。這生成温度會引起互聯結構104中的導電物質擴散至環繞的介電物質中。這擴散將降低環繞的介電物質減少在相鄰導電元件間串音干擾的能力。
相對的，半導體裝置100’包括生長層170，其在介電層154及第二石墨烯層156之間以減少半導體裝置100’的第二石墨烯結構的生成温度。在一些實施例中，在生長層170上的第二石墨烯結構的生成温度的範圍從約400℃至約600℃。這較低的生成温度幫助減少對後段製程結構，像是互聯結構104，的傷害的風險。
在一些實施例中，生長層170包括銅、鋁、鎢或其他適合的導電物質。在一些實施例中，生長層170具有範圍從約100 奈米(nanometers，nm)至約500nm的厚度。在一些實施例中，若生長層170的厚度太薄，生長層不能夠有效的幫助第二石墨烯結構156的形成。若生長層170的厚度太厚，半導體裝置100’的尺寸增加卻沒有顯著的增加形成第二石墨烯結構156的能力。
圖2為根據一些實施例，接點結構200之剖面示意圖。接點結構200被指出以作為第二接點結構160(圖1A)之示例。雖然針對接點結構160進行討論，但接點結構200的細節也可以應用至第一接點結構158。接點結構200包括一導電物質162，被阻障層164環繞。接點結構200延伸至在第二石墨烯結構156之開口。在一些實施例中，在第二石墨烯結構156之開口具有本質上垂直的側壁。於此使用之本質上一詞是用來說明可歸因於在製造接點結構200期間之生產變形的垂直的變形。在一些實施例中，在第二石墨烯結構156中的開口具有逐漸變細的側壁。開口之逐漸變細的側壁意味著最靠近介電層154(圖1A)的開口的寬度小於離介電層最遠的開口的寬度。
在一些實施例中，接點結構延伸完全穿過第二石墨烯結構156，以接觸在第二石墨烯結構中的所有石墨烯層。在一些實施例中，接點結構200延伸僅部份穿過第二石墨烯結構156。
導電物質162可用於將電荷載子轉移至第二石墨烯結構156，或從第二石墨烯結構156將電荷載子轉移出。在一些實施例中，導電物質162包括銅、鋁、鎢或其他適合的導電物質。
阻障層164幫助避免或最小化從第二石墨烯結構156至導電物質162的碳原子的擴散，並且幫助避免或最小化導電物質162擴散至第二石墨烯結構。在一些實施例中，阻障層164包括氮化鉭、氮化鈦、或其合適的阻障層。
圖3為根據一些實施例，製作半導體裝置方法300之 流程圖。方法300開始於操作302，於其中，於基板上形成一互聯結構。在一些實施例中，互聯結構，例如是，互聯結構104(圖1A)藉由形成在基板上的介電物質形成於基板上，例如，基板102。在一些實施例中，介電物質藉由物理氣相沈積法(physical vapor deposition，PVD)、化學氣相沈積法(chemical vapor deposition，CVD)、原子層沈積法(atomic layer deposition，ALD)、旋轉塗布法、或其他適合的形成技術。
導電特徵係藉由雙鑲嵌製程(dual damascene process)形成於介電物質中，在一些實施例中。導電特徵電性連接在基板中的主動裝置或被動裝置。在一些實施例中，導電特徵包括銅、鋁、鎢或其他適合的導電物質。
在操作304中，形成第一石墨烯結構，其接觸互聯結構的導電特性。第一石墨烯結構，例如第一石墨烯結構152(圖1A)，包括複數個石墨烯層。在一些實施例中，在第一石墨烯結構中的石墨烯層的數量的範圍從約2層到約20層。在一些實施例中，第一石墨烯結構藉由CVD形成於導電結構上方。在一些實施例中，第一石墨烯結構係藉由使用包括甲烷(CH4)及氫(H2)的前驅物質而形成。在CVD製程期間，選擇氣體流及溫度使得石墨烯有效的生長於導電結構上。在一些實施例中，CVD製程包括多個步驟。在一些實施例中，CVD製程包括四個步驟。第一個步驟僅使用H2氣體並且以第一持續期間加熱半導體裝置至目標沈積溫度。第二步驟使用H2氣體並且以第二持續期間維持半導體裝置在目標沈積溫度。第三步驟在目標沈積溫度下使用H2及CH4以沈積石墨烯。以氣體流比CH4/H2大於一來維持氣體H2及CH4。在第四步驟中，冷卻半導體裝置。在一些實施例中，在第二步驟及第三步驟下在目標沈積溫度下維持半導體裝置包括維持CVD沈積腔室的壓 力，其範圍在約1托(Torr)至約4托之間。在一些實施例中，目標沈積溫度的範圍在400℃至約1000℃之間。
在操作306中，介電層形成於第一石墨烯結構上。介電層，例如介電層154(圖1A)是藉由PVD、CVD、ALD、旋轉塗布法、或其他適合的形成技術來形成，在一些實施例中。在一些實施例中，介電層包括氧化矽、氮化矽、氮氧化矽、碳化矽或其他合適的介電物質。在一些實施例中，介電層包括與互聯結構之介電質相同的物質。在一些實施例中，介電層包括不同於互聯結構之介電質的物質。
在一些實施例中，介電層形成於整個第一石墨烯結構上。在一些實施例中，形成介電層以暴露出第一石墨烯結構之一部分。在一些實施例中，介電層形成於整個第一石墨烯結構的上方並且介電的一部份被移除以暴露出部份的第一石墨烯結構。
在可選的操作308中，生長層形成於介電層上。生長層，例如生長層170(圖1B)用於協助第二石墨烯結構的形成。相較於第二石墨烯結構直接形成於介電層上，使用生長層能降低第二石墨烯結構的生成温度。在一些實施例中，生長層包括導電物質。在一些實施例中，導電物質包括銅、鋁、鎢或其他適合的導電物質。在一些實施中，生長層包括與在互聯結構中之導電物質相同的物質。在一些實施例中，生長層包括與在互聯結構中之導電物質不相同的物質。在一些實施例中，藉由PVD、ALD、濺鍍或其他合適的形成方法形成生長層。在一些實施例中，生長層具有範圍從約100奈米(nanometers，nm)至約500nm的厚度。在一些實施例中，生長層形成於整個介電層之上。在一些實施例中，生長層形成於小於整個介電層之上。在一些實施例中，生長層形成於整個介電層之上並且接著一部分的生長層被移除以暴露出介 電層的一部分。在一些實施例中，生長層被忽略，當半導體裝置的後段製程元件能夠禁得起較高的生成温度。
在操作310中，第二石墨烯結構形成於生長層上。第二石墨烯結構，例如第二石墨烯結構156(圖1B)包括複數個石墨烯層。在一些實施例中，在第二石墨烯結構中的石墨烯層的數量的範圍從約2層到約20層。在一些實施例中，第二石墨烯結構中的層的數量相同於在第一石墨烯結構中的層的數量。在一些實施例中，第二石墨烯結構中的層的數量不相同於在第一石墨烯結構中的層的數量。在一些實施例中，第二石墨烯層藉由類似於針對第一石墨烯結構所描述的製程形成於生長層的上方。在一些實施例中，使用相同於第一石墨烯結構的溫度形成第二石墨烯結構。在一些實施例中，使用不相同於第一石墨烯結構的溫度形成第二石墨烯結構。在一些實施例中，第二石墨烯結構形成於整個介電層上。在一些實施例中，第二石墨烯結構形成少於整個介電層上。在一些實施例中，忽略操作308，第二石墨烯結構直接形成於介電層上。
在操作312中，接點結構形成於該第一石墨烯結構及該第二石墨烯結構之每一者中。接點結構包括在第一石墨烯結構中的第一接點結構，例如第一接點結構158(圖1A)。接點結構更包括在第二石墨烯結構中的第二接點結構，例如第二接點結構160(圖1A)。藉由在第一石墨烯結構及第二石墨烯結構之每一者形成一開口來形成接點結構。在一些實施例中，至少一開口包括本質上垂直的側壁。在一些實施例中，至少一開口包括逐漸變細的側壁。
接點結構包括導電性物質及阻障層。在一些實施例中，導電物質包括銅、鋁、鎢或其他適合的導電物質。在一些實 施例中，第一接點結構的導電物質相同於第二接點結構的導電物質。在一些實施例中，第一接點結構的導電物質不相同於第二接點結構的導電物質。在一些實施例中，導電物質包括互聯結構之生長層或導電物質之一者相同的物質。在一些實施例中，導電物質包括與互聯結構之生長層及之導電物質不同的物質。
阻障層位於導電物質與第一石墨烯結構或第二石墨烯結構之間。在一些實施例中，阻障層包括氮化鉭、氮化鈦、或其合適的阻障層。在一些實施例中，第一接點結構的阻障層相同於第二接點結構的阻障層。在一些實施例中，第一接點結構的阻障層不相同於第二接點結構的阻障層。
接點結構延伸至少部份穿過第一石墨烯結構及第二石墨烯結構以接觸多個石墨烯層。在一些實施例中，第一接點結構延伸穿過第一石墨烯結構的全部石墨烯層。在一些實施例中，第一接點結構延伸穿過第一石墨烯結構中少於全部石墨烯層的層。在一些實施例中，第二接點結構延伸穿過第二石墨烯結構中的全部石墨烯層。在一些實施例中，第二接點結構延伸穿過第二石墨烯結構中少於全部石墨烯層的層。
在一些實施例中，方法包括額外的操作。在一些實施例中，方法300的操作的順序被改變。
這記載的一個觀點有關於電容器。電容器包括一第一石墨烯結構，具有複數個第一石墨烯層。該電容器更包括一介電層，在該第一石墨烯結構上方。該電容器更包括一第二石墨烯結構，在該介電層上方，其中該第二石墨烯結構具有複數個第二石墨烯層。
本敘述之另一觀點有關於半導體裝置。半導體裝置，包括一基板以及在該基板上方的一互聯結構。該互聯結 構具有複數個導電特徵。該半導體裝置更包括一電容器，在該互聯結構中，該電容器電性接觸該等導電特徵之至少一導電特徵。該電容器包括一第一石墨烯結構，具有複數個第一石墨烯層。該電容器更包括一介電層，在該第一石墨烯結構上方。該電容器更包括一第二石墨烯結構，在該介電層上方，該第二石墨烯結構具有複數個第二石墨烯層。
本敘述之又另一觀點有關於一種製作電容器之方法。該方法包括形成一第一石墨烯結構，具有複數個第一石墨烯層。該方法更包括形成一介電層，在該第一石墨烯結構上方。該方法更包括形成一第二石墨烯結構，在該介電層上方，其中該第二石墨烯結構包括複數個第二石墨烯層。
以上所述一些實施例的特徵，以使本領域內之技藝人士能更好的理解本發明的各個概念。本領域內之技藝人士他們可以很容易的將本申請公開的內容作為基礎來設計或更改其他的工藝及結構，以實現與本申請介紹的實施例相同的目的和實現同樣的優點。本領域內之技藝人士還應該注意意識到這種等效構造並不背離本發明精神的範疇，以及不在背離本發明精神和範疇的情況下，可作各種改變、替代或更改。
100‧‧‧半導體裝置
102‧‧‧基板
104‧‧‧互聯結構
110‧‧‧導電元件
150‧‧‧電容器
152‧‧‧第一石墨烯結構
154‧‧‧介電層
156‧‧‧第二石墨烯結構
158‧‧‧第一接點結構
160‧‧‧第二接點結構

Claims (10)

  1. 一種電容器，包括：一第一石墨烯結構，具有複數個第一石墨烯層；一介電層，在該第一石墨烯結構上方；以及一第二石墨烯結構，在該介電層上方，其中該第二石墨烯結構具有複數個第二石墨烯層。
  2. 如申請專利範圍第1項所述之電容器，更包括一第一接點結構，用以將電荷載子轉移進該第一石墨烯結構，或從該第一石墨烯結構轉移出電荷載子。
  3. 如申請專利範圍第2項所述之電容器，其中該第一接點結構延伸至該第一石墨烯結構以接觸該複數個第一石墨烯層的多個石墨烯層。
  4. 如申請專利範圍第2項所述之電容器，其中該第一接點結構延伸穿透該介電層至該第一石墨烯結構。
  5. 如申請專利範圍第2項所述之電容器，其中該第一接點結構包括：一導電物質；以及一阻障層，將該導電物質與該第一石墨烯結構分開。
  6. 如申請專利範圍第1項所述之電容器，更包括一第二接點結構，用以將電荷載子轉移進該第二石墨烯結構，或從該第二石墨烯結構轉移出電荷載子，其中該第二接點結構延伸至該第二石墨烯結構以接觸該複數個第二石墨烯層的多個石墨烯層。
  7. 如申請專利範圍第1項所述之電容器，更包括一生長層，在該介電層及該第二石墨烯結構之間。
  8. 一種半導體裝置，包括： 一基板；一互聯結構，在該基板上方，該互聯結構具有複數個導電特徵；以及一電容器，在該互聯結構中，該電容器電性接觸該等導電特徵之至少一導電特徵，其中該電容器包括：一第一石墨烯結構，具有複數個第一石墨烯層；一介電層，在該第一石墨烯結構上方；以及一第二石墨烯結構，在該介電層上方，其中該第二石墨烯結構具有複數個第二石墨烯層。
  9. 如申請專利範圍第8項所述之半導體裝置，其中該電容器更包括一生長層，在該介電層及該第二石墨烯層之間。
  10. 一種製作電容器之方法，包括：形成一第一石墨烯結構，具有複數個第一石墨烯層；形成一介電層，在該第一石墨烯結構上方；形成一第二石墨烯結構，在該介電層上方，其中該第二石墨烯結構包括複數個第二石墨烯層。
TW104122868A 2014-08-20 2015-07-15 具有石墨烯結構之電容器、包括電容器之半導體裝置及其形成方法 TWI583006B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/464,497 US10050104B2 (en) 2014-08-20 2014-08-20 Capacitor having a graphene structure, semiconductor device including the capacitor and method of forming the same

Publications (2)

Publication Number Publication Date
TW201618312A true TW201618312A (zh) 2016-05-16
TWI583006B TWI583006B (zh) 2017-05-11

Family

ID=55273994

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122868A TWI583006B (zh) 2014-08-20 2015-07-15 具有石墨烯結構之電容器、包括電容器之半導體裝置及其形成方法

Country Status (5)

Country Link
US (3) US10050104B2 (zh)
KR (2) KR20160022743A (zh)
CN (2) CN105679839A (zh)
DE (1) DE102015105457B4 (zh)
TW (1) TWI583006B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607764B2 (en) * 2010-10-20 2017-03-28 Chun-Yen Chang Method of fabricating high energy density and low leakage electronic devices
US10050104B2 (en) * 2014-08-20 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor having a graphene structure, semiconductor device including the capacitor and method of forming the same
US9735227B2 (en) * 2015-08-03 2017-08-15 Synopsys, Inc. 2D material super capacitors
US10319632B2 (en) * 2016-12-14 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect structure having a graphene barrier layer
US20180254317A1 (en) * 2017-03-02 2018-09-06 William B. Pohlman, III Graphene based in-plane micro-supercapacitors
EP3909082A1 (en) * 2019-02-07 2021-11-17 Huawei Technologies Co., Ltd. Semiconductor package with superconductive interconnections
CN115223985A (zh) * 2021-04-21 2022-10-21 联华电子股份有限公司 电容器结构的制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144546A (en) 1996-12-26 2000-11-07 Kabushiki Kaisha Toshiba Capacitor having electrodes with two-dimensional conductivity
US6037621A (en) 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
JP5302644B2 (ja) 2008-12-03 2013-10-02 キヤノン株式会社 撮像装置、及び撮像システム
US8193455B2 (en) * 2008-12-30 2012-06-05 Hitachi Global Storage Technologies Netherlands B.V. Graphene electronics fabrication
KR20100124894A (ko) * 2009-05-20 2010-11-30 주식회사 하이닉스반도체 깊은 콘택 구조체를 갖는 반도체 장치 및 그 제조방법
KR101095792B1 (ko) * 2009-07-03 2011-12-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
US8237146B2 (en) 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
WO2012008789A2 (ko) 2010-07-15 2012-01-19 성균관대학교산학협력단 그래핀의 저온 제조 방법, 및 이를 이용한 그래핀 직접 전사 방법 및 그래핀 시트
JP5550515B2 (ja) 2010-10-05 2014-07-16 株式会社東芝 グラフェン配線およびその製造方法
US8803636B2 (en) * 2010-12-09 2014-08-12 Nokia Corporation Apparatus and associated methods
WO2012145605A1 (en) * 2011-04-22 2012-10-26 The Regents Of The University Of California Graphene based optical modulator
CN102849961B (zh) * 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
KR101922864B1 (ko) * 2011-08-23 2018-11-28 삼성전기 주식회사 적층 세라믹 전자 부품 및 이의 제조방법
EP2602821B1 (en) * 2011-12-07 2014-02-12 Universität Augsburg Graphene-based nanodevices for terahertz electronics
EP2828894A1 (en) * 2012-03-22 2015-01-28 The University Of Manchester Photovoltaic cells
JP6119121B2 (ja) 2012-06-14 2017-04-26 ソニー株式会社 調光器、撮像素子および表示装置
US8519450B1 (en) 2012-08-17 2013-08-27 International Business Machines Corporation Graphene-based non-volatile memory
JP5755618B2 (ja) 2012-09-06 2015-07-29 株式会社東芝 半導体装置
JP5851369B2 (ja) * 2012-09-10 2016-02-03 株式会社東芝 半導体装置の製造方法
JP5972735B2 (ja) * 2012-09-21 2016-08-17 株式会社東芝 半導体装置
SG10201702495YA (en) * 2012-10-03 2017-04-27 Univ Singapore Touch screen devices employing graphene networks with polyvinylidene fluoride films
KR101481919B1 (ko) 2012-11-12 2015-01-14 성균관대학교산학협력단 단백질 및 그래핀을 이용한 바이오분자-커패시터 및 이의 용도
US8906773B2 (en) 2012-12-12 2014-12-09 Freescale Semiconductor, Inc. Integrated circuits including integrated passive devices and methods of manufacture thereof
US9202743B2 (en) 2012-12-17 2015-12-01 International Business Machines Corporation Graphene and metal interconnects
US9053843B2 (en) * 2013-01-22 2015-06-09 Bluestone Technologies (Cayman) Limited Graphene hybrid structures for energy storage applications
KR102100415B1 (ko) * 2013-07-15 2020-04-14 삼성전자주식회사 터널링 소자 및 그 제조방법
US9716220B2 (en) * 2013-08-21 2017-07-25 National University Of Singapore Graphene-based terahertz devices
JP2015050305A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体装置及びその製造方法
KR20150045043A (ko) * 2013-10-17 2015-04-28 한국전자통신연구원 그래핀 전극의 형성방법 및 이를 포함하는 커패시터
KR102140148B1 (ko) * 2013-11-29 2020-07-31 삼성전자주식회사 이차원 물질을 포함하는 메모리소자와 그 제조방법 및 동작방법
US9629251B2 (en) * 2013-12-11 2017-04-18 The United States Of America, As Represented By The Secretary Of The Navy Sub-micron laser patterning of graphene and 2D materials
JP6129772B2 (ja) * 2014-03-14 2017-05-17 株式会社東芝 半導体装置及び半導体装置の製造方法
US10050104B2 (en) * 2014-08-20 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor having a graphene structure, semiconductor device including the capacitor and method of forming the same

Also Published As

Publication number Publication date
US10050104B2 (en) 2018-08-14
DE102015105457B4 (de) 2022-11-10
TWI583006B (zh) 2017-05-11
CN105679839A (zh) 2016-06-15
US10854708B2 (en) 2020-12-01
CN112151676A (zh) 2020-12-29
KR101738309B1 (ko) 2017-05-19
KR20160022743A (ko) 2016-03-02
US20160056228A1 (en) 2016-02-25
US10510827B2 (en) 2019-12-17
DE102015105457A1 (de) 2016-02-25
US20180350898A1 (en) 2018-12-06
KR20160102143A (ko) 2016-08-29
US20200083318A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
TWI583006B (zh) 具有石墨烯結構之電容器、包括電容器之半導體裝置及其形成方法
US9966530B2 (en) Resistive random access memory device and method for fabricating the same
CN104979470B (zh) Rram单元的底电极的形成
US9159615B2 (en) Graphene interconnection and method of manufacturing the same
US8212299B2 (en) Semiconductor device having a thin film capacitor of a MIM (metal-insulator-metal) structure
US20080003768A1 (en) Capacitor of a memory device and method for forming the same
US10396217B2 (en) Decoupling finFET capacitors
US9984924B2 (en) Semiconductor device and formation thereof
TW201230063A (en) Graphene interconnection and method of manufacturing the same
TWI567915B (zh) Wiring structure and manufacturing method thereof
US9595527B2 (en) Coaxial carbon nanotube capacitor for eDRAM
JP2006060230A (ja) ３次元半導体キャパシタおよびその製造方法
CN103606624A (zh) 一种具有异质侧壁结构加热电极的相变存储器及其制备方法
US11411071B1 (en) Capacitor array structure and method for manufacturing a capacitor array structure, and semiconductor memory device
TW200425470A (en) Capacitors of semiconductor devices including silicon-germanium and metallic electrodes and methods of fabricating the same
KR101082097B1 (ko) 반도체 소자의 커패시터 및 형성 방법
US20100181646A1 (en) Semiconductor device and method for fabricating the same
CN103633241A (zh) 忆阻存储器及其制造方法
CN110391185A (zh) 制作半导体元件的方法
KR100631949B1 (ko) 반도체 소자의 캐패시터 형성방법
US20150255396A1 (en) Semiconductor device and formation thereof
US20140284814A1 (en) Semiconductor device and manufacturing method thereof
CN104867911B (zh) 半导体装置及其制造方法
KR20020050422A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20070090620A (ko) 반도체 캐패시터의 스토리지 노드 형성방법