CN103633241A - 忆阻存储器及其制造方法 - Google Patents
忆阻存储器及其制造方法 Download PDFInfo
- Publication number
- CN103633241A CN103633241A CN201210306813.4A CN201210306813A CN103633241A CN 103633241 A CN103633241 A CN 103633241A CN 201210306813 A CN201210306813 A CN 201210306813A CN 103633241 A CN103633241 A CN 103633241A
- Authority
- CN
- China
- Prior art keywords
- electrode
- hole
- titanium nitride
- resistance memory
- recall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种忆阻存储器,采用氮化钛材料作为器件的下电极,氮化钛相对于铝能够承受更高的温度,能实现在较高高温环境下通氢气/氮气退火改善阻变材料的金属氧化物阻变特性和均匀性,从而能改善阻变材料的初始态形貌,提高器件的初始电阻和低电阻状态的电阻值,降低器件的最大操作电流和功耗,还能降低器件的初始操作电压。本发明忆阻存储器的下电极的氮化钛材料能同时作为CMOS工艺的内部金属互连层的材料,能实现和CMOS工艺集成。本发明还公开了忆阻存储器的制造方法。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种忆阻存储器。本发明还涉及一种忆阻存储器的制造方法。
背景技术
金属氧化物阻变存储器是一种电阻可变随机存储器,称为忆阻存储器(RRAM),它通过金属氧化物存储单元电阻在电场作用下改变阻值达到擦写信息的目的。目前金属氧化物阻变存储器的存储介质多为单元金属氧化物,它在读写操作下,存储介质电阻偏小,操作电流过大,实际应用中存在功耗偏高的问题。
如图1所示,是现有忆阻存储器的结构示意图;其器件结构由几种膜质叠层结构组成,具体包括:
下电极11,由金属铝组成。
通孔,该通孔底部和所述下电极11相连。通孔是通过在形成于下电极11上方的介质层中刻蚀后形成。
底层电极材料13,由填充于通孔中的钨组成。
阻变材料14,由形成于底层电极材料13的顶部的氧化钨组成。
顶层电极材料15,由形成于阻变材料14顶部的钛或氮化钛(TI/TIN)组成。
上电极12,由金属铝组成。
现有忆阻存储器的氧化物材料可以作为现行的一种变阻材料,其在外部较高正向电压即下电极11接地、上电极12偏置高电压时,会出现高阻特性。当反方向在对其进行负向偏置电压即下电极11接接高电位、上电极12接地时会出现低电阻特性。
如图2所示,是现有忆阻存储器的SEM照片。其中上电极和下电极都由铝组成,阻变材料由氧化钨组成,在图2的右侧为阻变材料附件的器件的放大图,可以看出阻变层下面为钨、上面为氮化钛。现有器件中,以钨氧化物材料(WOx)作为一种电阻可变随机存储器,其一个制约应用的特性或者说弱点是初始电阻以及低电阻特性的阻值很低,通常以单个通孔电阻(常规尺寸到0.2×0.2微米平方)的阻值小于一百欧姆,最大也很难达到上千欧姆。这就决定其在对该结构进行电压偏置过程中会产生较大电流,通常阻变特性的操作电压需要2~5伏特,换算过来,阻变电压操作时对单个通孔产生数毫安培的电流。该电流会产生两个恶劣的效应:一是要求电路设计需要非常大的电流驱动能力,并产生非常大的功耗,极大地限制存储器的使用和容量;二是要求连接该阻变器单元的金属走线需要足够的电流容纳度,数毫安培的电流通常需要相应微米级以上的金属线宽,这比通常存储器的布线宽度宽了一个数量级以上,否则就会引起金属线的电迁移现象,极大地制约了芯片面积和应用。
另一方面,由于通过氧化等工艺形成的氧化物材料,其氧化物和顶层电极材料的钛/氮化钛接触的界面附近的氧含量分布具有一定的随机性,导致存储器的初始和低阻状态具有很大的离散性分布。通过一个高温氢气/氮气退火,使氧元素二次均匀分布,可改善该分布,温度越高效果越明显。但由于下电极铝的限制使得该退火温度只能在400度左右,对初始电阻的改善能力有限。
发明内容
本发明所要解决的技术问题是提供一种忆阻存储器,能改善阻变材料的初始态形貌,提高器件的初始电阻和低电阻状态的电阻值,降低器件的最大操作电流和功耗。为此,本发明还提供一种忆阻存储器的制造方法。
为解决上述技术问题,本发明提供的忆阻存储器包括:下电极,由氮化钛组成;通孔,该通孔底部和所述下电极相连;阻变材料,形成于所述通孔内并位于所述通孔内的底部位置,所述阻变材料和所述下电极接触;所述阻变材料为金属氧化物、或金属氧化物与氧化硅的叠层;所述阻变材料经过500℃~700℃退火;顶层电极材料,填充于所述阻变材料上方的通孔内,所述顶层电极材料由钨和形成于所述钨顶部的钛或氮化钛组成,所述钨和所述阻变材料相接触;上电极,形成于所述通孔顶部并和所述顶层电极材料的钛或氮化钛相接触。
进一步的改进是,所述阻变材料的金属氧化物为氧化铪,氧化钽,氧化铝。
进一步的改进是,所述阻变材料的退火气体为氢气或氮气。
进一步的改进是,忆阻存储器和CMOS工艺集成,CMOS工艺的内部金属互连层的材料采用氮化钛,所述忆阻存储器的下电极和所述CMOS工艺的内部金属互连层由同一层氮化硅光刻刻蚀形成。
进一步的改进是,在所述上电极的材料为铝或者铝铜合金。
为解决上述技术问题,本发明提供的忆阻存储器的制造方法包括如下步骤:
步骤一、淀积氮化钛,并对所述氮化钛进行光刻刻蚀形成下电极。
步骤二、在所述下电极上方形成通孔。
步骤三、采用原子层淀积设备在所述通孔内的底部位置上淀积形成金属氧化物、或形成金属氧化物与氧化硅的叠层,阻变材料由所述金属氧化物组成、或由所述金属氧化物与氧化硅的叠层组成。
步骤四、对所述阻变材料进行退火,退火温度为500℃~700℃。
步骤五、在所述通孔内依次填充钨、钛或氮化钛,由所述钨和所述钛或氮化钛组成顶层电极材料,所述钨和所述阻变材料接触。
步骤六、在所述通孔的顶部形成上电极,所述上电极和所述顶层电极材料的钛或氮化钛相接触。
进一步的改进是,步骤三中所述阻变材料的金属氧化物为氧化铪,氧化钽,氧化铝。
进一步的改进是,步骤四中所述阻变材料的退火气体为氢气或氮气。
进一步的改进是,忆阻存储器和CMOS工艺集成,步骤一中所淀积的氮化硅作为CMOS工艺的内部金属互连层的材料,采用同一次光刻刻蚀工艺对所述氮化钛进行刻蚀同时形成所述忆阻存储器的下电极和所述CMOS工艺的内部金属互连层。
进一步的改进是,步骤六中在所述上电极的材料为铝或者铝铜合金。
本发明通过采用氮化钛材料作为器件的下电极,氮化钛相对于铝能够承受更高的温度,所以能实现在较高高温环境下通氢气/氮气退火改善阻变材料的金属氧化物阻变特性和均匀性,从而能改善阻变材料的初始态形貌,提高器件的初始电阻和低电阻状态的电阻值,降低器件的最大操作电流和功耗,还能降低器件的初始操作电压。本发明忆阻存储器的下电极的氮化钛材料能同时作为CMOS工艺的内部金属互连层的材料,能实现和CMOS工艺集成。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有忆阻存储器的结构示意图;
图2是现有忆阻存储器的SEM照片;
图3是本发明实施例忆阻存储器的结构示意图;
图4是本发明实施例忆阻存储器和CMOS工艺集成的器件结构示意图;
图5A-图5G是本发明实施例忆阻存储器的制造方法各步骤中器件结构示意图。
具体实施方式
如图3所示,是本发明实施例忆阻存储器的结构示意图;本发明实施例忆阻存储器111包括:
下电极1,由氮化钛组成。
通孔2,该通孔2底部和所述下电极1相连。通孔2是通过在形成于下电极1上方的介质层中刻蚀后形成。
阻变材料3,形成于所述通孔2内并位于所述通孔2内的底部位置,所述阻变材料3和所述下电极1接触;所述阻变材料3为金属氧化物、或金属氧化物与氧化硅的叠层;所述阻变材料3的金属氧化物为氧化铪,氧化钽,氧化铝。所述阻变材料3经过500℃~700℃退火;退火气体为氢气或氮气。
顶层电极材料,填充于所述阻变材料3上方的通孔2内,所述顶层电极材料由钨4和形成于所述钨顶部的钛或氮化钛5组成,所述钨4和所述阻变材料3相接触。
上电极6,形成于所述通孔2顶部并和所述顶层电极材料的钛或氮化钛3相接触。在所述上电极6的材料为铝或者铝铜合金。
如图4所示,是本发明实施例忆阻存储器和CMOS工艺集成的器件结构示意图;所述忆阻存储器111和CMOS工艺集成,CMOS工艺中包括了多个MOS器件,MOS器件形成于硅衬底10上,在所述硅衬底10上形成有浅沟槽隔离11,由所述浅沟槽隔离11隔离出有源区。在有源区上形成有栅介质层和栅极多晶硅13,在栅极多晶硅13的侧壁上形成有侧墙,在栅极多晶硅13的两侧的有源区中形成有源漏区12。在MOS器件上方形成第一层间膜,通过光刻刻蚀在所述第一层间膜中形成有第一层通孔2a即接触孔,在所述第一层通孔2a中填充有金属钨将MOS器件的源漏区和栅极多晶硅引出。在所述第一层间膜上形成有氮化钛层,通过对该氮化钛层进行光刻刻蚀同时形成所述忆阻存储器的下电极1和所述CMOS工艺的内部金属互连层1a。在形成有下电极1和内部金属互连层1a的所述第一层间膜的上方形成有第二层间膜。对所述第二层间膜进行光刻刻蚀形成所述忆阻存储器111的通孔2和所述CMOS工艺的第二层通孔2b。
在所述忆阻存储器111的通孔2内的底部位置形成有阻变材料3,所述阻变材料3为金属氧化物、或金属氧化物与氧化硅的叠层;所述阻变材料3的金属氧化物为氧化铪,氧化钽,氧化铝,所述阻变材料3经过500℃~700℃退火;退火气体为氢气或氮气。
在所述忆阻存储器111的通孔2中填充有顶层电极材料,所述顶层电极材料由钨4和形成于所述钨顶部的钛或氮化钛5组成,所述钨4和所述阻变材料3相接触。同时,在所述CMOS工艺的第二层通孔2b中填充用钨4a。
在所述第二层间膜顶部形成有金属铝,对所述金属铝进行光刻刻蚀同时形成所述忆阻存储器111的上电极6和所述CMOS工艺金属互连层6a。
本发明实施例忆阻存储器的制造方法包括如下步骤:
步骤一、如图3所示,淀积氮化钛,并对所述氮化钛进行光刻刻蚀形成下电极1。
步骤二、如图3所示,在所述下电极1上方形成通孔2。所述通孔2是通过对形成于所述下电极1上方的介质层进行光刻刻蚀形成。
步骤三、如图3所示,采用原子层淀积设备在所述通孔2内的底部位置上淀积形成金属氧化物、或形成金属氧化物与氧化硅的叠层,阻变材料3由所述金属氧化物组成、或由所述金属氧化物与氧化硅的叠层组成;所述阻变材料3的金属氧化物为氧化铪,氧化钽,氧化铝。
步骤四、如图3所示,对所述阻变材料3进行退火,退火温度为500℃~700℃;退火气体为氢气或氮气。所述退火能改善所述阻变材料3的所述金属氧化物的阻变特性和均匀性,从而能改善阻变材料的初始态形貌,提高器件的初始电阻和低电阻状态的电阻值。
步骤五、如图3所示,在所述通孔2内依次填充钨、钛或氮化钛,由所述钨和所述钛或氮化钛组成顶层电极材料,所述钨和所述阻变材料3接触。
步骤六、如图3所示,在所述通孔2的顶部形成上电极6,所述上电极6和所述顶层电极材料的钛或氮化钛相接触。在所述上电极6的材料为铝或者铝铜合金。
本发明实施例忆阻存储器和CMOS工艺集成的制造方法包括如下步骤:
如图5A所示,在硅衬底10上形成CMOS工艺的器件14。之后,在形成有器件14的所述硅衬底10上形成第一层间膜15。采用光刻刻蚀工艺在所述第一层间膜上形成第一层通孔2a。在所述第一层通孔2a中填充有金属钨将器件14的电极引出。
步骤一、如图5B所示,在形成有所述第一层通孔2a的所述第一层间膜15上形成氮化钛层,对该氮化钛层进行光刻刻蚀同时形成所述忆阻存储器的下电极1和所述器件14的内部金属互连层1a。
步骤二、如图5C所示,在形成有下电极1和内部金属互连层1a的所述第一层间膜15的上方形成第二层间膜。对所述第二层间膜进行光刻刻蚀形成所述忆阻存储器111的通孔2和所述器件14的第二层通孔2b。
步骤三、如图5D所示,采用原子层淀积设备在所述硅衬底10的正面淀积金属氧化物、或形成金属氧化物与氧化硅的叠层,所述金属氧化物为氧化铪,氧化钽,氧化铝。由所述金属氧化物组成、或由所述金属氧化物与氧化硅的叠层组成阻变材料3。所述阻变材料3覆盖于所述第二层间膜、所述通孔2和第二层通孔2b的表面。
如图5E所示,对所述阻变材料3进行光刻刻蚀,使通孔2内的底部表面由到所述阻变材料3覆盖。
步骤四、如图5E所示,对所述阻变材料3进行退火,退火温度为500℃~700℃;退火气体为氢气或氮气。所述退火能改善所述阻变材料3的所述金属氧化物的阻变特性和均匀性,从而能改善阻变材料的初始态形貌,提高存储器的初始电阻和低电阻状态的电阻值。
步骤五、如图5F所示,在所述通孔2内依次填充钨4、钛或氮化钛,由所述钨和所述钛或氮化钛组成顶层电极材料,所述钨和所述阻变材料3接触。在所述第一层通孔2b也同时填充钨4a,以及在钨4a的顶部形成钛或氮化钛。
步骤六、如图5G所示,在所述第二层间膜的表面淀积金属铝,对金属铝进行光刻刻蚀在所述通孔2的顶部形成上电极6、以及在所述第二通孔2b的顶部形成金属互连层6a。所述上电极6和所述顶层电极材料的钛或氮化钛相接触。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (10)
1.一种忆阻存储器,其特征在于,包括:
下电极,由氮化钛组成;
通孔,该通孔底部和所述下电极相连;
阻变材料,形成于所述通孔内并位于所述通孔内的底部位置,所述阻变材料和所述下电极接触;所述阻变材料为金属氧化物、或金属氧化物与氧化硅的叠层;所述阻变材料经过500℃~700℃退火;
顶层电极材料,填充于所述阻变材料上方的通孔内,所述顶层电极材料由钨和形成于所述钨顶部的钛或氮化钛组成,所述钨和所述阻变材料相接触;
上电极,形成于所述通孔顶部并和所述顶层电极材料的钛或氮化钛相接触。
2.如权利要求1所述的忆阻存储器,其特征在于:所述阻变材料的金属氧化物为氧化铪,氧化钽,氧化铝。
3.如权利要求1所述的忆阻存储器,其特征在于:所述阻变材料的退火气体为氢气或氮气。
4.如权利要求1所述的忆阻存储器,其特征在于:忆阻存储器和CMOS工艺集成,CMOS工艺的内部金属互连层的材料采用氮化钛,所述忆阻存储器的下电极和所述CMOS工艺的内部金属互连层由同一层氮化硅光刻刻蚀形成。
5.如权利要求1所述的忆阻存储器,其特征在于:在所述上电极的材料为铝或者铝铜合金。
6.一种忆阻存储器的制造方法,其特征在于,包括如下步骤:
步骤一、淀积氮化钛,并对所述氮化钛进行光刻刻蚀形成下电极;
步骤二、在所述下电极上方形成通孔;
步骤三、采用原子层淀积设备在所述通孔内的底部位置上淀积形成金属氧化物、或形成金属氧化物与氧化硅的叠层,阻变材料由所述金属氧化物组成、或由所述金属氧化物与氧化硅的叠层组成;
步骤四、对所述阻变材料进行退火,退火温度为500℃~700℃;
步骤五、在所述通孔内依次填充钨、钛或氮化钛,由所述钨和所述钛或氮化钛组成顶层电极材料,所述钨和所述阻变材料接触;
步骤六、在所述通孔的顶部形成上电极,所述上电极和所述顶层电极材料的钛或氮化钛相接触。
7.如权利要求6所述的忆阻存储器,其特征在于:步骤三中所述阻变材料的金属氧化物为氧化铪,氧化钽,氧化铝。
8.如权利要求6所述的忆阻存储器,其特征在于:步骤四中所述阻变材料的退火气体为氢气或氮气。
9.如权利要求6所述的忆阻存储器,其特征在于:忆阻存储器和CMOS工艺集成,步骤一中所淀积的氮化硅作为CMOS工艺的内部金属互连层的材料,采用同一次光刻刻蚀工艺对所述氮化钛进行刻蚀同时形成所述忆阻存储器的下电极和所述CMOS工艺的内部金属互连层。
10.如权利要求6所述的忆阻存储器,其特征在于:步骤六中在所述上电极的材料为铝或者铝铜合金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210306813.4A CN103633241B (zh) | 2012-08-24 | 2012-08-24 | 忆阻存储器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210306813.4A CN103633241B (zh) | 2012-08-24 | 2012-08-24 | 忆阻存储器及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103633241A true CN103633241A (zh) | 2014-03-12 |
CN103633241B CN103633241B (zh) | 2016-11-16 |
Family
ID=50214049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210306813.4A Active CN103633241B (zh) | 2012-08-24 | 2012-08-24 | 忆阻存储器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103633241B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104681719A (zh) * | 2014-12-31 | 2015-06-03 | 清华大学 | 基于超材料的光忆阻片 |
CN111279499A (zh) * | 2018-09-19 | 2020-06-12 | 深圳市汇顶科技股份有限公司 | 忆阻器电极及其制备方法、忆阻器和阻变式存储器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101359648A (zh) * | 2007-08-03 | 2009-02-04 | 国际商业机器公司 | 可编程通孔器件及其制造方法以及集成逻辑电路 |
CN102244193A (zh) * | 2010-05-13 | 2011-11-16 | 复旦大学 | 包含钌掺杂的氧化钽基电阻型存储器及其制备方法 |
-
2012
- 2012-08-24 CN CN201210306813.4A patent/CN103633241B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101359648A (zh) * | 2007-08-03 | 2009-02-04 | 国际商业机器公司 | 可编程通孔器件及其制造方法以及集成逻辑电路 |
US20110217836A1 (en) * | 2007-08-03 | 2011-09-08 | International Business Machines Corporation | Programmable Via Devices in Back End of Line Level |
CN102244193A (zh) * | 2010-05-13 | 2011-11-16 | 复旦大学 | 包含钌掺杂的氧化钽基电阻型存储器及其制备方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104681719A (zh) * | 2014-12-31 | 2015-06-03 | 清华大学 | 基于超材料的光忆阻片 |
CN104681719B (zh) * | 2014-12-31 | 2017-10-31 | 清华大学 | 基于超材料的光忆阻片 |
CN111279499A (zh) * | 2018-09-19 | 2020-06-12 | 深圳市汇顶科技股份有限公司 | 忆阻器电极及其制备方法、忆阻器和阻变式存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN103633241B (zh) | 2016-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11037946B2 (en) | Three-dimensional memory devices and methods for forming the same | |
TWI670724B (zh) | 使用漏斗裝置之單元干擾預防 | |
US10147873B2 (en) | Free layer, magnetoresistive cell, and magnetoresistive random access memory device having low boron concentration region and high boron concentration region, and methods of fabricating the same | |
US11024802B2 (en) | Method of fabricating resistive memory | |
TWI450390B (zh) | 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統 | |
US10546998B2 (en) | Methods of forming memory and methods of forming vertically-stacked structures | |
KR101562969B1 (ko) | 반도체 장치 | |
EP2884666B1 (en) | FPGA device with programmable interconnect in back end of line portion of the device. | |
US10096654B2 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
US20220384487A1 (en) | Memory device and method of forming the same | |
CN106847789A (zh) | 导电结构、包含导电结构的系统及装置,及相关方法 | |
CN110291585A (zh) | 采用自对准的顶栅薄膜晶体管的嵌入式存储器 | |
CN103715352A (zh) | 电阻可变存储器结构及其形成方法 | |
US20230327024A1 (en) | Oxide Semiconductor Transistor Structure in 3-D Device and Methods for Forming the Same | |
US11646379B2 (en) | Dual-layer channel transistor and methods of forming same | |
JP7177260B2 (ja) | 水素障壁材料を有する垂直トランジスタを含むデバイス及び関連する方法 | |
CN103633241A (zh) | 忆阻存储器及其制造方法 | |
TWI848325B (zh) | 一種儲存單元組及其製造方法 | |
US11817485B2 (en) | Self-aligned active regions and passivation layer and methods of making the same | |
KR102258104B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
CN109994603B (zh) | 半导体器件结构及制备方法 | |
TWI816372B (zh) | 鐵電記憶體裝置及其形成方法 | |
KR20130017043A (ko) | 반도체 소자의 형성 방법 | |
WO2024159668A1 (zh) | 3d堆叠的半导体器件、阵列及其制造方法、电子设备 | |
US20240107772A1 (en) | Semiconductor structure and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |