KR20070090620A - 반도체 캐패시터의 스토리지 노드 형성방법 - Google Patents

반도체 캐패시터의 스토리지 노드 형성방법 Download PDF

Info

Publication number
KR20070090620A
KR20070090620A KR1020060020557A KR20060020557A KR20070090620A KR 20070090620 A KR20070090620 A KR 20070090620A KR 1020060020557 A KR1020060020557 A KR 1020060020557A KR 20060020557 A KR20060020557 A KR 20060020557A KR 20070090620 A KR20070090620 A KR 20070090620A
Authority
KR
South Korea
Prior art keywords
storage node
film
barrier
forming
layer
Prior art date
Application number
KR1020060020557A
Other languages
English (en)
Inventor
김백만
이영진
곽노정
김수현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060020557A priority Critical patent/KR20070090620A/ko
Publication of KR20070090620A publication Critical patent/KR20070090620A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 캐패시터의 스토리지 노드 형성방법을 개시한다. 개시된 본 발명의 방법은, 층간절연막이 형성되고, 상기 층간절연막 내에 실리콘 재질의 스토리지 노드 콘택 플러그가 형성된 반도체기판을 마련하는 단계와, 상기 스토리지 노드 콘택 플러그를 포함한 층간절연막 상에 몰드절연막을 형성하는 단계와, 상기 몰드절연막을 식각하여 스토리지 노드 콘택을 노출시키는 홀을 형성하는 단계와, 상기 홀 표면을 포함한 몰드절연막상에 베리어용 Ti막과 스토리지 노드용 TiN막을 인-시튜로 증착하는 단계 및 상기 베리어용 Ti막과 실리콘 재질의 스토리지 노드 콘택 플러그간 계면에 TiSi2막이 형성되도록 인-시튜로 베리어용 Ti막과 스토지지 노드용 TiN막이 증착된 기판 결과물에 대해 급속열처리를 수행하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 캐패시터의 스토리지 노드 형성방법{Method for forming storage node semiconductor capacitor}
도 1a은 종래의 스토리지 노드 금속막인 TiN막의 형성을 나타낸 도면.
도 1b는 종래의 급속 열처리공정 후에 TiSi2의 형성을 나타낸 도면.
도 2a 내지 도 2d는 본 발명에 따른 반도체 캐패시터의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도.
도 3a 내지 도 3c는 종래의 캐패시터 관련 특성과 본 발명에 따른 캐패시터 관련 특성을 비교한 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 반도체기판 20: 하부층
30: 층간절연막 40: 스토리지 노드 콘택 플러그
50: 몰드절연막 60: 홀
70: 베리어용 Ti막 80: 스토리지 노드용 TiN막
90: TiSi2막 100: 스토리지 노드
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 캐패시터의 신뢰성을 향상시킬 수 있는 스토리지 노드 형성방법에 관한 것이다.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 저장 전극(storage node, 이하, 스토리지 노드)과 플레이트 전극(plate node) 사이에 유전체막(dielectric)이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막의 사용 및 전극 표면적의 확대가 요구되며, 또한, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 또는, 전극 표면적을 넓히는 방식으로 진행되고 있다.
한편, 80㎚ 이하 tech를 적용한 제품 및 일부 100㎚ tech 제품의 캐패시터 구조는 MIM(Metal-Insulator-Metal)캐패시터 구조를 따르고 있다.
도 1a를 참조하면, 상기 MIM 캐패시터는 스토리지 노드로 사용하는 금속 물질로서 주로 TiN을 사용하고 있다. 또한, 상기 스토리지 노드를 형성하기 전에 상기 스토리지 노드와 하부막인 층간절연막간의 접착성 개선 및 전기적 특성 저하를 방지하기 위해 베리어 금속막으로 Ti를 형성하고 있으며, 게다가, 도 1b에서와 같이, 후속 급속 열처리(Rapid Thermal Anneal, 이하, RTA) 공정을 수행하게 되면 상 기 Ti가 TiSi2로 변형하게 되는데, 이는, 오믹 콘택(ohmaic contact)의 역할을 하게 된다.
일반적으로, 상기 스토리지 노드의 형성은 일반적으로 TiCl4를 그 원료로 하는 공정으로서, 동일한 장비의 각기 다른 챔버에서 진행하게 된다. 다시말해, 현재에 진행하고 있는 스토리지 노드 형성방법은, 먼저, 베리어 금속막인 Ti를 형성하고 나서, vacuum break하여 RTA를 수행한 후에, 다시 vaccum break하여, Ti를 형성한 동일 장비로 이송하여 스토리지 노드용 TiN을 형성하는 방법으로 진행하고 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 스토리지 노드 형성시 공정 단순화를 이룰 수 있는 반도체 캐패시터의 스토리지 노드 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 층간절연막이 형성되고, 상기 층간절연막 내에 실리콘 재질의 스토리지 노드 콘택 플러그가 형성된 반도체기판을 마련하는 단계; 상기 스토리지 노드 콘택 플러그를 포함한 층간절연막 상에 몰드절연막을 형성하는 단계; 상기 몰드절연막을 식각하여 스토리지 노드 콘택을 노출시키는 홀을 형성하는 단계; 상기 홀 표면을 포함한 몰드절연막상에 베리어용 Ti막과 스토리지 노드용 TiN막을 인-시튜로 증착하는 단계; 및 상기 베리어용 Ti막과 실리콘 재질의 스토리지 노드 콘택 플러그간 계면에 TiSi2막이 형성되도록 인- 시튜로 베리어용 Ti막과 스토지지 노드용 TiN막이 증착된 기판 결과물에 대해 급속열처리를 수행하는 단계;를 포함하는 반도체 캐패시터의 스토리지 노드 형성방법을 제공한다.
여기서, 상기 베리어용 Ti막은 CVD 공정에 따라 500∼700℃ 온도에서 5∼60Å 두께로 형성하는 것을 특징으로 한다.
상기 스토리지 노드용 TiN막은 CVD 공정에 따라 50∼500Å 두께로 형성하는 것을 특징으로 한다.
상기 급속열처리는 N2 분위기에서 수행하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 스토리지 노드 형성방법에 관한 것으로서, 실리콘 재질의 스토리지 노드 콘택 플러그가 구비된 층간절연막 상에 몰드절연막을 증착한 후, 이를 식각하여 상기 스토리지 노드 콘택 플러그를 노출시키는 홀을 형성한다. 그런다음, 상기 홀 표면을 포함한 몰드절연막상에 베리어용 Ti막과 스토리지 노드용 TiN막을 인-시튜(in-situ)로 증착한다. 다음으로, 상기 베리어용 Ti막과 실리콘 재질의 스토리지 노드 콘택 플러그간 계면에 TiSi2막이 형성되도록 기판 결과물에 급속열처리(rapid thermal annealing)를 수행한다.
이렇게 하면, vaccum break없이 동일한 장비 내에서 Ti막과 TiN막을 연속 증 착한 후, 급속열처리를 수행함으로서, 종래의 캐패시터(capacitor)의 관련 특성과는 동일하게 유지하면서 공정시간을 줄일 수 있어 공정 단순화의 잇점을 가져올 수 있다.
자세하게, 도 2a 내지 도 2d는 본 발명에 따른 반도체 캐패시터의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 하부층(20)이 형성된 반도체기판(10) 상에 층간절연막(30)을 증착한다. 그런다음, 상기 층간절연막(30)을 식각하여 하부층을 노출시키면서 스토리지 노드 콘택 플러그(storage node contact plug)가 형성될 영역을 한정하는 콘택홀을 형성한 후, 상기 콘택홀을 매립하도록 기판 전면 상에 실리콘 재질의 플러그용 막을 증착한다. 다음으로, 상기 플러그용 막을 층간절연막(30)이 노출될 때까지 CMP(Chemical Mechanical Polishing)하여 스토리지 노드 콘택 플러그(40)를 형성한다.
이어서, 상기 스토리지 노드 콘택 플러그(40)를 포함한 층간절연막(30) 상에 두껍게 몰드절연막(50)을 증착한다.
도 2b를 참조하면, 상기 몰드절연막(50)을 식각하여 스토리지 노드 콘택을 노출시키는 홀(60)을 형성한다. 그런다음, 상기 홀(60) 표면을 포함한 몰드절연막(50) 상에 베리어용 Ti막(70)과 스토리지 노드용 TiN막(80)을 인-시튜(in-situ)로 증착한다. 여기서, 상기 베리어용 Ti막(70)은 CVD(Chemical Vapor Deposition) 공정에 따라 500∼700℃ 온도에서 5∼60Å 두께로 증착하며, 상기 스토리지 노드용 TiN막(80)은 CVD(Chemical Vapor Deposition) 공정에 따라 50∼500Å 두께로 증착 한다.
도 2c를 참조하면, 상기 베리어용 Ti막(70)과 스토지지 노드용 TiN막(80)이 증착된 기판 결과물에 대해 인-시튜로 N2 분위기에서 급속열처리(Rapid Thermal Annealing)를 수행하여 상기 베리어용 Ti막(70)과 실리콘 재질의 스토리지 노드 콘택 플러그(40)간 계면에 TiSi2막(90)을 형성한다.
여기서, 본 발명은 홀(60) 내에 베리어용 Ti막(70)과 스토리지 노드용 TiN막(80)을 인-시튜로 증착하고 나서, 급속열처리를 수행하도록 한다. 이로 인해, 종래의 스토리지 노드 형성방법보다 공정시간을 줄일 수 있으며, 또한, 공정 단순화의 잇점을 얻을 수 있다.
다시 말해, 종래의 스토리지 노드 형성방법은, 홀 내에 베리어용 Ti막을 증착한 후, 급속열처리 장비로 이동하여 TiSi2를 형성하기 위해 어닐링(annealing)을 수행한다. 그런다음, 상기 베리어용 Ti막을 증착한 동일한 장비로 이동한 후, 스토리지 노드용 TiN막을 증착한다. 이와 같은 종래의 스토리지 노드 방법은 공정이 복잡할 뿐만 아니라 공정시간도 오래 걸리게 되는 문제점이 있었다.
그러나, 본 발명에서와 같이, Vaccum Break없이 동일한 장비 내에서 챔버(chamber)만 달리하여 Ti막과 TiN막을 연속 증착한 후, 급속열처리를 수행하게 되면 종래의 캐패시터(capacitor) 관련 특성(콘택저항, 셀 캐패시턴스, 셀 누설전류)과는 동일하게 유지하면서 공정시간을 줄일 수 있어 공정 단순화의 잇점을 가져올 수 있다.
도 3a 내지 도 3c는 종래의 캐패시터 관련 특성과 본 발명에 따른 캐패시터 관련 특성을 비교한 그래프이다.
도 2d를 참조하면, 상기 스토리지 노드용 TiN막(80)을 몰드절연막(50)이 노출될 때까지 식각하여 본 발명에 따른 스토리지 노드(storage node,100)를 형성함과 아울러 이웃하는 스토리지 노드(100)간을 분리시킨다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 베리어용 Ti막과 스토리지 노드용 TiN막을 인-시튜로 증착한 후, 급속열처리를 수행함으로서, 종래의 스토리지 노드 형성방법과는 동일하게 유지하면서 공정 시간을 줄일 수 있으며, 또한, 공정 단순화를 가져올 수 있는 잇점이 있다.

Claims (4)

  1. 층간절연막이 형성되고, 상기 층간절연막 내에 실리콘 재질의 스토리지 노드 콘택 플러그가 형성된 반도체기판을 마련하는 단계;
    상기 스토리지 노드 콘택 플러그를 포함한 층간절연막 상에 몰드절연막을 형성하는 단계;
    상기 몰드절연막을 식각하여 스토리지 노드 콘택을 노출시키는 홀을 형성하는 단계;
    상기 홀 표면을 포함한 몰드절연막상에 베리어용 Ti막과 스토리지 노드용 TiN막을 인-시튜로 증착하는 단계; 및
    상기 베리어용 Ti막과 실리콘 재질의 스토리지 노드 콘택 플러그간 계면에 TiSi2막이 형성되도록 인-시튜로 베리어용 Ti막과 스토지지 노드용 TiN막이 증착된 기판 결과물에 대해 급속열처리를 수행하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 캐패시터의 스토리지 노드 형성방법.
  2. 제 1 항에 있어서,
    상기 베리어용 Ti막은 CVD 공정에 따라 500∼700℃ 온도에서 5∼60Å 두께로 형성하는 것을 특징으로 하는 반도체 캐패시터의 스토리지 노드 형성방법.
  3. 제 1 항에 있어서,
    상기 스토리지 노드용 TiN막은 CVD 공정에 따라 50∼500Å 두께로 형성하는 것을 특징으로 하는 반도체 캐패시터의 스토리지 노드 형성방법.
  4. 제 1 항에 있어서,
    상기 급속열처리는 N2 분위기에서 수행하는 것을 특징으로 하는 반도체 캐패시터의 스토리지 노드 형성방법.
KR1020060020557A 2006-03-03 2006-03-03 반도체 캐패시터의 스토리지 노드 형성방법 KR20070090620A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060020557A KR20070090620A (ko) 2006-03-03 2006-03-03 반도체 캐패시터의 스토리지 노드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060020557A KR20070090620A (ko) 2006-03-03 2006-03-03 반도체 캐패시터의 스토리지 노드 형성방법

Publications (1)

Publication Number Publication Date
KR20070090620A true KR20070090620A (ko) 2007-09-06

Family

ID=38688990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060020557A KR20070090620A (ko) 2006-03-03 2006-03-03 반도체 캐패시터의 스토리지 노드 형성방법

Country Status (1)

Country Link
KR (1) KR20070090620A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968423B1 (ko) * 2008-08-29 2010-07-07 주식회사 하이닉스반도체 캐패시터의 스토리지 노드 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968423B1 (ko) * 2008-08-29 2010-07-07 주식회사 하이닉스반도체 캐패시터의 스토리지 노드 형성방법

Similar Documents

Publication Publication Date Title
KR100459717B1 (ko) 반도체 소자의 금속 콘택 형성 방법
KR100379527B1 (ko) 커패시터의 제조방법
KR100252055B1 (ko) 커패시터를 포함하는 반도체장치 및 그 제조방법
KR20070090620A (ko) 반도체 캐패시터의 스토리지 노드 형성방법
KR20020002739A (ko) 반도체 소자의 제조 방법
KR100376268B1 (ko) 반도체 소자의 캐패시터 제조방법
KR19980086199A (ko) 강유전체를 이용한 반도체 메모리의 커패시터 형성방법
KR100826978B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100268792B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100476374B1 (ko) 반도체소자 제조 방법
KR101111918B1 (ko) 반도체 소자의 스토리지 노드 형성방법
KR20020002081A (ko) 반도체 소자의 커패시터 제조 방법
KR100322839B1 (ko) 반도체소자의커패시터형성방법
KR100384844B1 (ko) 반도체소자 제조 방법
KR100364804B1 (ko) 반도체 소자의 제조방법
KR20030058817A (ko) 반도체소자의 커패시터 및 그 제조방법
KR100413478B1 (ko) 반도체 소자의 커패시터 형성 방법
KR20020050422A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100503963B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100694991B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100519375B1 (ko) 반도체 소자의 캐패시터 및 제조 방법
KR100900228B1 (ko) 반도체 소자 및 그의 제조방법
KR100384848B1 (ko) 반도체소자 제조 방법
KR100685631B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20070025007A (ko) 캐패시터의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid