KR101111918B1 - 반도체 소자의 스토리지 노드 형성방법 - Google Patents

반도체 소자의 스토리지 노드 형성방법 Download PDF

Info

Publication number
KR101111918B1
KR101111918B1 KR1020080009770A KR20080009770A KR101111918B1 KR 101111918 B1 KR101111918 B1 KR 101111918B1 KR 1020080009770 A KR1020080009770 A KR 1020080009770A KR 20080009770 A KR20080009770 A KR 20080009770A KR 101111918 B1 KR101111918 B1 KR 101111918B1
Authority
KR
South Korea
Prior art keywords
film
storage node
registration fee
abandoned
forming
Prior art date
Application number
KR1020080009770A
Other languages
English (en)
Other versions
KR20090083775A (ko
Inventor
하가영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080009770A priority Critical patent/KR101111918B1/ko
Publication of KR20090083775A publication Critical patent/KR20090083775A/ko
Application granted granted Critical
Publication of KR101111918B1 publication Critical patent/KR101111918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 식각 케미컬 침투로 인한 결함 발생을 방지할 수 있는 반도체 소자의 스토리지 노드 형성방법을 개시한다. 개시된 본 발명에 따른 스토리지 노드 형성방법은, 반도체 기판 상부에 절연막을 형성하는 단계와, 상기 절연막을 식각하여 스토리지 노드용 홀을 형성하는 단계와, 상기 스토리지 노드용 홀의 표면을 포함한 절연막 상에 Ti막을 형성하는 단계와, 상기 스토리지 노드용 홀 저면에 형성된 Ti막 부분이 실리사이드화되어 TiSix막으로 변환되도록 1차 열처리하는 단계와, 상기 TiSix막 및 Ti막 상에 비정질의 WNy막을 형성하는 단계와, 상기 비정질의 WNy막과 TiSix막 및 Ti막 사이의 계면에 TiNz막이 형성되도록 2차 열처리하는 단계를 포함한다.

Description

반도체 소자의 스토리지 노드 형성방법{METHOD FOR FORMING STORAGE NODE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 스토리지 노드 형성방법에 관한 것으로, 보다 상세하게는, 식각 케미컬 침투로 인한 결함 발생을 방지할 수 있는 반도체 소자의 스토리지 노드 형성방법에 관한 것이다.
최근 반도체 제조 기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀 면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다. 이에 따라, 소자의 리프레쉬 시간(refresh time)이 단축되고 소프트 에러가 발생한다는 문제점들이 야기되고 있고, 이러한 문제를 방지하기 위해, 높은 충전용량을 갖고 누설전류 발생이 적은 캐패시터의 개발이 지속적으로 요구되고 있다.
주지된 바와 같이, 캐패시터의 충전용량은 전극의 표면적 및 유전체의 유전상수에 비례하고, 전극간 거리에 해당하는 유전막의 두께에 반비례한다. 그러므로, 소망하는 충전용량을 확보하기 위해서는 전극의 표면적을 최대한 확보할 수 있는 구조로 캐패시터를 형성하고 그 높이를 최대한 높여주어야 하며, 아울러 유전상수가 큰 유전막을 사용하고 그 두께를 얇게 만들어야 한다.
이에 따라, 전극의 안쪽 벽면 뿐만 아니라 바깥쪽 벽면을 함께 이용하여 전극 표면적을 증가시킨 실린더(cylinder) 구조의 캐패시터가 적용되고 있고, 아울러, 종래의 유전상수 값이 큰 HfO2, Al2O3, ZrO3 및 Ta2O5 등과 같은 고유전물질을 유전막으로 적용하며 전극물질로서 폴리실리콘막 대비 내산화성이 우수한 질화물계 금속물질을 적용한 MIM(Metal-Insulator-Metal) 구조의 캐패시터가 제안되었다.
상기 질화물계 금속물질로는 주로 TiN 물질이 적용되고 있는데, 상기 TiN 물질과 같은 질화물계 금속물질을 전극물질로 적용하면 종래의 폴리실리콘막에 비해 유전막의 유효 두께를 감소시킬 수 있기 때문에 고집적 메모리 소자에서 요구하는 높은 충전용량을 갖는 캐패시터를 구현할 수 있다.
그러나, 전술한 TiN 물질(이하, TiN막)을 전극물질로 적용하는 종래 기술의 경우, 상기 TiN막의 입자가 주상 구조(columnar structure)로 성장되어 치밀하지 못한 결정입계(Grain Boundary)를 가지므로, 캐패시터 형성시 요구되는 몰드절연막의 습식 식각시 습식 케미컬이 쉽게 침투하여 스토리지 노드 콘택플러그가 어택(attack)을 받게 된다.
즉, 상기한 습식 식각 공정이 진행되는 동안, 습식 케미컬이 스토리지 노드 물질인 TiN막의 치밀하지 못한 결정입계를 뚫고 들어가 폴리실리콘막 재질의 스토리지 노드 콘택 플러그의 손실이 발생할 뿐 아니라, 연속적으로 층간절연막 내에 벙커성 결함이 발생될 수 있다. 그 결과, 이러한 벙커성 결함으로 인해 소자 특성 및 신뢰성이 저하된다.
본 발명은 식각 케미컬 침투로 인한 결함 발생을 방지할 수 있는 반도체 소자의 스토리지 노드 형성방법을 제공한다.
또한, 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 스토리지 노드 형성방법을 제공한다.
삭제
삭제
삭제
삭제
본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 형성방법은, 반도체 기판 상부에 절연막을 형성하는 단계; 상기 절연막을 식각하여 스토리지 노드용 홀을 형성하는 단계; 상기 스토리지 노드용 홀의 표면을 포함한 절연막 상에 Ti막을 형성하는 단계; 상기 스토리지 노드용 홀 저면에 형성된 Ti막 부분이 실리사이드화 되어 TiSix막으로 변환되도록 1차 열처리하는 단계; 상기 TiSix막 및 Ti막 상에 비정질의 WNy막을 형성하는 단계; 및 상기 비정질의 WNy막과 TiSix막 및 Ti막 사이의 계면에 TiNz막이 형성되도록 2차 열처리하는 단계;를 포함한다.
상기 Ti막은 CVD(Chemical Vapor Deposition), 또는, PVD(Physical Vapor Deposition) 방식으로 형성한다.
상기 1차 열처리는 RTA(Rapid Thermal Annealing) 방식으로 수행한다.
상기 TiSix막의 x는 1.5～3의 범위를 갖는다.
상기 비정질의 WNy막은 CVD, PVD 및 ALD 중 어느 하나의 방식으로 형성한다.
상기 CVD 방식은 소오스 가스로서 WF6 가스와 NH3 가스를 사용하여 수행한다.
상기 CVD 방식은 200～400℃의 온도 조건으로 수행한다.
상기 PVD 방식은 W 타겟을 N2 분위기에서 반응성 스퍼터링하는 방식으로 수행한다.
상기 N2 분위기는 10～50sccm의 N2를 플로우시켜 조성한다.
상기 PVD 방식은 200～400℃의 온도 조건으로 수행한다.
상기 WNy막의 y는 0.1～0.5의 범위를 갖는다.
상기 TiNz막의 z는 0.2～0.4의 범위를 갖는다.
상기 2차 열처리하는 단계 후, 상기 비정질의 WNy막과 TiNz막 및 Ti막을 상기 절연막이 노출되도록 제거하는 단계; 및 상기 절연막을 제거하는 단계;를 더 포함한다.
본 발명은 스토리지 노드용 홀의 표면 상에 Ti막과 비정질의 WN막을 차례로 형성한 후에 상기 비정질의 WN막이 열분해되도록 열처리함으로써, 상기 Ti막과 비정질의 WN막 사이의 계면에 결정질의 TiN막을 형성할 수 있으며, 이를 통해, 상기 Ti막과 TiN막 및 비정질의 WN막의 다층 구조를 형성할 수 있다.
따라서, 본 발명은 상기 Ti막과 TiN막 및 비정질의 WN막의 다층 구조가 후속 딥-아웃 공정시 식각 케미컬의 침투를 방지할 뿐 아니라, F와 N의 내방 확산을 방지함과 아울러 B의 외방 확산을 방지하는 역할을 하므로, 상기 식각 케미컬 침투로 인한 결함 발생을 방지할 수 있으며, 또한, 스토리지 노드의 전기적 특성을 향상시킬 수 있다. 그러므로, 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드를 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 반도체 기판(100) 상에 층간 절연막(102)이 형성되어 있 으며, 상기 층간 절연막(102) 내에 스토리지 노드 콘택 플러그(104)가 형성되어 있다. 그리고, 상기 스토리지 노드 콘택 플러그(104) 상에 스토리지 노드 콘택 플러그(104)와 콘택되도록 스토리지 노드(SN)가 형성되어 있다. 상기 스토리지 노드(SN)는 Ti막(108)과 TiN막(110a) 및 비정질의 WN막(110)의 다층 구조로 이루어지며, 상기 스토리지 노드 콘택 플러그(104)와 콘택되는 부분에 형성된 TiSi막(108a)을 포함한다. 상기 TiN막(110a)은, 바람직하게, TiNz막(0.2≤z≤0.4)으로 형성되고, 상기 비정질의 WN막(110)은, 바람직하게, WNy막(0.1≤y≤0.5)으로 형성되며, 상기 TiSi막(108a)은, 바람직하게, TiSix막(1.5≤x≤3)으로 형성된다.
여기서, 본 발명의 실시예에 따른 스토리지 노드(SN)는 Ti막(108)과 TiN막(110a) 및 비정질의 WN막(110)의 다층 구조로 이루어지므로, 상기 다층 구조를 통해 후속 딥-아웃 공정시 식각 케미컬의 침투를 방지할 수 있을 뿐 아니라, F와 N의 내방 확산을 방지함과 아울러 B의 외방 확산을 방지할 수 있다. 따라서, 본 발명은 상기 식각 케미컬 침투로 인한 결함 발생을 방지하고 스토리지 노드(SN)의 전기적 특성을 향상시킬 수 있으며, 이를 통해, 본 발명은 소자 특성 및 신뢰성을 향상시킬 수 있다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 소정의 하부 구조물(도시안됨)이 형성된 반도체 기판(100) 상에 상기 하부 구조물을 덮도록 층간 절연막(102)을 형성한다. 상기 층간 절연막(102)을 식각하여 콘택홀을 형성한 후, 상기 콘택홀을 매립하도록 도전막, 바람직하게, 폴리실리콘막을 형성하여 상기 층간 절연막(102) 내에 스토리지 노드 콘택 플러그(104)를 형성한다. 이어서, 상기 스토리지 노드 콘택 플러그(104)를 포함한 층간 절연막(102) 상에 몰드 절연막(106)을 형성한다.
도 2b를 참조하면, 상기 몰드 절연막(106)을 식각하여 다수개의 스토리지 노드용 홀(H)을 형성한다. 상기 스토리지 노드용 홀(H)은, 예컨대, 비등방성 식각 방식으로 형성하며, 상기 스토리지 노드 콘택 플러그(104)를 노출시키도록 형성한다.
도 2c를 참조하면, 상기 스토리지 노드용 홀(H)의 표면을 포함한 몰드 절연막(106) 상에 상기 몰드 절연막(106)의 프로파일을 따라 금속막, 예컨대, Ti막(108)을 형성한다. 상기 Ti막(108)은 CVD(Chemical Vapor Deposition), 또는, PVD(Physical Vapor Deposition) 방식으로 형성한다.
도 2d를 참조하면, 상기 Ti막(108)이 형성된 반도체 기판(100)을 1차 열처리한다. 상기 1차 열처리는, 예컨대, RTA(Rapid Thermal Annealing) 방식으로 수행한다. 상기 1차 열처리를 통해 상기 스토리지 노드용 홀(H) 저면에 형성된 Ti막(108) 부분이 스토리지 노드 콘택 플러그(104)의 폴리실리콘막과 반응하여 실리사이드화되어 TiSi막(108a)으로 변환된다. 상기 TiSi막(108a)은, 바람직하게, TiSix막(1.5≤x≤3)이다.
도 2e를 참조하면, 상기 스토리지 노드용 홀(H) 저면의 TiSi막(108a)을 포함한 상기 Ti막(108) 상에 비정질상을 갖는 막, 바람직하게, 비정질의 WN막(110)을 형성한다. 상기 비정질의 WN막(110)은, 예컨대, CVD, PVD 및 ALD 중 어느 하나의 방식으로 형성한다.
상기 CVD 방식은 소오스 가스로서 WF6 가스와 NH3 가스를 사용하여 200～400℃의 온도 조건으로 수행한다. 상기 PVD 방식은 200～400℃의 온도 조건에서 W 타겟을 N2 분위기에서 반응성 스퍼터링하는 방식으로 수행하며, 상기 N2 분위기는 10～50sccm의 N2를 플로우시켜 조성한다. 여기서, 상기 WN막(110)은 N의 함량이 50%이하일 때, 비정질상을 가지며, 바람직하게, WNy막(0.1≤y≤0.5)으로 형성한다.
도 2f를 참조하면, 상기 비정질의 WN막(110)이 형성된 반도체 기판(100)을 2차 열처리한다. 상기 2차 열처리를 통해 상기 비정질의 WN막(110)이 열분해되어 상기 비정질의 WN막(110)과 TiSi막(108a) 및 Ti막(108) 사이의 계면에 결정질의 TiN막(110a)이 형성된다. 상기 TiN막(110a)은, 바람직하게, TiNz막(0.2≤z≤0.4)으로 형성한다.
도 2g를 참조하면, 상기 비정질의 WN막(110), TiN막(110a) 및 Ti막(108)을 CMP(Chemical Mechanical Polishing), 또는, 에치백(Etch Back)하여 스토리지 노드(SN)를 형성한다. 상기 CMP 및 에치백 공정은 상기 스토리지 노드(SN) 간 분리가 이루지도록 상기 몰드 절연막(106)이 노출될때까지 수행함이 바람직하다.
도 2h를 참조하면, 상기 스토리지 노드(SN)가 형성된 반도체 기판(100)에 대해 상기 스토리지 노드(SN)의 형성틀 역할을 한 몰드 절연막을 제거하기 위한 딥- 아웃(Dip-out) 공정을 수행한다. 상기 딥-아웃 공정은 절연막 식각용 케미컬을 사용하여 수행함이 바람직하다.
전술한 본 발명의 실시예에서는, 스토리지 노드용 홀(H)의 표면을 포함한 몰드 절연막(106) 상에 Ti막(108)과 비정질의 WN막(110)을 형성한 다음에, 열처리를 통해 상기 Ti막(108)과 비정질의 WN막(110) 사이의 계면에 결정질의 TiN막(110a)을 형성함으로써, 상기 스토리지 노드용 홀(H)의 표면 상에 Ti막(108)과 TiN막(110a) 및 비정질의 WN막(110)의 다층 구조를 형성할 수 있다.
여기서, 본 발명은 상기 Ti막(108)과 TiN막(110a) 및 비정질의 WN막(110)의 다층 구조가 상기 딥-아웃 공정시 식각 케미컬의 침투를 방지할 뿐 아니라, F와 N의 내방 확산을 방지함과 아울러 B의 외방 확산을 방지하는 역할을 할 수 있다. 그러므로, 본 발명은 상기 식각 케미컬 침투로 인한 결함 발생을 방지할 수 있다. 또한, 본 발명은 스토리지 노드(SN)의 전기적 특성을 향상시킬 수 있으며, 누설 전류를 방지하고 콘택 저항을 개선할 수 있으며, 이에 따라, 소자 특성 및 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드를 설명하기 위한 단면도.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 층간 절연막
104 : 스토리지 노드 콘택 플러그 106 : 몰드 절연막
H : 스토리지 노드용 홀 108 : Ti막
108a : TiSi막 110 : 비정질의 WN막
110a: TiN막 SN : 스토리지 노드

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 기판 상부에 절연막을 형성하는 단계;
    상기 절연막을 식각하여 스토리지 노드용 홀을 형성하는 단계;
    상기 스토리지 노드용 홀의 표면을 포함한 절연막 상에 Ti막을 형성하는 단계;
    상기 스토리지 노드용 홀 저면에 형성된 Ti막 부분이 실리사이드화되어 TiSix막으로 변환되도록 1차 열처리하는 단계;
    상기 TiSix막 및 Ti막 상에 비정질의 WNy막을 형성하는 단계; 및
    상기 비정질의 WNy막과 TiSix막 및 Ti막 사이의 계면에 TiNz막이 형성되도록 2차 열처리하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    상기 Ti막은 CVD(Chemical Vapor Deposition), 또는, PVD(Physical Vapor Deposition) 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    청구항 7은(는) 설정등록료 납부시 포기되었습니다.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    상기 TiSix막의 x는 1.5～3의 범위를 갖는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    상기 비정질의 WNy막은 CVD, PVD 및 ALD 중 어느 하나의 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    상기 CVD 방식은 소오스 가스로서 WF6 가스와 NH3 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    상기 CVD 방식은 200～400℃의 온도 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    상기 PVD 방식은 W 타겟을 N2 분위기에서 반응성 스퍼터링하는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    상기 N2 분위기는 10～50sccm의 N2를 플로우시켜 조성하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    상기 PVD 방식은 200～400℃의 온도 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    상기 WNy막의 y는 0.1～0.5의 범위를 갖는 것을 특징으로 하는 반도체 소자의 스토리지 노드 형성방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    상기 TiNz막의 z는 0.2～0.4의 범위를 갖는 것을 특징으로 하는 반도체 소자 의 스토리지 노드 형성방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    상기 2차 열처리하는 단계 후,
KR1020080009770A 2008-01-30 2008-01-30 반도체 소자의 스토리지 노드 형성방법 KR101111918B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080009770A KR101111918B1 (ko) 2008-01-30 2008-01-30 반도체 소자의 스토리지 노드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080009770A KR101111918B1 (ko) 2008-01-30 2008-01-30 반도체 소자의 스토리지 노드 형성방법

Publications (2)

Publication Number Publication Date
KR20090083775A KR20090083775A (ko) 2009-08-04
KR101111918B1 true KR101111918B1 (ko) 2012-07-19

Family

ID=41204511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080009770A KR101111918B1 (ko) 2008-01-30 2008-01-30 반도체 소자의 스토리지 노드 형성방법

Country Status (1)

Country Link
KR (1) KR101111918B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100669553B1 (ko) * 2004-12-29 2007-01-15 주식회사 하이닉스반도체 반도체 소자의 저장 전극 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669553B1 (ko) * 2004-12-29 2007-01-15 주식회사 하이닉스반도체 반도체 소자의 저장 전극 형성 방법
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
KR20090083775A (ko) 2009-08-04

Similar Documents

Publication Publication Date Title
JP4064695B2 (ja) 半導体装置の製造方法
US7858483B2 (en) Method for fabricating capacitor of semiconductor device
KR100416602B1 (ko) 스택형 캐패시터의 제조 방법
JP2002222933A (ja) 半導体装置およびその製造方法
US6762110B1 (en) Method of manufacturing semiconductor device having capacitor
JP4925494B2 (ja) 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
JP2004140310A (ja) キャパシタ及びその製造方法
CN1331214C (zh) 半导体器件的制造方法
JP4571836B2 (ja) 半導体装置およびその製造方法
KR100546938B1 (ko) 캐패시터의 하부전극 형성 방법
KR101111918B1 (ko) 반도체 소자의 스토리지 노드 형성방법
KR100376268B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100677773B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100587088B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100826978B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100811255B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100968425B1 (ko) 반도체 소자의 제조방법
KR100680962B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100900228B1 (ko) 반도체 소자 및 그의 제조방법
JP5133643B2 (ja) 半導体装置の製造方法
KR100622610B1 (ko) 반도체소자의 캐패시터 및 그의 제조 방법
KR100670703B1 (ko) 반도체메모리장치의 캐패시터 및 그 제조 방법
KR20060122222A (ko) 반도체 소자 제조 방법
KR101061169B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee