TW201611684A - 中介基板及其製法 - Google Patents

中介基板及其製法 Download PDF

Info

Publication number
TW201611684A
TW201611684A TW103131118A TW103131118A TW201611684A TW 201611684 A TW201611684 A TW 201611684A TW 103131118 A TW103131118 A TW 103131118A TW 103131118 A TW103131118 A TW 103131118A TW 201611684 A TW201611684 A TW 201611684A
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
interposer
external
fabricating
Prior art date
Application number
TW103131118A
Other languages
English (en)
Other versions
TWI558288B (zh
Inventor
周保宏
許詩濱
許哲瑋
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW103131118A priority Critical patent/TWI558288B/zh
Priority to CN201410527274.6A priority patent/CN105405835B/zh
Priority to US14/541,688 priority patent/US9338900B2/en
Publication of TW201611684A publication Critical patent/TW201611684A/zh
Application granted granted Critical
Publication of TWI558288B publication Critical patent/TWI558288B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

一種中介基板之製法，係先提供具有第一線路層之承載板，且該第一線路層上具有複數導電柱，再形成第一絕緣層於該承載板上並露出該導電柱，接著形成第二線路層於該第一絕緣層與該導電柱上，再形成複數外接柱於該第二線路層上，之後形成第二絕緣層於該第一絕緣層上且外露該外接柱，再形成凹槽於該第二絕緣層上，最後移除該承載板，藉由形成無核心層之中介基板於該承載板上，故可省略通孔製程，以降低整體製程之成本，且製程簡易。本發明復提供該中介基板。

Description

中介基板及其製法
本發明係有關一種中介基板，尤指一種封裝堆疊結構用之中介基板及其製法。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂堆加複數封裝結構以形成封裝堆疊結構(Package on Package，PoP)，此種封裝方式能發揮系統封裝(System in Package，簡稱SiP)異質整合特性，可將不同功用之電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆疊設計達到系統的整合，適合應用於輕薄型各種電子產品。
早期封裝堆疊結構係將記憶體封裝件(俗稱記憶體IC)藉由複數焊球堆疊於邏輯封裝件(俗稱邏輯IC)上，且隨著電子產品更趨於輕薄短小及功能不斷提昇之需求，記憶體封裝件之佈線密度愈來愈高，以奈米尺寸作單位，因而其接點之間的間距更小；然，邏輯封裝件的間距係以微米尺寸作單位，而無法有效縮小至對應記憶體封裝件的 間距，導致雖有高線路密度之記憶體封裝件，卻未有可配合之邏輯封裝件，以致於無法有效生產電子產品。
因此，為克服上述問題，遂於記憶體封裝件11與邏輯封裝件12之間增設一中介基板(interposer substrate)10，如第1圖所示，該中介基板10之底端電性結合間距較大之具邏輯晶片120之邏輯封裝件12，而該中介基板10之上端電性結合間距較小之具記憶體晶片110之記憶體封裝件11。
然而，習知封裝堆疊結構1中，係以複數焊球13作為支撐與電性連接之元件，而隨著電子產品的接點(即I/O)數量愈來愈多，在封裝件的尺寸大小不變的情況下，各該焊球13間的間距需縮小，致使容易於回焊時發生橋接(bridge)的現象而發生短路(short circuit)問題，進而造成產品良率過低及可靠度不佳等問題。
因此，遂發展出以銅柱取代焊球13，藉由該銅柱於回焊時不會變形之特性，使各該銅柱之高度能保持一致，因而能避免橋接之問題，以提高產品良率。
第1A至1D圖係為習知中介基板10之製法之剖面示意圖。
如第1A圖所示，貫穿一如銅箔基材之板體10’以形成複數通孔100。
如第1B圖所示，於該板體10’之兩側藉由該銅箔10a分別形成一線路層14，且形成複數導電通孔15於該通孔100中以電性連接各該線路層14。
如第1C圖所示，形成一絕緣保護層16於該板體10’與各該線路層14上，且外露出部分線路層14，俾供作為電性接觸墊140。
如第1D圖所示，於該些電性接觸墊140上電鍍形成銅柱17。
惟，習知中介基板10之製法中，其製程較複雜(如形成通孔100)，致使成本較高，且需額外形成導電層170以電鍍製作該些銅柱17(依需求形成於一側或兩側)，故於後續移除多餘之導電層170時，通常會殘留些許之導電層170材質，因而會影響該些銅柱17之導電性(如殘留之導電層170會導通相鄰之銅柱17，導致短路)，使該中介基板10之整體導電性變差。
再者，該中介基板10之厚度需考量該板體10’(即核心層)而會受到限制(如難以薄化)，故當其厚度越薄時(如130um以下)，不僅不易生產，且易發生該板體10’破損等問題。
又，該線路層14之線寬/線距(Line Width/Line Space，簡稱L/S)的設計較易受限制，一般基板製程最小之線寬/線距僅能製出12/12um，但當L/S為25/25um以下時，良率即會受影響。
因此，如何克服習知技術中之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明提供一種中介基 板，係包括：一第一絕緣層，係具有相對之第一表面與第二表面；一第一線路層，係形成於該第一絕緣層之第一表面上；複數導電柱，係形成於該第一絕緣層中並電性連接該第一線路層；第二線路層，係形成於該第一絕緣層之第二表面上並電性連接該導電柱；複數外接柱，係設於該第二線路層上並電性連接該第二線路層；以及第二絕緣層，係形成於該第一絕緣層之第二表面與第二線路層上，且包圍各該外接柱之周圍並外露該些外接柱，又該第二絕緣層上形成有至少一用以容置電子元件之凹槽。
前述之中介基板中，該第二線路層未顯露於該第二絕緣層之表面。
本發明復提供一種中介基板之製法，係包括：提供具有一第一線路層之一承載板，且該第一線路層上具有複數導電柱；形成一第一絕緣層於該承載板上，其中，該第一絕緣層具有相對之第一表面與第二表面，使該第一絕緣層藉其第一表面結合至該承載板上，且該導電柱係外露於該第一絕緣層之第二表面；形成第二線路層於該第一絕緣層之第二表面與該些導電柱上；形成複數外接柱於該第二線路層上，並令該第二線路層電性連接該外接柱與該導電柱；形成第二絕緣層於該第一絕緣層之第二表面、外接柱與第二線路層上，且令該第二絕緣層外露該些外接柱；形成凹槽於該第二絕緣層上；以及移除該承載板，使該第一線路層外露於該第一絕緣層之第一表面。
前述之製法中，移除全部該承載板。
前述之中介基板及其製法中，該第一線路層之表面係低於該第一絕緣層之第一表面。
前述之中介基板及其製法中，該導電柱之端面係齊平該第一絕緣層之第二表面。
前述之中介基板及其製法中，該第二絕緣層係沿該外接柱之側面成型。
前述之中介基板及其製法中，移除部分該承載板，使保留之該承載板作為設於該第一絕緣層之第一表面上的支撐結構。
本發明復提供一種中介基板之製法，係包括：提供具有複數外接柱之一承載板，且各該外接柱之間具有第二絕緣層；形成第二線路層於該第二絕緣層與該些外接柱上，再於該第二線路層上形成複數導電柱；形成第一絕緣層於該第二絕緣層、外接柱、導電柱與第二線路層上，該第一絕緣層係具有相對之第一表面與第二表面，且該第一絕緣層藉其第二表面結合至該第二絕緣層上；形成第一線路層於該第一絕緣層之第一表面上，使該導電柱電性連接該第一線路層與第二線路層；移除該承載板，以外露出該外接柱後，形成凹槽於該第二絕緣層上。
前述之製法中，於提供該承載板時，各該外接柱之間復具有阻層，且該第二絕緣層係設於該阻層上。又於移除該承載板後，再移除該阻層，以形成該凹槽。另於移除該阻層後，形成凹部於各該外接柱之間。
前述之中介基板及其製法中，該導電柱之端面係齊平 該第一絕緣層之第一表面。
前述之中介基板及其製法中，該第二線路層係嵌埋於該第一絕緣層之第二表面上。
前述之中介基板及其製法中，復包括形成絕緣保護層於該第一線路層與該第一絕緣層之第一表面上，且該絕緣保護層外露該第一線路層之部分表面。
前述之中介基板及其兩種製法中，該第一絕緣層係以鑄模方式、塗佈方式或壓合方式形成者，故形成該第一絕緣層之材質係為鑄模化合物、底層塗料或介電材料。
前述之中介基板及其兩種製法中，該第二絕緣層係以鑄模方式、塗佈方式或壓合方式形成者，故形成該第二絕緣層之材質係為鑄模化合物、底層塗料或介電材料。
另外，前述之中介基板及其兩種製法中，復包括形成凹部於該第二絕緣層上，且該凹部係位於各該外接柱之間，又該凹部之深度係小於或等於該凹槽之深度。
由上可知，本發明中介基板及其製法，係藉由形成無核心層之中介基板於該承載板上，故於製程中可省略通孔製程，且藉由形成該第一絕緣層與第二絕緣層，即無需製作習知絕緣保護層，能降低整體製程之成本，且製程簡易。
再者，本發明因無習知板體之限制，故該中介基板不僅易於生產及無板體破損之問題，且能製作更細的線寬/線距之線路，以提高佈線密度。
1‧‧‧封裝堆疊結構
10,2,2’,3,3’,4,4’,5,5’,5”‧‧‧中介基板
10’‧‧‧板體
10a‧‧‧銅箔
100‧‧‧通孔
11‧‧‧記憶體封裝件
110‧‧‧記憶體晶片
12‧‧‧邏輯封裝件
120‧‧‧邏輯晶片
13‧‧‧焊球
14‧‧‧線路層
140,240,540‧‧‧電性接觸墊
15‧‧‧導電通孔
16,58,58’‧‧‧絕緣保護層
17‧‧‧銅柱
170‧‧‧導電層
20‧‧‧承載板
20’‧‧‧支撐結構
20a‧‧‧金屬材
21,51‧‧‧第一線路層
21a,26a,56a‧‧‧表面
210‧‧‧電性連接墊
211,241,541‧‧‧導電跡線
22,52‧‧‧導電柱
22a,25a,52a,55a‧‧‧端面
23,53‧‧‧第一絕緣層
23a,53a‧‧‧第一表面
23b,53b‧‧‧第二表面
24,54‧‧‧第二線路層
25,55‧‧‧外接柱
25c,55c‧‧‧側面
26,56‧‧‧第二絕緣層
27,57‧‧‧凹槽
29,50‧‧‧阻層
290‧‧‧預蝕刻位置
37,47,57’‧‧‧凹部
580,580’‧‧‧開孔
9‧‧‧封裝件
90‧‧‧電子元件
91‧‧‧基板
910‧‧‧接點
d,d’,t‧‧‧深度
h‧‧‧高度
第1圖係為習知封裝堆疊結構之剖視示意圖； 第1A至1D圖係為習知中介基板之製法之剖視示意圖；第2A至2H圖係為本發明之中介基板之製法之第一實施例之剖視示意圖；其中，第2H’圖係為第2H之另一態樣；第2I圖係為第2H圖之後續製程之剖視示意圖；第3A至3B圖係為本發明之中介基板之製法之第二實施例之剖視示意圖；其中，第3B’圖係為第3B圖之另一態樣；第4A至4B圖係為本發明之中介基板之製法之第三實施例之剖視示意圖；其中，第4B’圖係為第4B圖之另一態樣；以及第5A至5F圖係為本發明之中介基板之製法之第四實施例之剖視示意圖；其中，第5D’及5D”圖係為第5D圖之其它態樣，第5F’及5F”圖係為第5F圖之其它態樣。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術 內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2F圖係為本發明之第一實施例之無核心層式(coreless)中介基板2之製法之剖視示意圖。
如第2A圖所示，提供一承載板20。於本實施例中，該承載板20係為基材，例如銅箔基板或含矽板體，但無特別限制，本實施例係以銅箔基板作說明，其兩側具有金屬材20a。
如第2B圖所示，藉由圖案化製程，以形成一第一線路層21於該承載板20上。
於本實施例中，該第一線路層21係包含複數電性連接墊210與複數導電跡線211。
如第2C圖所示，藉由圖案化製程，以電鍍形成複數導電柱22於該第一線路層21之電性連接墊210上。
如第2D圖所示，形成一第一絕緣層23於該承載板20上，該第一絕緣層23係具有相對之第一表面23a與第二表面23b。在本發明中，該第一表面23a係指相對於第二表面23b者，而非限定其為平坦表面，且該第一絕緣層23藉其第一表面23a結合至該承載板20上，而該導電柱22係外露於該第一絕緣層23之第二表面23b。
於本實施例中，該第一絕緣層23係以鑄模方式、塗佈 方式或壓合方式形成於該承載板20上，且形成該第一絕緣層23之材質係為鑄模化合物(Molding Compound)、底層塗料(Primer)、或如環氧樹脂(Epoxy)之介電材料。
再者，藉由研磨製程，使該導電柱22之端面22a係齊平該第一絕緣層23之第二表面23b。
如第2E圖所示，藉由圖案化製程，先形成一第二線路層24於該第一絕緣層23之第二表面23b與該些導電柱22上，再以電鍍方式形成複數外接柱25於該第二線路層24上，且該外接柱25電性連接該第二線路層24。
於本實施例中，該第二線路層24係包含複數電性接觸墊240與複數導電跡線241，且該外接柱25係設於各該電性接觸墊240上，且該第二線路層24電性連接該外接柱25與該導電柱22。
再者，該些電性接觸墊240之位置係對應各該導電柱22之位置。於其它實施例中，該些電性接觸墊240之位置亦可不對應各該導電柱22之位置。
又，該外接柱25係為銅柱。
如第2F圖所示，形成第二絕緣層26於該第一絕緣層23之第二表面23b、外接柱25與第二線路層24上，且令該第二絕緣層26外露該些外接柱25，而該第二線路層24不會顯露於該第二絕緣層26。
於本實施例中，藉由研磨製程，使該第二絕緣層26之表面26a與該些外接柱25之端面25a齊平。
再者，該第二絕緣層26係以鑄模方式、塗佈方式或壓 合方式形成者，且形成該第二絕緣層26之材質係為鑄模化合物(Molding Compound)、底層塗料(Primer)、或如環氧樹脂(Epoxy)之介電材料。
如第2G圖所示，利用蝕刻方式移除該第二絕緣層26之方式，以形成用以容置電子元件之一凹槽27於該第二絕緣層26上，且該第二線路層24不會顯露於該第二絕緣層26。
於本實施例中，利用一阻層29(可為光阻類材質或金屬材質)開出預蝕刻位置290，再以物理或化學方式蝕刻該第二絕緣層26之材料，以形成該凹槽27，之後移除該阻層29。因此，藉由更簡便之方式製作高且平整的外接柱25，以於後續封裝製程時，利用該凹槽27之定位，使該外接柱25利於與其它元件之接點作連接。
再者，該第二絕緣層26係包圍各該外接柱25之周圍。
如第2H圖所示，移除全部該承載板20，使該第一線路層21之表面21a外露於該第一絕緣層23之第一表面23a，且該第一線路層21之表面21a係低於該第一絕緣層23之第一表面23a。
於本實施例中，係以蝕刻方式移除該金屬材20a，故會略蝕刻該線路層21之上表面21a，使該線路層21之上表面21a係微凹於該絕緣層23之第一表面23a。
如第2H’圖所示，圖案化蝕刻移除部分該承載板20，使保留之該承載板作為支撐結構20’，且該第一線路層21之表面21a外露於該第一絕緣層23之第一表面23a。
因此，於第一實施例之製法中，該中介基板2,2’係為無核心層式之線路設計，因而於製程中可省略通孔製程，且藉由形成該第一絕緣層23與第二絕緣層26，即無需製作習知絕緣保護層，故本實施例之整體製程之成本低，且製程簡易。
再者，因無習知板體之限制，故相較於習知中介基板，該中介基板2,2’不僅易於生產及無板體破損之問題，且能製作更細的線寬/線距之線路，以提高佈線密度。
又，本實施例之承載板20若具有金屬材時，將利用該金屬材20a作為導電層，因而無需額外形成導電層，即可電鍍製作該些外接柱25，故不會有殘留之導電層影響該些外接柱25之導電性之問題，致能提升該中介基板2,2’之整體導電性。
另外，於後續製程中，如第2I圖所示，可將該中介基板2堆疊於一設有如晶片之電子元件90的封裝件9上，且令該電子元件90容置於該凹槽27中，而該外接柱25係連接該封裝件9之基板91之接點910(如焊球)，該基板91係用以承載該電子元件90。有關該封裝件9之態樣並不限於圖式，特此述明。
第3A至3B圖係為本發明之第二實施例之中介基板3之製法之剖視示意圖。本實施例與第一實施例之差異在於第2D圖之後續製程之變化，其它相同處不再贅述。
如第3A圖所示，係於第2G圖之製程中，復形成複數凹部37於該第二絕緣層26上，且各該凹部37係位於各該 外接柱25之間，使該第二絕緣層26沿該外接柱25之側面成型。
於本實施例中，該凹部37之深度d係小於該凹槽27之深度t。具體地，該凹部37之深度d約該外接柱25之高度h之一半，但可依需求設計為該凹部37之深度d約該外接柱25之高度h之1/3、1/4或其它比例等。
再者，利用一阻層(可為光阻類材質，圖略)開出預蝕刻位置，再以物理或化學方式蝕刻該第二絕緣層26之材料，當於蝕刻時，會同時侵蝕光阻材與欲蝕刻位置之第二絕緣層26(即凹槽27)，故當侵蝕完該阻層後，才會開始侵蝕該第二絕緣層26之整面(即凹槽27與凹部37)，以形成深度不等之凹槽27與凹部37，使該第二絕緣層26呈現階梯狀。
如第3B圖所示，移除全部該承載板20，使該第一線路層21外露於該第一絕緣層23之第一表面23a。
如第3B’圖所示，圖案化蝕刻移除部分該承載板20，使保留之該承載板作為支撐結構20’，且該第一線路層21外露於該第一絕緣層23之第一表面23a。
因此，藉由該凹部37之設計，使各該外接柱25之外型更為明顯，以於後續封裝製程時，更有利於該外接柱25與其它元件之接點作連接。
第4A至4B圖係為本發明之第三實施例之中介基板4之製法之剖視示意圖。本實施例與第二實施例之差異在於該凹部之變化，其它相同處不再贅述。
如第4A圖所示，係於第2G圖之製程中，復形成複數凹部47於該第二絕緣層26上，使該第二絕緣層26沿該外接柱25之側面25c成型，即該外接柱25之側面25c未外露，且該凹部47之深度d’係等於該凹槽27之深度t。
於本實施例中，直接以物理或化學性方式蝕刻該第二絕緣層26之材料，以形成深度大致相同之凹槽27與凹部47。
如第4B圖所示，移除全部該承載板20，使該第一線路層21外露於該第一絕緣層23之第一表面23a。
如第4B’圖所示，圖案化蝕刻移除部分該承載板20，使保留之該承載板作為支撐結構20’，且該第一線路層21外露於該第一絕緣層23之第一表面23a。
第5A至5F圖係為本發明之第四實施例之中介基板5之製法之剖視示意圖。本實施例與第一實施例之差異在於製作導電結構之先後順序。
如第5A圖所示，藉由圖案化阻層50，形成複數外接柱55於一承載板20上。
於本實施例中，該承載板20係為基材，例如銅箔基板或含矽板體，但無特別限制，本實施例係以銅箔基板作說明，其兩側具有金屬材20a。
再者，該阻層50係以曝光顯影方式形成圖案化者，且該外接柱55係為電鍍銅柱。
又，該外接柱55凸出該阻層50之表面。具體地，先於該承載板20上圖案化阻層50，再電鍍形成該外接柱55， 之後移除該阻層50之部分材質，使該阻層50之表面低於該外接柱55之端面。
如第5B圖所示，形成第二絕緣層56於該阻層50上，使各該外接柱55之間形成有該第二絕緣層56。
於本實施例中，該第二絕緣層56係以係以鑄模方式、塗佈方式或壓合方式形成者，且形成該第二絕緣層56之材質係為鑄模化合物(Molding Compound)、底層塗料(Primer)、或如環氧樹脂(Epoxy)之介電材料。
再者，藉由研磨製程，使該第二絕緣層56之表面56a與該些外接柱55之端面55a齊平。
如第5C圖所示，形成一第二線路層54於該第二絕緣層56與該些外接柱55上，且形成複數導電柱52於第二線路層54上，再形成第一絕緣層53於該第二絕緣層56、外接柱55與第二線路層54上，該第一絕緣層53係具有相對之第一表面53a與第二表面53b，且該第一絕緣層53藉其第二表面53b結合至該第二絕緣層56與該些外接柱55上。
於本實施例中，該第二線路層54係包含複數電性接觸墊540與複數導電跡線541，該電性接觸墊540係設於該外接柱55上，且該第二線路層54電性連接該外接柱55。
再者，該第一絕緣層53係以係以鑄模方式、塗佈方式或壓合方式形成者，且形成該第一絕緣層53之材質係為鑄模化合物(Molding Compound)、底層塗料(Primer)、或如環氧樹脂(Epoxy)之介電材料。
如第5D圖所示，形成第一線路層51於該第一絕緣層 53之第一表面53a上，使該導電柱52電性連接該第一線路層51與第二線路層54。
於本實施例中，該第一線路層51係由複數電性連接墊所構成，且相較於該外接柱55，該第一線路層51係為較短之銅柱。
再者，該導電柱52之端面52a係齊平該第一絕緣層53之第一表面53a。
又，如第5D’及5D”圖所示，亦可形成一絕緣保護層58,58’於該第一線路層51與該第一絕緣層53之第一表面53a上，且該絕緣保護層58,58’具有複數開孔580,580’，以令該第一線路層51之部分表面對應外露於各該開孔580,580’。其中，第5D’圖所示之絕緣保護層58之材質係為如綠漆之防焊材，且第5D”圖所示之絕緣保護層58’之材質係為鑄模化合物、底層塗料、或如環氧樹脂之介電材料。
如第5E圖所示，接續第5D圖之製程，移除全部該承載板20，以外露出該外接柱55。
如第5F圖所示，移除該阻層50，以形成一凹槽57與複數凹部57’於該第二絕緣層56上，且該第二線路層54不會顯露於該第二絕緣層56。
於本實施例中，該凹部57’係位於各該外接柱55之間，且該凹部57’之深度d’係等於該凹槽57之深度t。
再者，該第二絕緣層56並未沿該外接柱55之側面55c成型，即外露該外接柱55之部分側面55c。
又，如第5F’圖所示，係接續第5D’圖之製程所得到之 中介基板5’。
另外，如第5F”圖所示，係接續第5D”圖之製程所得到之中介基板5”。
於本實施例中，先以阻層50製作外接柱55，再模壓一次介電材(如第二絕緣層56)，之後進行增層製程(如第二線路層54、第一絕緣層53、導電柱52與第一線路層51)，最後移除該阻層50。
本發明復提供一種中介基板2,2’,3,3’,4,4’,5,5’,5”，係包括：一第一絕緣層23,53、第一線路層21,51、複數導電柱22,52、第二線路層24,54、複數外接柱25,55、以及第二絕緣層26,56。
所述之第一絕緣層23,53係具有相對之第一表面23a,53a與第二表面23b,53b，且形成該第一絕緣層23,53係為鑄模化合物、底層塗料或介電材料。
所述之第一線路層21,51係形成於該第一絕緣層23,53之第一表面23a,53a中。於一實施例中，該第一線路層21係嵌埋於該第一絕緣層23之第一表面23a上，且該第一線路層21之表面21a係低於該第一絕緣層23之第一表面23a。
所述之導電柱22,52係形成於該第一絕緣層23,53中並電性連接該第一線路層21,51。
所述之第二線路層24,54係設於該第一絕緣層23,53之第二表面23b,53b上並電性連接該導電柱22,52。於一實施例中，該第二線路層54係嵌埋於該第一絕緣層53之第 二表面53b上。
所述之外接柱25,55係設於該第二線路層24,54上並電性連接該第二線路層24,54。
所述之第二絕緣層26,56係於該第一絕緣層23,53之第二表面23b,53b與第二線路層24,54上，且包圍各該外接柱25,55之周圍並外露該些外接柱25,55，又該第二絕緣層26,56上形成有用以容置電子元件90之凹槽27,57。
於一實施例中，該導電柱22之端面22a係齊平該第一絕緣層23之第二表面23b；於另一實施例中，該導電柱52之端面52a係齊平該第一絕緣層53之第一表面53a。
於一實施例中，該第二線路層24,54未顯露於該第二絕緣層26,56之表面。
於一實施例中，形成該第二絕緣層26,56之材質係為鑄模化合物、底層塗料或介電材料。
於一實施例中，該第二絕緣層26,56上復形成有複數凹部37,47,57’，且各該凹部37,47,57’係位於各該外接柱25,55之間。又，該凹部37之深度d係小於該凹槽27之深度t；或者，該凹部47,57’之深度d’係等於該凹槽27,57之深度t。
於一實施例中，該第二絕緣層26係沿該外接柱25之側面25c成型。
於一實施例中，所述之中介基板5’,5”復包括一絕緣保護層58,58’，係形成於該第一絕緣層53之第一表面53a與該第一線路層51上，且令該絕緣保護層58,58’外露該第一 線路層51之部分表面。
於一實施例中，所述之中介基板2’,3’,4’復包括一支撐結構20’，係設於該第一絕緣層23之第一表面23a上。
綜上所述，本發明中介基板及其製法，主要應用在細間距及高腳數之封裝堆疊結構之產品上，且在產品朝輕薄短小、功能越強、越快及儲存量愈高時，更需使用到本發明之中介基板。
再者，本發明之中介基板可藉由該外接柱結合邏輯封裝件或記憶體封裝件，且可藉由該第一線路層結合邏輯封裝件或記憶體封裝件。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧中介基板
21‧‧‧第一線路層
21a‧‧‧表面
22‧‧‧導電柱
23‧‧‧第一絕緣層
23a‧‧‧第一表面
23b‧‧‧第二表面
24‧‧‧第二線路層
25‧‧‧外接柱
26‧‧‧第二絕緣層
27‧‧‧凹槽

Claims (34)

  1. 一種中介基板，係包括：一第一絕緣層，係具有相對之第一表面與第二表面；一第一線路層，係形成於該第一絕緣層之第一表面上；複數導電柱，係形成於該第一絕緣層中並電性連接該第一線路層；第二線路層，係形成於該第一絕緣層之第二表面上並電性連接該導電柱；複數外接柱，係設於該第二線路層上並電性連接該第二線路層；以及第二絕緣層，係形成於該第一絕緣層之第二表面與第二線路層上，且包圍各該外接柱之周圍並外露該些外接柱，又該第二絕緣層上形成有至少一用以容置電子元件之凹槽。
  2. 如申請專利範圍第1項所述之中介基板，其中，形成該第一絕緣層之材質係為鑄模化合物、底層塗料或介電材料。
  3. 如申請專利範圍第1項所述之中介基板，其中，該第一線路層之表面係低於該第一絕緣層之第一表面。
  4. 如申請專利範圍第1項所述之中介基板，其中，該導電柱之端面係齊平該第一絕緣層之第一表面。
  5. 如申請專利範圍第1項所述之中介基板，其中，該導 電柱之端面係齊平該第一絕緣層之第二表面。
  6. 如申請專利範圍第1項所述之中介基板，其中，該第二線路層係嵌埋於該第一絕緣層之第二表面上。
  7. 如申請專利範圍第1項所述之中介基板，其中，該第二線路層未顯露於該第二絕緣層之表面。
  8. 如申請專利範圍第1項所述之中介基板，其中，形成該第二絕緣層之材質係為鑄模化合物、底層塗料或介電材料。
  9. 如申請專利範圍第1項所述之中介基板，其中，該第二絕緣層上復形成有複數凹部，且各該凹部係位於各該外接柱之間。
  10. 如申請專利範圍第9項所述之中介基板，其中，該凹部之深度係小於或等於該凹槽之深度。
  11. 如申請專利範圍第1項所述之中介基板，其中，該第二絕緣層係沿該外接柱之側面成型。
  12. 如申請專利範圍第1項所述之中介基板，復包括絕緣保護層，係形成於該第一絕緣層之第一表面與該第一線路層上，且令該絕緣保護層外露該第一線路層之部分表面。
  13. 如申請專利範圍第1項所述之中介基板，復包括支撐結構，係設於該第一絕緣層之第一表面上。
  14. 一種中介基板之製法，係包括：提供具有一第一線路層之一承載板，且該第一線路層上具有複數導電柱； 形成一第一絕緣層於該承載板上，其中，該第一絕緣層具有相對之第一表面與第二表面，使該第一絕緣層藉其第一表面結合至該承載板上，且該導電柱係外露於該第一絕緣層之第二表面；形成第二線路層於該第一絕緣層之第二表面與該些導電柱上；形成複數外接柱於該第二線路層上，並令該第二線路層電性連接該外接柱與該導電柱；形成第二絕緣層於該第一絕緣層之第二表面、外接柱與第二線路層上，且令該第二絕緣層外露該些外接柱；形成凹槽於該第二絕緣層上；以及移除該承載板，使該第一線路層外露於該第一絕緣層之第一表面。
  15. 如申請專利範圍第14項所述之中介基板之製法，其中，該第一絕緣層係以係以鑄模方式、塗佈方式或壓合方式形成於該承載板上。
  16. 如申請專利範圍第14項所述之中介基板之製法，其中，該第一線路層之表面係低於該第一絕緣層之第一表面。
  17. 如申請專利範圍第14項所述之中介基板之製法，其中，該導電柱之端面係齊平該第一絕緣層之第二表面。
  18. 如申請專利範圍第14項所述之中介基板之製法，其中，該第二絕緣層係以係以鑄模方式、塗佈方式或壓 合方式形成於該承載板上。
  19. 如申請專利範圍第14項所述之中介基板之製法，復包括形成凹部於該第二絕緣層上，且該凹部係位於各該外接柱之間。
  20. 如申請專利範圍第19項所述之中介基板之製法，其中，該凹部之深度係小於或等於該凹槽之深度。
  21. 如申請專利範圍第14項所述之中介基板之製法，其中，該第二絕緣層係沿該外接柱之側面成型。
  22. 如申請專利範圍第14項所述之中介基板之製法，係移除全部該承載板。
  23. 如申請專利範圍第14項所述之中介基板之製法，係移除部分該承載板，使保留之該承載板作為支撐結構。
  24. 一種中介基板之製法，係包括：提供具有複數外接柱之一承載板，且各該外接柱之間具有第二絕緣層；形成第二線路層於該第二絕緣層與該些外接柱上，再於該第二線路層上形成複數導電柱；形成第一絕緣層於該第二絕緣層、外接柱、導電柱與第二線路層上，其中，該第一絕緣層具有相對之第一表面與第二表面，供該第一絕緣層藉其第二表面結合至該第二絕緣層上；形成第一線路層於該第一絕緣層之第一表面上，使該導電柱電性連接該第一線路層與第二線路層；移除該承載板，以外露出該外接柱後，形成凹槽 於該第二絕緣層上。
  25. 如申請專利範圍第24項所述之中介基板之製法，其中，於提供該承載板時，各該外接柱之間復具有阻層，且該第二絕緣層係設於該阻層上。
  26. 如申請專利範圍第25項所述之中介基板之製法，其中，於移除該承載板後，再移除該阻層，以形成該凹槽。
  27. 如申請專利範圍第26項所述之中介基板之製法，復包括移除該阻層後，形成凹部於各該外接柱之間。
  28. 如申請專利範圍第24項所述之中介基板之製法，其中，該第二線路層係嵌埋於該第一絕緣層之第二表面上。
  29. 如申請專利範圍第24項所述之中介基板之製法，其中，該第一絕緣層係以係以鑄模方式、塗佈方式或壓合方式形成者。
  30. 如申請專利範圍第24項所述之中介基板之製法，其中，該第二絕緣層係以係以鑄模方式、塗佈方式或壓合方式形成者。
  31. 如申請專利範圍第24項所述之中介基板之製法，其中，該導電柱之端面係齊平該第一絕緣層之第一表面。
  32. 如申請專利範圍第24項所述之中介基板之製法，復包括形成凹部於該第二絕緣層上，且該凹部係位於各該外接柱之間。
  33. 如申請專利範圍第27或32項之其中一者所述之中介基 板之製法，其中，該凹部之深度係等於該凹槽之深度。
  34. 如申請專利範圍第24項所述之中介基板之製法，復包括形成絕緣保護層於該第一線路層與該第一絕緣層之第一表面上，且該絕緣保護層外露該第一線路層之部分表面。
TW103131118A 2014-09-10 2014-09-10 中介基板及其製法 TWI558288B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103131118A TWI558288B (zh) 2014-09-10 2014-09-10 中介基板及其製法
CN201410527274.6A CN105405835B (zh) 2014-09-10 2014-10-09 中介基板及其制法
US14/541,688 US9338900B2 (en) 2014-09-10 2014-11-14 Interposer substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103131118A TWI558288B (zh) 2014-09-10 2014-09-10 中介基板及其製法

Publications (2)

Publication Number Publication Date
TW201611684A true TW201611684A (zh) 2016-03-16
TWI558288B TWI558288B (zh) 2016-11-11

Family

ID=55438875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131118A TWI558288B (zh) 2014-09-10 2014-09-10 中介基板及其製法

Country Status (3)

Country Link
US (1) US9338900B2 (zh)
CN (1) CN105405835B (zh)
TW (1) TWI558288B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616999B (zh) * 2017-07-20 2018-03-01 華騰國際科技股份有限公司 具有堆疊式積體電路晶片之記憶體製作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
TWI587458B (zh) * 2015-03-17 2017-06-11 矽品精密工業股份有限公司 電子封裝件及其製法與基板結構
KR102397905B1 (ko) 2017-12-27 2022-05-13 삼성전자주식회사 인터포저 기판 및 반도체 패키지
CN110120350B (zh) * 2018-02-06 2021-07-02 中芯国际集成电路制造(上海)有限公司 导电柱的形成方法、封装结构及封装方法
CN114501853B (zh) * 2020-10-26 2023-08-11 宏恒胜电子科技（淮安）有限公司 线路板及其制作方法
US11756945B2 (en) * 2021-02-26 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package and methods of manufacture
TWI812074B (zh) * 2022-03-16 2023-08-11 大陸商芯愛科技（南京）有限公司 封裝基板及其製法
CN116230555B (zh) * 2023-05-06 2023-08-29 芯盟科技有限公司 芯片载体、其形成方法以及晶圆键合结构的形成方法
CN116230556B (zh) * 2023-05-06 2023-08-29 芯盟科技有限公司 芯片载体、其形成方法、晶圆键合结构及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
TWI284394B (en) * 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
TWI365024B (en) * 2008-08-29 2012-05-21 Unimicron Technology Corp Printed circuit board and fabrication method thereof
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
US8383457B2 (en) * 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TWI497668B (zh) * 2011-07-27 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI637467B (zh) * 2012-05-24 2018-10-01 欣興電子股份有限公司 中介基材及其製作方法
CN103681365B (zh) * 2012-08-31 2016-08-10 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616999B (zh) * 2017-07-20 2018-03-01 華騰國際科技股份有限公司 具有堆疊式積體電路晶片之記憶體製作方法

Also Published As

Publication number Publication date
CN105405835A (zh) 2016-03-16
US20160073516A1 (en) 2016-03-10
US9338900B2 (en) 2016-05-10
TWI558288B (zh) 2016-11-11
CN105405835B (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
TWI558288B (zh) 中介基板及其製法
TWI542263B (zh) 中介基板及其製法
TWI495051B (zh) 無核心層之封裝基板及其製法
US10930625B2 (en) Semiconductor package and method of fabricating the same
US9484223B2 (en) Coreless packaging substrate and method of fabricating the same
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI545997B (zh) 中介基板及其製法
TWI525769B (zh) 封裝基板及其製法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010219121A (ja) 半導体装置及び電子装置
TWI591739B (zh) 封裝堆疊結構之製法
TWI566348B (zh) 封裝結構及其製法
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
TWI762885B (zh) 半導體封裝載板及其製法與封裝製程
TWI624011B (zh) 封裝結構及其製法
TWI623251B (zh) 中介基板之製法
TWI554169B (zh) 中介基板及其製法
TWI557860B (zh) 半導體封裝件及其製法
JP2016111318A (ja) インターポーザ基板及びその製法
TWI552657B (zh) 中介基板及其製法
TWI555153B (zh) 基板結構及其製法
TWI401755B (zh) 四邊扁平無接腳封裝方法
TWI404466B (zh) 印刷電路板