TW201601208A - 用於電漿切割期間之切割膠帶熱管理之冷卻軸架 - Google Patents

用於電漿切割期間之切割膠帶熱管理之冷卻軸架 Download PDF

Info

Publication number
TW201601208A
TW201601208A TW104115639A TW104115639A TW201601208A TW 201601208 A TW201601208 A TW 201601208A TW 104115639 A TW104115639 A TW 104115639A TW 104115639 A TW104115639 A TW 104115639A TW 201601208 A TW201601208 A TW 201601208A
Authority
TW
Taiwan
Prior art keywords
plasma
substrate
power supply
cooling
isolation support
Prior art date
Application number
TW104115639A
Other languages
English (en)
Other versions
TWI662609B (zh
Inventor
那葛利羅伊Ｃ
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201601208A publication Critical patent/TW201601208A/zh
Application granted granted Critical
Publication of TWI662609B publication Critical patent/TWI662609B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Laser Beam Processing (AREA)

Abstract

本案描述了用於切割半導體晶圓之方法及設備，每一晶圓上具有複數個積體電路。在一實例中，電漿蝕刻腔室包括安置在電漿蝕刻腔室之上部區域中之電漿源。電漿蝕刻腔室亦包括安置在電漿源下方之陰極總成。陰極總成包括冷卻射頻供電卡盤以用於支撐基板載體的背側之內側部分。陰極總成亦包括冷卻射頻隔離支撐件，該射頻隔離支撐件圍繞但隔離於射頻供電卡盤。射頻隔離支撐件用於支撐基板載體背側之外側部分。

Description

用於電漿切割期間之切割膠帶熱管理之冷卻軸架
本發明之實施例係關於半導體處理之領域，且特定而言係關於切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。
在半導體晶圓處理中，積體電路形成於由矽或其他半導體材料組成之晶圓(亦稱作基板)上。一般而言，具有半導電、導電，或絕緣特性之多種材料之層用以形成積體電路。該等材料藉由使用多種眾所熟知之製程而摻雜、沉積及蝕刻，以形成積體電路。每一晶圓經處理以形成大量包含積體電路之單個區域，該等區域被稱作晶粒。
在積體電路形成製程之後，晶圓經「切割」以將單個晶粒彼此分開，以便進行封裝或以未封裝形式用於更大電路內。用於晶圓切割之兩個主要技術是劃割及鋸切。利用劃割，鑲金剛石的劃割器在整個晶圓表面上沿預形成之劃線移動。該等劃線沿晶粒之間的空間延伸。該等空間通常稱作「劃割道(street)」。金剛石劃割器在晶圓表面中沿劃割道形成淺劃痕。在諸如利用軋輥施加壓力之後，晶圓沿 劃線分開。晶圓中之斷裂遵循晶圓基板之晶格結構。劃割可用於厚度約10密耳(千分之一吋)或更薄之晶圓。對於更厚之晶圓，鋸切目前是用於切割之較佳方法。
利用鋸切，以高的每分鐘轉數旋轉之鑲金剛石鋸件接觸晶圓表面及沿劃割道鋸切割圓。晶圓安裝在諸如黏合薄膜之支撐構件上，該黏合薄膜鋪設在整個薄膜框上，且鋸件重複應用至垂直及水平劃割道。劃割或鋸切之一個問題是沿晶粒之切斷邊緣可能形成碎屑及圓鑿。另外，裂痕可能從晶粒邊緣形成且傳播至基板中，且致使積體電路無法操作。碎裂及開裂尤其是劃割面臨之問題，因為正方形或矩形晶粒中僅有一側可在晶態結構之<110>方向上經劃割。因此，晶粒另一側之裂開導致鋸齒狀分離線。由於捲屑及開裂，晶圓上之晶粒之間需要額外空間間隔，以防止損壞積體電路，例如使碎屑及裂痕與實際積體電路維持一段距離。由於間隔需求，標準尺寸之晶圓上可能無法形成眾多晶粒，且本可用於電路系統之晶圓佔地面積被浪費。使用鋸件加劇半導體晶圓上佔用面積之浪費。鋸刃厚度為約15微米。因此，為了確保由鋸件產生之切口周圍的開裂及其他損壞不危害積體電路，每一晶粒之電路系統之間往往必須相隔300微米至500微米。此外，在切割之後，每一晶粒需要經大體清洗以移除由鋸切製程產生之粒子及其他污染物。
亦已使用電漿切割，但電漿切割亦可能具有局限性。例如，妨礙電漿切割之實施之一個限制可能為成本。用於圖案化抗蝕劑之標準微影術操作可致使實施成本高昂。可能妨礙電漿切割之實施之另一限制是：在沿劃割道之切割中，對常見金屬(例如銅)之電漿處理可能導致生產問題或產量限制。
本發明之實施例包括切割半導體晶圓之方法，每一晶圓上具有複數個積體電路。
在一實施例中，電漿蝕刻腔室包括安置在電漿蝕刻腔室之上部區域中之電漿源。電漿蝕刻腔室亦包括安置在電漿源下方之陰極總成。陰極總成包括冷卻射頻供電卡盤以用於支撐基板載體背側之內側部分。陰極總成亦包括冷卻射頻隔離支撐件，該射頻隔離支撐件圍繞但隔離於射頻供電卡盤。射頻隔離支撐件用於支撐基板載體的背側之外側部分。
在另一實施例中，切割具有複數個積體電路之半導體晶圓之方法涉及將由基板載體支撐之基板引入電漿蝕刻腔室。基板上具有圖案化遮罩，該遮罩覆蓋積體電路並曝露基板之劃割道。基板載體具有背側。該方法亦涉及在容納於電漿蝕刻腔室中之陰極總成之射頻供電卡盤上支撐基板載體背側之內側部分，且在射頻隔離支撐件上支撐基板載體的背側之外側部分，該射頻隔離支撐件圍繞但隔離於射頻供電 卡盤。該方法亦涉及同時利用射頻供電卡盤及射頻隔離支撐件來冷卻基板載體背側。該法亦涉及在執行基板載體背側之冷卻之同時，穿過劃割道電漿蝕刻基板以將積體電路切單。
在另一實施例中，用於切割具有複數個積體電路之半導體晶圓之系統包括工廠介面。該系統亦包括雷射劃割設備，該雷射劃割設備與工廠介面耦接且容納雷射總成。該系統亦包括與工廠介面耦接之電漿蝕刻腔室。電漿蝕刻腔室容納位於電漿源下方之陰極總成。陰極總成包括冷卻射頻供電卡盤以用於支撐基板載體背側之內側部分。陰極總成亦包括冷卻射頻隔離支撐件，該射頻隔離支撐件圍繞但隔離於射頻供電卡盤。射頻隔離支撐件用於支撐基板載體背側之外側部分。
100‧‧‧半導體晶圓
102‧‧‧區域
104‧‧‧垂直劃割道
106‧‧‧水平劃割道
200‧‧‧遮罩
202‧‧‧間隙
204‧‧‧間隙
206‧‧‧區域
300‧‧‧基板載體
302‧‧‧襯底膠帶
304‧‧‧帶環/帶框
306‧‧‧晶圓/基板
400‧‧‧陰極總成
402‧‧‧陰極基座
404‧‧‧開口
406‧‧‧射頻桿
408‧‧‧絕緣體
410‧‧‧射頻供電卡盤
412‧‧‧射頻隔離支撐件
414‧‧‧絕緣體
416‧‧‧熱傳遞流體迴路
418‧‧‧通道
420‧‧‧通道
430‧‧‧基板載體
432‧‧‧框架
434‧‧‧曝露部分
436‧‧‧基板
490‧‧‧遮蔽環
499‧‧‧腔室主體
500‧‧‧有效冷卻遮蔽環或電漿熱遮蔽或兩者
502‧‧‧環部分
504‧‧‧內部開口
506‧‧‧部分
600‧‧‧支撐設備
602‧‧‧陰極
604‧‧‧有效冷卻遮蔽環
605‧‧‧圓環
606‧‧‧饋通波紋管
608‧‧‧電漿曝露耦合器
610‧‧‧垂直柱
612‧‧‧襯墊
614‧‧‧電動總成
616‧‧‧機殼
720‧‧‧流體連接裝置
830‧‧‧外部波紋管
832‧‧‧內部套筒
834‧‧‧連接裝置
900‧‧‧電漿熱遮蔽
901‧‧‧內部開口
902‧‧‧第一上表面區域
904‧‧‧第二上表面區域
906‧‧‧傾斜區域
912‧‧‧第一下表面區域
914‧‧‧第二下表面區域
916‧‧‧傾斜區域
1000‧‧‧遮蔽環
1050‧‧‧突出部分/接觸特徵
1052‧‧‧間隙/空腔
1100‧‧‧蝕刻反應器
1102‧‧‧腔室
1104‧‧‧端效器
1106‧‧‧基板載體/晶圓載體
1108‧‧‧感應耦合電漿(inductively coupled plasma；ICP)源
1110‧‧‧節流閥
1112‧‧‧渦輪分子泵
1114‧‧‧陰極總成
1115‧‧‧遮蔽環總成
1116‧‧‧致動器
1118‧‧‧遮蔽環致動器
1200‧‧‧流程圖
1202‧‧‧操作步驟
1204‧‧‧操作步驟
1206‧‧‧操作步驟
1208‧‧‧操作步驟
1210‧‧‧操作步驟
1304‧‧‧半導體晶圓/基板
1306‧‧‧積體電路
1307‧‧‧劃割道
1308‧‧‧圖案化遮罩
1310‧‧‧間隙
1312‧‧‧溝槽
1314‧‧‧基板載體
1316‧‧‧晶粒附著薄膜
1318‧‧‧晶粒附著薄膜部分
1400A‧‧‧通孔
1400B‧‧‧通孔
1400C‧‧‧通孔
1402A‧‧‧損壞
1402B‧‧‧損壞
1402C‧‧‧損壞
1500‧‧‧佈局
1502‧‧‧佈局
1600‧‧‧半導體晶圓/基板
1602‧‧‧半導體晶圓/基板
1700‧‧‧系統
1702‧‧‧工廠介面
1704‧‧‧負載鎖
1706‧‧‧群集工具
1708‧‧‧電漿蝕刻腔室
1710‧‧‧雷射劃割設備
1712‧‧‧沉積腔室
1714‧‧‧濕式/乾式站
1800‧‧‧電腦系統
1802‧‧‧處理器
1804‧‧‧主記憶體
1806‧‧‧靜態記憶體
1808‧‧‧網路介面裝置
1810‧‧‧視訊顯示單元
1812‧‧‧文數字輸入裝置
1814‧‧‧游標控制裝置
1816‧‧‧信號產生裝置
1818‧‧‧副記憶體
1820‧‧‧網絡
1822‧‧‧軟體
1826‧‧‧處理邏輯
1830‧‧‧匯流排
1832‧‧‧機器可存取儲存媒體
第1圖圖示依據本發明之一實施例的待切割之半導體晶圓之俯視圖。
第2圖圖示依據本發明之一實施例的待切割之半導體晶圓之俯視圖，該半導體晶圓上形成有切割遮罩。
第3圖圖示依據本發明之一實施例的基板載體之平視圖，該基板載體適合於在切單製程期間支撐晶圓。
第4圖圖示依據本發明之一實施例的用於電漿處理腔室之陰極總成，該陰極總成包括冷卻軸架。
第5圖圖示依據本發明之另一實施例的第3圖的基板載體，該基板載體具有上層有效冷卻遮蔽環或電漿熱遮蔽或兩者，且具有下層冷卻軸架。
第6圖圖示依據本發明之一實施例的在電漿腔室中用於熱散逸的有效冷卻遮蔽環之傾斜視圖，該遮蔽環相對於圖示之蝕刻陰極而定位，且相對於圖示之晶圓支撐件而定尺寸。
第7圖圖示依據本發明之一實施例的第6圖中的支撐設備之電漿曝露耦合器之放大視圖。
第8圖圖示依據本發明之一實施例的第6圖中的支撐設備之饋通波紋管之放大視圖。
第9圖圖示依據本發明之一實施例的電漿熱遮蔽之傾斜頂視圖及傾斜底視圖。
第10圖圖示依據本發明之一實施例的第9圖之電漿熱遮蔽之放大傾斜橫剖面視圖，該電漿熱遮蔽如定位在遮蔽環之頂表面上。
第11圖圖示依據本發明之一實施例的蝕刻反應器之橫剖面視圖。
第12圖是依據本發明之一實施例的流程圖，該圖表示切割包括複數個積體電路之半導體晶圓之方法中的操作。
第13A圖圖示依據本發明之一實施例的在執行切割半導體晶圓之方法期間包括複數個積體電路之半導體晶圓的橫剖面視圖，該圖對應於第12圖中的流程圖之操作步驟1202。
第13B圖圖示依據本發明之一實施例的在執行切割半導體晶圓之方法期間包括複數個積體電路之半導體晶圓的橫剖面視圖，該圖對應於第12圖中的流程圖之操作步驟1204。
第13C圖圖示依據本發明之一實施例的在執行切割半導體晶圓之方法期間包括複數個積體電路之半導體晶圓的橫剖面視圖，該圖對應於第12圖中的流程圖之操作步驟1210。
第14圖圖示依據本發明之一實施例的使用飛秒範圍中之雷射脈衝與使用更長脈衝時間之效應對比。
第15圖圖示依據本發明之一實施例的藉由使用更窄劃割道與藉由使用可限定於最小寬度之習用切割而在半導體晶圓上達成之壓緊之對比。
第16圖圖示依據本發明之一實施例的自由形式之積體電路排列，該排列允許更緊密之充填，且由此比柵格對準方法允許在每一晶圓上充填更多晶粒。
第17圖圖示依據本發明之一實施例的工具佈局方塊圖，該工具佈局用於晶圓或基板之雷射及電漿切割。
第18圖圖示依據本發明之一實施例的示例性電腦系統之方塊圖。
本發明描述了用於切割半導體晶圓之方法及設備，每一晶圓上具有複數個積體電路。在下文描述中，闡述大量特定細節以便提供對本發明之實施例之徹底理解，該等細節如用於較薄晶圓之基板載體、劃割及電漿蝕刻條件，及材料狀態。熟習該項技術者將顯而易見，本發明之實施例可在沒有該等特定細節之情況下實施。在其他實例中，不詳細描述諸如積體電路製造之眾所熟知之態樣，以免不必要地使本發明之實施例含義不清。此外，應將理解，圖式中所圖示之各種實施例是說明性表示，而並不必按比例繪示。
本文所述之一或更多個實施例係針對在電漿切割期間經由軸架冷卻之切割膠帶熱管理。一或多個實施例係針對混合雷射劃割及電漿蝕刻晶粒切單製程。
為了提供上下文，在安裝在帶框上之晶圓的電漿切割期間，針對切割膠帶熱損傷或降級之熱管理對於確保成功的電漿蝕刻處理而言可為十分關 鍵。電漿處理期間之過熱可導致切割膠帶開裂、燃燒或形變，或導致諸如切割膠帶與支撐框架之間的黏著力降級之其他問題。該等問題可導致蝕刻製程失敗或災難性的晶圓損壞。當前實踐涉及在電漿蝕刻腔室中所容納之支撐卡盤上的晶圓或基板冷卻。藉由將卡盤溫度維持在0℃或0℃以下來達成冷卻，例如諸如在約-10℃之溫度下。
在基板或晶圓位於載體上之情況下，載體中支撐晶圓或基板之部分位於冷卻卡盤上。然而，晶圓或基板邊緣與帶框之間的切割膠帶之部分(包括帶框)位於未經冷卻之同心支撐環上。因此，藉由在晶圓或基板上方增添遮蔽環，且覆蓋框架及晶圓邊緣與框架之間的曝露切割膠帶來阻隔來自電漿之熱輻射。然而，該種遮蔽環可能自身並不足以保護載體或切割膠帶之曝露部分免於熱損傷或降級。此外，具有不同耐久性之多種類型之載體或切割膠帶可經受多種蝕刻製程以進行切單。因此，本文所述之一或更多個實施例提供廣泛及穩健之方法，以用於在晶圓或基板切單之電漿蝕刻期間保護切割或載體膠帶。
本文所述之一或更多個實施例闡述藉由從基板載體之切割或載體膠帶及框架移除熱負載而進行之熱管理。在一實施例中，藉由冷卻軸架從基板或晶圓載體背側移除熱負載。冷卻軸架可結合帶框一起使用，帶框將晶圓支撐在電漿蝕刻腔室內側之陰極 上。一或更多個實施例賦能在電漿蝕刻腔室內側執行晶圓晶粒切割，該電漿蝕刻腔室具有產量優勢、獨立形狀(例如任何晶粒形狀或佈局)及更小的空間切割線以用於獲得更高產率。在一個實施例中，針對較薄晶圓預先封裝切割進行調節，該預先封裝切割通常不能藉由使用習用砂輪及雷射切割來執行。
應瞭解，在電漿蝕刻腔室內側進行之行業首創晶圓晶粒切單面臨眾多挑戰。例如，帶框晶圓載體並非必須經設計用於真空腔室或經設計以容納藉由電漿蝕刻產生之熱量，該熱量可能灼燒帶框內通常包含之黏性撓曲膠帶或使其具有剛性。因電漿蝕刻腔室中之處理而導致的遭燒毀及/或剛性帶框膠帶可導致整個完工晶圓之全部損失。因此，目前面臨之問題中之一者是對在由電漿蝕刻製程加熱晶圓時維持框架環及撓曲黏性膠帶之冷卻的潛在需求。所面臨之另一挑戰是對僅在晶圓上而不在框架及膠帶表面上之獨立電漿轟擊之潛在需求。
為解決上述問題中之一或更多者，依據本發明之一實施例，在射頻熱板及冷卻通道與靜電卡盤(electrostatic chuck；ESC)介電軸架之間提供一種新的陰極排列。在一實施例中，在陰極總成中之接地陰極與射頻熱軸架之間增添冷卻環板。在一個該種實施例中，冷卻環板接觸晶圓載體框架，且在可能之情況下接觸膠帶之一部分。冷卻環板可接地， 以便不自其表面產生電漿。在一實施例中，在利用非導電冷卻流體之情況下，到達射頻熱軸架之同一冷卻流體順序地經重新選路傳遞至冷卻板。下文中結合第4圖描述該種陰極總成之示例性實施例。
在一示例性應用中，且為了提供更多上下文，晶圓或基板晶粒切單製程涉及利用黏合劑將薄化晶圓或基板置於撓性聚合物膠帶上。然後，撓性聚合膠帶附於支撐帶框環。在一些態樣中，用於已切單晶粒之可靠取放運動的唯一剛性形式是帶框。然而，帶框之徑向位置通常在諸如用於電漿蝕刻腔室中之卡盤之正常範圍之外。此外，成對的膠帶與帶框通常不應曝露於超過膠帶及黏合劑之容許溫度之溫度下。依據本文所述之一或更多個實施例，為解決上述問題中之一或更多者，冷卻軸架之總體設計提供晶圓或基板載體之背側冷卻。
在本揭示案之一態樣中，可實施混合晶圓或基板切割製程以進行晶粒切單，該切割製程涉及初始雷射劃割及後續電漿蝕刻。雷射劃割製程可用以清潔地移除遮罩層、有機及無機介電層，及裝置層。然後，雷射蝕刻製程可在晶圓或基板之曝露之後終止，或在晶圓或基板之部分蝕刻之後終止。然後，切割製程之電漿蝕刻部分可用以蝕刻穿過整塊晶圓或基板，如蝕刻穿過整塊單晶矽，以產生晶粒或晶片切單或切割。在一實施例中，在切單製程期間，包括在 切單製程之蝕刻部分期間，晶圓或基板由具有帶框之基板載體支撐。在一個實施例中，在切割製程之蝕刻部分期間實施冷卻軸架。
依據本發明之一實施例，本案描述用於在切單製程中之電漿蝕刻期間冷卻基板載體之帶框及所支撐基板之一或更多個設備及方法。例如，一設備可用以支撐且冷卻薄膜框，該薄膜框用以將薄的矽晶圓固持在由框架支撐之膠帶上。與積體電路(integrated circuit；IC)封裝相關的製程可需要將薄化矽晶圓支撐並安裝在諸如晶粒附著薄膜之薄膜上。在一個實施例中，晶粒附著薄膜亦由基板載體支撐，且用以將薄的矽晶圓附於基板載體。
為了進一步提供上下文，習用晶圓切割方法包括基於純粹機械分離之金剛石鋸切割、初始雷射劃割及後續金剛石鋸切割，或奈秒或皮秒雷射切割。對於較薄晶圓或基板之切單而言，如厚度為50微米之整塊矽之切單，習用方法僅產出不良的製程品質。在從較薄晶圓或基板切單晶粒時可能面臨之一些挑戰可包括微裂痕形成或不同層之間的分層、無機介電層之碎裂、保持嚴格的切口寬度控制，或精確的剝蝕深度控制。本發明之實施例包括混合雷射劃割及電漿蝕刻晶粒切單方法，該方法可用於解決上述挑戰中之一或更多者。
依據本發明之一實施例，雷射劃割與電漿蝕刻之組合用以將半導體晶圓切割至個體化或已切單的積體電路。在一個實施例中，基於飛秒之雷射劃割用作大體上(如非全部)之非熱製程。例如，基於飛秒之雷射劃割可為局域化的，其中沒有或有可忽略不計之熱損傷區域。在一實施例中，本案中之方法用以切單具有超低介電常數薄膜之積體電路。利用習用之切割，鋸件可需要降速以適應該種低介電常數薄膜。此外，半導體晶圓往往在切割之前剛經薄化。因此，在一實施例中，目前的實用方式是：進行遮罩圖案化與利用基於飛秒之雷射的部分晶圓劃割之組合，隨後進行電漿蝕刻製程。在一個實施例中，利用雷射直接寫入可消除對光阻層之微影術圖案化操作之需求，且可利用極少成本進行實施。在一個實施例中，穿孔類型之矽蝕刻用以在電漿蝕刻環境中完成切割製程。
由此，在本發明之一態樣中，雷射劃割與電漿蝕刻之組合可用以將半導體晶圓切割成為已切單積體電路。第1圖圖示依據本發明之一實施例的待切割半導體晶圓之俯視圖。第2圖圖示依據本發明之一實施例的待切割半導體晶圓之俯視圖，該半導體晶圓上形成有切割遮罩。
參看第1圖，半導體晶圓100具有包括積體電路之複數個區域102。區域102由垂直劃割道 104與水平劃割道106分隔。劃割道104及106是半導體晶圓中不包含積體電路之區域，且劃割道104及106經設計為晶圓將沿其被切割之位置。本發明之一些實施例涉及利用雷射劃割與電漿蝕刻技術之組合以沿劃割道穿過半導體晶圓切割溝槽，以便將晶粒分隔為單個晶片或晶粒。因為雷射劃割與電漿蝕刻製程皆獨立於晶體結構定向，因此對於達成穿過晶圓之垂直溝槽而言，待切割之半導體晶圓之晶體結構可能並不重要。
參看第2圖，半導體晶圓100具有沉積在半導體晶圓100上之遮罩200。在一個實施例中，遮罩以習用方式沉積以達成厚度為約4至10微米之層。在一個實施例中，利用雷射劃割製程來圖案化遮罩200及半導體晶圓100之一部分，以沿劃割道104及106界定半導體晶圓100將被切割之位置(例如間隙202及204)。半導體晶圓100中之積體電路區域由遮罩200覆蓋及保護。遮罩200之區域206經定位以使得在後續之刻蝕製程期間，積體電路不因蝕刻製程而降級。水平間隙204及垂直間隙202在區域206之間形成，以界定將在刻蝕製程期間經蝕刻以最終切割半導體晶圓100之區域。依據本發明之一實施例，在切割製程之蝕刻部分期間實施冷卻軸架。
如上文中簡要提及，在晶粒切單製程(例如混合雷射剝蝕及電漿蝕刻切單方案)之電漿蝕刻部 分期間，用於切割之基板由基板載體支撐。例如，第3圖圖示依據本發明之一實施例之基板載體平視圖，該基板載體適用於在切單製程期間支撐晶圓。
參看第3圖，基板載體300包括由帶環或帶框304圍繞之襯底膠帶層302。晶圓或基板306由基板載體300之襯底膠帶302支撐。在一個實施例中，晶圓或基板306藉由晶粒附著薄膜而附於襯底膠帶302。在一個實施例中，帶環304由不銹鋼組成。
在一實施例中，經定尺寸以接收諸如基板載體300之基板載體的系統可容納切單製程。在一個該種實施例中，諸如系統1700之系統(下文進行更詳細的描述)可容納晶圓框架而不影響系統的佔地面積，該系統原本經定尺以容納未藉由基板載體支撐之基板或晶圓。在一個實施例中，該種處理系統經定尺寸以容納直徑為300毫米之晶圓或基板。同一系統可容納約380毫米寬度×約380毫米長度之晶圓載體，如第3圖中所繪示。然而，應瞭解，系統可經設計以處理450毫米晶圓或基板，或更特定而言，450毫米晶圓或基板載體。
如冷卻軸架之一示例性實施方式，第4圖圖示依據本發明之一實施例的用於電漿處理腔室之陰極總成，該陰極總成包括冷卻軸架。
參看第4圖，陰極總成400包括陰極基座402。陰極基座402是導電及接地(亦即耦接至地 面，如第4圖所繪示)的隔離基座。在一個實施例中，陰極基座402不耦接至射頻(radio frequency；RF)功率，但具有開口404以便射頻桿406(可為射頻熱)穿過該開口。所得總成可被稱作對分陰極總成。在一實施例中，陰極總成400容納在腔室主體499(圖中圖示該腔室主體之一部分)中，如電漿處理腔室之腔室主體。
絕緣體408將陰極基座402與射頻供電卡盤410(例如作為高頻交流電(AC)從射頻桿406供應之射頻功率)分隔。在一個實施例中，射頻供電卡盤410是靜電卡盤(electrostatic chuck；ESC)介電軸架(該軸架可為高壓直流電(DC)軸架，如第4圖中所繪示)。在一實施例中，射頻供電卡盤410在其基板支撐表面上包括冷卻通道，如該基板支撐表面上之氦(He)冷卻通道，該等通道之指示在第4圖中經屬類標誌。
射頻隔離支撐件412環繞但隔離於射頻供電卡盤410。在一個實施例中，射頻隔離支撐件412並不直接或間接耦接至射頻來源。在一個實施例中，射頻隔離支撐件412藉由絕緣體414隔離於射頻供電卡盤410。在一個實施例中，射頻隔離支撐件412由鋁組成且可導電。在一實施例中，射頻隔離支撐件412是冷卻環並接地(例如半接地)，以便在電漿處理操作期間不從該支撐件表面產生電漿。在一個 實施例中，射頻隔離支撐件412亦藉由絕緣體408與陰極基座402隔離，且由此，阻抗路徑(R)係在射頻隔離支撐件412與陰極基座402之間，如第4圖中所繪示。
在一實施例中，射頻隔離支撐件412與射頻供電卡盤410共同經定尺寸以容納基板載體430。例如，在一個實施例中，基板載體430具有框架432及膠帶(該膠帶可具有曝露部分434)及用於支撐基板436之基板支撐區域。在一特定實施例中，如第4圖中所繪示，射頻隔離支撐件412經定尺寸以容納基板載體430之大體上所有框架432部分，而射頻供電卡盤410經定尺寸以容納基板載體430之大體上所有基板支撐區域。
然而，應瞭解，射頻隔離支撐件412及射頻供電卡盤410之相對支撐區域中之變化可適用於本案所述之應用，例如除了接觸載體框架432之外，射頻隔離支撐件412還可進一步接觸曝露膠帶434之一部分。在一特定實施例中，包括射頻隔離支撐件412及射頻供電卡盤410之陰極總成可被稱作冷卻軸架，該冷卻軸架在雙電漿系統(dual plasma system；DPS)中為支撐300mm晶圓之帶框提供射頻隔離。
陰極總成400包括熱傳遞流體迴路416。熱傳遞流體迴路416包括射頻隔離支撐件412 中之通道418及射頻供電卡盤410中之通道420(第4圖僅圖示說明性通道)。由此，在一個實施例中，射頻隔離支撐件412及射頻供電卡盤410皆經液體冷卻。在一實施例中，如圖所示，熱傳遞流體迴路416將冷卻劑順序地傳遞經由射頻隔離支撐件412及射頻供電卡盤410。即使如此，在一個該種實施例中，使用非導電冷卻流體以便維持射頻隔離支撐件412與射頻供電卡盤410之間的隔離(亦即，即使在使用共用熱傳遞流體迴路416之情況下，射頻隔離支撐件412亦維持沒有射頻之狀態)。在一實施例中，熱傳遞流體迴路416熱耦接至散熱器(例如，冷卻器)以從射頻隔離支撐件412及射頻供電卡盤410移除熱。熱傳遞液體可為該項技術中使用之任何液體，例如商標名為Fluorinert(3M公司)或Galden(蘇威蘇萊克斯公司)的已知抗凍或全氟聚醚，例如操作範圍為0℃-20℃之Galden HT135。然後，在一個實施例中，射頻供電卡盤410是冷卻射頻供電卡盤，射頻隔離支撐件412是冷卻射頻隔離支撐件，且冷卻射頻供電卡盤與冷卻射頻隔離支撐件經配置以在電漿處理期間維持在低於0℃之某一溫度。
再次參看第4圖，遮蔽環490可結合陰極總成400一起實施。在一實施例中，遮蔽環490安置於不銹鋼框架環432及曝露膠帶434之一部分上方。遮蔽環可經實施以提供抵禦電漿轟擊之額外保 護，且亦減少由於蝕刻製程而在框架及膠帶上之副產物沉積(例如，由蝕刻製程產生之副產物傾向於黏至腔室內更冷的表面)。在一實施例中，如下文中更詳細地描述，遮蔽環或有效冷卻之遮蔽環及/或熱遮蔽結合第4圖之冷卻軸架一起得以實施。
然後，再次參看第4圖，射頻桿406僅連接至射頻供電卡盤410。射頻功率不經由熱傳遞流體迴路416中使用之冷卻流體而傳遞。載體430之帶框432接觸沒有射頻功率之鋁製導電軸架(射頻隔離支撐件412)，且因此僅藉由冷卻流體而經冷卻。另一方面，射頻功率僅在晶圓436區域內集中以控制用於蝕刻之電漿。在一實施例中，載體430之頂表面進一步由可移動遮蔽環490保護。
在一實施例中，由於晶圓厚度(例如約50微米)，腔室內之升舉銷經設計以在移動載體430時僅碰觸框架432。例如，與標準移送總成相反，標準陰極內側原本包括之內部升舉銷被替換為外部升舉銷，該等外部升舉銷碰觸帶框晶圓載體之框架環固持器。外部升舉銷機構由獨立升舉馬達操作，及/或與獨立於陰極總成之遮蔽升舉馬達結合。
更一般而言，在一實施例中，陰極總成包括接地陰極環及隔離體環以限制射頻熱區域，從而為蝕刻製程提供電漿控制。在一個實施例中，利用額外冷卻環板實施對陰極射頻熱區域之修正。非導電冷 卻流體用以控制框架之冷卻，且在可能之情況下控制帶框晶圓載體之曝露膠帶之一些部分的冷卻。射頻熱板定位在遠高於標準定位之處，以便容納額外的冷卻環板。射頻熱板可結合至ESC軸架中。在一個實施例中，額外的隔離體板及O型環經進一步實施以隔離射頻熱與地面，以及隔離真空與大氣區域。在一實施例中，射頻桿直接安裝至ESC板，該射頻桿在陰極總成內與周圍的接地部件之間具有充足間隙。冷卻通道經共用以從熱交換器中提供有效冷卻，以經由連續的熱移除來冷卻不銹鋼框架環。
再次參看第4圖，及如下文將更詳細地描述，依據本發明之一實施例，切割具有複數個積體電路之半導體晶圓的一方法涉及將由基板載體430支撐之基板436引入電漿蝕刻腔室499。基板436上具有圖案化遮罩，該遮罩覆蓋基板436之積體電路並曝露其劃割道。基板載體430具有背側。基板載體430背側之內側部分支撐在電漿蝕刻腔室中之陰極總成400之射頻供電卡盤410上。基板載體430背側之外側部分支撐在圍繞但隔離於射頻供電卡盤410之射頻隔離支撐件412上。基板載體430背側利用射頻供電卡盤410及射頻隔離支撐件412得以冷卻。在基板載體430背側之冷卻的同時，基板436經電漿蝕刻穿過劃割道以將積體電路切單。
更一般而言，應瞭解，在電漿蝕刻製程期間，晶圓溫度通常由靜電卡盤控制。晶圓遮蔽環充當成對框架及膠帶的熱障。然而，依據給定應用中使用的特定膠帶及蝕刻製程方法(尤其是製程時間)，晶圓遮蔽環可能不足以阻止熱傳遞至框架及框架下之膠帶。在該種情況下，膠帶及/或框架可變得過熱，以至於導致膠帶損壞或膠帶從框架分層，或膠帶與框架之間的黏附力降低。框架與晶圓之間的該種膠帶損壞可導致蝕刻製程之失敗，且導致晶圓損壞。膠帶從框架分層是另一嚴重切割失敗。膠帶與框架之間的黏附力降低例如可導致膠帶在用於晶粒拾取之膠帶膨脹操作期間從框架剝落。在一實施例中，利用第4圖之冷卻軸架進行之膠帶及框架冷卻在蝕刻處理期間執行，以避免潛在的膠帶損壞/降級。
在本發明之另一態樣中，本文所述之一或更多個實施例係針對用於在電漿蝕刻腔室中進行熱散逸之有效冷卻遮蔽環。實施例可包括電漿及基於電漿之製程、熱管理、有效冷卻，及熱散逸。本文所述之一或更多個實施例係針對在電漿腔室中用於熱散逸之電漿熱遮蔽。實施例可包括電漿及基於電漿之製程、熱管理、電漿產生物種之遮蔽，及熱散逸。有效冷卻遮蔽環或電漿熱遮蔽中任一者或兩者之應用可包括晶粒切單，但其他高功率蝕刻製程或有差異之蝕刻化學品可得益於本案中所述之實施例。電漿熱遮 蔽可自身用作廉價的被動元件，或電漿熱遮蔽可與有效冷卻遮蔽環結合為熱遮蔽以修正電漿條件。在後者情況下，電漿熱遮蔽在電漿蝕刻製程中有效地用作摻雜劑源。依據本發明之一實施例，在電漿蝕刻製程期間，冷卻軸架與有效冷卻遮蔽環及/或電漿熱遮蔽一起實施。
例如，在一實施例中，在基板載體上包括晶圓或基板之總成經受電漿蝕刻反應器而不影響(例如蝕刻)薄膜框(例如帶環304)及薄膜(例如襯底膠帶302)。在一個該種實施例中，有效冷卻遮蔽環或電漿熱遮蔽或該兩者在切割製程之蝕刻部分期間得以實施。在一實例中，第5圖圖示依據本發明之一實施例之第3圖之基板載體，該基板載體具有上層有效冷卻遮蔽環或電漿熱遮蔽或兩者，且具有下層冷卻軸架。
參看第5圖，在頂部透視圖中，包括襯底膠帶302及帶環或帶框304之層的基板載體300由有效冷卻遮蔽環或電漿熱遮蔽覆蓋或兩者(所有選項在第5圖中表示為500)。有效冷卻遮蔽環或電漿熱遮蔽或兩者500包括環部分502及內部開口504。在一個實施例中，所支撐之晶圓或基板306之一部分亦由有效冷卻遮蔽環或電漿熱遮蔽或兩者500覆蓋(具體而言，有效冷卻遮蔽環或電漿熱遮蔽或兩者500之部分506覆蓋晶圓或基板506之一部分)。在一特定 實施例中，有效冷卻遮蔽環或電漿熱遮蔽或兩者500之部分506覆蓋晶圓或基板306之最外側部分之約1-1.5mm。所覆蓋之部分可被稱作晶圓或基板306之禁區，因為此區域經有效地遮蔽免受電漿製程。在一個實施例中，基板載體被支撐在冷卻軸架(未圖示)上，同時由有效冷卻遮蔽環或電漿熱遮蔽或兩者覆蓋。
在第一個此態樣中，現將更詳細地描述在電漿腔室中用於熱散逸之示例性有效冷卻遮蔽環，該有效冷卻遮蔽環可如本案所述與冷卻軸架一起使用，或可經修正以容納冷卻軸架。在一實施例中，在對由晶圓載體支撐的晶圓進行處理期間，可實施有效冷卻遮蔽環以降低製程套組遮蔽環之溫度。藉由降低遮蔽環溫度，可減輕原本在高溫下發生之晶粒切單膠帶之損壞或燒毀。例如，遭損壞或燒毀之晶粒切單膠帶一般導致晶圓或基板不可復原。此外，當帶框達到高溫時，附著膠帶可能損壞。儘管本案在用於晶粒切單之蝕刻處理期間的膠帶及框架保護之上下文中進行描述，但有效冷卻遮蔽環之使用可提供其他製程益處，該等益處可包括產量增大。例如，在其他情況下，可藉由放寬製程條件(諸如射頻功率減小)而獲得溫度降低，但此舉需要增加製程時間，而此時間增加對產量不利。
第6圖圖示依據本發明之一實施例的在電漿腔室中用於熱散逸的有效冷卻遮蔽環之傾斜視圖，該遮蔽環相對於圖示之蝕刻陰極而定位，且相對於圖示之晶圓載體而定尺寸。
參看第6圖，用於電漿腔室之支撐設備600包括陰極602，該陰極定位在有效冷卻遮蔽環604下方。晶圓或基板支撐件300經圖示位於有效冷卻遮蔽環604上方以進行定尺透視，該晶圓或基板支撐件具有膠帶302及框架304且支撐晶圓或基板306。該種晶圓或基板支撐件可如上文中針對第3圖所述。在使用中，晶圓或基板支撐件/載體300實際上定位在有效冷卻遮蔽環604與陰極602之間。支撐設備600亦可包括電動總成614及機殼616，該兩者亦在第6圖中繪示。在一實施例中，支撐陰極是冷卻軸架或包括冷卻軸架，如結合第4圖描述之冷卻軸架。
再次參看第6圖，有效冷卻遮蔽環604藉由饋入電漿曝露耦合器608之饋通波紋管606而饋送冷卻劑氣體或液體。在一實施例中，有效冷卻遮蔽環604相對於固定陰極而藉由三個垂直柱610升高或降低，該等垂直柱可經升高以便將基板或晶圓載體300引入陰極602，然後經降低以將基板或晶圓載體300夾持就位。三個垂直柱610將有效冷卻遮蔽環604附於下方之圓環605。圓環605連接至電動總成614並提供有效冷卻遮蔽環604之垂直運動與定位。
基板或晶圓載體300可位於複數個襯墊上，該等襯墊位於有效冷卻遮蔽環604與陰極602之間。為達到說明之目的，圖中繪示一個此襯墊612。然而，應瞭解，襯墊612實際上位於有效冷卻遮蔽環604之下或下方，且通常使用一個以上之襯墊，如四個襯墊。在一實施例中，有效冷卻遮蔽環604由鋁組成，具有堅硬的陽極化表面或陶瓷塗層。在一實施例中，有效冷卻遮蔽環604在電漿處理期間經定尺寸以自上至下之方式完全覆蓋帶框304、膠帶302，及基板306之最外側區域，如文中結合第5圖所述。在一個特定該種實施例中，遮蔽環之前邊緣到晶圓之高度為約0.05吋。
第7圖圖示依據本發明之一實施例的第6圖中的支撐設備600之電漿曝露耦合器608之放大視圖。參看第7圖，饋通波紋管之終端經繪示為耦接至電漿曝露耦合器608。一對流體連接裝置720(如供應與回流管線對)經圖示為進入/退出有效冷卻遮蔽環604。電漿曝露耦合器608經繪製為大體透明，以便為說明之目的顯露該對流體連接裝置720。在一實施例中，該對流體連接裝置720為經由有效冷卻遮蔽環604而循環的內部流體通道提供入口/出口。在一個該種實施例中，此對流體連接裝置720在電漿處理期間賦能持續不斷之冷卻流體或氣體流經有效冷 卻遮蔽環。在一特定實施例中，冷卻通道大體上行經環形有效冷卻遮蔽環之主體之整個半圓。
在一實施例中，賦能該種持續不斷之流動的能力可提供對遮蔽環之優良的溫度控制，此溫度控制賦能被夾持至有效冷卻遮蔽環604之基板載體之帶框及膠帶之溫度控制(例如減少之溫度曝露)。對帶框及膠帶之此保護是除了藉由以實體方式阻止電漿到達基板或晶圓載體之帶框及膠帶而提供之保護以外的保護。流體通路遮蔽環(在本案中被稱作有效冷卻遮蔽環604)區別於僅可藉由與散熱器或冷卻腔室壁接觸而冷卻之被動冷卻遮蔽環。
在一個特定實施例中，結合第4圖描述之冷卻軸架之熱傳遞流體迴路416進一步與經由有效冷卻遮蔽環604循環之內部流體通道串聯。在該實施例中，熱傳遞流體迴路416熱耦接至散熱器(例如冷卻器)以從射頻隔離支撐件412、射頻供電卡盤410，及有效冷卻遮蔽環604中移除熱。
再次參看第7圖，在一實施例中，電漿曝露耦合器608是位於上方之有效冷卻遮蔽環604與位於下方之饋通波紋管606之間的定長連接裝置。所提供之耦合意欲曝露於電漿製程並允許饋通波紋管606定位在遠離電漿製程之處。在一個該種實施例中，耦合為饋通波紋管606與有效冷卻遮蔽環604之間的真空連接。
第8圖圖示依據本發明之一實施例的第6圖中的支撐設備600之饋通波紋管606之放大視圖。參看第8圖，饋通波紋管606經圖示具有外部波紋管830，該波紋管具有內部套筒832。提供連接裝置834以用於耦接至腔室主體。饋通波紋管606之下方開口可容納用以冷卻有效冷卻遮蔽環604之冷卻劑之供應及回流管線。在一個實施例中，外部波紋管830為金屬，內部套筒832是不銹鋼保護套筒，用以容納供應及回流管線之軟管，連接裝置834定尺寸為NW40連接裝置。
在一實施例中，饋通波紋管606允許有效冷卻遮蔽環604在真空中之垂直運動。此運動由電動總成提供，該電動總成提供必需的垂直定位。饋通波紋管必須具有針對此運動範圍之裕量。在一個實施例中，饋通波紋管606在其中任一端具有真空連接，例如，在一端具有真空定心O型環密封件且在另一端具有O型環密封件。在一個實施例中，饋通波紋管606之內側部分具有保護遮罩以允許流體管線穿過而不損及卷積處。同時，饋通波紋管606及電漿曝露耦合器608為用於冷卻劑流體之供應管線及回流管線提供路徑。冷卻劑流體在退出有效冷卻遮蔽環604之後及/或進入有效冷卻遮蔽環604之前可通過流體冷卻器(未繪示)。
在一實施例中，有效冷卻遮蔽環604能夠在短時期內散逸大量電漿熱。在該種實施例中，有效冷卻遮蔽環604經設計以能夠基於連續處理而將遮蔽環溫度從高於260℃降低至低於120℃。在一實施例中，利用可用的真空與大氣連接，內部電漿曝露元件可經冷卻及/或在腔室中垂直移動。
由此，在一實施例中，有效冷卻遮蔽環總成包括以下主要元件：饋通波紋管、電漿曝露耦合裝置、流體通路遮蔽環、流體供應及回流管線，及流體冷卻器。有效冷卻遮蔽環亦可具有電漿遮罩以作為有效冷卻遮蔽環上方之電漿保護蓋，如下文中結合第9圖及第10圖所述。有效冷卻遮蔽環具有內部流體通道以允許冷卻流體流動且允許冷卻流體移除電漿誘發之熱。就定尺寸而言，有效冷卻遮蔽環可相對於習用遮蔽環具有約1/8吋之增大之厚度，以便容納冷卻通道。在一實施例中，流體通道經設計以便其在有效冷卻遮蔽環升至某一溫度之前移除此熱，該溫度將損壞膠帶或大幅升高晶圓或基板載體之帶框溫度。在一個實施例中，流體自身為非射頻導電的，以免將射頻功率吸離電漿或將射頻功率吸至冷卻器。在一個實施例中，有效冷卻遮蔽環能夠經受高射頻功率及不遭受電漿侵蝕。供應及回流流體管線連接至有效冷卻遮蔽環且在電漿曝露耦合器及饋通波紋管內側行進。在一個實施例中，流體管是非射頻導電的，且能夠操縱流 體溫度處於0℃以下。在一個實施例中，相關聯冷卻器能夠供應0℃以下之流體，且具有充足容量以快速散逸產生之電漿熱。
在一實施例中，有效冷卻遮蔽環總成經設計以便無流體洩漏或溢出可被引入容納總成之製程腔室。有效冷卻遮蔽環可移除以便進行組裝及維修。元件或套組可分組如下：(1)尺寸為NW40之波紋管，具有包括真空饋通之內部遮罩及用於流體管線之內部遮罩；(2)電漿曝露耦合器，該耦合器可為交換套組部件(若必要)；(3)有效冷卻遮蔽環，具有鋁芯及陽極化或陶瓷塗層；(4)低溫流體管線，包括單件式流體連接管。額外硬體可包括專門設計用於有效冷卻遮蔽環之輔助冷卻器。
在第二態樣中，現將更詳細地描述在電漿腔室中用於熱散逸之示例性電漿熱遮蔽，該電漿熱遮蔽可如本案所述與冷卻軸架一起使用，或可經修正以容納冷卻軸架。電漿熱遮蔽可與標準遮蔽環一同使用，以作為用於進行基板載體之熱保護的廉價被動元件，該基板載體係藉由使用習用遮蔽環進行電漿蝕刻。另一方面，電漿熱遮蔽可與上述有效冷卻遮蔽環一同使用。
舉例而言，第9圖圖示依據本發明之一實施例的電漿熱遮蔽之傾斜頂視圖及傾斜底視圖。
參看第9圖之頂視圖，電漿熱遮蔽900是具有內部開口901之環形環件。在一實施例中，電漿熱遮蔽900之尺寸及形狀可例如藉由嵌套在包括於電漿處理腔室中之遮蔽環頂表面上而相容。例如，在一個該種實施例中，頂視圖中圖示之電漿熱遮蔽900之表面是在處理期間曝露於電漿之表面。頂視圖之表面包括第一上表面區域902，該區域升高至第二上表面區域904上方。第一及第二上表面902及904分別藉由傾斜區域906而耦接。
參看第9圖之底視圖，電漿熱遮蔽900具有在處理期間未曝露於電漿之底表面。底視圖之表面包括第一下表面區域912，該區域位於第二下表面區域914下方。第一及第二下表面912及914分別藉由傾斜區域916而耦接。一般而言，自高水平視圖中可見，在一實施例中，電漿熱遮蔽900之底表面與上表面之一般構形互易。然而，如結合第10圖所述，電漿熱遮蔽900之底表面之一些區域可針對熱散逸應用加以移除。
第10圖圖示依據本發明之一實施例的第9圖之電漿熱遮蔽900之放大傾斜橫剖面視圖，該電漿熱遮蔽900如定位在遮蔽環1000之頂表面上。
參看第10圖，電漿熱遮蔽900嵌套在遮蔽環1000之上表面上(遮蔽環1000在一實施例中為有效冷卻遮蔽環，如結合第6圖至第8圖所述)。上表 面部分902、904及906如上文中針對第9圖所述。然而，在第10圖之放大圖中，可見電漿熱遮蔽900之底表面部分912、914及916中具有凹槽部分。在第10圖中所示之特定實例中，第一間隙或空腔1052在底表面之區域914與916之間形成，且第二間隙或空腔1052在底表面之區域912與916之間形成。此效應將遺留剩餘三個突出部分或接觸特徵1050，該等部分或特徵將電漿熱遮蔽900之大部分底表面升高離開遮蔽環1000之頂表面。在一實施例中，三個突出部分或接觸特徵1050沿整體環形長度行進以當電漿熱遮蔽900嵌套在遮蔽環1000上表面上時為電漿熱遮蔽900提供嵌套支撐。
在一實施例中，三個突出部分或接觸特徵1050將電漿熱遮蔽900之大部分底表面升高離開遮蔽環1000之頂表面達約1/16吋之高度。因此，第一及第二間隙或空腔1052具有約為1/16吋之高度。在一個該種實施例中，表面914及912中之薄化區域具有約為1/16吋之剩餘厚度。然而，應瞭解，間隙或空腔1052之尺寸(作為高度尺寸)在使熱量遠離下層遮蔽環的方式與在電漿熱遮蔽中具有充足材料以用於吸收熱的方式之間提供折衷。因此，間隙的高度可根據應用而不同。此外，突出或接觸部分1050之間的凹槽部分之程度及位置受同一折衷影響。在一個實施例中，電漿熱遮蔽900之底表面中凹 陷之表面積量在約85%-92%範圍中。在一實施例中，電漿熱遮蔽900由一材料組成，該材料諸如但不限於氧化鋁(Al2O3)、氧化釔(Y2O3)、氮化矽(SiN)，或碳化矽(SiC)。在一個實施例中，電漿熱遮蔽900由製程靈敏度較高之材料組成，且可充當電漿製程之摻雜劑源。在一實施例中，電漿熱遮蔽900可被視作外部裝置，該外部裝置用以阻止下層遮蔽環與熱表面接觸，或用以充當下層遮蔽環之擋熱板。
在一實施例中，電漿熱遮蔽900及遮蔽環1000作為兩個獨立元件而安裝。在一個實施例中，遮蔽環1000表面及電漿熱遮蔽900阻障層皆由氧化鋁組成，在此情況下，即使材料相同，電漿熱遮蔽900亦提供自遮蔽環1000表面離開之熱散逸。在一實施例中，電漿熱遮蔽900阻隔到遮蔽環1000之熱傳遞，該遮蔽環1000與基板或晶圓載體之帶框接觸。在一實施例中，就配電而言，來自載體之膠帶之開孔區域可定位在遮蔽環1000之最薄區段下方。所得遮蔽環1000最小質量區域可能具有最高溫度。因此，在一實施例中，電漿熱遮蔽900經設計以在此區域中具有相對於電漿熱遮蔽900之其餘部分更大的質量及更小的間隙，亦即將更大比例之質量增添至載體之該膠帶區域。
由此，在一實施例中，電漿熱遮蔽是交互分段地位於現有遮蔽環頂部之陶瓷殼體。在一個實 施例中，電漿熱遮蔽之材料與遮蔽環之材料相同，且覆蓋遮蔽環之全部頂表面。電漿熱遮蔽之頂表面可與或可不與下方之遮蔽環共形。在一個實施例中，電漿熱遮蔽之頂表面是連續表面及其下側已移除材料區域以減少對遮蔽環之傳導性。在一實施例中，電漿熱遮蔽及遮蔽環之間的接觸點與阻止電漿進入已移除區域及安裝校準有關。應瞭解，已移除區域不能過大以至於在已移除區域中產生顯著電漿。在電漿環境中，由電漿產生之熱量傳遞至電漿熱遮蔽。電漿熱遮蔽之溫度增高加熱下方之遮蔽環，且將熱輻射至該遮蔽環。然而，遮蔽環僅由來自電漿熱遮蔽之輻射能加熱，且並非由直接電漿接觸而加熱。
在一實施例中，電漿熱遮蔽是單個被動部件。電漿熱遮蔽之形狀及材料可針對不同製程條件而修正。在一實施例中，電漿熱遮蔽可用以降低遮蔽環溫度達100℃-120℃範圍中之某一因數。電漿熱遮蔽亦可用作用於製程化學改質之區分材料蓋，從而大體上為電漿製程提供摻雜劑源。
在一實施例中，電漿熱遮蔽與有效冷卻遮蔽環一起使用。因此，本案中描述之用於在電漿處理期間保護基板或晶圓載體之可能總成包括有效冷卻遮蔽環、在上方具有電漿熱遮蔽之遮蔽環，或在上方具有電漿熱遮蔽之有效冷卻遮蔽環。在所有三個情況中，自平面透視圖中可見，曝露內側區域之保護性 環形環件經提供以用於載體之電漿處理。在一實施例中，冷卻軸架係結合上述三個情況中之一者而實施。
在本發明之一態樣中，蝕刻反應器經配置以適應藉由基板載體支撐之較薄晶圓或基板之蝕刻。例如，第11圖圖示依據本發明之一實施例的蝕刻反應器之橫剖面視圖。
參看第11圖，蝕刻反應器1100包括腔室1102。端效器1104被包括在內以用於將基板載體1106移送往返於腔室1102。感應耦合電漿(inductively coupled plasma；ICP)源1108定位在腔室1102之上部中。腔室1102進一步裝備有節流閥1110及渦輪分子泵1112。蝕刻反應器1100亦包括陰極總成1114(例如包括蝕刻陰極或蝕刻電極之總成)。在一個該種實施例中，陰極總成1114包括冷卻軸架，如結合第4圖描述之冷卻軸架。
遮蔽環總成1115被包括在內並位於容納基板或晶圓載體1106之區域上方。在一實施例中，遮蔽環總成1115包括帶框升舉件。在一實施例中，遮蔽環總成1115是有效冷卻遮蔽環、在上方具有電漿熱遮蔽之遮蔽環，或在上方具有電漿熱遮蔽之有效冷卻遮蔽環中之一者。可包括遮蔽環致動器1118以用於移動遮蔽環。在一個該種實施例中，遮蔽環致動器1118移動耦接至帶框升舉件及遮蔽環之 單個升舉箍。亦可包括諸如致動器1116之其他致動器。
在一實施例中，端效器1104是經定尺寸以用於搬運基板載體之機器人葉片。在一個該種實施例中，在亞大氣壓力(真空)下往返於蝕刻反應器移送期間，機器人端效器1104支撐薄膜框總成(例如基板載體300)。端效器1104包括用以在X-Y-Z軸上利用重力輔助支撐基板載體之特徵。端效器1104亦包括用以相對於處理工具之環形特徵(例如，蝕刻陰極中心，或環形矽晶圓之中心)而對端效器進行校準及定心之特徵。
在一個實施例中，陰極總成1114之蝕刻電極經配置以允許與基板載體之射頻及熱耦合以賦能電漿蝕刻。在一個該種實施例中，陰極總成包括冷卻軸架且經配置為對分陰極，如結合第4圖所述。
在一實施例中，遮蔽環1115包括保護性環形環件、升舉箍，及耦接在升舉箍與保護性環形環件之間的三個支撐銷，如結合第6圖所述。升舉箍安置在支撐總成之徑向向外的處理體積中。升舉箍以大體上水平之定向安裝在軸上。此軸係由致動器驅動以在處理體積中垂直移動升舉箍。三個支撐銷自升舉箍起向上延伸，且將保護性環形環件定位在支撐總成上方。三個支撐銷可固定地將保護性環形環件附於升舉箍。保護性環形環件在處理體積中利用升舉箍垂直移 動，以使得保護性環形環件可定位在基板上方所需距離處，及/或外部基板搬運裝置(如基板載體)可進入保護性環形環件與支撐總成之間的處理體積以移送基板。三個支撐銷可經定位以允許基板載體在支撐銷之間被移送進出處理腔室。
在另一態樣中，第12圖是依據本發明之一實施例的流程圖1200，該圖表示切割包括複數個積體電路之半導體晶圓之方法中的操作步驟。第13A-13C圖圖示依據本發明之一實施例的在執行切割半導體晶圓之方法期間包括複數個積體電路之半導體晶圓之橫剖面視圖，該等圖式對應於流程圖1200之操作步驟。
參看流程圖1200之可選操作1202，及對應第13A圖，在半導體晶圓或基板1304上方形成遮罩1302。遮罩1302由覆蓋及保護積體電路1306之層組成，該等積體電路形成於半導體晶圓1304之表面上。遮罩1302亦覆蓋在積體電路1306中之每一者之間形成的中間劃割道1307。半導體晶圓或基板1304由基板載體1314支撐。
在一實施例中，基板載體1314包括襯底膠帶層，該層之一部分在第13A圖中經繪示為1314，該襯底膠帶層由帶環或帶框(未圖示)圍繞。在該種實施例中，半導體晶圓或基板1304安置在晶 粒附著薄膜1316上，該晶粒附著薄膜1316安置在基板載體1314上，如第13A圖中所繪示。
依據本發明之一實施例，形成遮罩1302包括形成層，該層如但不限於光阻層或I線圖案化層。例如，諸如光阻層之聚合物層可由適合用於微影術製程中之材料組成。在一個實施例中，光阻層由正型光阻材料組成，該材料諸如但不限於248奈米(nm)光阻劑、193nm光阻劑、157nm光阻劑、超紫外線(extreme ultra-violet；EUV)光阻劑，或具有重氮基萘醌敏化劑之酚醛樹脂基質。在另一實施例中，光阻層由負型光阻材料組成，該材料諸如但不限於聚順異戊二烯及聚乙烯醇肉桂酸酯。
在另一實施例中，遮罩1302是水溶性遮罩層。在一實施例中，水溶性遮罩層易於在水介質中分解。例如，在一個實施例中，水溶性遮罩層由可溶於鹼性溶液、酸性溶液，或去離子水中之一或更多者之材料組成。在一實施例中，水溶性遮罩層在曝露於加熱製程之後維持其水可溶性，如在約50℃-160℃之範圍中加熱。例如，在一個實施例中，水溶性遮罩層在曝露於用於雷射及電漿蝕刻切單製程中之腔室條件之後可溶於水溶液中。在一個實施例中，水溶性遮罩層由諸如但不限於聚乙烯醇、聚丙烯酸、聚葡萄糖、聚甲基丙烯酸、聚乙烯亞胺，或聚氧化乙烯之材料組成。在一特定實施例中，水溶性遮罩層在水溶液 中具有約在每分鐘1-15微米的範圍中之蝕刻速率，更特定而言，每分鐘約1.3微米之蝕刻速率。
在另一實施例中，遮罩1302是紫外線可固化遮罩層。在一實施例中，遮罩層具有針對紫外線光之靈敏度，紫外線光降低紫外線可固化層之至少約80%之黏附性。在一個該種實施例中，紫外線層由聚氯乙烯或基於丙烯酸之材料組成。在一實施例中，紫外線可固化層由一種材料或材料堆疊組成，該等材料具有在曝露於紫外線光後減弱之黏合特性。在一實施例中，紫外線可固化黏合薄膜對於約365nm之紫外線光較為靈敏。在一個該種實施例中，此靈敏度賦能使用LED光以執行固化。
在一實施例中，半導體晶圓或基板1304由適合於經受製造製程之材料組成，且在該製造製程之後，可適合地安置半導體處理層。例如，在一個實施例中，半導體晶圓或基板1304由基於第IV族之材料組成，該材料諸如但不限於晶態矽、鍺，或矽/鍺。在一特定實施例中，提供半導體晶圓1304包括提供單晶矽基板。在一特定實施例中，單晶矽基板摻雜有雜質原子。在另一實施例中，半導體晶圓或基板1304由第III-V族材料組成，例如用於發光二極體(light emitting diode；LED)之製造中之第III-V族材料基板。
在一實施例中，半導體晶圓或基板1304具有約300微米或更小之厚度。例如，在一個實施例中，整塊單晶矽基板在附於晶粒附著薄膜1316之前先自背側經薄化。該薄化可藉由背側研磨製程來執行。在一個實施例中，整塊單晶矽基板經薄化至約50-300微米的範圍中之厚度。務必注意，在一實施例中，在雷射剝蝕及電漿蝕刻切割製程之前先執行薄化。在一實施例中，晶粒附著薄膜1316(或能夠將薄化或較薄之晶圓或基板黏合至基板載體1314之任何適合取代物)具有約20微米之厚度。
在一實施例中，半導體晶圓或基板1304已在其上或其中安置半導體裝置陣列，以作為積體電路1306之部分。該等半導體裝置之實例包括但不限於記憶體裝置，或在矽基板中製造且封裝在介質層中之互補金屬氧化物半導體(metal-oxide-semiconductor；CMOS)電晶體。複數個金屬互連裝置可形成在裝置或電晶體上方及形成於周圍之介質層中，且該等金屬互連裝置可用以電耦接裝置或電晶體以形成積體電路1306。組成劃割道1307之材料可類似於或相同於用以形成積體電路1306之彼等材料。例如，劃割道1307可由介電材料、半導體材料，及金屬噴敷之層組成。在一個實施例中，劃割道1307中之一或更多者包括測試裝置，該等測試裝置類似於積體電路1306之實際裝置。
參看流程圖1200之可選操作步驟1204，及對應之第13B圖，遮罩1302利用雷射劃割製程而經圖案化以提供具有間隙1310之圖案化遮罩1308，從而曝露積體電路1306之間的半導體晶圓或基板1304之區域。在一個該種實施例中，雷射劃割製程是基於飛秒之雷射劃割製程。雷射劃割製程用以移除原始形成於積體電路1306之間的劃割道1307之材料。依據本發明之一實施例，利用雷射劃割製程圖案化遮罩1302包括部分地形成半導體晶圓1304內介於溝槽1312至積體電路1306之間的區域中，如第13B圖中所繪示。
在一實施例中，利用雷射劃割製程圖案化遮罩1302包括使用脈衝寬度處於飛秒範圍中之雷射。具體而言，波長處於可見光譜加紫外線(ultra-violet；UV)及紅外線(infra-red；IR)範圍(總稱為寬頻光譜)中之雷射可用以提供基於飛秒之雷射，亦即具有飛秒數量級(10-15秒)之脈寬的雷射。在一個實施例中，剝蝕並不依據或基本上不依據波長而定，因此適用於複合薄膜，如遮罩1302、劃割道1307，及在可能之情況下半導體晶圓或基板1304之一部分之薄膜。
第14圖圖示依據本發明之一實施例的使用飛秒範圍中之雷射脈衝與使用更長頻率之效應對比。參看第14圖，與使用脈寬更長之雷射(例如在 通孔1400B之皮秒處理中產生損壞1402B，及在通孔1400A之奈秒處理中產生顯著損壞1402A)相比，藉由使用脈寬在飛秒範圍中之雷射，熱損壞問題得以減輕或消除(例如在通孔1400C之飛秒處理中，最低限度為沒有損壞1402C)。在通孔1400C形成期間，損壞之消除或減輕可歸因於缺乏低能再耦合(如在基於皮秒之雷射剝蝕時可見)或熱平衡(如在基於奈秒之雷射剝蝕時可見)，如第14圖中所繪示。
諸如脈寬之雷射參數選擇對於形成成功的雷射劃割及切割製程而言至關重要，該雷射劃割及切割製程將碎裂、微裂痕及分層情況降至最小，以便獲得清潔的雷射劃割切口。雷射劃割切口越清潔，便可執行越平滑之蝕刻製程，以實現最終之晶粒切單。在半導體裝置晶圓中，具有不同材料類型(例如導體、絕緣體、半導體)及厚度之諸多功能層通常安置於半導體裝置晶圓上。該等材料可包括但不限於諸如聚合物之有機材料、金屬，或諸如二氧化矽及氮化矽之無機介電質。
相比而言，如若選擇並非最佳的雷射參數，則在包含例如兩個或更多個無機介電質、有機介電質、半導體，或金屬之堆疊結構中，雷射剝蝕製程可導致分層問題。例如，雷射在無可測量之吸收的情況下穿透高帶隙能介電質(如具有約9eV的帶隙之二氧化矽)。然而，雷射能可在下層金屬或矽層中被吸 收，從而導致金屬或矽層之顯著汽化。汽化可產生高壓以剝離上層之二氧化矽介電層，且有可能導致嚴重層間分層及微開裂。在一實施例中，當基於皮秒之雷射輻射製程導致複合堆疊中之微開裂及分層時，基於飛秒之雷射輻射製程已經證實不導致相同材料堆疊之微開裂或分層。
為能夠直接剝蝕介電層，可需要發生介電材料之離子化以便該等材料藉由強烈吸收光子而表現類似於導電材料之特性。該吸收可在介電層之最終剝蝕之前阻止大部分雷射能穿透至下層矽或金屬層。在一實施例中，在雷射強度高至足以在無機介電材料中啟動光子離子化及衝擊離子化時，無機介電質之離子化是可行的。
依據本發明之一實施例，適合之基於飛秒之雷射製程的特徵為較高峰值強度(輻照度)，該峰值強度通常導致多種材料中之非線性相互作用。在一個該種實施例中，飛秒雷射源具有約在10飛秒至500飛秒的範圍內之脈寬，但該脈寬較佳處於100飛秒至400飛秒之範圍中。在一個實施例中，飛秒雷射源具有約處於1570奈米至200奈米的範圍中之波長，但該波長較佳處於540奈米至250奈米之範圍中。在一個實施例中，雷射及對應光學系統在工作表面上提供焦點，該焦點處於約3微米至15微米之範圍中，但較佳約處於5微米至10微米之範圍中。
工作表面處之空間射束輪廓可為單一模式(高斯型)或具有定型頂帽(top-hat)輪廓。在一實施例中，雷射源具有約200kHz至10MHz的範圍中之脈衝重複率，但該脈衝重複率較佳處於約500kHz至5MHz之範圍中。在一實施例中，激光源在工作表面輸送約0.5uJ至100uJ的範圍中之脈衝能，但該脈衝能較佳處於約1uJ至5uJ之範圍中。在一實施例中，雷射劃割製程沿工件表面以約500mm/sec至5m/sec之範圍中的速度進行，但該速度較佳處於約600mm/sec至2m/sec之範圍中。
劃割製程可僅以單道次操作，或以多道次操作，但在一實施例中較佳以1至2個道次操作。在一個實施例中，工件中之劃割深度約在5微米至50微米深的範圍中，較佳處於約10微米至20微米深的範圍中。可按給定脈衝重複率以單個脈衝波列應用雷射，或按脈衝猝發波列應用雷射。在一實施例中，所產生之雷射射束之切口寬度約在2微米至15微米範圍中，但在矽晶圓劃割/切割中，在裝置/矽介面處測得之該切口寬度較佳在約6微米至10微米之範圍中。
可選擇具有益處及優勢之雷射參數，如提供足夠高的雷射強度以實現無機介電質(例如二氧化矽)之離子化，且在無機介電質之直接剝蝕之前先將由下層損壞所引起之分層及碎裂降至最低。同時，可選擇參數以在具有精密控制之剝蝕寬度(例如切口 寬度)及深度之工業應用中提供有意義的製程產量。如上所述，與基於皮秒及基於奈秒之雷射剝蝕製程相比較，基於飛秒之雷射更適合於提供該等優勢。然而，即使在基於飛秒之雷射剝蝕光譜中，某些波長仍可提供優於其他波長之效能。例如，在一個實施例中，基於飛秒之雷射製程具有更靠近紫外線範圍或處於紫外線範圍中之波長，該製程提供比基於飛秒之雷射製程更清潔之剝蝕製程，基於飛秒之雷射製程具有更靠近紅外線範圍或處於紅外線範圍中之波長。在一特定實施例中，適合於半導體晶圓或基板劃割的基於飛秒之雷射製程是基於波長約小於或等於540奈米之雷射。在一特定實施例中，使用波長為約小於或等於540奈米之雷射中之約小於或等於400飛秒之脈衝。然而，在一替代性實施例中，使用雙雷射波長(例如紅外線雷射與紫外線雷射之組合)。
參看流程圖1200之可選操作步驟1206，基板之一部分被保護蓋覆蓋，以例如在電漿蝕刻期間保護基板載體1314之膠帶及帶框。在一個實施例中，保護蓋是遮蔽環，該遮蔽環使半導體晶圓或基板1304之一部分而非全部曝露，如上文中結合第5圖所述。
參看流程圖1200之操作步驟1208，基板載體1314之帶框及被支撐之半導體晶圓或基板1304由冷卻軸架支撐。在一個該種實施例中，如上 文中結合第4圖所述之冷卻軸架用以將基板載體1314之帶框及半導體晶圓或基板1304支撐在蔽蔭遮罩下方。在一個實施例中，蔽蔭遮罩是低接觸蔽蔭遮罩。在一個實施例中，藉由使冷卻劑流經冷卻軸架之射頻供電卡盤及射頻隔離支撐件而自基板及帶框下方達成冷卻。
再次參看操作步驟1206及1208，依據本發明之一可選實施例，基板載體1314之一部分被有效冷卻遮蔽環及/或電漿熱遮蔽覆蓋，以為切割製程之蝕刻部分進行準備。在一個實施例中，電漿蝕刻腔室中包括有效冷卻遮蔽環及/或電漿熱遮蔽。
參看流程圖1200之操作步驟1210及對應之第13C圖，半導體晶圓或基板1304隨後經蝕刻穿過圖案化遮罩1308中之間隙1310，以將積體電路1306切單。依據本發明之一實施例，蝕刻半導體晶圓1304包括蝕刻以延長利用雷射劃割製程形成之溝槽1312，且最終完全蝕穿半導體晶圓或基板1304，如第13C圖中所繪示。
在一實施例中，蝕刻半導體晶圓或基板1304包括使用電漿蝕刻製程。在一個實施例中，使用穿矽通孔類型之蝕刻製程。例如，在一具體實施例中，半導體晶圓或基板1304之材料之蝕刻速率大於每分鐘25微米。超高密度電漿源可用於晶粒切單製程中之電漿蝕刻部分。適合於執行此種電漿蝕刻製程之 製程腔室之實例是可自美國加利福尼亞州森尼維耳市(Sunnyvale,CA,USA)的應用材料公司(Applied Materials)購得之Applied Centura® SilviaTM蝕刻系統。Applied Centura® SilviaTM蝕刻系統結合電容式及電感式射頻耦合，該兩種耦合之結合為離子密度及離子能提供比僅利用電容耦合所獲得之可能控制更為獨立之控制，即使在藉由磁性增強而提供改良之情況下亦如此。該結合賦能離子密度與離子能之有效解耦，以便亦即在極低壓力下亦可獲得相對較高密度之電漿，而不產生較高的可能具有損壞性之直流偏壓位準。由此產生格外寬之製程視窗。然而，可使用能夠蝕刻矽之任何電漿蝕刻腔室。在一示例性實施例中，深矽蝕刻用以按比習用矽蝕刻速率高約40%之蝕刻速率蝕刻單晶矽基板或晶圓1304，同時維持大體精確的輪廓控制及幾乎沒有凹坑的側壁。在一特定實施例中，使用穿矽通孔類型之蝕刻製程。此蝕刻製程基於由反應性氣體產生之電漿，該等反應性氣體一般為基於氟之氣體，如SF6、C4F8、CHF3、XeF2，或能夠以相對較快之蝕刻速率蝕刻矽之任何其他反應性氣體。然而，在一個實施例中，使用波希法，波希法涉及凹坑輪廓之形成。
在一實施例中，切單可進一步包括晶粒附著薄膜1316之圖案化。在一個實施例中，晶粒附 著薄膜1316係藉由諸如但不限於雷射剝蝕、乾式(電漿)蝕刻或濕式蝕刻之技術而圖案化。在一實施例中，在切單製程之雷射劃割及電漿蝕刻部分之後，晶粒附著薄膜1316經順序地圖案化以提供晶粒附著薄膜部分1318，如第13C圖中所繪示。在一實施例中，在切單製程之雷射劃割及電漿蝕刻部分之後，移除經圖案化之遮罩1308，亦如第13C圖中所繪示。經圖案化之遮罩1308可在晶粒附著薄膜1316之圖案化之前、期間或之後被移除。在一實施例中，半導體晶圓或基板1304在由基板載體1314支撐的同時經蝕刻。在一實施例中，晶粒附著薄膜1316亦在安置於基板載體1314上方之同時經圖案化。
因此，再次參看流程圖1200及第13A-13C圖，可藉由初始雷射剝蝕蝕穿遮罩、蝕穿晶圓劃割道(包括敷金屬)，及部分地進入矽基板內而預先形成晶圓切割。可選擇飛秒範圍中之雷射脈寬。然後，可藉由後續之穿矽深電漿蝕刻來完成晶粒切單。在一個實施例中，在切割製程之蝕刻部分期間實施冷卻軸架。在一個相同或不同實施例中，在切割製程之蝕刻部分期間實施有效冷卻遮蔽環及/或電漿熱遮蔽。此外，執行晶粒附著薄膜之曝露部分之移除，以提供切單積體電路，每一積體電路上具有晶粒附著薄膜之一部分。然後，可自基板載體1314上移除包括晶粒附著薄膜部分之單個積體電路，如第13C 圖中所繪示。在一實施例中，自基板載體1314上移除切單積體電路以便進行封裝。在該種實施例中，經圖案化之晶粒附著薄膜1318保留在每一積體電路之背側，且包括在最終封裝中。然而，在另一實施例中，在切單製程期間或之後移除經圖案化之晶粒附著薄膜1314。
再次參看第13A-13C圖，複數個積體電路1306可藉由寬度為約10微米或更小之劃割道1307分隔。使用雷射劃割方法(如基於飛秒之雷射劃割方法)可賦能積體電路之佈局中之該種壓緊，此舉至少部分地歸因於雷射之緊密輪廓控制。例如，第15圖圖示依據本發明之一實施例的在半導體晶圓或基板上之壓緊，該壓緊藉由使用與可僅限於最小寬度之習用切割相比更窄之劃割道而達成。
參看第15圖，在半導體晶圓上之壓緊藉由使用與可僅限於最小寬度之習用切割(例如在佈局1500中寬度為約70微米或更大)相比更窄之劃割道(例如在佈局1502中寬度為約10微米或更小)而達成。然而，將理解，即使在其他情況下由基於飛秒之雷射劃割製程賦能，將劃割道寬度降至10微米以下可能並非始終合乎需要。例如，一些應用可需要至少40微米之劃割道寬度，以便在分隔積體電路之劃割道中製造虛擬件或測試裝置。
再次參看第13A-13C圖，複數個積體電路1306可以非限制性佈局佈置在半導體晶圓或基板1304上。例如，第16圖圖示允許更密集充填之自由形式之積體電路排列。依據本發明之一實施例，與柵格對準方法相比，更密集之充填可在每一晶圓上提供更多晶粒。參看第16圖，自由形式之佈局(例如半導體晶圓或基板1602上之非限制性佈局)允許更密集之充填，由此與柵格對準方法(例如在半導體晶圓或基板1600上之限制性佈局)相比，自由形式之佈局在每一晶圓上允許更多晶粒。在一實施例中，雷射剝蝕及電漿蝕刻切單製程之速度不依據晶粒尺寸、佈局，或劃割道數目而定。
單個製程工具可經配置以執行混合雷射剝蝕及電漿蝕刻切單製程中之眾多或全部操作。例如，第17圖圖示依據本發明之一實施例的方塊圖，該圖圖示晶圓或基板之雷射及電漿切割之工具佈局。
參看第17圖，製程工具1700包括工廠介面1702(factory interface；FI)，該工廠介面耦接有複數個負載鎖1704。群集工具1706與工廠介面1702耦接。群集工具1706包括一或更多個電漿蝕刻腔室，如電漿蝕刻腔室1708。雷射劃割設備1710亦耦接至工廠介面1702。在一個實施例中，製程工具1700之總體佔地面積可為約3500毫米(3.5 公尺)×約3800毫米(3.8公尺)，如第17圖中所繪示。
在一實施例中，雷射劃割設備1710容納基於飛秒之雷射。基於飛秒之雷射可適合於執行混合雷射及蝕刻切單製程中之雷射剝蝕部分，諸如上述雷射剝蝕製程。在一個實施例中，可移動平臺亦包括在雷射劃割設備1700中，該可移動平臺經配置以用於相對於基於飛秒之雷射而移動晶圓或基板(或晶圓或基板之載體)。在一特定實施例中，基於飛秒之雷射亦可移動。在一個實施例中，雷射劃割設備1710之總體佔地面積可為約2240毫米×約1270毫米，如第17圖中所繪示。
在一實施例中，一或更多個電漿蝕刻腔室1708經配置以用於穿過圖案化遮罩中之間隙蝕刻晶圓或基板以將複數個積體電路切單。在該種實施例中，一或更多個電漿蝕刻腔室1708經配置以執行深矽蝕刻製程。在一特定實施例中，一或更多個電漿蝕刻腔室1708是可購自美國加利福尼亞州森尼維耳市之應用材料公司之Applied Centura® SilviaTM蝕刻系統。蝕刻腔室可針對深矽蝕刻而經特定設計，該深矽蝕刻用以產生切單積體電路，該等切單積體電路容納在單晶矽基板或晶圓之上或之中。在一實施例中，高密度電漿源包括在電漿蝕刻腔室1708中以促進較高矽蝕刻速率。在一實施例中，一個以上之蝕刻 腔室被包括在製程工具1700之群集工具1706部分中，以賦能切單或切割製程的較高製造產量。依據本發明之一實施例，蝕刻腔室中之一或更多者配備有冷卻軸架。在一個相同或不同實施例中，蝕刻腔室中之一或更多者配備有效冷卻遮蔽環及/或電漿熱遮蔽。
工廠介面1702可為適合之大氣埠，用以在具有雷射劃割設備1710之外側製造設施與群集工具1706之間介面連接。工廠介面1702可包括機器人，該等機器人具有機械臂或葉片以用於從儲存單元(如前開式晶圓盒)將晶圓(或晶圓載體)移送至群集工具1706或雷射劃割設備1710中，或同時移送至該兩者中。
群集工具1706可包括適合於執行切單方法中之功能的其他腔室。例如，在一個實施例中，包括沉積腔室1712以替代額外的蝕刻腔室。沉積腔室1712可經配置以用於在晶圓或基板之雷射劃割之前，於該晶圓或基板之裝置層之上或上方進行遮罩沉積。在一個該種實施例中，沉積腔室1712適合於沉積可溶於水的遮罩層。在另一實施例中，包括濕式/乾式站1714以替代額外的蝕刻腔室。濕式/乾式站可適合於在基板或晶圓之雷射劃割及電漿蝕刻切單製程之後清潔殘餘物及碎片，或用於移除可溶於水的遮罩。在一實施例中，測量站亦經包括以作為製程工具1700之元件。
本發明之實施例可作為電腦程式產品或軟體而提供，該產品或軟體可包括機器可讀取媒體，該媒體上儲存有指令，該等指令可用以程式化電腦系統(或其他電子裝置)以執行根據本發明之實施例之製程。在一個實施例中，電腦系統與結合第17圖所述之製程工具1700耦合，或與結合第11圖所述之蝕刻腔室1100耦合。機器可讀取媒體包括用於以可由機器(例如電腦)讀取之形式儲存或傳輸資訊之任何機構。例如，機器可讀取(例如電腦可讀取)媒體包括機器(例如電腦)可讀取儲存媒體(例如唯讀記憶體(read only memory；ROM)、隨機存取記憶體(random access memory；RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置，等等)、機器(例如，電腦)可讀取傳輸媒體(電學、光學、聲學或其他形式之傳播信號(例如紅外線信號、數位信號、等等))，等等。
第18圖圖示具有電腦系統1800之示例性形式之機器的示意性表示，在該電腦系統內可執行指令集，該指令集用於使機器執行本案所述方法中之任何一或更多個方法。在替代性實施例中，機器可連接(例如，網路連接)至區域網路(local area network；LAN)、內部網路、外部網路，或網際網路中之其他機器。機器可在主從網路環境中之伺服器或客戶端機器之容量中作業，或可作為同級間(或 分散式)網路環境中之同級機器而作業。機器可為個人電腦(personal computer；PC)、平板電腦、機上盒(set-top box；STB)、個人數位助理(Personal Digital Assistant；PDA)、蜂巢式電話、網路設備、伺服器、網路路由器、開關或橋接器，或任何能夠執行指令集(連續或非連續)之機器，該指令集規定該機器將採取之操作。此外，儘管僅圖示單個機器，但術語「機器」亦應被視作包括任何機器之集合(例如電腦)，該等機器獨立或共同地執行指令集(或多個指令集)以執行本案所述方法中之任何一或更多個方法。
示例性電腦系統1800包括經由匯流排1830彼此通信之處理器1802、主記憶體1804(例如唯讀記憶體(read only memory；ROM)、快閃記憶體、諸如同步動態隨機存取記憶體(synchronous dynamic random access memory；SDRAM)或Rambus動態隨機存取記憶體(Rambus dynamic random access memory；RDRAM)之動態隨機存取記憶體(dynamic random access memory；DRAM)，等等)、靜態記憶體1806(例如快閃記憶體、靜態隨機存取記憶體(static random access memory；SRAM)等)，及副記憶體1818(例如資料儲存裝置)。
處理器1802表示諸如微處理器、中央處理單元，或類似物之一或更多個通用處理裝置。更特定而言，處理器1802可為複雜指令集計算(complex instruction set computing；CISC)微處理器、精簡指令集計算(reduced instruction set computing；RISC)微處理器、超長指令字(very long instruction word；VLIW)微處理器、實施其他指令集之處理器，或實施指令集組合之處理器。處理器1802亦可為諸如特殊應用積體電路(application specific integrated circuit；ASIC)、現場可程式化閘陣列(field programmable gate array；FPGA)、數位信號處理器(digital signal processor；DSP)、網路處理器，或類似物之一或更多個專用處理裝置。處理器1802經配置以執行處理邏輯1826以用於執行本案所述之操作步驟。
電腦系統1800可進一步包括網路介面裝置1808。電腦系統1800亦可包括視訊顯示單元1810(例如液晶顯示器(liquid crystal display；LCD)、發光二極體顯示器(light emitting diode display；LED)，或陰極射線管(cathode ray tube；CRT))、文數字輸入裝置1812(例如鍵盤)、游標控制裝置1814(例如滑鼠)，及信號產生裝置1816(例如揚聲器)。
副記憶體1818可包括機器可存取儲存媒體(或更具體而言電腦可讀取儲存媒體)1832，該儲存媒體上儲存有包含本案所述之方法或功能中任何一或更多者之一或更多個指令集(例如軟體1822)。在藉由電腦系統1800對軟體1822之執行期間，軟體1822亦可完全或至少部分地常駐於主記憶體1804內及/或處理器1802內，主記憶體1804及處理器1802亦組成機器可讀取儲存媒體。軟體1822可進一步經由網路介面裝置1808而在網路1820上輸或接收。
儘管機器可存取儲存媒體1832在一示例性實施例中經圖示為單個媒體，但術語「機器可讀取儲存媒體」應被視作包括儲存一或更多個指令集之單個媒體或多個媒體(例如集中或分散式資料庫，及/或相關聯快取記憶體及伺服器)。術語「機器可讀取儲存媒體」亦應被視作包括以下任何媒體：該媒體能夠儲存或編碼用於由機器執行之指令集，及使機器執行本發明之方法中之一或更多者。術語「機器可讀取儲存媒體」應由此被視作包括但不限定於固態記憶體、光學媒體及磁性媒體。
依據本發明之一實施例，機器可存取之儲存媒體上儲存有指令，該等指令致使資料處理系統執行切割半導體晶圓之方法，該半導體晶圓具有複數個積體電路。該方法涉及將由基板載體支撐之基板引 入電漿蝕刻腔室。基板上具有圖案化遮罩，該遮罩覆蓋積體電路及曝露基板之劃割道。基板載體具有背側。該方法亦涉及在容納於電漿蝕刻腔室中之陰極總成之射頻供電卡盤上支撐基板載體背側之內側部分，及在射頻隔離支撐件上支撐基板載體背側之外側部分，該射頻隔離支撐件圍繞但隔離於射頻供電卡盤。該方法亦涉及同時利用射頻供電卡盤及射頻隔離支撐件來冷卻基板載體背側。該方法亦涉及在執行基板載體背側之冷卻之同時，電漿蝕刻基板以蝕穿劃割道，以將積體電路切單。
由此，本案已揭示用於切割半導體晶圓之方法及設備，每一晶圓具有複數個積體電路。
400‧‧‧陰極總成
402‧‧‧陰極基座
404‧‧‧開口
406‧‧‧射頻桿
408‧‧‧絕緣體
410‧‧‧射頻供電卡盤
412‧‧‧射頻隔離支撐件
414‧‧‧絕緣體
416‧‧‧熱傳遞流體迴路
418‧‧‧通道
420‧‧‧通道
430‧‧‧基板載體
432‧‧‧框架
434‧‧‧曝露部分
436‧‧‧基板
490‧‧‧遮蔽環
499‧‧‧腔室主體

Claims (20)

  1. 一種電漿蝕刻腔室，包括：一電漿源，安置在該電漿蝕刻腔室之一上部區域中；及一陰極總成，安置於該電漿源下方，該陰極總成包括：一冷卻射頻供電卡盤，用於支撐一基板載體之一背側之一內側部分；及一冷卻射頻隔離支撐件，圍繞但隔離於該射頻供電卡盤，該射頻隔離支撐件用於支撐該基板載體之該背側之一外側部分。
  2. 如請求項1所述之電漿蝕刻腔室，其中該冷卻射頻供電卡盤及該冷卻射頻隔離支撐件具有一共用熱傳遞流體迴路。
  3. 如請求項1所述之電漿蝕刻腔室，其中該陰極總成進一步包括一射頻桿，該射頻桿通過該冷卻射頻隔離支撐件中之一開口，其中該射頻桿接觸該冷卻射頻供電卡盤但不接觸該冷卻射頻隔離支撐件。
  4. 如請求項1所述之電漿蝕刻腔室，其中該冷卻射頻供電卡盤及該冷卻射頻隔離支撐件經配置以在電漿處理期間維持在0℃以下之一溫度。
  5. 如請求項1所述之電漿蝕刻腔室，進一 步包括：一遮蔽環總成，經配置以在電漿處理期間定位在該陰極總成與該電漿源之間。
  6. 一種切割一半導體晶圓之方法，該半導體晶圓包括複數個積體電路，該方法包括以下步驟：將由一基板載體支撐之一基板引入一電漿蝕刻腔室，該基板上具有一圖案化遮罩，該圖案化遮罩覆蓋積體電路及曝露該基板之劃割道，且該基板載體具有一背側；在容納於該電漿蝕刻腔室中之一陰極總成之一射頻供電卡盤上支撐該基板載體之該背側之一內側部分，及在一射頻隔離支撐件上支撐該基板載體之該背側之一外側部分，該射頻隔離支撐件圍繞但隔離於該射頻供電卡盤；同時利用該射頻供電卡盤及該射頻隔離支撐件來冷卻該基板載體之該背側；及在執行該基板載體之該背側之該冷卻之同時，穿過該等劃割道電漿蝕刻該基板以將該等積體電路切單。
  7. 如請求項6所述之方法，其中同時利用該射頻供電卡盤及該射頻隔離支撐件來冷卻該基板載體之該背側之步驟包括以下步驟：使一冷卻流 體流經該射頻供電卡盤及該射頻隔離支撐件共用之一熱傳遞流體迴路。
  8. 如請求項6所述之方法，其中在該電漿蝕刻期間，該射頻供電卡盤及該射頻隔離支撐件皆維持在0℃以下之一溫度。
  9. 如請求項6所述之方法，其中該基板載體包括一外側帶框及具有一基板區域之一支撐切割膠帶，且其中冷卻該基板載體之該背側之步驟包括以下步驟：冷卻該帶框及該切割膠帶之該基板區域。
  10. 如請求項9所述之方法，其中該射頻供電卡盤冷卻該切割膠帶之該基板區域，且該射頻隔離支撐件冷卻該帶框。
  11. 如請求項10所述之方法，其中該切割膠帶之一部分安置在該帶框與該射頻隔離支撐件之間。
  12. 如請求項6所述之方法，其中該射頻供電卡盤由一射頻桿供電，該射頻桿通過該冷卻射頻隔離支撐件中之一開口。
  13. 如請求項12所述之方法，其中該射頻桿接觸該冷卻射頻供電卡盤但不接觸該冷卻射頻隔離支撐件。
  14. 如請求項6所述之方法，其中在該電漿蝕刻期間，該基板載體之一前側之一部分由一遮蔽環保護。
  15. 如請求項6所述之方法，進一步包括以下步驟：利用一雷射劃割製程形成該圖案化遮罩。
  16. 一種用於切割一半導體晶圓之系統，該半導體晶圓包括複數個積體電路，該系統包括：一工廠介面；一雷射劃割設備，與該工廠介面耦接且包括一雷射總成；及一電漿蝕刻腔室，與該工廠介面耦接，該電漿蝕刻腔室包括一陰極總成，該陰極總成安置在一電漿源下方，該陰極總成包括：一冷卻射頻供電卡盤，用於支撐一基板載體之一背側之一內側部分；及一冷卻射頻隔離支撐件，圍繞但隔離於該射頻供電卡盤，該射頻隔離支撐件用於支撐該基板載體之該背側之一外側部分。
  17. 如請求項16所述之系統，其中該電漿蝕刻腔室之該陰極總成之該冷卻射頻供電卡盤及該冷卻射頻隔離支撐件具有一共用熱傳遞流體迴路。
  18. 如請求項16所述之系統，其中該電漿蝕刻腔室之該陰極總成進一步包括一射頻桿，該射頻桿通過該冷卻射頻隔離支撐件中之一開口，其中該射頻桿接觸該冷卻射頻供電卡盤但不接觸該冷卻射頻隔離支撐件。
  19. 如請求項16所述之系統，其中該電漿蝕刻腔室之該陰極總成之該冷卻射頻供電卡盤及該冷卻射頻隔離支撐件經配置以在電漿處理期間維持在0℃以下之一溫度。
  20. 如請求項16所述之系統，其中該電漿蝕刻腔室之該陰極總成進一步包括一遮蔽環總成，該遮蔽環總成經配置以在電漿處理期間定位在該陰極總成與該電漿源之間。
TW104115639A 2014-05-23 2015-05-15 用於電漿切割期間之切割膠帶熱管理之冷卻軸架 TWI662609B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/286,424 2014-05-23
US14/286,424 US9034771B1 (en) 2014-05-23 2014-05-23 Cooling pedestal for dicing tape thermal management during plasma dicing

Publications (2)

Publication Number Publication Date
TW201601208A true TW201601208A (zh) 2016-01-01
TWI662609B TWI662609B (zh) 2019-06-11

Family

ID=53054603

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115639A TWI662609B (zh) 2014-05-23 2015-05-15 用於電漿切割期間之切割膠帶熱管理之冷卻軸架

Country Status (7)

Country Link
US (1) US9034771B1 (zh)
JP (2) JP6602850B2 (zh)
KR (2) KR102435723B1 (zh)
CN (1) CN106463392B (zh)
SG (1) SG11201609745RA (zh)
TW (1) TWI662609B (zh)
WO (1) WO2015179192A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713757B (zh) * 2016-07-04 2020-12-21 英商Ｓｐｔｓ科技公司 電漿切割製程之控制方法
TWI736584B (zh) * 2016-02-16 2021-08-21 美商蘭姆研究公司 晶圓傳送用的晶圓升降環系統
US11342163B2 (en) 2016-02-12 2022-05-24 Lam Research Corporation Variable depth edge ring for etch uniformity control

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946058B2 (en) * 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5962921B2 (ja) * 2013-05-09 2016-08-03 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
US9236284B2 (en) * 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US11195756B2 (en) * 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US10692765B2 (en) * 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
JP6655310B2 (ja) 2015-07-09 2020-02-26 株式会社日立ハイテクノロジーズ プラズマ処理装置
GB201518756D0 (en) 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
JP6394641B2 (ja) * 2016-04-25 2018-09-26 トヨタ自動車株式会社 プラズマ装置
JP6818351B2 (ja) * 2017-04-14 2021-01-20 サムコ株式会社 ウエハ処理装置
US10811267B2 (en) * 2017-12-21 2020-10-20 Micron Technology, Inc. Methods of processing semiconductor device structures and related systems
US11164759B2 (en) 2018-05-10 2021-11-02 Micron Technology, Inc. Tools and systems for processing one or more semiconductor devices, and related methods
US11562890B2 (en) * 2018-12-06 2023-01-24 Applied Materials, Inc. Corrosion resistant ground shield of processing chamber
WO2021059900A1 (ja) * 2019-09-27 2021-04-01 パナソニックＩｐマネジメント株式会社 ダイシングシステムおよびダイシング方法
US11600492B2 (en) * 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11791192B2 (en) * 2020-01-19 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Workpiece holder, wafer chuck, wafer holding method
US20220108908A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Shadow ring kit for plasma etch wafer singulation process

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
DE69427882T2 (de) 1993-02-01 2002-04-11 Canon Kk Flüssigkristallanzeige
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
EP0822582B1 (en) 1996-08-01 2003-10-01 Surface Technology Systems Plc Method of etching substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
KR100850262B1 (ko) 2000-01-10 2008-08-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6407363B2 (en) 2000-03-30 2002-06-18 Electro Scientific Industries, Inc. Laser system and method for single press micromachining of multilayer workpieces
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
DE10391811B4 (de) 2002-02-25 2012-06-21 Disco Corp. Verfahren zum Zerlegen eines Halbleiterwafers
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
KR101037142B1 (ko) 2002-04-19 2011-05-26 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 펄스 레이저를 이용한 기판의 프로그램 제어 다이싱
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP2006300036A (ja) * 2005-04-25 2006-11-02 Toyota Motor Corp 内燃機関のノッキング判定装置
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US20070044914A1 (en) * 2005-08-30 2007-03-01 Katsuji Matano Vacuum processing apparatus
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4942471B2 (ja) * 2005-12-22 2012-05-30 京セラ株式会社 サセプタおよびこれを用いたウェハの処理方法
JP4935143B2 (ja) * 2006-03-29 2012-05-23 東京エレクトロン株式会社 載置台及び真空処理装置
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4906425B2 (ja) * 2006-07-26 2012-03-28 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP5348848B2 (ja) * 2007-03-28 2013-11-20 東京エレクトロン株式会社 プラズマ処理装置
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN101990480A (zh) 2008-04-10 2011-03-23 应用材料股份有限公司 激光刻划平台与杂合书写策略
JP5325457B2 (ja) * 2008-05-22 2013-10-23 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
WO2010033924A2 (en) * 2008-09-22 2010-03-25 Applied Materials, Inc. Etch reactor suitable for etching high aspect ratio features
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5528394B2 (ja) * 2011-05-30 2014-06-25 パナソニック株式会社 プラズマ処理装置、搬送キャリア、及びプラズマ処理方法
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US20140057414A1 (en) * 2012-08-27 2014-02-27 Aparna Iyer Mask residue removal for substrate dicing by laser and plasma etch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342163B2 (en) 2016-02-12 2022-05-24 Lam Research Corporation Variable depth edge ring for etch uniformity control
TWI736584B (zh) * 2016-02-16 2021-08-21 美商蘭姆研究公司 晶圓傳送用的晶圓升降環系統
TWI713757B (zh) * 2016-07-04 2020-12-21 英商Ｓｐｔｓ科技公司 電漿切割製程之控制方法

Also Published As

Publication number Publication date
KR20220123135A (ko) 2022-09-05
JP6602850B2 (ja) 2019-11-06
WO2015179192A1 (en) 2015-11-26
JP2017523616A (ja) 2017-08-17
CN106463392B (zh) 2019-07-23
KR20170008865A (ko) 2017-01-24
JP6903110B2 (ja) 2021-07-14
TWI662609B (zh) 2019-06-11
KR102435723B1 (ko) 2022-08-25
JP2020038971A (ja) 2020-03-12
SG11201609745RA (en) 2016-12-29
CN106463392A (zh) 2017-02-22
US9034771B1 (en) 2015-05-19
KR102476967B1 (ko) 2022-12-15

Similar Documents

Publication Publication Date Title
JP6903110B2 (ja) プラズマダイシング中のダイシングテープ熱管理のための冷却ペデスタル
TWI654910B (zh) 用於電漿熱隔離之冷卻帶框升舉件和低接觸遮蔽環
TWI658538B (zh) 在電漿切割期間藉由晶圓框架支撐環冷卻之切割膠帶熱管理
KR102199301B1 (ko) 필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US9117868B1 (en) Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
TWI644352B (zh) 用於在電漿腔室中散熱的電漿熱屏蔽件
US20200258780A1 (en) Transfer arm for film frame substrate handling during plasma singulation of wafers
US9159621B1 (en) Dicing tape protection for wafer dicing using laser scribe process
TWI691005B (zh) 電漿腔室中用於散熱的主動冷卻式遮蔽環
US9478455B1 (en) Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber