TWI644352B - 用於在電漿腔室中散熱的電漿熱屏蔽件 - Google Patents

用於在電漿腔室中散熱的電漿熱屏蔽件 Download PDF

Info

Publication number
TWI644352B
TWI644352B TW103143520A TW103143520A TWI644352B TW I644352 B TWI644352 B TW I644352B TW 103143520 A TW103143520 A TW 103143520A TW 103143520 A TW103143520 A TW 103143520A TW I644352 B TWI644352 B TW I644352B
Authority
TW
Taiwan
Prior art keywords
plasma
substrate
shadow ring
wafer
heat shield
Prior art date
Application number
TW103143520A
Other languages
English (en)
Other versions
TW201530642A (zh
Inventor
奧義艾倫喜若西
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201530642A publication Critical patent/TW201530642A/zh
Application granted granted Critical
Publication of TWI644352B publication Critical patent/TWI644352B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

茲揭示一種用於切割半導體晶圓的設備與方法，每一晶圓具有複數個積體電路。在一範例中，一種用於一電漿處理腔室的電漿熱屏蔽件包括一環形環主體，該環形環主體具有一內部開孔。該環形環主體的一電漿面向表面具有一一般形貌。該環形環主體的一底表面利用設置於其中的凹陷區域來互補於該一般形貌，提供一或更多個突伸區域於該環形環主體的該底表面處。

Description

用於在電漿腔室中散熱的電漿熱屏蔽件
本發明的實施例係關於半導體處理的領域，且具體地，係關於切割半導體晶圓的方法，每一晶圓具有複數個積體電路在其上。
在半導體晶圓處理中，積體電路係形成於晶圓(也稱為基板)上，晶圓包含矽或其他半導體材料。通常，半導電、導電或絕緣的各種材料層係用於形成積體電路。使用各種熟知的處理來摻雜、沉積與蝕刻這些材料，以形成積體電路。每個晶圓被處理，以形成大量包含積體電路的個別區域，熟知為晶粒。
積體電路形成處理之後，「切割」晶圓，以將個別的晶粒彼此分離，來用於封裝或用於使用在較大電路內的未封裝形式中。用於晶圓切割的兩個主要技術為劃線與鋸切。關於劃線，鑽石尖端的劃線器沿著預先形成的刻痕線而移動橫越晶圓表面。這些刻痕線沿著晶粒之間的空間延伸。這些空間通常稱為「切割道(street)」。鑽石劃線器沿著切割道 形成淺刻痕於晶圓表面中。當施加壓力時(例如，利用滾軸)，晶圓沿著刻痕線分開。晶圓的破裂係遵循晶圓基板的晶格結構。劃線可用於厚度為大約10密爾(千分之一英寸)或更小的晶圓。對於較厚的晶圓，目前用於切割的較佳方法為鋸切。
關於鋸切，以每分鐘高旋轉度旋轉之鑽石尖端的鋸子接觸晶圓表面並且沿著切割道鋸切晶圓。晶圓係安裝在支撐構件上，例如伸長跨越膜框的黏著膜，且將鋸子重複施加於垂直和水平的切割道兩者。劃線或鋸切的一個問題是：晶片與鑿槽可能沿著晶粒的切斷邊緣形成。另外，裂紋可能形成並且從晶粒的邊緣行進至基板中，且使得積體電路失效。碎裂與破裂特別是關於劃線的問題，因為方形或矩形的晶粒僅有一側可劃線於晶體結構的<110>方向中。因此，晶粒的另一側的裂開會導致鋸齒狀的分離線。因為碎裂與破裂，晶圓上的晶粒之間需要額外的間距，以防止損傷積體電路，例如，缺口與裂痕係維持在離實際的積體電路的一段距離處。因為間距的需求，並沒有那麼多晶粒可以形成於標準尺寸的晶圓上，且可用於電路之晶圓面積係浪費掉了。使用鋸子則惡化了半導體晶圓上的面積的浪費。鋸子的刀片係大約15微米厚。因此，為了確保鋸子所形成的切口周圍的破裂與其他損傷不會傷害積體電路，每一晶粒的電路通常必須分隔三至五百微米。此外，在切割後，每一晶粒需要實質的清洗，以移除產生自鋸切處理的粒子與其他污染物。
也已經使用電漿切割，但是電漿切割可能也有局限性。例如，妨礙電漿切割的實施的一個限制可能是成本。用 於圖案化光阻的標準光微影操作可能導致實施成本過高。可能妨礙電漿切割的實施的另一個限制可能是：電漿處理在沿著切割道的切割中常會遭遇到金屬(例如，銅)，此舉可能產生生產問題或產量限制。
本發明的實施例包括切割半導體晶圓的方法，每一晶圓具有複數個積體電路在其上。
在一實施例中，一種用於電漿處理腔室的電漿熱屏蔽件包括一環形環主體，該環形環主體具有一內部開孔。該環形環主體的一電漿面向表面具有一一般形貌。該環形環主體的一底表面利用設置於其中的凹陷區域來互補於該一般形貌，提供一或更多個突伸區域於該環形環主體的該底表面處。
在另一實施例中，一種用於電漿處理腔室的遮蔽環組件包括一遮蔽環，該遮蔽環具有一環形主體與一內部開孔。該遮蔽環組件也包括一電漿熱屏蔽件，該電漿熱屏蔽件嵌套於該遮蔽環上。該電漿熱屏蔽件包括一環形環主體，該環形環主體具有一內部開孔係與該遮蔽環的該內部開孔大約相同尺寸並且對準於該遮蔽環的該內部開孔。該電漿熱屏蔽件的該環形環主體的一電漿面向表面具有一一般形貌。該電漿熱屏蔽件的該環形環主體的一底表面利用設置於其中的凹陷區域來互補於該一般形貌，提供一或更多個突伸區域於該環形環主體的該底表面處。該一或更多個突伸區域接觸於該遮蔽環。
在另一實施例中，一種切割半導體晶圓的方法，該 半導體晶圓包括複數個積體電路，該方法包括引入由一基板載體支撐的一基板進入一電漿蝕刻腔室中。該基板具有一圖案化遮罩在其上，該圖案化遮罩覆蓋該等積體電路並且曝露該基板的切割道。該方法也包括將該基板載體夾設於一遮蔽環之下，該遮蔽環具有一電漿熱屏蔽件設置於其上。該方法也包括電漿蝕刻該基板通過該等切割道，以單分該等積體電路。該遮蔽環與該電漿熱屏蔽件保護該基板載體免於該電漿蝕刻。該電漿熱屏蔽件在該電漿蝕刻期間將熱散離該遮蔽環。
100‧‧‧半導體晶圓
102‧‧‧區域
104、106‧‧‧切割道
200‧‧‧遮罩
202、204‧‧‧縫隙
206‧‧‧區域
300‧‧‧基板載體
302‧‧‧襯背膠帶
304‧‧‧膠帶環或膠帶框
306‧‧‧晶圓或基板
400‧‧‧主動冷卻式遮蔽環或電漿熱屏蔽件或兩者
402‧‧‧環部
404‧‧‧內部開孔
406‧‧‧部分
500‧‧‧支撐設備
502‧‧‧陰極
504‧‧‧主動冷卻式遮蔽環
505‧‧‧圓形環
506‧‧‧波紋管饋送件
508‧‧‧電漿曝露的聯結器
510‧‧‧垂直柱
512‧‧‧墊
514‧‧‧機動化組件
516‧‧‧殼體
620‧‧‧流體連接
730‧‧‧外部波紋管
732‧‧‧內部套筒
734‧‧‧連接
800‧‧‧電漿熱屏蔽件
801‧‧‧內部開孔
802‧‧‧第一上表面區域
804‧‧‧第二上表面區域
806‧‧‧傾斜區域
812‧‧‧第一下表面區域
814‧‧‧第二下表面區域
816‧‧‧傾斜區域
900‧‧‧遮蔽環
950‧‧‧突伸部分或接觸特徵
952‧‧‧第一間隙或空腔
1000‧‧‧蝕刻反應器
1002‧‧‧腔室
1004‧‧‧端效器
1006‧‧‧基板載體
1008‧‧‧感應式耦合電漿源
1010‧‧‧節流閥
1012‧‧‧渦輪分子泵
1014‧‧‧陰極組件
1015‧‧‧遮蔽環組件
1016‧‧‧致動器
1018‧‧‧遮蔽環致動器
1100‧‧‧流程圖
1102、1104、1106、1108‧‧‧操作
1202‧‧‧遮罩
1204‧‧‧半導體晶圓或基板
1206‧‧‧積體電路
1207‧‧‧切割道
1208‧‧‧圖案化遮罩
1210‧‧‧間隙
1212‧‧‧溝槽
1214‧‧‧基板載體
1216‧‧‧晶粒附接薄膜
1218‧‧‧晶粒附接薄膜部分
1300A、1300B、1300C‧‧‧通孔
1302A‧‧‧顯著的損傷
1302B‧‧‧有損傷
1302C‧‧‧沒有損傷
1400‧‧‧布局
1402‧‧‧布局
1500、1502‧‧‧半導體晶圓或基板
1600‧‧‧處理工具
1602‧‧‧工廠介面
1604‧‧‧裝載閘
1606‧‧‧叢集工具
1608‧‧‧電漿蝕刻腔室
1610‧‧‧雷射劃線設備
1612‧‧‧沉積腔室
1614‧‧‧乾式/濕式製程站
1700‧‧‧電腦系統
1702‧‧‧處理器
1704‧‧‧主要記憶體
1706‧‧‧靜態記憶體
1708‧‧‧網路介面裝置
1710‧‧‧視訊顯示單元
1712‧‧‧輸入裝置
1714‧‧‧游標控制裝置
1716‧‧‧信號產生裝置
1718‧‧‧輔助記憶體
1720‧‧‧網路
1722‧‧‧軟體
1726‧‧‧處理邏輯
1730‧‧‧匯流排
1731‧‧‧機器可存取儲存媒介
第1圖根據本發明的實施例，例示要切割的半導體晶圓的頂部平面圖。
第2圖根據本發明的實施例，例示要切割的半導體晶圓的頂部平面圖，該半導體晶圓具有切割遮罩形成於其上。
第3圖根據本發明的實施例，例示適於在單分處理期間支撐晶圓的基板載體的平面視圖。
第4圖根據本發明的實施例，例示第3圖的基板載體，具有位於上方的主動冷卻式遮蔽環或電漿熱屏蔽件。
第5圖根據本發明的實施例，例示用於在電漿腔室中散熱的主動冷卻式遮蔽環的有角度的視圖，主動冷卻式遮蔽環係相對於所示的蝕刻陰極而定位並且相對於所示的晶圓支座來設計大小。
第6圖根據本發明的實施例，例示第5圖的支撐設備的電漿曝露的聯結器的放大視圖。
第7圖根據本發明的實施例，例示第5圖的支撐設 備的波紋管饋送件的放大視圖。
第8圖根據本發明的實施例，例示電漿熱屏蔽件的有角度的頂部視圖與有角度的底部視圖。
第9圖根據本發明的實施例，例示第8圖的電漿熱屏蔽件的放大、有角度的橫剖面視圖，電漿熱屏蔽件定位在遮蔽環的頂表面上。
第10圖根據本發明的實施例，例示蝕刻反應器的橫剖面視圖。
第11圖根據本發明的實施例，為流程圖，表示切割半導體晶圓的方法的操作，半導體晶圓包括複數個積體電路。
第12A圖根據本發明的實施例，例示包括複數個積體電路的半導體晶圓在執行切割半導體晶圓的方法的期間之橫剖面視圖，對應於第11圖的流程圖的操作1102。
第12B圖根據本發明的實施例，例示包括複數個積體電路的半導體晶圓在執行切割半導體晶圓的方法的期間之橫剖面視圖，對應於第11圖的流程圖的操作1104。
第12C圖根據本發明的實施例，例示包括複數個積體電路的半導體晶圓在執行切割半導體晶圓的方法的期間之橫剖面視圖，對應於第11圖的流程圖的操作1108。
第13圖根據本發明的實施例，例示使用毫微微秒範圍的雷射脈衝相對於較長脈衝時間的雷射脈衝之效果。
第14圖根據本發明的實施例，例示藉由使用較窄的切割道相對於傳統的切割(傳統的切割會受限於最小寬度)，所達成的半導體晶圓上的緊密性。
第15圖根據本發明的實施例，例示自由形式的積體電路配置，允許較密的容裝，且因此允許每晶圓較多的晶粒，相對於格柵式對準的方式來說。
第16圖根據本發明的實施例，例示用於雷射與電漿切割晶圓或基板的工具布局的方塊圖。
第17圖根據本發明的實施例，例示範例性電腦系統的方塊圖。
敘述用於切割半導體晶圓的方法與設備，每一晶圓具有複數個積體電路在其上。在下文的敘述中，提出多種特定細節，例如用於薄晶圓的基板載體、劃線與電漿蝕刻條件以及材料體系，以提供本發明的實施例的徹底瞭解。本領域中熟習技藝者將輕易得知，沒有這些特定細節也可實施本發明的實施例。在其他實例中，熟知的態樣(例如，積體電路製造)並未詳細敘述，以避免不必要地模糊本發明的實施例。另外，將瞭解到，圖式中繪示的各種實施例係例示的圖示，且不需要依尺寸繪製。
本文所述的一或更多個實施例係關於主動冷卻式遮蔽環，用於電漿蝕刻腔室中的散熱。實施例可包括電漿與電漿型的處理、熱管理、主動冷卻、與散熱。本文所述的一或更多個實施例係關於電漿熱屏蔽件，用於電漿蝕刻腔室中的散熱。實施例可包括電漿與電漿型的處理、熱管理、電漿產生種的屏蔽、與散熱。用於主動冷卻式遮蔽環或電漿熱屏蔽件或兩者的應用可包括晶粒單分，但是其他高功率蝕刻處理 或不同的蝕刻化學作用都可受益於本文所述的實施例。電漿熱屏蔽件本身可使用作為便宜的被動元件，或者電漿熱屏蔽件可結合於主動冷卻式遮蔽環，作為熱屏蔽件，來修改電漿狀況。在後者的實例中，電漿熱屏蔽件係有效地使用作為電漿蝕刻處理中的摻雜劑來源。
在另一態樣中，包括最初的雷射劃線以及後續的電漿蝕刻處理之混合式晶圓或基板切割處理可實施來用於晶粒單分。該雷射劃線處理可用於乾淨地移除遮罩層、有機與無機介電質層、與裝置層。之後當晶圓或基板曝露或部分蝕刻時，雷射蝕刻處理可終止。之後可使用切割處理的電漿蝕刻部分，以蝕刻通過晶圓或基板的塊體(例如，通過塊狀單晶矽)，以產生晶粒或晶片單分或切割。在一實施例中，主動冷卻式遮蔽環或電漿熱屏蔽件或兩者可在切割處理的蝕刻部分期間實施。在一實施例中，晶圓或基板在單分處理期間(包括單分處理的蝕刻部分期間)係由基板載體支撐。
根據本發明的實施例，本文所述的為一或更多個設備或方法，用於在單分處理的電漿蝕刻期間保護基板載體，基板載體包括薄晶圓膠帶與膠帶框。例如，設備可用於支撐與保護用於固持薄矽晶圓的薄膜與薄膜框免於蝕刻氣體。相關於積體電路(IC)封裝的製造處理會需要薄矽晶圓被支撐與安裝於薄膜上，例如晶粒附接薄膜。在一實施例中，晶粒附接薄膜也由基板載體支撐並且係用於黏著薄矽晶圓至基板載體。
提供文章脈絡，傳統的晶圓切割方法包括基於純機 械分離的鑽石鋸切、最初的雷射劃線與後續的鑽石鋸切，或者奈秒或微微秒雷射切割。針對薄的晶圓或基板單分，例如50微米厚的塊狀矽單分，傳統的方法會產生不良的處理品質。當從薄晶圓或基板單分晶粒時所會面對的某些挑戰可能包括：不同層之間的失去層疊或微裂縫形成、非有機介電質層的碎裂、保持嚴格的切口寬度控制，或精準的燒蝕深度控制。本發明的實施例包括混合式雷射劃線與電漿蝕刻晶粒單分方法，該方法可用於克服上述的一或更多個挑戰。
根據本發明的實施例，雷射劃線與電漿蝕刻的組合係用於切割半導體晶圓成為個別或單分的積體電路。在一實施例中，毫微微秒型(femtosecond-based)雷射劃線係使用作為實質上(若非全然)非熱的處理。例如，毫微微秒型雷射劃線可局部化成沒有或微乎其微的熱損傷區。在一實施例中，本文的方法係用於單分具有超低介電常數薄膜的積體電路。關於傳統的切割，鋸子會需要慢下來，以配合此種低介電常數薄膜。另外，在切割之前，現在通常將半導體晶圓薄化。因此，在一實施例中，利用毫微微秒型雷射的部分晶圓劃線與遮罩圖案化的組合，後續再進行電漿蝕刻處理，現在係可實用的。在一實施例中，利用雷射來直接寫入可以消除對於光阻層的光微影圖案化操作之需求，且可以用很少的成本實施。在一實施例中，直通穿孔型(through-via type)矽蝕刻係用於在電漿蝕刻環境中完成切割處理。
因此，在本發明的一態樣中，雷射劃線與電漿蝕刻的組合可用於切割半導體晶圓成為單分的積體電路。根據本 發明的實施例，第1圖例示要切割的半導體晶圓的頂部平面圖。根據本發明的實施例，第2圖例示要切割的半導體晶圓的頂部平面圖，該半導體晶圓具有切割遮罩形成於其上。
參見第1圖，半導體晶圓100具有複數個區域102，複數個區域102包括積體電路。區域102由垂直的切割道104與水平的切割道106分隔。切割道104與106為半導體晶圓不含有積體電路的區域，且切割道104與106係設計作為晶圓將沿著被切割的位置。本發明的某些實施例包括使用結合雷射劃線與電漿蝕刻技術沿著切割道而切割溝槽通過半導體晶圓，使得晶粒分離成個別的晶片或晶粒。因為雷射劃線與電漿蝕刻處理兩者係無關於晶體結構定向，將被切割的半導體晶圓的晶體結構可為非物質的，以達成通過晶圓的垂直溝槽。
參見第2圖，半導體晶圓100具有遮罩200係沉積於半導體晶圓100上。在一實施例中，遮罩係以傳統的方式沉積，以達到大約4-10微米厚的層。在一實施例中，遮罩200與一部分的半導體晶圓100係利用雷射劃線處理來圖案化，以界定半導體晶圓100將被切割之沿著切割道104與106的位置(例如，縫隙202與204)。半導體晶圓100的積體電路區域由遮罩200覆蓋且保護。遮罩200的區域206係定位成使得在後續的蝕刻處理期間，積體電路不會被蝕刻處理所劣化。水平的縫隙204與垂直的縫隙202係形成於區域206之間，以界定在蝕刻處理期間將被蝕刻來最後分割半導體晶圓100的區域。根據本發明的實施例，主動冷卻式遮蔽環或電漿 熱屏蔽件或兩者可在切割處理的蝕刻部分期間實施。
如同上文簡短提到的，用於切割的基板在晶粒單分處理(例如，混合式雷射燒蝕與電漿蝕刻單分方案)的電漿蝕刻部分期間係由基板載體支撐。例如，根據本發明的實施例，第3圖例示適於在單分處理期間支撐晶圓的基板載體的平面視圖。
參見第3圖，基板載體300包括一層襯背膠帶302，該層襯背膠帶302係由膠帶環或膠帶框304圍繞。晶圓或基板306由基板載體300的襯背膠帶302支撐。在一實施例中，晶圓或基板306藉由晶粒附接薄膜而附接於襯背膠帶302。在一實施例中，膠帶環304包括不鏽鋼。
在一實施例中，單分處理可適用於一系統，該系統的尺寸係設計來接收基板載體，例如基板載體300。在一個此種實施例中，系統(例如，系統1600，下文更詳細敘述)可容納晶圓框而不會影響系統的佔地面積，晶圓框的尺寸係設計來容納不被基板載體支撐的基板或晶圓。在一實施例中，此種處理系統的尺寸係設計來容納300毫米直徑的晶圓或基板。相同的系統可容納大約380毫米寬度乘上380毫米長度的晶圓載體，如同第3圖所示。但是，將瞭解到，系統可設計來處理450毫米的晶圓或基板，或者更具體地，450毫米的晶圓或基板載體。
在本發明的一態樣中，基板載體在單分處理期間係容納於蝕刻腔室中。在一實施例中，包括晶圓或基板在基板載體上的組件係受到電漿蝕刻反應器，而不會影響(例如， 蝕刻)薄膜框(例如，膠帶環304)與薄膜(例如，襯背膠帶302)。在一個此種實施例中，主動冷卻式遮蔽環或電漿熱屏蔽件或兩者可在切割處理的蝕刻部分期間實施。在一範例中，根據本發明的實施例，第4圖例示第3圖的基板載體，具有位於上方的主動冷卻式遮蔽環或電漿熱屏蔽件。
參見第4圖，以頂部透視圖的方式，包括襯背膠帶302層與膠帶環或框304之基板載體300係由主動冷卻式遮蔽環或電漿熱屏蔽件或兩者所覆蓋(所有選項在第4圖中都表示為400)。主動冷卻式遮蔽環或電漿熱屏蔽件或兩者400包括環部402與內部開孔404。在一實施例中，所支撐的晶圓或基板306的一部分也由主動冷卻式遮蔽環或電漿熱屏蔽件或兩者400所覆蓋(具體地，主動冷卻式遮蔽環或電漿熱屏蔽件或兩者400的部分406覆蓋晶圓或基板306的一部分)。在一個具體的此種實施例中，主動冷卻式遮蔽環或電漿熱屏蔽件或兩者400的部分406覆蓋晶圓或基板306的最外部部分的大約1-1.5毫米。被覆蓋的該部分可稱為晶圓或基板306的排除部分，因為此區域有效地被屏蔽於電漿處理。
在第一態樣中，現在更詳細地敘述用於電漿腔室中的散熱的主動冷卻式遮蔽環。在一實施例中，主動冷卻式遮蔽環可實施來減少在晶圓載體所支撐的晶圓的處理期間處理套組遮蔽環的溫度。藉由減少遮蔽環的溫度，升高的溫度下會發生的晶粒單分膠帶的損壞或燃燒可以減輕。例如，損壞或燃燒的晶粒單分膠帶通常導致晶圓或基板為不可恢復的。此外，當膠帶框到達升高的溫度時，附接的膠帶會變成損壞 的。雖然本文係敘述於在用於晶粒單分的蝕刻處理期間對於膠帶與框的保護的上下文中，使用主動冷卻式遮蔽環可提供的其他處理益處可包括增加產量。例如，藉由減輕處理狀況(例如，RF功率減少)，可達成溫度降低，但是這需要增加處理時間，如此對於產量是不利的。
根據本發明的實施例，第5圖例示用於在電漿腔室中散熱的主動冷卻式遮蔽環的有角度的視圖，主動冷卻式遮蔽環係相對於所示的蝕刻陰極而定位並且相對於所示的晶圓支座來設計大小。
參見第5圖，用於電漿腔室的支撐設備500包括陰極502，陰極502定位於主動冷卻式遮蔽環504之下。具有膠帶302與框304並且支撐晶圓或基板306的晶圓或基板支座300係針對尺寸設計方面而繪示於主動冷卻式遮蔽環504之上。此種晶圓或基板支座可為如同上文相關於第3圖所述的。在使用中，晶圓或基板支座300實際上定位於主動冷卻式遮蔽環504與陰極502之間。支撐設備500也可包括機動化組件514與殼體516，機動化組件514與殼體516也繪示於第5圖中。
再次參見第5圖，主動冷卻式遮蔽環504藉由波紋管饋送件506而饋入有冷卻劑氣體或液體，波紋管饋送件506饋入電漿曝露的聯結器508。在一實施例中，主動冷卻式遮蔽環504藉由三個垂直柱510而相對於固定的陰極升高或降低，三個垂直柱510可升高來引入基板或晶圓載體300至陰極502，並且然後降低來夾持基板或晶圓載體300至定位。三 個垂直柱510將主動冷卻式遮蔽環504附接於下方的圓形環505。圓形環505連接至機動化組件514，並且提供主動冷卻式遮蔽環504的垂直運動與定位。
基板或晶圓載體300可放置於複數個墊上，複數個墊坐落於主動冷卻式遮蔽環504與陰極502之間。為了例示的目的，繪示了一個此種墊512。但是，將瞭解到，墊512實際上低於或在主動冷卻式遮蔽環504之下，且通常使用多於一個的墊，例如四個墊。在一實施例中，主動冷卻式遮蔽環504包括鋁，鋁具有硬質陽極化表面或陶瓷塗覆。在一實施例中，主動冷卻式遮蔽環504的尺寸係設計成在電漿處理期間完全覆蓋(從由上至下的透視視角)膠帶框304、膠帶302、以及基板306的最外部區域，如同相關於第4圖所述的。在一個具體的此種實施例中，遮蔽環的前邊緣至晶圓為大約0.050英寸高。
在一實施例中，陰極502為蝕刻陰極，並且可作用為靜電吸盤，以在處理期間協助夾持樣品。在一實施例中，陰極502係受到熱控制的。
根據本發明的實施例，第6圖例示第5圖的支撐設備500的電漿曝露的聯結器508的放大視圖。參見第6圖，波紋管饋送件的終端係繪示為耦接至電漿曝露的聯結器508。一對流體連接620(例如，供應與回送管線對)係繪示為進入/離開主動冷卻式遮蔽環504。針對例示的目的，電漿曝露的聯結器508係繪示為實質上透明的，以露出該對流體連接620。在一實施例中，該對流體連接620提供入口/出口 給內部流體通道，內部流體通道循環通過主動冷卻式遮蔽環504。在一個此種實施例中，該對流體連接620促成冷卻流體或氣體在電漿處理期間持續流動通過主動冷卻式遮蔽環。在一具體的實施例中，冷卻通道實質上行經環形主動冷卻式遮蔽環的主體的整個中間圓周。
在一實施例中，促成此種持續流動的性能可提供遮蔽環的優良的溫度控制，這可促成夾設於主動冷卻式遮蔽環504的基板載體的膠帶與膠帶框的溫度控制(例如，降低的溫度曝露)。除了藉由實體阻擋電漿免於到達基板或晶圓載體的膠帶與膠帶框所提供的保護之外，還提供膠帶與膠帶框的此種保護。流體通道的遮蔽環(本文稱為主動冷卻式遮蔽環504)可區別於被動冷卻式遮蔽環，被動冷卻式遮蔽環僅藉由接觸於散熱器或w形冷卻腔室壁來冷卻。
再次參見第6圖，在一實施例中，電漿曝露的聯結器508為上方的主動冷卻式遮蔽環504與下方的波紋管饋送件506之間的固定長度連接。所提供的該耦接係打算曝露於電漿處理，並且允許波紋管饋送件506定位成遠離電漿處理。在一個此種實施例中，該耦接係波紋管饋送件506與主動冷卻式遮蔽環504之間的真空連接。
根據本發明的實施例，第7圖例示第5圖的支撐設備500的波紋管饋送件506的放大視圖。參見第7圖，波紋管饋送件506係繪示具有外部波紋管730，外部波紋管730具有內部套筒732。提供連接734，用於耦接至腔室主體。波紋管饋送件506的下部開孔可容納供應與回送管線，供應與 回送管線用於用來冷卻主動冷卻式遮蔽環504的冷卻劑。在一實施例中，外部波紋管730為金屬的，內部套筒732為不銹鋼保護套筒，以容納供應與回送管線的軟管，連接734的大小為NW40連接。
在一實施例中，波紋管饋送件506允許處於真空的主動冷卻式遮蔽環504的垂直運動。此運動由機動化組件提供，機動化組件提供需要的垂直定位。波紋管饋送件必須要允許此範圍的運動。在一實施例中，波紋管饋送件506具有真空連接在任一端，例如，在一端處的真空中心o形環密封與在另一端上的o形環密封。在一實施例中，波紋管饋送件506的內部具有保護屏蔽件，以允許流體管線直接通過而不需用迴旋的折衷方式。再者，波紋管饋送件506與電漿曝露的聯結器508提供路徑給供應與回送管線來用於冷卻劑流體。在離開主動冷卻式遮蔽環504之後及/或進入主動冷卻式遮蔽環504之前，冷卻劑流體可通過流體冷卻器(未圖示)。
在一實施例中，主動冷卻式遮蔽環504可以散去大量的電漿熱並且在很短的時間期間散去。在一個此種實施例中，在連續處理的基礎上，主動冷卻式遮蔽環504係設計成可以使遮蔽環從大於攝氏260度的溫度降低至小於攝氏120度的溫度。在一實施例中，利用可用的真空至大氣連接，內部的電漿曝露元件可被冷卻及/或在腔室中垂直移動。
因此，在一實施例中，主動冷卻式遮蔽環組件包括下述主要元件：波紋管饋送件、電漿曝露的聯結器、流體通道的遮蔽環、流體供應與回送管線、以及流體冷卻器。主動 冷卻式遮蔽環也可具有電漿屏蔽件，作為主動冷卻式遮蔽環之上的電漿保護性覆蓋，例如下文相關於第8圖與第9圖所述的。主動冷卻式遮蔽環具有內部流體通道，以允許冷卻流體流動並且移除電漿引致的熱。關於尺寸設計，主動冷卻式遮蔽環可具有在大約一英寸的1/8的級數(相對於傳統的遮蔽環來說)之增加的厚度，以容納冷卻通道。在一實施例中，流體通道係設計成使得：在主動冷卻式遮蔽環發展出將會損壞膠帶或大大升高晶圓或基板載體的膠帶框的溫度之前，流體通道將此熱移除。在一實施例中，流體本身為非RF傳導的，以避免從電漿汲走RF功率或汲走至冷卻器的RF功率。在一實施例中，主動冷卻式遮蔽環可以承受高RF功率並且不遭受電漿侵蝕。供應與回送流體管線係連接至主動冷卻式遮蔽環並且運行於波紋管饋送件與電漿曝露的聯結器內。在一實施例中，流體管線為非RF傳導的，並且可以處理攝氏0度以下的流體溫度。在一實施例中，相關的冷卻器可以提供攝氏0度以下且具有足夠的體積容量之流體，以快速散去發展出的電漿熱。
在一實施例中，主動冷卻式遮蔽環組件係設計成使得沒有流體洩漏或溢出會引入至容納該組件的處理腔室中。主動冷卻式遮蔽環係可移除的，以用於組裝與維修。元件或套組可分組為：(1)具有內部屏蔽件的NW40尺寸的波紋管，該波紋管包括真空饋送件與內部屏蔽件來用於流體管線，(2)電漿曝露的聯結器，若需要的話，該聯結器為可交換的套組部件，(3)主動冷卻式遮蔽環，具有鋁核心且陽極化或陶瓷 塗覆，(4)包括一件式流體連接管線的低溫流體管線。額外的硬體可包括輔助冷卻器，專門設計來用於主動冷卻式遮蔽環。
在第二態樣中，現在更詳細地敘述用於在電漿腔室中散熱的電漿熱屏蔽件。電漿熱屏蔽件可與標準的遮蔽環一起使用作為便宜的被動元件，用於基板載體的熱保護，基板載體使用傳統的遮蔽環來電漿蝕刻。另一方面，電漿熱屏蔽件可與上述的主動冷卻式遮蔽環一起使用。
作為一範例，根據本發明的實施例，第8圖例示電漿熱屏蔽件的有角度的頂部視圖與有角度的底部視圖。
參見第8圖的頂部視圖，電漿熱屏蔽件800為環形環，具有內部開孔801。在一實施例中，電漿熱屏蔽件800的尺寸與形狀係設計成相容於電漿處理腔室中所包括的遮蔽環，例如，藉由嵌套在遮蔽環的頂表面上。例如，在一個此種實施例中，頂部視圖所示的電漿熱屏蔽件800的表面為在電漿處理期間曝露於電漿的表面。頂部視圖的該表面包括第一上表面區域802，第一上表面區域802升高於第二上表面區域804之上。第一與第二上表面802與804分別藉由傾斜區域806耦接。
參見第8圖的底部視圖，電漿熱屏蔽部件800具有在電漿處理期間不曝露於電漿的底表面。底部視圖的該表面包括第一下表面區域812，第一下表面區域812低於第二下表面區域814。第一與第二下表面812與814分別藉由傾斜區域816耦接。通常，從高位準的視角，在一實施例中，電漿熱屏 蔽件800的底表面互補於上表面的一般形貌。但是，如同相關於第9圖所述的，電漿熱屏蔽件800的底表面的某些區域可移除，來用於散熱的應用。
根據本發明的實施例，第9圖例示第8圖的電漿熱屏蔽件800的放大、有角度的橫剖面視圖，電漿熱屏蔽件800定位在遮蔽環900的頂表面上。
參見第9圖，電漿熱屏蔽件800嵌套在遮蔽環900(在一實施例中，遮蔽環900為相關於第5圖至第7圖所述的主動冷卻式遮蔽環)的上表面上。上表面部分802、804與806係如同上文相對於第8圖所述的。但是，在第9圖的放大視圖中，可看出，電漿熱屏蔽件800的底表面部分812、814與816具有凹陷部分在其中。在第9圖所示的特定範例中，第一間隙或空腔952形成於底表面的區域814與816之間，且第二間隙或空腔952形成於底表面的區域812與816之間。其效果為留下三個突伸部分或接觸特徵950，三個突伸部分或接觸特徵950將電漿熱屏蔽件800的底表面的大部分升高於遮蔽環900的頂表面。在一實施例中，三個突伸部分或接觸特徵950運行整個環形長度，以當電漿熱屏蔽件800嵌套於遮蔽環900的上表面上時，提供電漿熱屏蔽件800的嵌套支撐。
在一實施例中，三個突伸部分或接觸特徵950將電漿熱屏蔽件800的底表面的大部分升高於遮蔽環900的頂表面達大約一英寸的1/16的高度。因此，第一與第二間隙或空腔952具有大約一英寸的1/16的高度。在一個此種實施例中， 表面814與812的薄化區域具有大約一英寸的1/16的剩餘厚度。但是，將瞭解到，間隙或空腔952的尺寸(作為高度尺寸)提供遠離來自下方的遮蔽環的熱相對於在電漿熱屏蔽件中具有足夠的材料來吸收熱之間的折衷。因此，間隙的高度可由應用來改變。此外，突伸或接觸部分950之間的凹陷部分的位置與範圍受到相同的折衷。在一實施例中，電漿熱屏蔽件800的凹陷的底表面的表面積的量大約為85%-92%的範圍。在一實施例中，電漿熱屏蔽件800包括像是(但不限於)氧化鋁(Al2O3)、氧化釔(Y2O3)、氮化矽(SiN)或碳化矽(SiC)之材料。在一實施例中，電漿熱屏蔽件800包括製程敏感材料，並且可作用為電漿處理的摻雜劑來源。在一實施例中，電漿熱屏蔽件800可視為用來防止下方的遮蔽環接觸於熱表面之外部裝置，或者作用為用於下方的遮蔽環的熱致偏器。
在一實施例中，電漿熱屏蔽件800與遮蔽環900係安裝為兩個分離的元件。在一實施例中，遮蔽環900表面與電漿熱屏蔽件800阻障兩者都包括氧化鋁，其中電漿熱屏蔽件800提供散熱遠離遮蔽環900的表面，即使材料為相同的。在一實施例中，電漿熱屏蔽件800阻擋熱轉移至遮蔽環900，遮蔽環900接觸於基板或晶圓載體的膠帶框。在一實施例中，關於功率分配，來自載體的膠帶的開放區域可定位於遮蔽環900的最薄部分之下。遮蔽環900因此而生的質量最低區域可能為溫度最高。因此，在一實施例中，電漿熱屏蔽件800係設計成在此區域具有較大的質量與較小的間隙，相對於電漿 熱屏蔽件800的其餘部分來說，亦即，較大比例的質量係加至載體的膠帶區域。
因此，在一實施例中，電漿熱屏蔽件為橫剖面上位於現有的遮蔽環的頂部上的陶瓷殼。在一實施例中，電漿熱屏蔽件的材料為相同於遮蔽環的材料並且覆蓋遮蔽環的整個頂表面。電漿熱屏蔽件的頂表面可為或可不為一致於下方的遮蔽環。在一實施例中，電漿熱屏蔽件的頂表面為連續的表面，且下側具有材料的移除區域，以減少傳導至遮蔽環。在一實施例中，電漿熱屏蔽件與遮蔽環之間的接觸點係關於禁止電漿進入移除的區域以及安裝的對準。將瞭解到，移除的區域不能太大而產生顯著的電漿於該移除的區域中。在電漿環境中，電漿所產生的熱係轉移至電漿熱屏蔽件。電漿熱屏蔽件的溫度增加會加熱並且將熱輻射至下方的遮蔽環。但是，遮蔽環僅被來自電漿熱屏蔽件的輻射能量加熱，且不被直接的電漿接觸加熱。
在一實施例中，電漿熱屏蔽件為單一被動部件。電漿熱屏蔽件的形狀與材料可修改來用於不同的處理狀況。在一實施例中，電漿熱屏蔽件可用於藉由攝氏100-120度的範圍之因子，來減少遮蔽環的溫度。電漿熱屏蔽件也可使用作為用於製程化學修改的差異材料覆蓋，實質上提供摻雜劑來源給電漿處理。
在一實施例中，電漿熱屏蔽件與主動冷卻式遮蔽環一起使用。因此，本文所述之用於在電漿處理期間保護基板或晶圓載體的可能組件包括主動冷卻式遮蔽環、具有電漿熱 屏蔽件在其上的遮蔽環、或具有電漿熱屏蔽件在其上的主動冷卻式遮蔽環。在所有的三種方案中，從平面視圖的透視觀點來看，具有曝露的內部區域之保護性環形環係提供來用於載體的電漿處理。
在本發明的一態樣中，蝕刻反應器係配置來調節由基板載體支撐的薄晶圓或基板的蝕刻。例如，根據本發明的實施例，第10圖例示蝕刻反應器的橫剖面視圖。
參見第10圖，蝕刻反應器1000包括腔室1002。包括端效器1004，來用於轉移基板載體1006至與自腔室1002。感應式耦合電漿(ICP,inductively coupled plasma)源1008定位在腔室1002的上部。腔室1002另外配備有節流閥1010與渦輪分子泵1012。蝕刻反應器1000也包括陰極組件1014(例如，包括蝕刻陰極或蝕刻電極的組件)。遮蔽環組件1015係包括於容納基板或晶圓載體1006的區域之上。在一實施例中，遮蔽環組件1015為主動冷卻式遮蔽環、具有電漿熱屏蔽件在其上的遮蔽環、或具有電漿熱屏蔽件在其上的主動冷卻式遮蔽環之一者。可包括遮蔽環致動器1018，來用於移動遮蔽環。也可包括其它致動器，例如致動器1016。
在一實施例中，端效器1004為機器人葉片，機器人葉片的尺寸適於處理基板載體。在一個此種實施例中，機器人端效器1004在次大氣壓力(真空)之下在轉移至與自蝕刻反應器的期間支撐薄膜框組件(例如，基板載體300)。端效器1004包括特徵來利用重力輔助而支撐基板載體於X-Y-Z軸中。端效器1004也包括特徵來相對於處理工具的圓形特徵(例 如，蝕刻陰極中心，或圓形矽晶圓的中心)來校準與置中該端效器。
在一實施例中，陰極組件1014的蝕刻電極係配置成允許RF與熱耦合於基板載體，以促成電漿蝕刻。但是，在一實施例中，蝕刻電極僅接觸基板載體的襯背膠帶部分，且不接觸基板載體的框。
在一實施例中，遮蔽環1015包括保護性環形環、升舉箍、以及耦接於升舉箍與保護性環形環之間的三個支撐柱，如同相關於第5圖所述的。升舉箍設置在支撐組件的徑向向外的處理容積中。升舉箍以實質上水平的定向安裝在軸部上。該軸部由致動器驅動，以在處理容積中垂直地移動升舉箍。三個支撐柱從升舉箍向上延伸，並且將保護性環形環定位在支撐組件之上。三個支撐柱可將保護性環形環固定附接至升舉箍。保護性環形環在處理容積中與升舉箍一起垂直地移動，使得保護性環形環可定位在基板之上的所欲距離處，及/或外部的基板處理裝置(例如，基板載體)可進入保護性環形環與支撐組件之間的處理容積來轉移基板。三個支撐柱可定位成允許基板載體轉移進與出支撐柱之間的處理腔室。
在另一態樣中，根據本發明的實施例，第11圖為流程圖1100，表示切割半導體晶圓的方法的操作，半導體晶圓包括複數個積體電路。根據本發明的實施例，第12A圖至第12C圖例示包括複數個積體電路的半導體晶圓在執行切割半導體晶圓的方法的期間之橫剖面視圖，該圖對應於流程圖 1100的操作。
參見流程圖1100的操作1102與對應的第12A圖，遮罩1202形成於半導體晶圓或基板1204之上。遮罩1202包括一層來覆蓋與保護形成於半導體晶圓1204的表面上的積體電路1206。遮罩1202也覆蓋形成於每一積體電路1206之間的插入的切割道1207。半導體晶圓或基板1204由基板載體1214支撐。
在一實施例中，基板載體1214包括一層襯背膠帶(襯背膠帶的一部分在第12A圖中繪示為1214)，由膠帶環或框圍繞(未圖示)。在一個此種實施例中，半導體晶圓或基板1204設置在晶粒附接薄膜1216上，晶粒附接薄膜1216設置在基板載體1214上，如同第12A圖所示。
根據本發明的實施例，形成遮罩1202包括形成例如(但不限於)光阻層或I-線圖案層的層。例如，聚合體層(例如，光阻層)可包括適合使用在光微影處理中的材料。在一實施例中，光阻層包括正光阻材料，例如(但不限於)248奈米(nm)光阻、193nm光阻、157nm光阻、極紫外(EUV)光阻、或具有重氮萘醌敏化劑的酚醛樹脂基質。在另一實施例中，光阻層包括負光阻材料，例如(但不限於)聚順異戊二烯與聚乙烯基肉桂。
在另一實施例中，遮罩1202為水溶性遮罩層。在一實施例中，水溶性遮罩層係輕易可溶解於水媒介中。例如，在一實施例中，水溶性遮罩層包括可溶於鹼性溶液、酸性溶液、或去離子水之一或更多者中的材料。在一實施例中，水 溶性遮罩層在曝露於加熱處理時維持其水溶性，例如大約攝氏50-160度的範圍之加熱。例如，在一實施例中，水溶性遮罩層在曝露於雷射與電漿蝕刻單分處理中所用的腔室狀況之後，仍可溶於水溶液中。在一實施例中，水溶性遮罩層包括例如(但不限於)聚乙烯醇、聚丙烯酸、葡聚糖、聚甲基丙烯酸、聚乙烯亞胺、或聚環氧乙烷之材料。在一具體實施例中，水溶性遮罩層具有在水溶液中的蝕刻速度大約為每分鐘1-15微米的範圍中，且更具體地，大約為每分鐘1.3微米。
在另一實施例中，遮罩1202為UV可固化遮罩層。在一實施例中，該遮罩層具有對於UV光的易感性，可以減少UV可固化層的黏著性達至少大約80%。在一個此種實施例中，UV層包括聚氯乙烯或丙烯酸類的材料。在一實施例中，UV可固化層包括具有黏著特性之材料或材料堆疊，該黏著特性會在曝露至UV光時弱化。在一實施例中，UV可固化黏著薄膜對於大約365nm的UV光具有敏感性。在一個此種實施例中，此敏感性促成使用LED光來執行固化。
在一實施例中，半導體晶圓或基板1204包括適於承受製造處理的材料，且在該材料上可合適地設置半導體處理層。例如，在一實施例中，半導體晶圓或基板1204包括IV族類型的材料，例如(但不限於)結晶矽、鍺、或矽/鍺。在一具體實施例中，提供半導體晶圓1204包括提供單晶矽基板。在一特定實施例中，單晶矽基板摻雜有雜質原子。在另一實施例中，半導體晶圓或基板1204包括III-V族材料，像是例如用於發光二極體(LED)製造中的III-V族材料基板。
在一實施例中，半導體晶圓或基板1204具有大約300微米或更小的厚度。例如，在一實施例中，塊狀單晶矽基板在固定至晶粒附接薄膜1216之前從背側薄化。該薄化可藉由背側研磨處理來執行。在一實施例中，塊狀單晶矽基板薄化至大約50-300微米的厚度範圍。重要的是注意到，在一實施例中，該薄化係在雷射燒蝕與電漿蝕刻切割處理之前執行。在一實施例中，晶粒附接薄膜1216(或者可以接合薄化的或薄的晶圓或基板至基板載體1214之任何合適的替代物)具有大約20微米的厚度。
在一實施例中，半導體晶圓或基板1204已經在其上或其中設置半導體裝置陣列，作為積體電路1206的部分。此種半導體裝置的範例包括(但不限於)製造於矽基板中且封裝於介電質層中的記憶體裝置或互補金氧半導體(CMOS)電晶體。複數個金屬互連可形成於該等裝置或電晶體之上且在圍繞的介電質層中，且複數個金屬互連可用於電耦接該等裝置或電晶體，以形成積體電路1206。構成切割道1207的材料可相似或相同於用於形成積體電路1206的那些材料。例如，切割道1207可包括介電質材料層、半導體材料層、與金屬化層。在一實施例中，一或更多個切割道1207包括測試裝置，測試裝置類似於積體電路1206的實際裝置。
參見流程圖1100的操作1104與對應的第12B圖，遮罩1202係利用雷射劃線處理來圖案化，以提供具有間隙1210的圖案化遮罩1208，曝露積體電路1206之間的半導體晶圓或基板1204的區域。在一個此種實施例中，雷射劃線處 理為毫微微秒型雷射劃線處理。雷射劃線處理係用於移除原本形成於積體電路1206之間的切割道1207的材料。根據本發明的實施例，利用雷射劃線處理來圖案化該遮罩1202包括：形成溝槽1212部分進入積體電路1206之間的半導體晶圓1204的區域中，如同第12B圖繪示的。
在一實施例中，利用雷射劃線處理來圖案化該遮罩1202包括使用具有毫微微秒範圍的脈衝寬度之雷射。具體地，具有波長在可見光頻譜以及紫外光(UV)與紅外光(IR)範圍(總共為寬頻光頻譜)的雷射可用於提供毫微微秒型雷射，亦即，具有脈衝寬度在毫微微秒(10-15秒)級數的雷射。在一實施例中，燒蝕並非(或實質上並非)波長相關的，且因此適於複雜的薄膜，例如遮罩1202、切割道1207以及可能還有半導體晶圓或基板1204的部分之薄膜。
根據本發明的實施例，第13圖例示使用毫微微秒範圍的雷射脈衝相對於較長頻率的雷射脈衝之效果。參見第13圖，藉由使用具有脈衝寬度在毫微微秒範圍的雷射，熱損傷問題係減輕或消除了(例如，通孔1300C的毫微微秒處理係最小化至沒有損傷1302C)，相對於較長的脈衝寬度來說(例如，通孔1300B的微微秒處理係有損傷1302B，以及通孔1300A的奈秒處理係有顯著的損傷1302A)。在通孔1300C的形成期間損傷的減輕或消除可能係因為缺少低能量再耦合(如同微微秒型雷射燒蝕所見的)或缺少熱平衡(如同奈秒型雷射燒蝕所見的)，如同第13圖繪示的。
雷射參數選擇(例如，脈衝寬度)對於發展出成功 的雷射劃線與切割處理來最少化碎裂、微裂痕與失去層疊而達到乾淨的雷射劃線切痕係關鍵的。雷射劃線切痕越乾淨，則可執行來用於最終的晶粒單分之蝕刻處理越平順。在半導體裝置晶圓中，不同材料類型(例如，導體、絕緣體、半導體)與厚度的許多功能層通常設置於其上。此種材料可包括(但不限於)有機材料(例如，聚合體)、金屬、或無機介電質(例如，二氧化矽與氮化矽)。
相反的，若選擇並非最佳的雷射參數，在包括例如二或更多層非有機介電質、有機介電質、半導體、或金屬之堆疊結構中，雷射燒蝕處理會導致失去層疊的問題。例如，雷射穿過高帶隙能量介電質(例如，具有大約9eV帶隙的二氧化矽)而沒有可量測到的吸收。但是，雷射能量會吸收於下面的金屬或矽層中，導致金屬或矽層的顯著蒸發。該蒸發會產生高壓，以升離上面的二氧化矽介電質層，且可能導致層與層之間嚴重的失去層疊與微破裂。在一實施例中，雖然微微秒型雷射照射處理在複雜的堆疊中會導致微破裂與失去層疊，毫微微秒型雷射照射處理已經證明不會導致相同材料堆疊的微破裂或失去層疊。
為了可以直接燒蝕介電質層，會需要發生介電質材料的離子化，使得藉由強力地吸收光子使介電質材料的行為類似於導電材料。該吸收可阻擋大多數的雷射能量在最終燒蝕介電質層之前不會穿透至下面的矽或金屬層。在一實施例中，當雷射強度足夠高來啟始光子離子化並且影響非有機介電質材料的離子化時，非有機介電質的離子化係可行的。
根據本發明的實施例，藉由通常導致各種材料的非線性交互作用之高峰值強度(輻照度)來特徵化合適的毫微微秒型雷射處理。在一個此種實施例中，毫微微秒雷射源具有脈衝寬度大約在10毫微微秒至500毫微微秒的範圍，但是較佳地在100毫微微秒至400毫微微秒的範圍。在一實施例中，毫微微秒雷射源具有波長大約在1570奈米至200奈米的範圍，但是較佳地在540奈米至250奈米的範圍。在一實施例中，雷射與對應的光學系統提供在工作表面處的焦點大約在3微米至15微米的範圍，但是較佳地大約在5微米至10微米的範圍。
在工作表面處的空間光束分布可為單一模式(高斯(Gaussian))或具有形狀為帽頂的分布。在一實施例中，雷射源具有脈衝重複率大約在200kHz至10MHz的範圍，但是較佳地大約在500kHz至5MHz的範圍。在一實施例中，雷射源傳送在工作表面處的脈衝能量大約在0.5uJ至100uJ的範圍，但是較佳地大約在1uJ至5uJ的範圍。在一實施例中，雷射劃線處理沿著工件表面以大約500mm/sec至5m/sec的範圍的速度行進，但是較佳地以大約600mm/sec至2m/sec的範圍。
劃線處理可僅運行單次通過，或多次通過，但是在一實施例中，較佳地1-2次通過。在一實施例中，工件中的劃線深度大約在5微米至50微米的深度範圍，較佳地大約在10微米至20微米的深度範圍。雷射可在給定脈衝重複率的單脈衝串中或脈衝突波串中施加。在一實施例中，產生的雷射束 的截口寬度大約在2微米至15微米的範圍，但是在矽晶圓劃線/切割中較佳地大約在6微米至10微米的範圍(在裝置/矽介面處所量測)。
選擇雷射參數可有益處與優點，例如提供足夠高的雷射強度，以達成非有機介電質(例如，二氧化矽)的離子化並且最少化在直接燒蝕非有機介電質之前由下層損傷所導致的碎裂與失去層疊。另外，可選擇參數，以提供工業應用上有意義的處理產量，具有準確控制的燒蝕寬度(例如，截口寬度)與深度。如同上述，毫微微秒型雷射遠遠較適合於提供此種優點，相較於微微秒型與奈秒型雷射燒蝕處理來說。但是，即使在毫微微秒型雷射燒蝕的頻譜中，某些波長可提供比其他波長更佳的性能。例如，在一實施例中，具有波長較靠近或在UV範圍中的毫微微秒型雷射處理可提供較乾淨的燒蝕處理，相較於具有波長較靠近或在IR範圍中的毫微微秒型雷射處理來說。在具體的此種實施例中，適於半導體晶圓或基板劃線的毫微微秒型雷射處理係基於具有波長大約小於或等於540奈米的雷射。在特定的此種實施例中，使用具有波長大約小於或等於540奈米、脈衝大約小於或等於400毫微微秒的雷射。但是，在替代的實施例中，使用雙雷射波長(例如，IR雷射與UV雷射的組合)。
參見流程圖1100的選擇性操作1106，根據本發明的實施例，在預備切割處理的蝕刻部分中，基板載體的一部分係覆蓋有主動冷卻式遮蔽環或電漿熱屏蔽件或兩者。在一實施例中，主動冷卻式遮蔽環或電漿熱屏蔽件或兩者係包括 於電漿蝕刻腔室中。在一實施例中，主動冷卻式遮蔽環或電漿熱屏蔽件或兩者的組合使半導體晶圓或基板1204的一部分曝露出(但非全部)，如同上文相關於第4圖所述。
參見流程圖1100的操作1108與對應的第12C圖，半導體晶圓或基板1204係蝕刻通過圖案化遮罩1208中的間隙1210，以單分該等積體電路1206。根據本發明的實施例，蝕刻半導體晶圓1204包括蝕刻來延伸利用雷射劃線處理所形成的溝槽1212，且最終蝕刻完全通過半導體晶圓或基板1204，如同第12C圖所示。
在一實施例中，蝕刻半導體晶圓或基板1204包括使用電漿蝕刻處理。在一實施例中，使用直通矽穿孔(through-silicon via)類型的蝕刻處理。例如，在一具體實施例中，半導體晶圓或基板1204的材料的蝕刻速度大於每分鐘25微米。超高密度電漿源可用於晶粒單分處理的電漿蝕刻部分。適於執行此種電漿蝕刻處理的處理腔室的範例為可從美國加州的桑尼維爾(Sunnyvale)的應用材料公司取得的Applied Centura® SilviaTM Etch系統。Applied Centura® SilviaTM Etch系統結合電容性與電感性RF耦合，這賦予對於離子密度與離子能量遠遠較高的獨立控制，相較於僅有電容性耦合所可能賦予的(即使有磁性增強所提供的改良)。此結合可促成離子密度無關於離子能量，以達到較高密度的電漿而沒有高(可能損傷的)DC偏壓位準，即使在非常低的壓力時。此舉導致超寬的處理窗。但是，可使用可以蝕刻矽的任何電漿蝕刻腔室。在一範例實施例中，使用深矽蝕刻、以 大於傳統矽蝕刻速度大約40%的蝕刻速度來蝕刻單晶矽基板或晶圓1204，同時維持實質上準確的外形控制與事實上無扇形的側壁。在一具體實施例中，使用直通矽穿孔類型的蝕刻處理。該蝕刻處理係基於產生自活性氣體的電漿(活性氣體通常為氟類氣體，例如SF6、C4F8、CHF3、XeF2)，或者可以以較快的蝕刻速度來蝕刻矽的任何其他反應物氣體。但是，在一實施例中，使用了包括扇形側壁的形成之博世(Bosch)處理。
在一實施例中，單分可另外包括晶粒附接薄膜1216的圖案化。在一實施例中，晶粒附接薄膜1216藉由例如(但不限於)雷射燒蝕、乾式(電漿)蝕刻或濕式蝕刻的技術來圖案化。在一實施例中，晶粒附接薄膜1216的圖案化的順序係在單分處理的雷射劃線與電漿蝕刻部分之後，以提供晶粒附接薄膜部分1218，如同第12C圖所示。在一實施例中，在單分處理的雷射劃線與電漿蝕刻部分之後，移除圖案化遮罩1208，也如同第12C圖所示。圖案化遮罩1208可在晶粒附接薄膜1216的圖案化之前、期間、或之後移除。在一實施例中，當半導體晶圓或基板1204由基板載體1214支撐時，蝕刻半導體晶圓或基板1204。在一實施例中，當晶粒附接薄膜1216設置於基板載體1214上時，晶粒附接薄膜1216也進行圖案化。
因此，再次參見流程圖1100與第12A圖至第12C圖，藉由最初雷射燒蝕通過遮罩、通過晶圓切割道(包括金屬化)、以及部分進入矽基板，可執行晶圓切割。雷射脈衝寬 度可選擇在毫微微秒範圍中。藉由後續直通矽的深電漿蝕刻，之後可完成晶粒單分。在一實施例中，主動冷卻式遮蔽環或電漿熱屏蔽件或兩者係在切割處理的蝕刻部分期間實施。另外，執行晶粒附接薄膜的曝露部分的移除，以提供已單分的積體電路，每一積體電路具有一部分的晶粒附接薄膜在其上。個別的積體電路(包括晶粒附接薄膜部分)可之後從基板載體1214移除，如同第12C圖所示。在一實施例中，已單分的積體電路從基板載體1214移除來用於封裝。在一個此種實施例中，圖案化的晶粒附接薄膜1218係保留於每一積體電路的背側上並且包括於最後的封裝中。但是，在另一實施例中，圖案化的晶粒附接薄膜1218係在單分處理之後或期間移除。
再次參見第12A圖至第12C圖，複數個積體電路1206可藉由具有寬度大約10微米或更小的切割道1207來分隔。使用雷射劃線方法(例如，毫微微秒型雷射劃線方法)可促成積體電路的布局的此種緊密性，至少部分係因為雷射的嚴格外形控制。例如，根據本發明的實施例，第14圖例示藉由使用較窄的切割道相對於傳統的切割(傳統的切割會受限於最小寬度)，所達成的半導體晶圓或基板上的緊密性。
參見第14圖，藉由使用較窄的切割道(例如，布局1402中大約10微米或更小的寬度)相對於傳統的切割(傳統的切割會受限於最小寬度，例如布局1400中大約70微米或更大的寬度)，所達成的半導體晶圓上的緊密性。但是，將瞭解到，並非總是想要減小切割道寬度至小於10微米，即使毫 微微秒型雷射劃線處理可以促成如此。例如，某些應用會需要至少40微米的切割道寬度，以在分隔積體電路的切割道中製造虛擬或測試裝置。
再次參見第12A圖至第12C圖，複數個積體電路1206可配置於非限制式布局中的半導體晶圓或基板1204上。例如，第15圖例示自由形式的積體電路配置，允許較密的容裝。根據本發明的實施例，較密的容裝可提供每晶圓較多的晶粒，相對於格柵式對準的方式來說。參見第15圖，自由形式的布局(例如，半導體晶圓或基板1502上的非限制式布局)允許較密的容裝，且因此允許每晶圓較多的晶粒，相對於格柵式對準的方式(例如，半導體晶圓或基板1500上的限制式布局)來說。在一實施例中，雷射燒蝕與電漿蝕刻單分處理的速度係無關於晶粒尺寸、布局或切割道的數量。
單一處理工具可配置來執行混合式雷射燒蝕與電漿蝕刻單分處理中的許多或所有操作。例如，根據本發明的實施例，第16圖例示用於雷射與電漿切割晶圓或基板的工具布局的方塊圖。
參見第16圖，處理工具1600包括工廠介面1602(FI,factory interface)，工廠介面1602具有複數個裝載閘1604耦接於其。叢集工具1606耦接於工廠介面1602。叢集工具1606包括一或更多個電漿蝕刻腔室，例如電漿蝕刻腔室1608。雷射劃線設備1610也耦接於工廠介面1602。處理工具1600的整體佔地面積在一實施例中可為大約3500毫米(3.5公尺)乘大約3800毫米(3.8公尺)，如同第16圖所示。
在一實施例中，雷射劃線設備1610容納毫微微秒型雷射。毫微微秒型雷射可適於執行混合式雷射與蝕刻單分處理的雷射燒蝕部分，例如上述的雷射燒蝕處理。在一實施例中，可移動台也包括於雷射劃線設備1600中，可移動台係配置來相對於毫微微秒型雷射移動晶圓或基板(或其載體)。在一具體實施例中，毫微微秒型雷射也可移動。雷射劃線設備1610的整體佔地面積在一實施例中可為大約2240毫米乘大約1270毫米，如同第16圖所示。
在一實施例中，一或更多個電漿蝕刻腔室1608係配置來通過圖案化遮罩中的間隙來蝕刻晶圓或基板，以單分複數個積體電路。在一個此種實施例中，一或更多個電漿蝕刻腔室1608係配置來執行深矽蝕刻處理。在一具體實施例中，一或更多個電漿蝕刻腔室1608為可從美國加州的桑尼維爾(Sunnyvale)的應用材料公司取得的Applied Centura® SilviaTM Etch系統。該蝕刻腔室可特別設計來用於深矽蝕刻，深矽蝕刻用於產生單晶矽基板或晶圓中或上容納的單分積體電路。在一實施例中，高密度電漿源係包括於電漿蝕刻腔室1608中，以促成高矽蝕刻速度。在一實施例中，多於一個的蝕刻腔室係包括於處理工具1600的叢集工具1606部分中，以促成單分或切割處理的高製造產量。根據本發明的實施例，一或更多個蝕刻腔室係配備有主動冷卻式遮蔽環或電漿熱屏蔽件或兩者。
工廠介面1602可為合適的大氣埠口，以介接於外部製造設備以及雷射劃線設備1610與叢集工具1606之間。工 廠介面1602可包括具有手臂或葉片的機器人，用於從儲存單元(例如，前開孔統一槽)轉移晶圓(或其載體)進叢集工具1606或雷射劃線設備1610、或兩者中。
叢集工具1606可包括適於執行單分方法中的功能之其他腔室。例如，在一實施例中，取代額外的蝕刻腔室，係包括有沉積腔室1612。沉積腔室1612可配置來在雷射劃線晶圓或基板之前，遮罩沉積於晶圓或基板的裝置層上或之上。在一個此種實施例中，沉積腔室1612適於沉積水溶性遮罩層。在另一實施例中，取代額外的蝕刻腔室，係包括有乾式/濕式製程站1614。在晶圓或基板的雷射劃線與電漿蝕刻單分處理之後，乾式/濕式製程站可適於清潔殘留物與碎片，或者適於移除水溶性遮罩。在一實施例中，量測站也包括作為處理工具1600的元件。
本發明的實施例可提供作為電腦程式產品或軟體，電腦程式產品或軟體可包括機器可讀取媒介，機器可讀取媒介上儲存有指令，指令可用於編程電腦系統(或其他電子裝置)，以執行根據本發明的實施例之處理。在一實施例中，電腦系統耦接於相關於第16圖所述的處理工具1600或相關於第10圖所述的蝕刻腔室1000。機器可讀取媒介包括用於以機器(例如，電腦)可讀取的形式儲存或傳送資訊的任何機構。例如，機器可讀取(例如，電腦可讀取)媒介包括機器(例如，電腦)可讀取儲存媒介(例如，唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒介、光學儲存媒介、快閃記憶體裝置等)、機器(例如，電腦)可讀取傳輸 媒介(電性、光學、聲學或其他形式的傳輸信號(例如，紅外線信號、數位信號等))等。
第17圖例示以電腦系統1700的範例形式之機器的概略圖示，電腦系統1700內可執行指令集，以導致機器執行本文所述的任何一或更多個方法。在替代的實施例中，機器可連接(例如，網接)至區域網路(LAN)、內部網路、外部網路、或網際網路中的其他機器。該機器可操作有客戶端-伺服器網路環境中的伺服器或客戶端機器的性能，或者作為點對點(或分散式)網路環境中的點機器。該機器可為個人電腦(PC)、平板PC、機上盒(STB)、個人數位助理(PDA)、手機、網頁瀏覽器、伺服器、網路路由器、交換器或橋接器、或可以執行指令集(連續的或其他)的任何機器，指令集指定該機器要採取的作動。另外，雖然僅例示單一機器，用語「機器」也應視為包括任何機器(例如，電腦)集，機器集個別或聯合地執行指令集(或多個指令集)，以執行本文所述的任何一或更多個方法。
範例電腦系統1700包括處理器1702、主要記憶體1704(例如，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、靜態記憶體1706(例如，快閃記憶體、靜態隨機存取記憶體(SRAM)等)、與輔助記憶體1718(例如，資料儲存裝置)，這些元件透過匯流排1730而彼此通訊。
處理器1702代表一或更多個通用目的處理裝置，例如微處理器、中央處理單元、或類似者。更具體地，處理器 1702可為複雜指令集運算(CISC,cormplex instruction set computing)微處理器、精簡指令集運算(RISC,reduced instruction set computing)微處理器、超長指令字(VLIW,very long instruction word)微處理器、實行其他指令集的處理器、或實行指令集的組合的處理器。處理器1702也可為一或更多個專用目的處理裝置，例如特殊應用積體電路(ASIC)、現場可編程閘陣列(FPGA)、數位信號處理器(DSP)、網路處理器、或類似者。處理器1702係配置來執行處理邏輯1726，處理邏輯1726用於執行本文所述的操作。
電腦系統1700可另包括網路介面裝置1708。電腦系統1700也可包括視訊顯示單元1710(例如，液晶顯示器(LCD)、發光二極體顯示器(LED)、或陰極射線管(CRT))、文數輸入裝置1712(例如，鍵盤)、游標控制裝置1714(例如，滑鼠)、與信號產生裝置1716(例如，揚聲器)。
輔助記憶體1718可包括機器可存取儲存媒介(或更具體地，電腦可讀取儲存媒介)1731，機器可存取儲存媒介上儲存有一或更多個指令集(例如，軟體1722)，該一或更多個指令集實行本文所述的任何一或更多個方法或功能。軟體1722也可在它由電腦系統1700執行的期間常駐(全部或至少部分)在主要記憶體1704及/或處理器1702內，主要記憶體1704與處理器1702也構成機器可讀取儲存媒介。軟體1722可另外透過網路介面裝置1708在網路1720上傳送或接收。
雖然機器可存取儲存媒介1731在範例實施例中係 繪示為單一媒介，用語「機器可讀取儲存媒介」應視為包括儲存一或更多個指令集的單一媒介或多個媒介(例如，集中式或分散式資料庫，及/或相關的快取與伺服器)。用語「機器可讀取儲存媒介」也應視為包括：可以儲存或編碼指令集來由機器執行並且導致該機器執行本發明的任何一或更多個方法之任何媒介。用語「機器可讀取儲存媒介」因此應視為包括(但不限於)：固態記憶體、以及光學與磁性媒介。
根據本發明的實施例，機器可存取儲存媒介具有指令儲存於其上，指令導致資料處理系統執行一種切割半導體晶圓的方法(該半導體晶圓具有複數個積體電路)。該方法包括：引入由一基板載體支撐的一基板進入一電漿蝕刻腔室中。該基板具有一圖案化遮罩在其上，該圖案化遮罩覆蓋該等積體電路並且曝露該基板的切割道。該方法也包括：將該基板載體夾設於一遮蔽環之下，該遮蔽環具有冷卻通道在其中。該方法也包括：電漿蝕刻該基板通過該等切割道，以單分該等積體電路。該遮蔽環屏蔽該基板載體免於該電漿蝕刻。在該電漿蝕刻期間，冷卻流體傳送通過該等冷卻通道。
根據本發明的另一實施例，機器可存取儲存媒介具有指令儲存於其上，指令導致資料處理系統執行一種切割半導體晶圓的方法(該半導體晶圓具有複數個積體電路)。該方法包括：引入由一基板載體支撐的一基板進入一電漿蝕刻腔室中。該基板具有一圖案化遮罩在其上，該圖案化遮罩覆蓋該等積體電路並且曝露該基板的切割道。該方法也包括：將該基板載體夾設於一遮蔽環之下，該遮蔽環具有一電漿熱 屏蔽件設置於其上。該方法也包括：電漿蝕刻該基板通過該等切割道，以單分該等積體電路。該遮蔽環與該電漿熱屏蔽件保護該基板載體免於該電漿蝕刻。該電漿熱屏蔽件在該電漿蝕刻期間將熱散離該遮蔽環。
因此，已經敘述：用於切割半導體晶圓的方法與設備，每一晶圓具有複數個積體電路。

Claims (5)

  1. 一種切割一半導體晶圓的方法，該半導體晶圓包括複數個積體電路，該方法包括以下步驟：引入由一基板載體支撐的一基板進入一電漿蝕刻腔室中，該基板具有一圖案化遮罩在其上，該圖案化遮罩覆蓋該等積體電路並且曝露該基板的切割道；將該基板載體夾設於一遮蔽環之下，該遮蔽環具有一電漿熱屏蔽件設置於其上，其中將該基板載體夾設於該遮蔽環之步驟包括以下步驟：覆蓋該基板載體的一膠帶框與開放膠帶區域，並且覆蓋該基板載體所支撐的該基板的一最外面大約1-1.5毫米；及電漿蝕刻該基板通過該等切割道，以單分該等積體電路，其中該遮蔽環與該電漿熱屏蔽件保護該基板載體免於該電漿蝕刻，且其中該電漿熱屏蔽件在該電漿蝕刻期間將熱散離該遮蔽環，其中在該電漿蝕刻期間將熱散離該遮蔽環之步驟包括以下步驟：相對於該電漿熱屏蔽件，在該遮蔽環處提供大約攝氏100-120度的範圍之一溫度降低。
  2. 如請求項1所述之方法，其中該遮蔽環具有冷卻通道在其中，且其中一冷卻流體在該電漿蝕刻期間輸送通過該等冷卻通道。
  3. 如請求項2所述之方法，進一步包括以下步驟：在該電漿蝕刻期間，在該遮蔽環的外部的一位置處冷卻 該冷卻流體。
  4. 如請求項1所述之方法，進一步包括以下步驟：利用一雷射劃線處理來形成該圖案化遮罩。
  5. 如請求項1所述之方法，其中該基板設置於一晶粒附接薄膜上，該晶粒附接薄膜設置於該基板載體上，該方法進一步包括以下步驟：當該等已單分的積體電路與該晶粒附接薄膜設置於該基板載體上時，圖案化該晶粒附接薄膜。
TW103143520A 2013-12-17 2014-12-12 用於在電漿腔室中散熱的電漿熱屏蔽件 TWI644352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/109,820 2013-12-17
US14/109,820 US9293304B2 (en) 2013-12-17 2013-12-17 Plasma thermal shield for heat dissipation in plasma chamber

Publications (2)

Publication Number Publication Date
TW201530642A TW201530642A (zh) 2015-08-01
TWI644352B true TWI644352B (zh) 2018-12-11

Family

ID=53369349

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143520A TWI644352B (zh) 2013-12-17 2014-12-12 用於在電漿腔室中散熱的電漿熱屏蔽件

Country Status (3)

Country Link
US (2) US9293304B2 (zh)
TW (1) TWI644352B (zh)
WO (1) WO2015094863A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
GB201419210D0 (en) * 2014-10-29 2014-12-10 Spts Technologies Ltd Clamp assembly
JP6555656B2 (ja) * 2015-02-17 2019-08-07 パナソニックＩｐマネジメント株式会社 プラズマ処理装置および電子部品の製造方法
US9478455B1 (en) * 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
GB201518756D0 (en) * 2015-10-22 2015-12-09 Spts Technologies Ltd Apparatus for plasma dicing
US10435784B2 (en) 2016-08-10 2019-10-08 Applied Materials, Inc. Thermally optimized rings
US11615966B2 (en) 2020-07-19 2023-03-28 Applied Materials, Inc. Flowable film formation and treatments
US11699571B2 (en) 2020-09-08 2023-07-11 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US11887811B2 (en) 2020-09-08 2024-01-30 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US20220108908A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Shadow ring kit for plasma etch wafer singulation process

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5460703A (en) * 1992-11-12 1995-10-24 Applied Materials, Inc. Low thermal expansion clamping mechanism
US5632873A (en) * 1995-05-22 1997-05-27 Stevens; Joseph J. Two piece anti-stick clamp ring
US6159299A (en) * 1999-02-09 2000-12-12 Applied Materials, Inc. Wafer pedestal with a purge ring
US6214184B1 (en) * 1997-05-14 2001-04-10 Taiwan Semiconductor Manufacturing Company, Ltd Insulated wafer pedestal
US6231674B1 (en) * 1994-02-23 2001-05-15 Applied Materials, Inc. Wafer edge deposition elimination
US7906410B2 (en) * 2007-02-08 2011-03-15 Panasonic Corporation Method of manufacturing semiconductor chip using laser light and plasma dicing
US7923351B2 (en) * 2005-07-11 2011-04-12 Panasonic Corporation Manufacturing method of semiconductor devices
US20130230971A1 (en) * 2011-03-14 2013-09-05 Plasma-Therm Llc Method and Apparatus for Plasma Dicing a Semi-conductor Wafer

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
JPH0416085A (ja) 1990-05-10 1992-01-21 Tokyo Gas Co Ltd 画像記録再生装置
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
EP0609809B8 (en) 1993-02-01 2001-11-21 Canon Kabushiki Kaisha Liquid crystal display device
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US5955381A (en) 1998-03-03 1999-09-21 Lucent Technologies Inc. Integrated circuit fabrication
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
US6574250B2 (en) 2000-01-10 2003-06-03 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulse widths
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
KR100773070B1 (ko) 2000-07-12 2007-11-02 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Ｉｃ 퓨즈를 하나의 펄스로 절단하기 위한 ｕｖ 레이저시스템 및 방법
DE10044419C1 (de) 2000-09-08 2002-05-02 Infineon Technologies Ag Abschattungsring für Plasmabeschichtungsanlagen und dessen Verwendung
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US20060138925A1 (en) 2004-12-28 2006-06-29 Yi-Fang Cheng Plasma processing device having a ring-shaped air chamber for heat dissipation
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5111938B2 (ja) 2007-05-25 2013-01-09 日東電工株式会社 半導体ウエハの保持方法
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
TW201006600A (en) 2008-04-10 2010-02-16 Applied Materials Inc Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US9082839B2 (en) 2011-03-14 2015-07-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9070760B2 (en) 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9343365B2 (en) 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5460703A (en) * 1992-11-12 1995-10-24 Applied Materials, Inc. Low thermal expansion clamping mechanism
US6231674B1 (en) * 1994-02-23 2001-05-15 Applied Materials, Inc. Wafer edge deposition elimination
US5632873A (en) * 1995-05-22 1997-05-27 Stevens; Joseph J. Two piece anti-stick clamp ring
US6214184B1 (en) * 1997-05-14 2001-04-10 Taiwan Semiconductor Manufacturing Company, Ltd Insulated wafer pedestal
US6159299A (en) * 1999-02-09 2000-12-12 Applied Materials, Inc. Wafer pedestal with a purge ring
US7923351B2 (en) * 2005-07-11 2011-04-12 Panasonic Corporation Manufacturing method of semiconductor devices
US7906410B2 (en) * 2007-02-08 2011-03-15 Panasonic Corporation Method of manufacturing semiconductor chip using laser light and plasma dicing
US20130230971A1 (en) * 2011-03-14 2013-09-05 Plasma-Therm Llc Method and Apparatus for Plasma Dicing a Semi-conductor Wafer

Also Published As

Publication number Publication date
WO2015094863A1 (en) 2015-06-25
US20150170884A1 (en) 2015-06-18
US9293304B2 (en) 2016-03-22
TW201530642A (zh) 2015-08-01
US20150170885A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
TWI644352B (zh) 用於在電漿腔室中散熱的電漿熱屏蔽件
JP6903110B2 (ja) プラズマダイシング中のダイシングテープ熱管理のための冷却ペデスタル
US9165812B2 (en) Cooled tape frame lift and low contact shadow ring for plasma heat isolation
TWI686865B (zh) 用於電漿切割的接近接觸蓋環
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
CN106716602B (zh) 在等离子体切割期间通过晶片框架支撑环冷却的切割胶带热管理
US9117868B1 (en) Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US8912075B1 (en) Wafer edge warp supression for thin wafer supported by tape frame
KR20150109459A (ko) 필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US9159621B1 (en) Dicing tape protection for wafer dicing using laser scribe process
TWI691005B (zh) 電漿腔室中用於散熱的主動冷卻式遮蔽環
TWI667709B (zh) 用於改良晶圓塗佈處理之烘烤工具
US9196498B1 (en) Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9478455B1 (en) Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees