TW201543547A - 結晶性層疊結構體以及半導體裝置 - Google Patents

結晶性層疊結構體以及半導體裝置 Download PDF

Info

Publication number
TW201543547A
TW201543547A TW104114711A TW104114711A TW201543547A TW 201543547 A TW201543547 A TW 201543547A TW 104114711 A TW104114711 A TW 104114711A TW 104114711 A TW104114711 A TW 104114711A TW 201543547 A TW201543547 A TW 201543547A
Authority
TW
Taiwan
Prior art keywords
layer
film
metal
substrate
crystalline
Prior art date
Application number
TW104114711A
Other languages
English (en)
Other versions
TWI564937B (zh
Inventor
Toshimi Hitora
Masaya Oda
Akio Takatsuka
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of TW201543547A publication Critical patent/TW201543547A/zh
Application granted granted Critical
Publication of TWI564937B publication Critical patent/TWI564937B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一種半導體特性好，特別地，導電性的易控制性好，能夠在縱方向導通，具有良好的電學特性的結晶性層疊結構體。所述層疊結構體在所含主要成分為單軸取向的金屬之金屬層上，直接或介由其他層具備半導體層，並且所述半導體層所含主要成分為結晶性氧化物半導體，所述結晶性氧化物半導體是含有從鎵、銦以及鋁中選擇的一種或兩種以上的金屬的氧化物半導體，並且是單軸取向的。

Description

結晶性層疊結構體以及半導體裝置
本發明涉及半導體裝置，特別地，涉及對於電力用或光接收/發送用半導體裝置而言有用的結晶性層疊結構體以及由所述結晶性層疊結構體構成的半導體裝置。
作為可以實現高耐壓、低損耗以及高耐熱的第二代的轉換元件(switching devices)，使用能帶隙大的氧化鎵(Ga2O3)的半導體裝置受到關注，被期待適用於逆變器等電力用半導體裝置。並且，由於具有寬的能帶隙還被期待應用於LED或感測器等光接收/發送裝置。根據非專利文獻1(金子健太郎、“剛玉結構氧化鎵類混晶薄膜的生長與物理性質”，京都大學博士論文，平成25年3月)，該氧化鎵可以分別與銦或鋁混合，或與兩者混合成為混晶從而控制能帶隙，並且作為InAlGaO類半導體，該氧化鎵構成極具魅力的材料系統。在此所謂InAlGaO類半導體是指InXAlYGaZO3(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5~2.5)，並且能夠看作含有氧化鎵的同一材料系統。
作為用於實現使用這些InAlGaO類半導體的半導體裝置的底層材料，研究了β氧化鎵基板或藍寶石基板。
根據專利文獻1(國際公開第2013/035842號)，當使用β氧化鎵基板時，可以容許氧化鎵的同質外延生長，可以提高氧化鋁鎵薄膜的品質。然而，適用的基板尺寸存在限制，與矽或藍寶石等已經進行大量生產的材料相比較，難以增大其直徑。
根據專利文獻2(國際公開第2013/035844號)以及專利文獻3(日本特開2013-058636號公報)，當使用藍寶石基板時，可以提高具有剛玉結構的AlXGaYO3(0≦X≦2、0≦Y≦2、X+Y=2)薄膜的品質，但難以提高β-gallia結構膜的品質。另外，由於藍寶石是絕緣體，因此還存在電流不能在底層材料中流通的問題。此時，在底層材料上不能形成源極、漏電極的任一電極，限制半導體裝置的每單位面積的輸出電流。當直徑增大6英寸、8英寸時，這些直徑增大後的藍寶石的工業應用沒有取得這麼大的發展，因此存在能否安定地獲取這樣的不安，以及獲取成本上升等問題。
另外，氧化鎵或藍寶石的低導熱率也妨礙提高半導體裝置的耐熱性。
另外，底層材料的特性也引起涉及用於實現低損耗的半導體裝置的電學特性的問題。例如，為了實現高耐壓、低損耗的半導體裝置，除了降低通道層的損耗之外，還需要降低通道層以外的損耗。例如，要求降低構成半導體裝置的接觸區域的損耗，另外，還要求在立式半導體裝置中降低底 層材料或底層材料與通道層之間的層的損耗。
此外，隨著移動電話等的發展，在提高資訊處理終端的每單位體積的處理能力的背景下，要求實現半導體裝置的小型化，還存在使具有不同的功能的半導體裝置複合化而減少半導體裝置的個數的市場要求。在此，將使用有InAlGaO類半導體的半導體裝置，與工業應用上不可抵擋地發展中的使用有Si的半導體裝置或基板複合化，這一點被強烈地需求。即使使用其晶體成長技術目前被證實的氧化鎵、藍寶石基板的任意一個，這樣的結合也需要更換底層材料等，難以實現。
另外，作為InAlGaO類半導體的重要的應用領域，GaN、AlN、InN、AlGaN、InGaN、InAlGaN等氮化物半導體的底層材料應用也重要。氮化物半導體被應用於LED、激光等光接收/發送領域，當將最一般的藍寶石基板作為底層材料來使用時，在作為導電層的n層中發生電壓降低‧發熱損耗‧電流分布不均勻等問題，同時由於藍寶石基板是絕緣的，因此存在由於必須使兩極性的電極形成在相同的InAlGaN半導體上而造成的電流密度的界限等問題。還存在難以將LED元件和Si半導體裝置結合的問題。Si{111}面上的氮化物半導體的成膜技術由於緩衝層等的處理而受到矚目，但被批量生產的Si{100}面上的氮化物半導體的成膜技術還未取得進展，工業應用也很困難。
根據專利文獻3，可以將β氧化鎵基板作為底層材料來使用使氮化鎵的 晶體生長，但適用的基板尺寸存在限制，與矽或藍寶石等已經進行大量生產的材料相比較，難以增大其直徑。
根據非專利文獻2(IEEE EDL、30、1015、2009年)，MIT的Tomas Palacios等將在Si{111}上生長的AlGaN/GaN膜從Si{111}基板分離，將AlGaN/GaN薄膜粘貼於Si{100}基板，謀求Si設備與GaN設備的集成。然而，存在工時多且難以從基板全面整齊地剝離等問題。
另外，在非專利文獻3(WILSON K et al，Electronic,Structural,and Reactive Properties of Ultrathin Aluminum Oxide Films on Pt(111)，The Journal of Physical Chemistry B，1998年，Vol.102，P.1736-1744)中記載了在Pt{111}上形成氧化鋁薄膜的層疊結構體。
在專利文獻4(日本特開2011-192975號公報)中記載了在Pt{111}層上形成氧化鈦層(TiOx)的層疊結構體。
另外，在專利文獻5(日本特開2011-029399號公報)、專利文獻6(日本特開2012-256850號公報)、專利文獻7(日本特開2012-256851號公報)中，記載了在由Pt{111}構成的底層膜或下部電極上，形成鐵電體膜的層疊結構體。然而，非專利文獻3記載的氧化鋁、專利文獻4記載的氧化鈦、專利文獻5~7記載的鐵電體膜(PZT膜等)均不作為半導體而發揮作用，還包含利用導電性作為導電性底層材料或電極材料而利用，難 以將其本身作為半導體裝置的半導體來使用。
由此，在半導體裝置所使用的層疊結構體中還存在很多問題，例如，在金屬層與半導體層的介面中產生銷連接(pinning)，或是在成膜後不能維持肖特基接觸，或不能在縱方向導通，或半導體裝置的照度不均勻，或亮度等也不足，對半導體裝置的大電流化限制多等，特別地，在半導體的電學特性中存在大量的問題。
本發明鑒於所述問題，目的在於提供一種半導體特性好的結晶性層疊結構體。
本發明人為了實現所述目的認真研究後發現一種層疊結構體，其中，直接或介由其他層在所含主要成分為單軸取向的金屬之金屬層上具備半導體層，且該半導體層的所含主要成分為結晶性氧化物半導體，所述結晶性氧化物半導體是含有從鎵、銦以及鋁中選擇的一種或兩種以上的金屬的氧化物半導體，另外，發現單軸取向的結晶性層疊結構體的導電性的易控制性好，可以在縱方向導通，具有良好的電學特性，可以一舉解決所述的現有技術中的問題。
另外，本發明人還發現具備所述結晶性層疊結構體的半導體裝置被應用於面向InAlGaO類半導體的應用領域，可以減少通道層以外的損耗，可以在廉價且能夠擴大直徑的底層材料上形成半導體層，可以在導熱率優於 β氧化鎵基板或藍寶石基板的底層材料上形成半導體層，另外，還發現作為面向氮化物半導體的應用領域，通過將InAlGaO類半導體作為底層材料來使用，可以減少光接收/發送層以外的損耗，減少浪費的發熱，可以在廉價且可以擴大直徑的底層材料上形成半導體層，可以實現與Si半導體裝置的複合化。
另外，本發明人得到前述認識之後，進一步研究完成了本發明。
即，本發明涉及一種結晶性層疊結構體，其中，直接或介由其他層在所含主要成分為單軸取向的金屬之金屬層上具備半導體層，且所述半導體層的所含主要成分為結晶性氧化物半導體，所述結晶性氧化物半導體是含有從鎵、銦以及鋁中選擇的一種或兩種以上的金屬的氧化物半導體，另外，所述結晶性層疊結構體是單軸取向的。
本發明的結晶性層疊結構體的半導體特性好，特別地，導電性的易控制性好，可以在縱方向導通，具有良好的電學特性。
1‧‧‧半導體層
11‧‧‧金屬層
12‧‧‧粘附度強化層
13‧‧‧底層材料
14‧‧‧半導體層
15‧‧‧金屬層
16‧‧‧阻擋層
17‧‧‧粘附度強化層
18‧‧‧底層材料
19‧‧‧半導體層
2‧‧‧金屬層
20‧‧‧緩衝層
21‧‧‧金屬層
3‧‧‧半導體層
4‧‧‧金屬層
5‧‧‧底層材料
6‧‧‧半導體層
7‧‧‧金屬層
8‧‧‧阻擋層
9‧‧‧底層材料
101a‧‧‧n-型半導體層
101b‧‧‧n+型半導體層
102‧‧‧p型半導體層
103‧‧‧金屬層
104‧‧‧絕緣體層
105a‧‧‧肖特基電極
105b‧‧‧歐姆電極
111a‧‧‧n-型半導體層
111b‧‧‧n+型半導體層
114‧‧‧半絕緣體層
115a‧‧‧閘電極
115b‧‧‧源電極
115c‧‧‧漏電極
118‧‧‧緩衝層(緩衝層)
121a‧‧‧能帶隙寬的n型半導體層
121b‧‧‧能帶隙狹窄的層
121c‧‧‧n+型半導體層
123‧‧‧p型半導體層
124‧‧‧半絕緣體層
125a‧‧‧閘電極
125b‧‧‧源電極
125c‧‧‧漏電極
128‧‧‧緩衝層(Buffer layer)
129‧‧‧基板
131a‧‧‧n-型半導體層
131b‧‧‧第1 n+型半導體層
131c‧‧‧第2 n+型半導體層
132‧‧‧p型半導體層
132a‧‧‧p+型半導體層
134‧‧‧柵絕緣膜
135a‧‧‧閘電極
135b‧‧‧源電極
135c‧‧‧漏電極
138‧‧‧緩衝層
139‧‧‧半絕緣體層
141a‧‧‧n-型半導體層
141b‧‧‧第1n+型半導體層
141c‧‧‧第2 n+型半導體層
142‧‧‧p型半導體層
145a‧‧‧閘電極
145b‧‧‧源電極
145c‧‧‧漏電極
151‧‧‧n型半導體層
151a‧‧‧n-型半導體層
151b‧‧‧n+型半導體層
152‧‧‧p型半導體層
154‧‧‧柵絕緣膜
155a‧‧‧閘電極
155b‧‧‧發射電極
155c‧‧‧集電極
161‧‧‧n型半導體層
162‧‧‧p型半導體層
163‧‧‧發光層
165a‧‧‧第1電極
165b‧‧‧第2電極
167‧‧‧透光性電極
169‧‧‧基板
21‧‧‧樣品台
22‧‧‧載氣源
23‧‧‧流量調節閥
24‧‧‧Mist發生源
24a‧‧‧原料溶液
25‧‧‧容器
25a‧‧‧水
26‧‧‧超聲波振子
27‧‧‧成膜室
28‧‧‧加熱器
圖1是表示本發明的實施方式的事例的結晶性層疊結構體的剖面圖。
圖2是表示本發明的實施方式的另一個例子的結晶性層疊結構體的剖面圖。
圖3是表示本發明的實施方式的另一個例子的結晶性層疊結構體的 剖面圖。
圖4是表示本發明的實施方式的另一個例子的結晶性層疊結構體的剖面圖。
圖5是表示本發明的實施方式的另一個例子的結晶性層疊結構體的剖面圖。
圖6是表示本發明的實施方式的另一個例子的結晶性層疊結構體的剖面圖。
圖7是表示本發明的肖特基勢壘二極體(SBD)的一個適當的例子的示意圖。
圖8是表示本發明的肖特基勢壘二極體(SBD)的一個適當的例子的示意圖。
圖9是表示本發明的金屬半導體場效應電晶體(MESFET)的一個適當的例子的示意圖。
圖10是表示本發明的高電子遷移率電晶體(HEMT)的一個適當的例子的示意圖。
圖11是表示本發明的金屬氧化物半導體場效應電晶體(MOSFET)的一個適當的例子的示意圖。
圖12是用於說明圖11的金屬氧化物半導體場效應電晶體(MOSFET)的製造步驟的一部分的示意圖。
圖13是表示本發明的金屬氧化物半導體場效應電晶體(MOSFET)的一個例子的示意圖。
圖14是表示本發明的靜電感應電晶體(SIT)的一個適當的例子的示意 圖。
圖15是用於說明圖8的SIT的製造步驟的一部分的示意圖。
圖16是表示本發明的肖特基勢壘二極體(SBD)的一個適當的例子的示意圖。
圖17是表示本發明的高電子遷移率電晶體(HEMT)的一個適當的例子的圖。
圖18是表示本發明的金屬氧化物半導體場效應電晶體(MOSFET)的一個適當的例子的示意圖。
圖19是表示本發明的結型場效應電晶體(JFET)的一個適當的例子的示意圖。
圖20是表示本發明的絕緣柵雙極型電晶體(IGBT)的一個適當的例子的示意圖。
圖21是表示本發明的發光元件(LED)的一個適當的例子的示意圖。
圖22是表示本發明的發光元件(LED)的一個適當的例子的示意圖。
圖23是表示本發明的實施方式的成膜裝置的結構圖。
圖24是表示本發明的實施例的X射線衍射線形的一個例子的圖。
圖25是表示本發明的實施例的X射線衍射線形的一個例子的圖。
圖26是表示本發明的實施例的X射線衍射線形的一個例子的圖。
圖27是表示本發明的實施例的X射線衍射線形的一個例子的圖。
圖28是表示本發明的肖特基勢壘二極體(SBD)的一個適當的例子的示意圖。
圖29是表示本發明的實施例中的IV特性的評估結果的圖。
本發明的結晶性層疊結構體在所含主要成分為單軸取向的金屬之金屬層上，直接或介由其他層具備所含主要成分為結晶性氧化物半導體的半導體層。
如果是單軸取向的金屬，所述金屬就沒有特別地限定。“單軸取向的金屬”可以是在膜厚方向以及膜面內方向、或膜厚方向等一定的方向具有單一的晶體取向的金屬，還包含優先單軸取向的金屬。在本發明中優選在膜厚方向單軸取向。金屬是單晶或多晶的，當金屬為多晶時，構成多晶的多個晶粒分別具有晶體取向，這些晶粒通過朝向同一方向來對多晶的金屬進行單軸取向。可以通過X射線衍射法來確認取向是否是單軸取向。例如，如以下那樣。首先，準備檢查物件的薄膜樣品FS和隨機取向的同一晶體的粉末樣品PS。接著，針對薄膜樣品FS，求得來自特定的晶體面CP1的峰的積分強度F1與來自其他的晶體面CP2的峰的積分強度F2的比(F1/F2)。接著，針對粉末樣品PS，求得來自特定的晶體面CP1的峰的積分強度(P1)與來自其他的晶體面CP2的峰的積分強度(P2)的比(P1/P2)。當比(F1/F2)大於比(P1/P2)時(優選為2倍以上，更優選為一個數量級以上)時，可以判定為是單軸取向。作為所述金屬的種類，例如有鉑(Pt)、金(Au)、鈀(Pd)、銀(Ag)、鉻(Cr)、銅(Cu)、鐵(Fe)、鎢(W)、鈦(Ti)、鉭(Ta)、鈮(Nb)、錳(Mn)、鉬(Mo)、鋁(Al)或鉿(Hf)等，也可以是所述 金屬的合金。在本發明中，所述金屬優選為單軸取向的鉑、金或鈀，還優選為取向於{111}面的金屬，更優選為取向於{111}面的鉑、金或鈀。
只要是所含主要成分為所述單軸取向的金屬，所述金屬層就沒有特別地限定，通常，是含有50摩爾%以上所述金屬之金屬層，優選是含有80摩爾%以上的金屬層，更優選是含有90摩爾%以上的金屬層。所述金屬層可以由金屬基板構成，也可以由設置在底層基板上的金屬膜構成。所述金屬層可以由連續的金屬膜構成，也可以由不連續的金屬膜組成。也可以由不連續的金屬膜構成。作為所述金屬基板，例如含有主要成分為所述金屬種類中例舉的金屬之金屬基板等，更具體而言，例如有含有50質量%以上(優選為80質量%以上，更優選為90質量%以上)的由鉑(Pt)、金(Au)、鈀(Pd)、銀(Ag)、鉻(Cr)、銅(Cu)、鐵(Fe)、鎢(W)、鈦(Ti)、鉭(Ta)、鈮(Nb)、錳(Mn)以及鉬(Mo)構成的一種或兩種以上的金屬之金屬基板等。作為所述金屬膜，例如有所含主要成分為在所述金屬種類中例舉的金屬的金屬膜等，更具體而言，例如有含有50%以上(優選為80%以上，更優先為90%以上)的由鉑(Pt)、金(Au)、鈀(Pd)、銀(Ag)、鉻(Cr)、銅(Cu)、鐵(Fe)、鎢(W)、鈦(Ti)、鉭(Ta)、鈮(Nb)、錳(Mn)以及鉬(Mo)構成的一種或兩種以上的金屬之金屬膜等。在本發明中，所述金屬層優選由設置於底層基板上的金屬膜構成。只要不妨礙本發明的目的，所述底層基板就沒有特別地限定。作為所述底層基板，例如有藍寶石基板、Si基板、石英基板、氮化鋁基板、氮化硼基板、SiC基板、玻璃基板(還包含硼矽玻璃基板或晶體化玻璃基板)、SiGe基板 或塑膠基板等。在本發明中，所述底層基板優選是c面藍寶石基板或Si基板{100}。通過使用這樣的優選的基板，可以進一步提高半導體特性。另外，在本發明中，還可以將所述金屬層作為電極用於半導體裝置。
所述結晶性氧化物半導體是含有從鎵、銦以及鋁中選擇的一種或兩種以上的金屬的氧化物半導體，另外，只要是單軸取向，就沒有特別地限定。如果是在膜厚方向以及膜面內方向、或膜厚方向等一定的方向具有單一的晶體取向的氧化物半導體，“單軸取向的氧化物半導體”就沒有特別地限定，還包含優先單軸取向的氧化物半導體。在本發明中，優選在膜厚方向單軸取向。取向與所述金屬層的情況相同，可以通過X射線衍射法判定是否是單軸取向。例如，如以下所述。首選，準備檢查對象的薄膜樣品FS和隨機地取向的同一晶體的粉末樣品PS。接著，針對薄膜樣品FS，求得來自特定的晶體面CP1的峰的積分強度F1與來自其他晶體面CP2的峰的積分強度F2的比(F1/F2)。接著，針對粉末樣品PS，求得來自特定的晶體面CP1的峰的積分強度(P1)與來自其他晶體面CP2的峰的積分強度(P2)的比(P1/P2)。當比(F1/F2)大於比(P1/P2)時(優選為2倍以上，更優選為一個數量級以上)，可以判定為是單軸取向。在本發明中，所述單軸取向的結晶性氧化物半導體優選是單晶。作為氧化物半導體的種類，例如有InXAlYGaZO3(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5~2.5)等。在本發明中，所述氧化物半導體優選是含有鎵的氧化物半導體，更優選是具有剛玉結構或β-gallia結構的氧化物半導體，還優選是α-Ga2O3或β-Ga2O3。通過將這樣優選的氧化物半導體與所述的優選的金屬一起使用，可以得到電學特性 更好的結晶性層疊結構體。
另外，只要所含主要成分為結晶性氧化物半導體，所述半導體層就沒有特別地限定，通常是含有50摩爾%以上的所述結晶性氧化物半導體的半導體層，優選是含有80摩爾%以上的半導體層，更優選是含有90摩爾%以上的半導體層。
以下參照附圖說明與氧化物半導體薄膜的成膜相關的合適的方式。具體而言，說明一個優選的實施方式，即：與作為金屬層的鉑、金或鈀的薄膜或基板形成相關的方式，在氧化物半導體薄膜的成膜中使用MistCVD法的方式。另外，在各圖中記載有同一符號的構成要素是相同之物。
1.鉑、金或鈀的薄膜或基板形成
當使用鉑、金或鈀的基板時，購買市售的材料即可。優選具有在成膜、設備步驟等步驟中不會損傷，易於處理的100μm以上的厚度，成膜面優選通過化學研磨等方法加工成平坦的。鉑或金的薄膜可以利用濺射、蒸鍍、鍍膜等各種成膜方法。為了製作表面定向{111}的樣品，可以在成膜中進行加熱處理，也可以在成膜後進行加熱處理。也可以通過由銦、鋁、鎵的至少任意一個或它們的組合使結晶性氧化物半導體薄膜成膜時的熱能來對鉑、金、或鈀進行取向。
在對鉑、金或鈀的薄膜進行成膜前，在與被成膜材料之間還可以將氧化矽、鈦或鎳等層作為阻擋層(blocking layer)、或粘附度(adherence)強 化層而加入。阻擋層被導入的目的是為了防止各層的底層材料由於熱處理等過程擴散、混入到上層。還具有改善在阻擋層之上的層上形成的半導體裝置的頻率特性的效果。通過對阻擋層或粘附度強化層使用鈦、鎳等金屬或氧化鋅、氧化錫、ITO、InGaZnO、InO、GaO、InAlGaO等低電阻金屬氧化膜，從而可以將鉑、金或鈀和底層材料低電阻地連接，或對該連接賦予歐姆特性。此時的金屬氧化膜不一定需要是單軸取向，可以是非晶(Amorphous)或多晶。為了提高粘附強度，除了材料特性之外，根據與各層的底層材料的相容度來選擇，優選使用鈦或鎳。還存在如鈦那樣可以兼具阻擋層和粘附度強化層的層。
作為優選的實施方式的一個例子，存在在c面藍寶石上通過蒸鍍或濺射法形成鉑、金或鈀的薄膜的方法。薄膜的厚度沒有特別地限定，優選為500nm以下，更優選為50nm以下。
作為優選的實施方式的一個例子，在通過熱氧化在Si{100}面形成了氧化矽膜之後，一邊施加加熱處理，一邊通過濺射法使鉑、金或鈀成膜的方法。通過在成膜後進行加熱處理，可以進一步提高鉑、金或鈀的結晶性。
2.氧化物半導體薄膜的成膜
<原料>
對於結晶性氧化物的原料沒有特別地限定，材料可以使用鎵化合物、銦化合物、鋁化合物的任意一個、或它們進行組合的金屬化合物。也可以以鎵金屬或銦金屬為原始材料在即將成膜之前形成鎵化合物或銦化合物。 在鎵化合物和銦化合物中，存在有機絡合物或鹵化物等非常多的種類，在一個例子中，作為鎵化合物，銦化合物可以使用乙醯丙酮鎵(Gallium acetylacetonate)、乙醯丙酮銦(indium acetylacetonate)，作為鋁化合物可以使用乙醯丙酮鋁(aluminum acetylacetonate)。
原料溶液的溶劑優選是水、過氧化氫溶液、有機溶劑。在原料溶液中可以添加摻雜物化合物，由此可以對形成的薄膜賦予導電性，因此可以作為半導體層來使用。
如在InXAlYGaZO3(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5~2.5)中X，Y，Z中的至少2個大於0的情況那樣，當形成含有2種以上的金屬元素的薄膜(混晶膜)時，可以使1種原料溶液中溶解2種以上的金屬化合物，也可以準備每個金屬化合物的原料溶液，將各個原料溶液分別進行微粒化。
另外，本說明書中的InXAlYGaZO3等標記只不過用於表現金屬離子與氧氣離子的比例，因為沒有標記為“X+Y+Z=2”，因此顯然，還包含非化學計量的氧化物，除了金屬不足氧化物(metal-deficient oxide)、金屬過剩氧化物(metal-excess oxide)之外，其還包含氧氣不足氧化物(oxygen-deficient oxide)、氧氣過剩氧化物(oxygen-excess oxide)。
<微粒化>
使原料溶液進行微粒化生成原料微粒的方法沒有特別地限定，一般採用對原料溶液施加超聲波振動進行微粒化的方法。另外，在其他方法中，例如，通過對原料溶液進行噴霧將原料溶液進行微粒化也可以生產原料微粒。
<載氣>
載氣例如是氮氣，但也可以使用氬氣、氧氣、臭氧、空氣等氣體。另外，載氣的流量沒有特別地限定，例如為0.1~50L/min。當在原料溶液中使用有機溶劑時優選使用包含氧元素的氧氣、臭氧等氣體。
<成膜室‧被成膜樣品‧成膜>
原料微粒通超載氣向成膜室供給，在成膜室內發生反應，而在載置於成膜室內的被成膜樣品上形成薄膜。在被成膜樣品上形成的薄膜是氧化物晶體(優選為氧化物單晶)的薄膜。
成膜室是進行薄膜形成的空間，其結構或材料沒有特別地限定。在一個例子中，成膜室是如實施例那樣，從石英管的一端供給含有原料微粒的載氣，從石英管的另一端排出廢氣的結構。在該結構的情況下，被成膜樣品可以配置成成膜面為水準，例如也可以朝向載氣的供給側傾斜45度來配置。另外，例如，也可以利用將數mm以下的通道作為反應區域來使用的微通道法、在基板上設置直線狀的噴嘴(nozzle)，由此向基板在垂直方向噴射原料微粒(以及載氣)，另外使噴嘴向垂直於直線狀的出口的方向移 動的線源法(linear source method)，或基於多種方式的混合、或派生之成膜法。在微通道法中，可以製作均質的薄膜並提高原料的利用效率，線上源法中，可以實現將來的大面積基板以及卷對卷(roll-to-roll)方式的連續成膜。成膜室例如成為可以通過使成膜室的周圍被加熱器包圍從而將內部空間加熱到所希望的溫度的結構。另外，成膜室也可以不是大氣壓而進行加壓或減壓。
如果是可以使原料溶液所包含的原料溶質(鎵化合物、銦化合物等)進行化學反應的溫度，成膜時的成膜室的加熱溫度就沒有特別地限定，例如是300~1500℃，優選400~700℃，更優選450~550℃。這是由於如果加熱溫度過低則原料溶質的反應速度慢，成膜速度變慢，如果加熱溫度過高則所形成的薄膜的蝕刻(etching)速度會變大，成膜速度會變慢。具體而言，加熱溫度例如是300、350、400、450、500、550、600、650、700、750、800、900、1000、1500℃，也可以是在此示例的數值的任意兩個間的範圍內。其中，當氧化物半導體薄膜是剛玉結構(α層)時，在成膜溫度為高溫的情況下β相易於生長，因此，當想要得到α相單相時，對每個溫度需要優化溶液的濃度以及組成、成膜時的流量等條件。氧化物半導體薄膜均可以是單一金屬氧化物晶體膜也可以是混晶膜。混晶膜的情況下，由混合2種以上的溶質的溶液30a發生Mist(霧)或將分別發生的2種以上的Mist同時導入成膜室16即可。
只要可以形成鉑、金或鈀的薄膜或基板、優選取向於表面定向的薄膜 或基板、例如取向於{111}的薄膜或基板，被成膜樣品就沒有特別地限定。作為形成鉑、金或鈀的薄膜時的合適的例子，作為底層材料可以使用Si基板、玻璃基板、藍寶石基板的任意一個。作為Si基板特別優選{100}，但也可以是{111}基板。作為被成膜樣品的、其他合適的底層材料的例子，例如有具有剛玉結構的薄膜或基板、GaN或ZnO所代表的具有六方晶的晶體結構的薄膜或基板、YSZ所代表的具有立方晶的晶體結構的薄膜或基板、或β型氧化鎵薄膜或基板、γ型氧化鎵薄膜或基板等。優選在鉑、金或鈀的薄膜與底層材料之間形成非晶(Amorphous)氧化物。如果該非晶(Amorphous)氧化物是導電性氧化物，則可以在底層材料上形成電極，可以縮小半導體裝置的面積的情況也是存在的。
也可以在鉑、金或鈀的薄膜或基板與含有銦、鋁、鎵的至少一種的氧化物半導體薄膜之間加入緩衝層。緩衝層可以是與所述氧化物半導體薄膜不同的組成的氧化物。緩衝層形成於鉑、金或鈀的薄膜與氧化物半導體薄膜之間。例如，可以在以低的成膜溫度形成，保持鉑、金或鈀的表面狀態的狀態下形成氧化物半導體薄膜。在其他的例子中，也可以是為了減少與鉑或金的接觸電阻而在鉑、金或鈀與上層的氧化物半導體薄膜之間形成的、功函數(work function)低的鈦等金屬或氧化鋅、氧化銦、ITO、InGaZnO等金屬氧化物的薄膜。可以具有剛玉結構、β-gallia結構、方鐵錳礦(bixbyite)結構，優選具有與氧化物半導體薄膜層相同的晶體結構。
圖1~6表示可以通過本實施方式的方法製造的半導體裝置或晶體體的 例子。
在圖1的例子中，在由鉑、金或鈀的薄膜或基板構成的金屬層2上按照該順序形成由InXAlYGaZO3(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5~2.5)構成的半導體層1。半導體層1例如是單晶膜。
在圖2的例子中，在底層材料5上成膜有由鉑、金或鈀的薄膜或基板構成的金屬層4，在之上按照該順序形成由InXAlYGaZO3(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5~2.5)構成的半導體層3。優選對金屬層4的鉑、金或鈀進行取向，特別地，優選取向於{111}面。半導體層3例如是單晶膜。作為底層材料5優選為Si基板、藍寶石基板、玻璃基板，也可以是Cu等金屬基板。
在圖3的例子中，在由鉑、金或鈀的薄膜或基板構成的金屬層7與底層材料9之間成膜有阻擋層8。阻擋層8為了防止底層材料9從金屬層7突出而形成，優選鈦或氧化矽。由此，可以形成防止來自底層材料的雜質的由InXAlYGaZO3(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5~2.5)構成的半導體層6。
在圖4的例子中，在由鉑、金或鈀的薄膜或基板構成的金屬層11與底層材料13之間使粘附度強化層12成膜。粘附度強化層12為了強化底層材料13與金屬層11的粘附度而形成，優選為鈦或鎳。
在圖5的例子中，在由鉑、金或鈀的薄膜或基板構成的金屬層15與底層材料18之間使阻擋層16和粘附度強化層17成膜。
阻擋層16和粘附度強化層17可以以上下顛倒的結構形成。當使粘附度強化層17在阻擋層16上層進行成膜時，優選粘附度強化層17與金屬層15通過成膜步驟或成膜後步驟不發生反應。這是由於當發生該反應時，會在金屬層15中混合粘附度強化層17，妨礙形成由優質的InXAlYGaZO3(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5~2.5)構成的半導體層14。並且，優選阻擋層16與底層材料18的粘附是堅固的。
在圖6的例子中，在由氧化物半導體薄膜構成的半導體層19與由鉑、金或鈀的薄膜或基板構成的金屬層21之間形成緩衝層20。
<取出>
當氧化物半導體薄膜的成膜結束的話，將帶有氧化物半導體薄膜的底層材料從成膜室取出。
當將氧化物半導體薄膜作為GaN、AlN、InN、AlGaN、InGaN、InAlGaN半導體等氮化物半導體的底層材料來使用時，通過MOCVD等成膜過程使氮化物半導體成膜。通過在氮化物半導體成膜前實施氮化處理使氧化物半導體薄膜的最表面進行氮氣化處理，從而可以提高InAlGaN等氮化物半導體的晶體品質。在氮化處理中可以使用氮氣等離子處理或一邊使氨氣(ammonia gas)流通一邊進行高溫退火的方法。
特別地，當形成剛玉結構的氧化物半導體薄膜時，可以低溫生長，即使在使用Si{100}等進行複合化的情況下也可以較低地抑制成膜溫度等，因此，可以降低在剛玉結構以外的同一基板上形成的材料、薄膜、半導體 裝置的熱損害。其中，當在形成氮化物半導體層時需要熱能時，為了維持剛玉結構，可以導入防止相變的方法。例如有氮化物半導體的低溫緩衝層導入等方法。
以下介紹用於防止或控制相變的方法的一個例子。
例如，作為氧化物半導體薄膜之上的層通過形成Al濃度更大的氧化物半導體薄膜，從而可以防止或控制剛玉結構氧化物半導體薄膜(優選的是InAlGaO類半導體)的相變。
例如，優選將氮化物半導體層的成膜溫度抑制在作為底層材料的剛玉結構氧化物半導體薄膜不會發生相變的低的溫度，具體而言，雖然依存於Al濃度，但在InAlGaO類半導體的情況下優選抑制在800℃以下，特別地，在氧化鎵半導體的情況下優選抑制在500℃以下。
例如，在InAlGaN半導體等氮化物半導體層與InAlGaO半導體層之間加入氮化物半導體的低溫緩衝層，將介面形成時的成膜溫度抑制在剛玉結構氧化物半導體薄膜不會發生相變的溫度，從而可以良好地保持InAlGaO類半導體等氧化物半導體薄膜與InAlGaN等氮化物半導體的介面。此時，低溫緩衝層形成後的氮化物半導體層的形成溫度優選抑制在低於剛玉結構氧化物半導體薄膜相變的溫度。
另外，在本發明中，可以如所述那樣防止或控制相變，或者也可以不使用所述的相變的防止方法或控制方法等而發生相變。當發生相變時，例 如，認為使剛玉結構變更為β-gallia結構。
另外，在所述實施方式中，通過Mist CVD法成膜有氧化物半導體薄膜，也可以以其他方法來成膜。通過使用Mist CVD法，可以以比較低的溫度形成氧化物半導體薄膜。其結果是具有如下優點：難以發生鉑或金的移動，以及基於材料種類的熱膨脹係數的不同難以成為問題。作為可以使氧化物半導體薄膜成膜的其他方法，存在有機金屬汽相外延法、分子束外延法、濺射法、蒸鍍法等，適當地與成膜後的加熱處理組合實施。成膜後的加熱處理也可以被之後的製造步驟中的、直接目的不在於氧化物半導體薄膜的成膜、結晶性提高等的步驟中的加熱處理代替。
另外，在本發明中，也可以對氧化物半導體薄膜、緩衝層、阻擋層、氮化物半導體層摻雜銦、鋁、鎵以外的元素，也可以為混晶。例如，在摻雜中可以使用Ge、Sn、Si、Zn、Mg等元素，在阻擋層或氧化物半導體薄膜層中也可以使用InGaZnO等混晶。由此，可以調整導電性和絕緣性。
另外，在本發明中，也可以對氧化物半導體層、緩衝層、阻擋層、金屬層的一部分導入膜組成以及元素摻雜濃度方面的一定的重複結構(a predetermined repeated structure with respect to the film composition and the concentration of the doping element)。由此，可以促進應力鬆弛、或增減載流子，調整載流子遷移率的大小、粘附度、其他層的混入防止程度(阻擋度)。
在成膜步驟後，也可以進行離子注入、蝕刻、光刻法、加熱處理、電極形成，等半導體裝置製造用的設備步驟(device process)。
之後，金屬層等各層還可以用於底層材料的剝離技術。例如，在由鉑或金構成的金屬層上形成的上層被固定在支持基板上，通過使金屬層被化學製品等溶解從而可以從底層材料分離。此時，使金屬層溶解的化學製品必須合適地選擇，以使得不會將固定在支持基板上的所述上層溶解掉。
本發明的結晶性層疊結構體對於各種半導體裝置而言有用，特別地，對功率設備(power device)有用。另外，半導體裝置可以分類為電極形成於半導體層的一側的橫置的元件(橫置設備)和分別在半導體層的正反兩面側具有電極的立式的元件(立式設備)，在本發明中，可以將所述結晶性層疊結構體適用於橫置設備以及立式設備，其中優先用於立式設備。作為所述半導體裝置，例如有肖特基勢壘二極體(SBD)、金屬半導體場效應電晶體(MESFET)、高電子遷移率電晶體(HEMT)、金屬氧化物半導體場效應電晶體(MOSFET)、靜電感應電晶體(SIT)、結型場效應電晶體(JFET)、絕緣柵雙極型電晶體(IGBT)或發光二極體等。在本發明中，所述半導體裝置優選為SBD、MOSFET或SIT。另外，在本發明中，所述半導體裝置優選不含有p型半導體層。
另外，當將本發明的結晶性層疊結構體用於半導體裝置時，可以按照原樣或根據希望將本發明的結晶性層疊結構體進行基板的分離等，用於半導體裝置。
以下，使用附圖，說明將本發明的結晶性層疊結構體的結晶性氧化物半導體薄膜適用於n型半導體層(n+型半導體或n-型半導體等)時的合適的例子，但本發明並不限定於這些例子。另外，在以下所示例的半導體裝置中，只要不妨礙本發明的目的，可以含有其他層(例如，絕緣體層、半絕緣體層、導體層、半導體層、緩衝層或其他的中間層等)等，另外，也可以適當地省略緩衝層(Buffer layer)等。
(SBD)
圖7表示本發明所涉及的肖特基勢壘二極體(SBD)的一個例子。圖7的SBD具備n-型半導體層101a、n+型半導體層101b、肖特基電極105a以及歐姆電極105b。
肖特基電極以及歐姆電極的材料可以是公知的電極材料，作為所述電極材料，例如有Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或它們的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物、或它們的混合物等。
肖特基電極以及歐姆電極的形成例如可以通過真空蒸鍍法或濺射法等公知的方法進行。更具體而言。當形成肖特基電極時，可以使由Mo構成的層和由Al構成的層層疊，相對於由Mo構成的層以及由Al構成的層，實施 利用光刻法的圖案化(Patterning)來進行。
當對圖7的SBD施加反向偏壓時，耗盡層(未圖示)擴大到n-型半導體層101a中，因此，成為高耐壓的SBD。另外，當施加正向偏壓時，電子從歐姆電極105b流向肖特基電極105a。這樣，使用有所述結晶性層疊結構體的SBD對於高耐壓‧大電流用而言好，轉換速度也快，耐壓性‧可靠性也好。
圖8表示本發明所涉及的肖特基勢壘二極體(SBD)的一個例子。圖8的SBD除了圖7的SBD的結構之外，還具備絕緣體層104。更具體而言，具備n-型半導體層101a、n+型半導體層101b、肖特基電極105a、歐姆電極105b以及絕緣體層104。
作為絕緣體層104的材料，例如有GaO、AlGaO、InAlGaO、AlInZnGaO4、AlN、Hf2O3、SiN、SiON、Al2O3、MgO、GdO、SiO2或Si3N4等，但在本發明中，優選是具有剛玉結構的材料。通過將具有剛玉結構的絕緣體用於絕緣體層，從而可以良好地發現介面中的半導體特性的功能。絕緣體層104被設置於n-型半導體層101a與肖特基電極105a之間。絕緣體層的形成例如可以通過濺射法、真空蒸鍍法或CVD法等公知的方法進行。
針對肖特基電極或歐姆電極的形成或材料等，與所述圖7的SBD的情況相同。
圖8的SBD與圖7的SBD相比較，絕緣特性更好，具有更高的電流控制性。
圖28表示本發明所涉及的肖特基勢壘二極體(SBD)的一個例子。圖28的SBD具備n型半導體層101、金屬層103、肖特基電、105a、歐姆電極105b以及底層基板109。通過圖28的結構，不需要如以往那樣為了接觸電阻而增大歐姆電極，可以使歐姆電極小型化。
(MESFET)
圖9表示本發明所涉及的金屬半導體場效應電晶體(MESFET)的一個例子。圖9的MESFET具備n-型半導體層111a、n+型半導體層111b、緩衝層(buffer layer)118、半絕緣體層114、閘電極115a、源電極115b以及漏電極115c。
閘電極、漏電極以及源電極的材料可以是公知的電極材料，作為所述電極材料，例如有Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或它們的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物、或它們的混合物等。閘電極、漏電極以及源電極的形成例如可以通過真空蒸鍍法或濺射法等公知的方法進行。
半絕緣體層114可以由半絕緣體構成，作為所述半絕緣體，例如有含有釕(Ru)或鐵(Fe)等半絕緣體摻雜物的材料或沒有被摻雜處理的材料等。
在圖9的MESFET中，在閘電極下形成良好的耗盡層，因此，可以有效地控制從漏電極流向源電極的電流。
(HEMT)
圖10表示本發明所涉及的高電子遷移率電晶體(HEMT)的一個例子。圖10的HEMT具備能帶隙寬的n型半導體層121a、能帶隙狹窄的n型半導體層121b、n+型半導體層121c、緩衝層(Buffer layer)128、半絕緣體層124、閘電極125a、源電極125b以及漏電極125c。
閘電極、漏電極以及源電極的材料分別可以是公知的電極材料，作為所述電極材料，例如有Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或它們的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物、或它們的混合物等。閘電極、漏電極以及源電極的形成例如可以通過真空蒸鍍法或濺射法等公知的方法進行。
另外，閘電極下的n型半導體層至少由能帶隙寬的層121a和狹窄的層121b構成，半絕緣體層124可以由半絕緣體構成，作為所述半絕緣體，例如有含有釕(Ru)或鐵(Fe)等半絕緣體摻雜物的材料或沒有進行摻雜處理的材料等。
在圖10的HEMT中，在閘電極下形成良好的耗盡層，因此，可以有效地控制從漏電極流向源電極的電流。另外，在本發明中，通過進一步設為凹槽結構(recess structure)，可以實現常關(normally-off)特性。
(MOSFET)
圖11表示本發明的半導體裝置為MOSFET時的一個例子。圖11的MOSFET是溝槽型的MOSFET，具備n-型半導體層131a、n+型半導體層131b以及131c、柵絕緣膜134、閘電極135a、源電極135b以及漏電極135c。
在漏電極135c上，例如，形成了厚度100nm~100μm的n+型半導體層131b，在所述n+型半導體層131b上，例如，形成了厚度100nm~100μm的n-型半導體層131a。並且，另外，在所述n-型半導體層131a上形成了n+型半導體層131c，在所述n+型半導體層131c上形成了源電極135b。
另外，在所述n-型半導體層131a以及所述n+型半導體層131c內，貫穿所述n+半導體層131c，形成有到達所述n-型半導體層131a的中間的深度之多個溝槽。在所述溝槽內，例如，介由10nm~1μm的厚度的柵絕緣膜134埋設閘電極135a。
在圖11的MOSFET的導通(turned on)狀態下，當對所述源電極135b與所述漏電極135c之間施加電壓，對所述閘電極135a與所述源電極135b之間施加正的電壓時，在所述n-型半導體層131a的側面形成通道層，電子被注入到所述n-型半導體層，並導通。在閉合狀態下，通過使所述閘電極的電壓為0V，從而成為可以不存在通道層(channel layer)，n-型半導體層131a被耗盡層充滿的狀態，並閉合。
圖12表示圖11的MOSFET的製造步驟的一部分。例如，使用圖12(a)所示的層疊體，對n-型半導體層131a以及n+型半導體層131c的規定區域設置刻蝕遮罩(Etching mask)，遮蔽所述刻蝕遮罩，另外，通過反應性離子蝕刻法等進行各向異性刻蝕，如圖12(b)所示，形成從所述n+型半導體層131c表面到達所述n-型半導體層131a的中間的深度的溝槽。接著，使用熱氧化法、真空蒸鍍法、濺射法、CVD法等公知的方法，例如，在所述溝槽的側面以及底面形成50nm~1μm厚的柵絕緣膜134。接著，例如，使用CVD法、真空蒸鍍法、濺射法等公知的方法，在所述溝槽中以n-型半導體層131a的厚度以下的厚度形成多晶矽等閘電極材料。
並且，通過使用真空蒸鍍法、濺射法、CVD法等公知的方法，分別在n+型半導體層131c上形成源電極135b，在n+型半導體層131b上形成漏電極135c，從而可以製造功率MOSFET。另外，源電極以及漏電極的電極材料分別可以是公知的電極材料，作為所述電極材料，例如有Al、Mo、Co、 Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或它們的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物、或它們的混合物等。
這樣得到的MOSFET與以往的溝槽型MOSFET相比較，耐壓性更好。另外，在圖11中，示例出溝槽型的立式MOSFET的例子，但在本發明中，並不限定於此，可以適用於各種MOSFET的形態。例如，也可以將圖11的溝槽的深度挖掘到到達n-型半導體層131a的底面的深度，減低串聯電阻(series resistance)。另外，圖13表示橫置的MOSFET時的一個例子。圖13的MOSFET具備n-型半導體層131a、第1 n+型半導體層131b、第2 n+型半導體層131c、柵絕緣膜134、閘電極135a、源電極135b、漏電極135c、緩衝層138以及半絕緣體層139。如圖13所示，通過將n+型半導體層131b，131c埋設於n-型半導體層131a，可以使電流更好地流動。
(SIT)
圖14表示本發明的半導體裝置為SIT時的一個例子。圖14的SIT具備n-型半導體層141a、n+型半導體層141b以及141c、閘電極145a、源電極145b以及漏電極145c。
在漏電極145c上，例如，形成有厚度100nm~100μm的n+型半導體層141b，在所述n+型半導體層141b上，例如，形成有厚度100nm~100μm的 n-型半導體層141a。並且，另外，在所述n-型半導體層141a上，形成有n+型半導體層141c，在所述n+型半導體層141c上形成有源電極145b。
另外，在所述n-型半導體層141a內，貫穿所述n+半導體層141c，形成有到達所述n-半導體層141a的中間的深度的多個溝槽。在所述溝槽內的n-型半導體層141a上，形成有閘電極145a。
在圖14的SIT的導通狀態下，當對所述源電極145b與所述漏電極145c之間施加電壓，對所述閘電極145a與所述源電極145b之間施加正的電壓時，在所述n-型半導體層141a內形成通道層，電子被注入到所述n-型半導體層141a，並導通。閉合狀態通過使所述閘電極的電壓為0V，從而成為可以不存在通道層，而n-型半導體層141a被耗盡層充滿的狀態，並閉合。
圖15表示圖14的SIT的製造步驟的一部分。例如，使用圖15(a)所示的層疊體，對n-型半導體層141a以及n+型半導體層141c的規定區域設置刻蝕遮罩，遮蔽所述刻蝕遮罩，例如，通過反應性離子蝕刻法等進行各向異性刻蝕(anisotropic etching)，如圖15(b)所示，形成從所述n+型半導體層141c表面到達所述n-型半導體層141a的中間的深度的溝槽。接著，通過CVD法、真空蒸鍍法、濺射法等，在所述溝槽中，例如，以n-型半導體層141a的厚度以下的厚度形成多晶矽等閘電極材料。另外，通過使用真空蒸鍍法、濺射法、CVD法等公知的方法，分別在n+型半導體層141c上形成源電極145b，在n+型半導體層141b上形成漏電極145c，從而可以製造SIT。另外，源電極以及漏電極的電極材料分別可以是公知的電極材料，作 為所述電極材料，例如有Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或它們的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物、或它們的混合物等。
在所述例子中，示例出不使用p型半導體的例子，但在本發明中，並不限定於此，也可以使用p型半導體。圖16~22表示使用p型半導體的例子。這些半導體裝置可以與所述例子相同地製造。另外，p型半導體是與n型半導體相同的材料，可以含有p型摻雜物，也可以含有不同的p型半導體。
圖16表示具備n-型半導體層101a、n+型半導體層101b、p型半導體層102、金屬層103、絕緣體層104、肖特基電極105a以及歐姆電極105b的肖特基勢壘二極體(SBD)的一個適當的例子。另外，金屬層103例如由Al等金屬構成，覆蓋肖特基電極105a。圖17表示具備能帶隙寬的n型半導體層121a、能帶隙狹窄的n型半導體層121b、n+型半導體層121c、p型半導體層123、閘電極125a、源電極125b、漏電極125c以及基板129的高電子遷移率電晶體(HEMT)的一個適當的例子。
圖18表示具備n-型半導體層131a、第1 n+型半導體層131b、第2 n+型半導體層131c、p型半導體層132、p+型半導體層132a、柵絕緣膜134、 閘電極135a、源電極135b以及漏電極135c的金屬氧化物半導體場效應電晶體(MOSFET)的一個適當的例子。另外，p+型半導體層132a可以是p型半導體層，也可以與p型半導體層132相同。圖19表示具備n-型半導體層141a、第1 n+型半導體層141b、第2 n+型半導體層141c、p型半導體層142、閘電極145a、源電極145b以及漏電極145c的結型場效應電晶體(JFET)的一個適當的例子。圖20表示具備n型半導體層151、n-型半導體層151a、n+型半導體層151b、p型半導體層152、柵絕緣膜154、閘電極155a、發射電極155b以及集電極155c的絕緣柵雙極型電晶體(IGBT)的一個適當的例子。
(LED)
圖21表示本發明的半導體裝置為發光二極體(LED)時的一個例子。圖21的半導體發光元件在第2電極165b上具備n型半導體層161，在n型半導體層161上層疊有發光層163。並且，在發光層163上，層疊有p型半導體層162。在p型半導體層162上，具備透過發光層163所產生的光的透光性電極167，在透光性電極167上層疊有第1電極165a。另外，圖21的半導體發光元件也可以除了電極部分被保護層覆蓋。
作為透光性電極的材料，例如有含有銦(In)或鈦(Ti)的氧化物的導電性材料。更具體而言，例如有In2O3、ZnO、SnO2、Ga2O3、TiO2、CeO2或這些的兩種以上的混晶或在其中進行摻雜的材料。通過由噴濺塗覆法等公知的方法設置這些材料，從而可以形成透光性電極。另外，在形成了透光性 電極之後，也可以實施以透光性電極的透明化為目的的熱退火。
根據圖21的半導體發光元件，設定第1電極165a為正極，設第2電極165b為負極，介由兩者使電流流入p型半導體層162、發光層163以及n型半導體層161，從而發光層163發光。
作為第1電極165a以及第2電極165b的材料，例如有Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或它們的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物、或它們的混合物等。電極的成膜法沒有特別地限定，可以按照從印刷方式、塗布方式等濕式方式、真空蒸鍍法、濺射法、離子電鍍法等物理方式、CVD、等離子CVD法等化學方式等中考慮與所述材料的妥當性而適當地選擇的方法形成。
另外，圖22表示發光元件的其他的方式。在圖22的發光元件中，在基板169上層疊有n型半導體層161，在通過切斷p型半導體層162、發光層163以及n型半導體層161的一部分而露出的n型半導體層161的半導體層露出面上的一部分上層疊有第2電極165b。
這樣，通過將本發明的結晶性層疊結構體用於發光元件，除了可以作為高耐壓‧大電流的LED之外，也能夠作為在內部難以吸收光，光的取出 性(light extraction properties)好的設備，亮度也可以變高。另外，圖21所示的發光元件通過圖22的發光元件進行小型化‧輕型化，發光效率更好。
【實施例】
以下，說明本發明的實施例。
1.實驗1
1-1.被成膜樣品的製成
在藍寶石基板(並木精密寶石股份有限公司制、C面、0.55mm厚)上利用蒸鍍裝置使鉑薄膜成膜製成被成膜樣品。
另外，在另一個例子中，在Si{100)基板(熱氧化膜100nm、N型、0.525mm厚)上使用濺射裝置(CANON ANELVA公司制EB1100)使鈦在600℃下進行10nm成膜，之後使用濺射裝置(同上)以膜厚35nm使鉑薄膜成膜製成被成膜樣品。
另外，將上述的藍寶石基板或Si{100}基板作為被成膜樣品來使用，利用蒸鍍裝置使金薄膜進行35nm成膜。
1-2.Mist CVD裝置
首先以圖23說明在本實施例中使用的Mist CVD裝置25。在被成膜樣品26中使用由上述1-1所記載的方法製作的被成膜樣品。Mist CVD裝置25具備載置底層材料等被成膜樣品26的樣品台27、供給載氣的載氣源28、用於調節從載氣源28送出的載氣的流量的流量調節閥29、收容原料溶液30a的Mist發生源30、加入水31a的容器31、安裝於容器31的底面的超聲波 振子(ultrasonic transducer)32、由內徑40mm的石英管構成的成膜室33、設置於成膜室的周邊部的加熱器34。樣品台27由石英構成，載置被成膜樣品26的面傾斜。通過成膜室33和樣品台27均由石英製作，從而抑制在形成於被成膜樣品26上的薄膜內混入來自裝置的雜質。
1-3.原料溶液的調製
通過使表1所示的原料溶質溶解於超純水中來調製所希望濃度的原料溶液30a。
1-4.成膜準備
接著，作為被成膜樣品26，將邊長為10mm的正方形且厚度為600μm的底層材料設置在樣品台27上，使加熱器34工作使成膜室33內升溫到500℃。接著，開啟流量調節閥29從載氣源29向成膜室33內供給載氣，由載氣將成膜室33的環境氣體充分置換之後，將載氣的流量調節為5ml/分鐘。載氣使用氮氣。
1-5.薄膜形成
接著，超聲波振子以2.4MHz進行振動，使該振動通過水31a向原料溶液30a傳播，從而對原料溶液30a進行微粒化生成原料微粒。
該原料微粒通超載氣導入成膜室33內，在成膜室33內進行反應，通過被成膜樣品26的成膜面上的CVD反應在被成膜樣品26上形成薄膜。
1-6.評估
圖24~圖27表示針對表1的實驗的X射線衍射結果。按照所述方法，在作為形成在藍寶石基板上的樣品的圖24中，確認鉑取向於{111}面。在圖25中確認金取向於{111}面。並且，確認在各個薄膜上形成有單軸取向的剛玉結構的氧化鎵(α-Ga2O3)單晶。鉑薄膜‧金薄膜進行單軸取向，就其結果而言可以認為：在鉑薄膜‧金薄膜上形成了結晶性的氧化鎵單晶薄膜。另外，使氧化鎵的成膜溫度為600℃在鉑或金的薄膜上使氧化鎵薄膜成膜的結果，可以形成β型的氧化鎵單晶薄膜。此時，也確認了鉑薄膜‧金薄膜在氧化鎵薄膜成膜後進行單軸取向。
在圖26所示的Si{100}基板(熱氧化膜100nm、N型、0.525mm厚)上，在使鈦以10nm、使鉑薄膜以35nm成膜的樣品中，在使用Mist CVD法形成氧化鎵後，確認β-gallia結構的氧化鎵(β-Ga2O3)單晶。該鉑薄膜在氧化鎵成膜前已經進行單軸取向，可以在單軸取向的鉑薄膜上形成β型氧化鎵單晶薄膜。
在圖27所示的Si{100}基板(熱氧化膜100nm、N型、0.525mm厚) 上，在通過蒸鍍法使金以35nm成膜的樣品中，在使用MistCVD法形成氧化鎵之後確認β-gallia結構的氧化鎵(β-Ga2O3)單晶。該金薄膜在氧化鎵成膜前已經為單軸取向，可以在單軸取向的金薄膜上形成β型氧化鎵單晶薄膜。
針對各實驗的檢查如下。
當在Si基板上，具體而言，在表面定向{100}、{111}、{110}上直接使氧化鎵成膜時，氧化鎵會成為非晶(Amorphous)，不能形成結晶性氧化鎵。另外，在Si基板上直接形成鉑薄膜，在之上進行氧化鎵的成膜的結果，氧化鎵會成為非晶(Amorphous)，不能形成結晶性氧化鎵。另外，鉑薄膜在氧化鎵成膜後也沒有進行單軸取向。
在藍寶石基板上，使用所述的濺射裝置形成沒有單軸取向的鋁膜，當在之上使氧化鎵成膜時，氧化鎵會變為非晶(Amorphous)，不能形成結晶性氧化鎵。
如上所述，當直到氧化物半導體薄膜的成膜時，對鉑或金的薄膜進行單軸取向時，成功使具有良好的結晶性的氧化物半導體薄膜成膜。
另外，在藍寶石基板上，使用所述的濺射裝置形成單軸取向的鈀薄膜，在之上使氧化鎵成膜。其結果，當對鈀薄膜單軸取向時，可以分別得到具有良好的結晶性的α-Ga2O3單晶膜以及β-Ga2O3單晶膜。
除了使鉑薄膜的膜厚為300nm，使用溴化鎵以代替乙醯丙酮鎵，使用氧氣以代替氮氣之外，與實驗1相同，製得結晶性層疊結構體。將該鉑薄膜作為肖特基電極，將In壓接(pressure-bonding)而在氧化物半導體薄膜上形成歐姆電極，從而製得SBD。
針對所得到的SBD評估IV特性。圖29表示結果。
【工業上的可利用性】
本發明的結晶性層疊結構體可以適用於半導體(例如，化合物半導體電子設備等)、電子零件‧電氣設備零件，光學‧電子照片相關裝置、工業部件等所有的領域，半導體特性好，因此，對於半導體裝置而言特別有用。
1‧‧‧半導體層
2‧‧‧金屬層

Claims (14)

  1. 一種結晶性層疊結構體，其中，在含有單軸取向的金屬作為主要成分之金屬層上，直接或介由其他層具備半導體層，並且該半導體層所含主要成分為結晶性氧化物半導體，其特徵在於，就所述結晶性氧化物半導體而言，是含有從鎵、銦以及鋁中選擇的一種或兩種以上的金屬之氧化物半導體，並且是單軸取向。
  2. 根據請求項1所述的結晶性層疊結構體，其中，所述結晶性氧化物半導體是含有鎵的氧化物半導體。
  3. 根據請求項1或2所述的結晶性層疊結構體，其中，所述結晶性氧化物半導體是具有剛玉結構或β-gallia結構的氧化物半導體。
  4. 根據請求項1~3的任意一項中所述的結晶性層疊結構體，其中，所述金屬是鉑、金或鈀。
  5. 根據請求項1~4的任意一項中所述的結晶性層疊結構體，其中，所述金屬層由設置在底層基板上的金屬膜構成。
  6. 根據請求項5所述的結晶性層疊結構體，其中，所述底層基板是藍寶石基板、Si基板、石英基板、氮化鋁基板、氮化硼基板、SiC基板、玻璃基板、SiGe基板或塑膠基板。
  7. 一種半導體裝置，其特徵在於，所述半導體裝置由請求項1~6的任意一項中所述的結晶性層疊結構體構成。
  8. 一種半導體裝置，其特徵在於， 所述半導體裝置在請求項1~6的任意一項中所述的結晶性層疊結構體上，直接或介由其他層具備電極。
  9. 一種半導體裝置，其中，具備所含主要成分為單軸取向的金屬之金屬層，並且在所述金屬層上，直接或介由其他層，具備所含主要成分為結晶性氧化物半導體的半導體層，其特徵在於，所述結晶性氧化物半導體是含有從鎵、銦以及鋁中選擇的一種或兩種以上的金屬的氧化物半導體，並且是單軸取向的。
  10. 根據7~9的任意一項中所述的半導體裝置，其中，所述半導體裝置是立式設備。
  11. 根據7~10的任意一項中所述的半導體裝置，其中，所述半導體裝置是功率設備。
  12. 根據7~11的任意一項中所述的半導體裝置，其中，所述半導體裝置是肖特基勢壘二極體(SBD)、金屬半導體場效應電晶體(MESFET)、高電子遷移率電晶體(HEMT)、金屬氧化物半導體場效應電晶體(MOSFET)、靜電感應電晶體(SIT)、結型場效應電晶體(JFET)，絕緣柵雙極型電晶體(IGBT)或發光二極體(LED)。
  13. 根據請求項7~12的任意一項中所述的半導體裝置，其中，所述半導體裝置是肖特基勢壘二極體(SBD)、金屬氧化物半導體場效應電晶體(MOSFET)或靜電感應電晶體(SIT)。
  14. 根據請求項7~12的任意一項中所述的半導體裝置，其中，所述半導體裝置是在所述結晶性層疊結構體的上面或下面，直接或介由其他層具備發光層的發光二極體。
TW104114711A 2014-05-08 2015-05-08 A crystalline laminated structure, and a semiconductor device TWI564937B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014097241 2014-05-08

Publications (2)

Publication Number Publication Date
TW201543547A true TW201543547A (zh) 2015-11-16
TWI564937B TWI564937B (zh) 2017-01-01

Family

ID=52146232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114711A TWI564937B (zh) 2014-05-08 2015-05-08 A crystalline laminated structure, and a semiconductor device

Country Status (5)

Country Link
US (1) US9590050B2 (zh)
EP (1) EP2942804B1 (zh)
JP (2) JP6627131B2 (zh)
CN (1) CN105097896B (zh)
TW (1) TWI564937B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546960B2 (en) 2016-02-05 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and manufacturing method of semiconductor device
US11069717B2 (en) 2016-06-03 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and field-effect transistor

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
KR102018329B1 (ko) 2014-07-22 2019-09-04 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
TW201638363A (zh) * 2015-02-18 2016-11-01 Idemitsu Kosan Co 積層體及積層體之製造方法
US11728356B2 (en) * 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
JP6906217B2 (ja) * 2015-12-18 2021-07-21 株式会社Flosfia 半導体装置
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
CN108369964B (zh) * 2015-12-25 2021-09-10 出光兴产株式会社 层叠体
CN108475702B (zh) * 2015-12-25 2021-11-23 出光兴产株式会社 层叠体
CN109417036B (zh) 2016-06-30 2024-03-15 株式会社Flosfia p-型氧化物半导体及其制造方法
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
US11152208B2 (en) 2016-09-15 2021-10-19 Flosfia Inc. Semiconductor film, method of forming semiconductor film, complex compound for doping, and method of doping
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
CN110168745B (zh) * 2017-01-05 2023-02-17 松下控股株式会社 半导体继电器
JP2018137394A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
JP7116409B2 (ja) 2017-02-27 2022-08-10 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP7291331B2 (ja) * 2017-02-27 2023-06-15 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP6967238B2 (ja) 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード
US10777644B2 (en) * 2017-04-27 2020-09-15 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Heterojunction devices and methods for fabricating the same
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
JP6991503B2 (ja) * 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード
JP7082390B2 (ja) * 2017-08-04 2022-06-08 高知県公立大学法人 深紫外発光素子およびその製造方法
JP7037142B2 (ja) 2017-08-10 2022-03-16 株式会社タムラ製作所 ダイオード
US10943981B2 (en) * 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
JP7179276B2 (ja) * 2017-09-29 2022-11-29 株式会社タムラ製作所 電界効果トランジスタ
JP6933339B2 (ja) 2017-10-18 2021-09-08 矢崎総業株式会社 半導体装置および半導体ウェーハ
US11670688B2 (en) * 2017-11-15 2023-06-06 Flosfia Inc. Semiconductor apparatus
JP7228754B2 (ja) * 2017-11-15 2023-02-27 株式会社Flosfia 半導体装置
WO2020004250A1 (ja) * 2018-06-26 2020-01-02 株式会社Flosfia 結晶性酸化物膜
US20210320179A1 (en) * 2018-07-12 2021-10-14 Flosfia Inc. Semiconductor device
TW202013716A (zh) * 2018-07-12 2020-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
TWI706452B (zh) * 2019-04-11 2020-10-01 台灣茂矽電子股份有限公司 閘結構之製造方法及閘結構
CN114144889A (zh) * 2019-05-23 2022-03-04 株式会社Flosfia 半导体装置
CN110571152A (zh) * 2019-08-14 2019-12-13 青岛佳恩半导体有限公司 一种igbt背面电极缓冲层的制备方法
KR102676983B1 (ko) * 2019-08-27 2024-06-20 신에쓰 가가꾸 고교 가부시끼가이샤 적층구조체 및 적층구조체의 제조방법
WO2021095474A1 (ja) * 2019-11-14 2021-05-20 株式会社Flosfia 結晶性酸化物のエッチング方法およびトレンチ形成方法ならびに半導体装置の製造方法
CN111106167A (zh) * 2019-11-27 2020-05-05 太原理工大学 一种择优取向的Ga2O3和SnO2混相膜基传感器的制备方法
CN111180557A (zh) * 2019-12-25 2020-05-19 中南大学 一种新型紫外发光二极管及其制备方法
JP6873516B1 (ja) * 2020-06-05 2021-05-19 Ｅａｓｔｗｉｎｄ合同会社 パワー半導体素子及びその製造方法
CN111933711B (zh) * 2020-08-18 2022-08-23 电子科技大学 一种集成sbd的超结mosfet
CN112713183B (zh) * 2020-12-28 2022-06-10 光华临港工程应用技术研发(上海)有限公司 气体传感器的制备方法及气体传感器
JP2022140933A (ja) 2021-03-15 2022-09-29 株式会社東芝 半導体装置
CN113629148A (zh) * 2021-06-24 2021-11-09 湖南大学 一种双栅极增强型氧化镓mesfet器件及其制作方法
JP2024512971A (ja) * 2021-07-22 2024-03-21 華為技術有限公司 部材、トランジスタデバイス、パワーデバイス及び部材の製造方法
CN113794460B (zh) * 2021-09-17 2024-02-23 中国科学技术大学 纳米声子晶体及其制备方法
WO2023136309A1 (ja) * 2022-01-14 2023-07-20 株式会社Flosfia 半導体装置
WO2023182312A1 (ja) * 2022-03-25 2023-09-28 国立大学法人東海国立大学機構 β型酸化ガリウム膜付き基板及びその製造方法
WO2023249990A1 (en) * 2022-06-21 2023-12-28 Northwestern University Methods of forming stable conductive surface
JP2024016694A (ja) * 2022-07-26 2024-02-07 株式会社ノベルクリスタルテクノロジー フィン型電界効果トランジスタ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262829A (ja) * 1994-03-25 1995-10-13 Hitachi Ltd 透明導電膜及びその形成方法
JP3881407B2 (ja) * 1996-07-31 2007-02-14 Ｈｏｙａ株式会社 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
US6863943B2 (en) * 2001-01-12 2005-03-08 Georgia Tech Research Corporation Semiconducting oxide nanostructures
TW515116B (en) * 2001-12-27 2002-12-21 South Epitaxy Corp Light emitting diode structure
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
TWI253392B (en) 2004-03-29 2006-04-21 Canon Kk Dielectric member, piezoelectric member, ink jet head, ink jet recording apparatus and producing method for ink jet recording apparatus
CN100388519C (zh) 2005-11-17 2008-05-14 晶能光电（江西）有限公司 在硅衬底上制备高质量发光半导体薄膜的方法
JP2007305975A (ja) * 2006-04-13 2007-11-22 National Institute Of Advanced Industrial & Technology Ｉｉｉ族酸化物半導体を含む半導体素子
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5509419B2 (ja) 2009-07-24 2014-06-04 株式会社ユーテック 強誘電体膜、電子部品及び強誘電体膜の製造方法
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP5613910B2 (ja) * 2011-05-17 2014-10-29 三菱マテリアル株式会社 Ｐｚｔ強誘電体薄膜の製造方法
JP5828293B2 (ja) 2011-05-17 2015-12-02 三菱マテリアル株式会社 Ｐｚｔ強誘電体薄膜の製造方法
US9299852B2 (en) * 2011-06-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013058636A (ja) 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd β−Ｇａ２Ｏ３系基板、ＬＥＤ素子、及びＬＥＤ素子の製造方法
US9461124B2 (en) * 2011-09-08 2016-10-04 Tamura Corporation Ga2O3 semiconductor element
JP5807282B2 (ja) 2011-09-08 2015-11-10 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP5975466B2 (ja) 2011-09-08 2016-08-23 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP6083262B2 (ja) * 2012-03-14 2017-02-22 Tdk株式会社 ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜
JP5528612B1 (ja) * 2013-07-09 2014-06-25 Ｒｏｃａ株式会社 半導体装置
JP6067532B2 (ja) * 2013-10-10 2017-01-25 株式会社Flosfia 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546960B2 (en) 2016-02-05 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and manufacturing method of semiconductor device
US10892367B2 (en) 2016-02-05 2021-01-12 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film, semiconductor device, and manufacturing method of semiconductor device
US11069717B2 (en) 2016-06-03 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and field-effect transistor
TWI743128B (zh) * 2016-06-03 2021-10-21 日商半導體能源硏究所股份有限公司 金屬氧化物及場效應電晶體
US11574933B2 (en) 2016-06-03 2023-02-07 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and field-effect transistor

Also Published As

Publication number Publication date
EP2942804B1 (en) 2017-07-12
JP2020036041A (ja) 2020-03-05
CN105097896A (zh) 2015-11-25
US9590050B2 (en) 2017-03-07
JP6627131B2 (ja) 2020-01-08
TWI564937B (zh) 2017-01-01
US20150325660A1 (en) 2015-11-12
JP2015227279A (ja) 2015-12-17
CN105097896B (zh) 2019-05-14
EP2942804A1 (en) 2015-11-11
JP6875627B2 (ja) 2021-05-26

Similar Documents

Publication Publication Date Title
TWI564937B (zh) A crystalline laminated structure, and a semiconductor device
JP7352226B2 (ja) 結晶性半導体膜および半導体装置
JP6349592B2 (ja) 半導体装置
JP6230196B2 (ja) 結晶性半導体膜および半導体装置
JP6478425B2 (ja) 結晶性半導体膜および半導体装置
JP2023169231A (ja) 半導体積層体