CN115843391A - 构件、晶体管器件、功率器件以及用于制造构件的方法 - Google Patents

构件、晶体管器件、功率器件以及用于制造构件的方法 Download PDF

Info

Publication number
CN115843391A
CN115843391A CN202180008239.1A CN202180008239A CN115843391A CN 115843391 A CN115843391 A CN 115843391A CN 202180008239 A CN202180008239 A CN 202180008239A CN 115843391 A CN115843391 A CN 115843391A
Authority
CN
China
Prior art keywords
layer
gallium oxide
gallium nitride
component
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180008239.1A
Other languages
English (en)
Inventor
吉尔伯托·库拉托拉
马尔科·西尔维斯特里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN115843391A publication Critical patent/CN115843391A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种构件，包括硅基衬底层；过渡层，设置在所述硅基衬底层的上方；氮化镓(GaN)缓冲层，设置在所述过渡层的上方。所述构件还包括氧化镓层。所述构件有利于实现超宽带隙技术与宽带隙技术的共集成，例如通过在所述硅基衬底层等低成本硅衬底上使用所述氧化镓层和所述氮化镓缓冲层。因此，所述构件提供了在所述硅基衬底层(或硅生产线)上设置所述氮化镓缓冲层(或氮化镓)的途径，从而提高导热性和电气性能。

Description

构件、晶体管器件、功率器件以及用于制造构件的方法
技术领域
本发明大体涉及半导体器件领域，更具体地，涉及构件、晶体管器件、功率器件以及用于制造构件的方法。
背景技术
通常，半导体器件基于硅(Si)、锗(Ge)等半导体材料的电子特性实现其功能。半导体器件被制造成单个器件或集成电路(integrated circuit，IC)器件，例如，传统硅(Si)基场效应晶体管(field-effect transistor，FET)。然而，由于传统Si材料之间的窄带隙(或能带隙)和低电场，传统Si基FET的整体性能降低。传统上，人们一直在通过开发宽带隙(wide bandgap，WBG)半导体材料或超宽带隙(ultrawide bandgap，UWBG)半导体材料等方式，努力寻求传统Si基FET的可能替代方案。宽带隙(wide bandgap，WBG)半导体材料的示例包括但不限于带隙为3.4电子伏(electron volt，eV)的氮化镓(GaN)和带隙为3.3eV的碳化硅(SiC)。类似地，超宽带隙(ultrawide bandgap，UWBG)半导体材料的示例包括但不限于带隙为4.9eV的氧化镓(或三氧化二镓，简称Ga2O3)、带隙为5.5eV的金刚石和带隙为6.28eV的氮化铝(AIN)。宽带隙半导体材料和超宽带隙半导体材料的材料性能更佳，例如能带隙更大、临界电场更高等。宽带隙半导体材料在器件级和系统级实现了部分性能改善，例如，半导体制造商已在各类产品中使用传统的增强型GaN和SiC功率FET。因此，与传统的硅基FET相比，宽带隙半导体材料和超宽带隙半导体材料有望显著提高性能。超宽带隙半导体材料可提供器件性能的多种品质因数(figure-of-merit，FOM)，而这些FOM与带隙成非线性比例关系。
通常，在高功率电子器件中，功率切换和单个应用控制均需要高功率。例如，传统的基于宽带隙半导体材料的FET可以将功率切换降到较低水平，在这种情况下，热耗散和散热器均不会受到系统设计的阻碍，并且还可以降低总损耗及成本。这种半导体器件可以在给定的击穿电压下实现更强的掺杂，从而降低整体导电性能并减少功率切换。因此，这种半导体器件的功率转换效率得以提高。传统上，半导体器件可实现更强的掺杂，例如通过使用碳化硅(或垂直碳化硅)实现高击穿电压，或通过使用氮化镓实现低击穿电压。就传统的宽带隙技术而言，通常用于不同应用的半导体器件的大规模生产方法是将氮化镓共集成到低成本硅衬底上。然而，为了实现高性能半导体器件，需要将超宽带隙技术(例如，氧化镓)与氮化镓共集成到低成本硅衬底上。此外，在硅生产线上使用已确定的氮化镓能够更快地生产氮化镓基器件。但是，由于与氧化镓相关的低热导率，很难将超宽带隙技术(例如，氧化镓)与氮化镓共集成到低成本硅衬底上。因此，由于氧化镓的低热导率，将超宽带隙技术(例如，氧化镓)与氮化镓共集成到低成本硅衬底上存在一个技术问题。
因此，鉴于上述论述，需要克服与传统超宽带隙技术相关的上述缺点。
发明内容
本发明提供了构件、晶体管器件、功率器件以及用于制造构件的方法。本发明提供了一种解决现有问题的方案，以将超宽带隙技术(例如，氧化镓)与硅基氮化镓技术共集成。本发明的目的在于提供一种方案，所述方案至少部分解决现有技术中遇到的问题，并提供改进的构件、晶体管器件、功率器件以及用于制造构件的改进方法，以解决与传统超宽带隙技术相关的问题。
本发明的一个或多个目的是通过所附独立权利要求中提供的方案实现的。本发明的有利实现方式在从属权利要求中进一步定义。
在一个方面，本发明提供了一种构件，所述构件包括：硅基衬底层；过渡层，设置在所述硅基衬底层的上方；氮化镓(GaN)缓冲层，设置在所述过渡层的上方；所述构件还包括氧化镓层。
本发明所述的构件意味着所述氧化镓层的不同属性(例如，超宽带隙)，以实现以下益处：使功率半导体器件实现更高的电气性能(例如，击穿电压(breakdown voltage，BV)、品质因数(figure-of-merit，FOM))。有利的是，本发明所述的构件消除了与传统超宽带隙技术相关的限制，例如所公开的构件通过将传统氧化镓层的有源区转移到氮化镓缓冲层(或合适的氮化镓)中以及硅基衬底层(或碳化硅(SiC)衬底)上，消除了与所述氧化镓层相关的热限制(例如，低热导率)。此外，由于提高了导热性和电气性能，所述构件可用于功率器件或光电器件。
在一种实现方式中，所述氧化镓(Ga2O3)层沉积在所述氮化镓(GaN)缓冲层的上方。
在该实现方式中，所述氧化镓层与所述氮化镓缓冲层直接接触。因此，所述构件消除了与传统氧化镓层(或超宽带隙技术)相关的热限制。
在另一种实现方式中，所述构件还包括钝化层，所述钝化层位于所述氮化镓(GaN)缓冲层和所述氧化镓(Ga2O3)层之间，其中，所述钝化层包括氧化铝、二氧化硅或氮化硅。
所述钝化层防止所述氮化镓(GaN)缓冲层氧化。
在另一种实现方式中，所述氧化镓(Ga2O3)层沉积在所述氮化镓(GaN)缓冲层上，所述氮化镓(GaN)缓冲层位于所述钝化层的开口中。
在该实现方式中，在所述氮化镓(GaN)缓冲层和所述硅基衬底层等异质衬底上选择性地放置所述氧化镓层。
在另一种实现方式中，所述氧化镓(Ga2O3)层通过沉积在所述钝化层上而沉积在所述氮化镓(GaN)缓冲层的上方。
所述钝化层可以增强所述氧化镓层的附着力，并且降低可能的分层风险。
在另一种实现方式中，所述氧化镓(Ga2O3)层沉积在通过光刻蚀去除所述钝化层的至少一部分所限定的区域中，其中，所述氧化镓(Ga2O3)层沉积在所述钝化层的剩余部分上。
在该实现方式中，在所述钝化层上选择性地放置所述氧化镓层。
在另一种实现方式中，所述氧化镓(Ga2O3)层通过所述氮化镓(GaN)缓冲层和所述过渡层中的开口沉积在所述硅基衬底层上。
通过使用所述开口，所述氧化镓层与所述硅基衬底层直接接触。
在另一种实现方式中，所述构件还包括钝化层，所述钝化层位于所述硅基衬底层上。
有利的是，所述钝化层提供了电隔离，增强了所述硅基衬底层和所述氧化镓层之间的附着力，并且还降低了分层风险。
在另一种实现方式中，所述构件还包括p掺杂氮化镓(GaN)层，所述p掺杂氮化镓(GaN)层设置在所述氮化镓(GaN)缓冲层和所述氧化镓(Ga2O3)层之间。
所述p掺杂氮化镓层(或氮化镓技术的p型掺杂能力)有利于消除与传统氧化镓层中的掺杂相关的电流限制。
在另一种实现方式中，所述氧化镓(Ga2O3)层为n掺杂氧化镓层。
通过使用所述p掺杂氮化镓层和所述n掺杂氧化镓层，可以在所述p掺杂氮化镓层和所述n掺杂氧化镓层之间形成PN结。
在另一种实现方式中，所述氧化镓(Ga2O3)层包括n掺杂氧化镓(Ga2O3)层，所述n掺杂氧化镓(Ga2O3)层位于半绝缘氧化镓(Ga2O3)层的顶部。
通过使用所述n掺杂氧化镓层和所述半绝缘氧化镓层，本发明所述的构件在掺杂能力方面消除了与传统氧化镓层材料相关的电流限制。
在另一方面，本发明提供了一种金属半导体场效应晶体管(metal-semiconductorfield-effect transistor，MESFET)器件，所述MESFET器件包括构件；所述构件还包括：源极节点层、栅极节点层和漏极节点层，设置在所述n掺杂氧化镓(Ga2O3)层的上方；一层欧姆接触层形成于所述n掺杂氧化镓(Ga2O3)层和所述源极节点层之间，一层欧姆接触层形成于所述n掺杂氧化镓(Ga2O3)层和所述漏极节点层之间。
所述金属半导体场效应晶体管(metal-semiconductor field-effecttransistor，MESFET)器件实现了本发明所述的构件的所有优点和技术效果。
在又一方面，本发明提供了一种金属氧化物半导体场效应晶体管(metal-semiconductor field-effect transistor，MESFET)器件，所述MESFET器件包括构件；其中，源极节点层、栅极节点层和漏极节点层设置在所述n掺杂氧化镓(Ga2O3)层的上方；一层欧姆接触层形成于所述n掺杂Ga2O3层和所述源极节点层之间，一层欧姆接触层形成于所述n掺杂氧化镓(Ga2O3)层和所述漏极节点层之间；介电层形成于所述栅极节点层、所述源极节点层、所述n掺杂氧化镓(Ga2O3)层和所述漏极节点层之间。
所述金属氧化物半导体场效应晶体管(metal-semiconductor field-effecttransistor，MOSFET)器件实现了本发明所述的构件的所有优点和技术效果。
在另一种实现方式中，本发明提供了一种构件，其中，所述氧化镓(Ga2O3)层包括n-(Si)掺杂氧化镓(Ga2O3)层，所述n-(Si)掺杂氧化镓(Ga2O3)层位于n+(Sn)掺杂氧化镓(Ga2O3)层的顶部；阳极层形成于所述n-(Si)掺杂氧化镓(Ga2O3)层的上方；阴极层形成于所述氧化镓(Ga2O3)层的下方，所述构件由此形成肖特基二极管器件。
所述肖特基二极管器件实现了本发明所述的构件的所有优点和技术效果。
在又一方面，本发明提供了一种构件，其中，所述氧化镓(Ga2O3)层用于部分覆盖所述p掺杂氮化镓(GaN)层，以形成所述p掺杂氮化镓(GaN)层的暴露区；所述构件还包括：阴极，形成于所述氧化镓(Ga2O3)层上；一个或多个阳极，形成于所述p掺杂氮化镓(GaN)层上。
所述构件有利于形成盲紫外光电探测器，从而实现本发明所述的构件的所有优点和技术效果。
在又一方面，本发明提供了一种功率器件，包括所述构件。
所述功率器件实现了本发明所述的构件的所有优点和技术效果。此外，所述公开的功率器件可以更低的功耗进行高速切换。
在又一方面，本发明提供了一种光电器件，包括所述构件。
所述光电器件实现了本发明所述的构件的所有优点和技术效果。此外，所述公开的光电器件改善了光通信。
在又一方面，本发明提供了一种用于制造构件的方法，其中，所述方法包括将所述氧化镓(Ga2O3)层转移到所述构件。
所述方法实现了本发明所述的构件的所有优点和技术效果。
应理解，可以组合所有上述实现方式。
需要说明的是，本申请中描述的所有设备、元件、电路、单元和模块可以通过软件或硬件元件或其任何类型的组合实现。本申请中描述的各种实体执行的所有步骤以及所描述的将由各种实体执行的功能旨在表明相应的实体适于或用于执行相应的步骤和功能。虽然在以下具体实施例的描述中，由外部实体执行的特定功能或步骤没有在执行该特定步骤或功能的该实体的具体详述元件的描述中反映，但是技术人员应该清楚，这些方法和功能可以在相应的硬件或软件元件或其任何组合中实现。应理解，在不脱离所附权利要求书定义的本发明的范围的情况下，可以对本发明的特征进行各种组合。
本发明的附加方面、优点、特征和目的从附图和结合以下所附权利要求书解释的说明性实现方式的详细描述中变得显而易见。
附图说明
结合附图阅读，可以更好地理解以上概述以及以下说明性实施例的详细描述。为了说明本发明，在附图中示出了本发明的示例性结构。但是，本发明不限于本文公开的具体方法和工具。此外，本领域技术人员应理解，附图不是按比例绘制的。在可能的情况下，相同的元件用相同的数字表示。
现在参考以下附图仅通过示例的方式描述本发明的实施例，在附图中：
图1A至图1G是本发明的各个示例提供的构件的不同示意图；
图2是本发明的一个示例提供的用于制造构件的方法的流程图；
图3是本发明的一个示例提供的金属半导体场效应晶体管(metal-semiconductorfield-effect transistor，MESFET)器件的示意图；
图4A至图4C是本发明的各个示例提供的金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)器件的不同示意图；
图5A至图5B是本发明的各个示例提供的肖特基二极管器件的不同示意图；
图6是本发明的一个示例提供的盲紫外(ultra violet，UV)光电探测器的示意图；
图7是本发明的一个示例提供的功率器件的框图；
图8是本发明的一个示例提供的光电器件的框图。
在附图中，带下划线的数字用于表示带下划线的数字所在的项目或与带下划线的数字相邻的项目。不带下划线的数字是指由将不带下划线的数字与项目连接的线所标识的项目。当一个数字不带下划线并具有关联的箭头时，不带下划线的数字用于标识箭头指向的一般项目。
具体实施方式
以下详细描述说明了本发明的实施例以及可以实现这些实施例的方式。尽管已经公开了实施本发明的一些模式，但本领域技术人员应认识到，也可以存在用于实施或实现本发明的其它实施例。
图1A是本发明的一个实施例提供的构件的示意图。参考图1A，其中示出了构件100A的示意图，所述构件100A包括硅基衬底层102、过渡层104、氮化镓(GaN)缓冲层106和氧化镓(Ga2O3)层108。
本发明提供了一种构件100A，包括：
硅基衬底层102；
过渡层104，设置在所述硅基衬底层102的上方；
氮化镓(GaN)缓冲层106，设置在所述过渡层104的上方；所述构件100A还包括氧化镓(Ga2O3)层108。
所述构件100A是包括一层或多层半导体材料的半导体结构。在一个示例中，一层半导体材料可以与另一层半导体材料相同(或不同)。所述构件100A还可以包括除半导体材料之外的材料层或结构。此外，所述构件100A可以构成半导体器件或者包含在所述半导体器件中。本发明所述的构件100A意味着超宽带隙(ultrawide-bandgap，UWBG)技术与宽带隙技术的共集成，例如，将所述氧化镓(Ga2O3)层108与所述氮化镓缓冲层106共集成，所述氮化镓缓冲层106位于所述硅基衬底层102等低成本硅衬底上。
所述硅基衬底层102是半导体材料薄层，也可以称为单晶片或芯片。所述硅基衬底层102用作所述构件100A的基底。由于其充足可用，所述硅基衬底层102是一种低成本的材料。所述硅基衬底层102具有不同的尺寸，例如六英寸(6”)、八英寸(8”)和十二英寸(12”)。
所述过渡层104是用于充分消除应力并限制或防止在所述氮化镓缓冲层106中形成裂纹的材料层。
所述氮化镓缓冲层106是氮化镓半导体材料层，所述氮化镓半导体材料是宽带隙(wide-bandgap，WBG)半导体材料。所述氮化镓缓冲层106的带隙值为3.4电子伏(electronvolt，eV)。
所述氧化镓(Ga2O3)层108是氧化镓半导体材料层，所述氧化镓半导体材料是超宽带隙(ultra-wide bandgap，UWBG)半导体材料。所述氧化镓层108的带隙值为4.9eV。
换言之，所述构件100A的所述硅基衬底层102用作所述构件100A的基底。此外，所述过渡层104沉积在所述硅基衬底层102的上方。所述构件100A还包括所述氮化镓缓冲层106，所述氮化镓缓冲层106设置在所述过渡层104上。换言之，所述氮化镓缓冲层106设置在所述硅基衬底层102上，以形成硅基氮化镓衬底，如图1A所示。有利的是，所述过渡层104可充分消除应力，并且还限制或防止在所述氮化镓缓冲层106中形成裂纹。因此，所述构件100A利用已经存在的氮化镓(SiC或Si)技术基础设施，例如位于所述硅基衬底层102等低成本硅衬底上的所述氮化镓缓冲层106。有利的是，所述构件100A利用更高的氮化镓(SiC或Si)处理能力，例如通过在互补型金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)线(例如6”、8”和12”)的大规模生产中使用所述氮化镓缓冲层106。所述构件100A还包括所述氧化镓层108。因此，所述构件100A利用所述氧化镓层108(即，超宽带隙半导体材料)的特性来提高功率半导体器件的电气性能，例如击穿电压(breakdownvoltage，BV)、品质因数(figure-of-merit，FOM)。有利的是，所述构件100A通过将所述氧化镓层108的有源区转移到所述氮化镓缓冲层106(或合适的氮化镓)中以及所述硅基衬底层102(或碳化硅(SiC)衬底)上，以提高导热性。
根据一个实施例，所述氧化镓(Ga2O3)层108沉积在所述氮化镓(GaN)缓冲层106的上方。在一个示例中，所述氧化镓层108的厚度在纳米(nm)级到微米(μm)级之间。此外，所述氧化镓层108与所述氮化镓缓冲层106直接接触。
因此，所述构件100A利用所述氧化镓层108的不同属性(例如，超宽带隙)，使功率半导体器件实现更高的电气性能(例如，击穿电压(breakdown voltage，BV)、品质因数(figure-of-merit，FOM))。有利的是，所述构件100A消除了与传统超宽带隙技术相关的限制。例如，所述构件100A通过将所述氧化镓层108的有源区转移到所述氮化镓缓冲层106(或合适的氮化镓)中以及所述硅基衬底层102(或碳化硅(SiC)衬底)上，以提高导热性。此外，由于导热性提高，所述构件100A有利于在功率器件或光电器件中使用。
图1B是本发明的另一个实施例提供的构件的示意图。结合图1A中的元素对图1B进行描述。参考图1B，其中示出了构件100B的示意图，所述构件100B包括钝化层110、所述氮化镓(GaN)缓冲层106和所述氧化镓(Ga2O3)层108。
所述钝化层110用于防止所述氮化镓(GaN)缓冲层106氧化。所述钝化层110的示例包括但不限于二氧化硅(SiO2)层、氮化硅(SiN)层或氧化铝(Al2O3)层等。
根据一个实施例，所述氧化镓(Ga2O3)层108沉积在所述氮化镓(GaN)缓冲层106上，所述氮化镓(GaN)缓冲层106位于所述钝化层110的开口中。在一个示例中，所述钝化层110最初沉积在所述氮化镓缓冲层106的上方。此后，通过光刻蚀、光刻或电子束光刻在几个点(或位置)处去除所述钝化层110，从而限定所述钝化层110中的所述开口。因此，所述氮化镓缓冲层106通过开口露出，如图1B所示。此后，所述氧化镓层108沉积在所述开口中以及所述氮化镓缓冲层106的上方。因此，在所述氮化镓(GaN)缓冲层106和所述硅基衬底层102等异质衬底上选择性地放置所述氧化镓层108。
图1C是本发明的又一个实施例提供的构件的示意图。结合图1A和图1B中的元素对图1C进行描述。参考图1C，其中示出了构件100C的示意图，所述构件100C包括所述硅基衬底层102、所述过渡层104、所述氮化镓缓冲层106、所述氧化镓层108和所述钝化层110。
根据一个实施例，所述构件100C包括钝化层110，所述钝化层110位于所述氮化镓(GaN)缓冲层106和所述氧化镓(Ga2O3)层108之间，其中，所述钝化层110包括氧化铝、二氧化硅或氮化硅等。本领域普通技术人员应当理解，可以使用性质类似于氧化铝、二氧化硅或氮化硅的其它材料，而不限制本发明的范围。在所述构件100C中，所述钝化层110沉积在所述氮化镓缓冲层106的上方。此后，所述氧化镓层108沉积在所述钝化层110的上方。有利的是，所述钝化层110防止氮化镓缓冲层106氧化。所述钝化层110的示例包括但不限于二氧化硅(SiO2)层、氮化硅(SiN)层或氧化铝(Al2O3)层等。在一个示例中，所述钝化层110通过公知的可能的钝化方案之一来沉积，例如等离子体增强化学气相沉积(plasma-enhancedchemical vapor deposition，PECVD)、低压化学气相沉积(low pressure chemical vapordeposition，LPCVP)、原子层沉积(atomic layer deposition，ALD)钝化等。
根据一个实施例，所述氧化镓(Ga2O3)层108通过沉积在所述钝化层110上而沉积在所述氮化镓(GaN)缓冲层106的上方。在所述构件100C中，所述钝化层110沉积在所述氮化镓缓冲层106上，并形成钝化的氮化镓。此后，所述氧化镓层108沉积在所述钝化层110的上方，如图1C所示。在所述构件100C中，所述氧化镓层108的片(例如，具有特定面积和厚度)沉积在所述钝化的氮化镓(或氮化铝镓(AlGaN))层上。有利的是，所述钝化层110可以增强所述氧化镓层108的附着力，并且降低可能的分层风险。
图1D是本发明的另一个实施例提供的构件的示意图。结合图1A、图1B和图1C中的元素对图1D进行描述。参考图1D，其中示出了构件100D的示意图，所述构件100D包括所述氮化镓缓冲层106、所述氧化镓层108和所述钝化层110。
根据一个实施例，所述氧化镓(Ga2O3)层108沉积在通过光刻蚀去除所述钝化层110的至少一部分所限定的区域中，其中，所述氧化镓(Ga2O3)层108沉积在所述钝化层110的剩余部分上。换言之，所述钝化层110最初沉积在所述氮化镓缓冲层106的上方。此后，光刻蚀法用于限定一个(或多个)区域，在所述一个(或多个)区域中，所述钝化层110用作沉积所述氧化镓层108的底层。换句话说，光刻蚀法用于从所述氮化镓缓冲层106的上方去除所述钝化层110的至少一部分，如图1D所示。此后，所述氧化镓层108沉积在所述钝化层110的剩余部分(例如，过度限定的钝化区)上。有利的是，所述构件100D实现了所述氧化镓层108在所述钝化层110上的选择性放置。
图1E是本发明的又一个实施例提供的构件的示意图。结合图1A、图1B、图1C和图1D中的元素对图1E进行描述。参考图1E，其中示出了构件100E的示意图，所述构件100E包括所述硅基衬底层102、所述过渡层104、所述氮化镓缓冲层106和所述氧化镓层108。
根据一个实施例，所述氧化镓(Ga2O3)层108通过所述氮化镓(GaN)缓冲层106和所述过渡层104中的开口沉积在所述硅基衬底层102上。换言之，所述过渡层104沉积在所述硅基衬底层102上，所述氮化镓缓冲层106沉积在所述过渡层104上。此后，在所述氮化镓缓冲层106和所述过渡层104中形成开口(或沟槽)(例如，通过光刻)，以便暴露下面的所述硅基衬底层102。此外，所述氧化镓层108沉积在所述开口中，如图1E所示。换言之，所述氧化镓层108沉积在所述硅基衬底层102(或暴露的硅衬底)上。因此，所述氧化镓层108与所述硅基衬底层102直接接触。在一种实现方式中，在沉积所述氧化镓层108之前，所述硅基衬底层102通过p型掺杂进行掺杂。在另一种实现方式中，在沉积所述氧化镓层108之前，所述硅基衬底层102通过n型掺杂进行掺杂。
图1F是本发明的另一个实施例提供的构件的示意图。结合图1A、图1B、图1C、图1D和图1E中的元素对图1F进行描述。参考图1F，其中示出了构件100F的示意图，所述构件100F包括所述硅基衬底层102、所述过渡层104、所述氮化镓缓冲层106、所述氧化镓层108和所述钝化层110。
根据一个实施例，所述构件100F还包括钝化层(即，所述钝化层110)，所述钝化层位于所述硅基衬底层102上。在一个示例中，所述过渡层104沉积在所述硅基衬底层102上，所述氮化镓缓冲层106沉积在所述过渡层104上。此后，在所述氮化镓缓冲层106和所述过渡层104中形成开口(或沟槽)(例如，通过光刻蚀步骤)，以便露出下面的所述硅基衬底层102。此后，所述钝化层110沉积在所述氮化镓缓冲层106的一侧(例如，垂直侧)的开口中以及所述过渡层104的一侧(例如，水平侧)的开口中，如图1F所示。此外，所述氧化镓层108沉积在所述钝化层110上。因此，所述钝化层110插入所述硅基衬底层102(或露出的硅衬底)和所述氧化镓层108之间。有利的是，所述钝化层110提供了电隔离，增强了所述硅基衬底层102和所述氧化镓层108之间的附着力，并且还降低了分层风险。另外，所述氧化镓层108可以与在所述构件100B(图1B)和所述构件100D(图1D)中获得所述氧化镓层108的类似方式沉积在所述钝化层110上。
图1G是本发明的又一个实施例提供的构件的示意图。结合图1A、图1B、图1C、图1D、图1E和图1F中的元素对图1G进行描述。参考图1G，其中示出了构件100G的示意图，所述构件100G包括p掺杂氮化镓(GaN)层112、n掺杂氧化镓(Ga2O3)层114、所述硅基衬底层102、所述过渡层104、所述氮化镓缓冲层106、所述氧化镓层108。所述p掺杂氮化镓层112对应于采用p型掺杂的氮化镓，所述n掺杂氧化镓层114对应于采用n型掺杂的氧化镓层108。
根据一个实施例，所述构件100G包括所述p掺杂氮化镓(GaN)层112，所述p掺杂氮化镓(GaN)层112设置在所述氮化镓(GaN)缓冲层106和所述氧化镓(Ga2O3)层108之间。在一个示例中，所述氮化镓缓冲层106沉积在所述过渡层104上，并且所述氮化镓缓冲层106进一步被所述p掺杂氮化镓层112覆盖。此后，所述氧化镓层108直接沉积在所述p掺杂氮化镓层112上。在一个示例中，所述氧化镓层108沉积在所述p掺杂氮化镓层112的选择性部分上。有利的是，所述构件100G使用所述p掺杂氮化镓层112(或氮化镓技术的p型掺杂能力)。
根据一个实施例，所述构件100G的特征在于所述氧化镓(Ga2O3)层108为n掺杂氧化镓层。因为所述氧化镓层108是n掺杂氧化镓层，例如图1G所示的所述n掺杂氧化镓层114，因此PN结形成于所述n掺杂氧化镓层114和所述p掺杂氮化镓层112(或氮化镓材料)之间。通过使用所述n掺杂氧化镓层114，所述构件100G在掺杂能力方面消除了与传统氧化镓层材料相关的限制。在一种实现方式中，所述氧化镓层108包括所述n掺杂氧化镓层114，所述n掺杂氧化镓层114可以设置在半绝缘氧化镓层的顶部，例如，详细描述见图3。
图2是本发明的一个实施例提供的用于制造构件的方法的流程图。结合图1A、图1B、图1C、图1D、图1E、图1F和图1G中的元素对图2进行描述。参考图2，其中示出了方法200，所述方法200包括步骤202和步骤204。
所述方法200用于制造构件(例如，构件100A)，其中，所述方法200包括将所述氧化镓(Ga2O3)层(即，所述氧化镓层108)转移到所述构件(例如，所述构件100A)。所述方法200意味着超宽带隙(ultrawide-bandgap，UWBG)技术与带隙技术的共集成，以提高UWBG技术的热导性以及UWBG技术的掺杂(p型)能力。换句话说，所述方法200在所述构件100A的所述硅基衬底层102等低成本硅衬底上，将所述氧化镓(Ga2O3)层108与所述氮化镓缓冲层106共集成。所述方法200适用于所有所述构件100A、100B、100C、100D、100E、100F、100G。
在步骤202中，所述方法200包括将所述氧化镓(Ga2O3)层(即，所述氧化镓层108)转移到所述构件(例如，所述构件100A)。例如，所述构件100A包括所述硅基衬底层102，所述硅基衬底层102作为构件100A的基底。此后，所述过渡层104沉积在所述硅基衬底层102上，然后所述氮化镓缓冲层106沉积在所述过渡层104上。因此，所述构件100A包括所述硅基衬底层102、所述过渡层104和所述氮化镓缓冲层106，例如形成硅基氮化镓衬底。此外，所述方法200包括将所述氧化镓(Ga2O3)层108转移到所述构件100A。这意味着，所述氧化镓层108沉积在所述氮化镓缓冲层106上。通过这种方式，所述方法200在低成本硅衬底上将所述氧化镓(Ga2O3)层108与所述氮化镓缓冲层106共集成。因此，所述方法200使功率半导体器件实现更高的电气性能(BV、FOM)。有利的是，所述方法200消除了与传统超宽带隙技术相关的限制。例如，所述方法200通过将所述氧化镓层108的有源区转移到所述氮化镓缓冲层106(或合适的氮化镓)中以及所述硅基衬底层102(或碳化硅(SiC)衬底)上，消除了与传统氧化镓相关的热限制，从而提高了热导率。
在步骤204中，所述方法200还包括将所述氧化镓(Ga2O3)层108转移到所述构件100A。在一个示例中，可采用转移技术将所述氧化镓(Ga2O3)层108转移到所述构件100A，例如，智能切割技术或者将晶体材料的细层转移到机械支撑件上的其它已知技术等。换言之，所述方法200包括将所述氧化镓层108的超细层转移到所述构件100A，或者将所述氧化镓层108沉积在所述构件100A的所述氮化镓缓冲层106。通常，智能切割技术是一种能够将晶体硅材料的超细层转移到机械支撑件上的工艺过程。在一种实现方式中，智能切割技术主要应用于绝缘硅(SOI)晶片衬底的生产中。
根据一个实施例，所述方法200还包括通过利用大面积剥离技术将所述氧化镓(Ga2O3)层108转移到所述构件100A。换言之，所述方法200包括利用大面积剥离技术。在一个示例中，大面积剥离技术能够使剥离层(或薄片)裂开或对其进行机械剥离，例如所述氧化镓层108的剥离层。所述氧化镓层108的剥离层随后可转移到所述构件100A等任意衬底。
根据一个实施例，所述方法200还包括通过利用电化学刻蚀技术将所述氧化镓(Ga2O3)层108转移到所述构件100A。换言之，所述方法200包括利用电化学或光电化学(photo-electrochemical，PEC)刻蚀技术，该技术通过具有电能高于带隙的辐射光和施加的外部偏压来促进反应。因此，电化学刻蚀技术也可用作将所述氧化镓层108转移到所述构件100A的所述方法200的起始步骤。有利的是，电化学刻蚀技术在高选择性以及减少引入的新缺陷方面非常有前景。
因此，所述方法200包括利用所述氧化镓层108的不同属性(例如，超宽带隙)，使功率半导体器件实现更高的电气性能(例如，击穿电压(breakdown voltage，BV)、品质因数(figure-of-merit，FOM))。有利的是，所述方法200消除了与传统超宽带隙技术相关的限制。例如，所述方法200通过转移所述构件100A(例如，所述氮化镓缓冲层106和所述硅基衬底层102)上的所述氧化镓层108的有源区，消除了与传统氧化镓相关的热限制(例如，低热导率)，并提高了热导率。
步骤202至204仅仅是说明性的，还可以提供其它替代方案，其中添加一个或多个步骤，删除一个或多个步骤，或以不同的顺序提供一个或多个步骤，而不脱离本文权利要求的范围。
图3是本发明的一个实施例提供的金属半导体场效应晶体管(metal-semiconductor field-effect transistor，MESFET)器件的示意图。结合图1A、图1B、图1C、图1D、图1E、图1F和图1G中的元素对图3进行描述。参考图3，其中示出了金属半导体场效应晶体管器件300的示意图，所述金属半导体场效应晶体管器件300包括半绝缘氧化镓(Ga2O3)层302、源极节点层304、栅极节点层306、漏极节点层308以及欧姆接触层310A和310B。所述金属半导体场效应晶体管(metal-semiconductor field-effect transistor，MESFET)器件300还包括所述构件100A，所述构件100A包括所述硅基衬底层102、所述过渡层104、所述氮化镓缓冲层106、所述钝化层110和所述n掺杂氧化镓层114。
所述MESFET器件300是一种半导体器件，通常用于放大或切换电子信号。所述MESFET器件300是现代化电子器件的基本构件之一。所述MESFET器件300由具有至少三层(或端子)的半导体材料组成，例如所述源极节点层304、所述栅极节点层306和所述漏极节点层308。
所述半绝缘氧化镓层302也可以称为半绝缘衬底。在一个示例中，所述氧化镓层108包括所述半绝缘氧化镓层302，以阻止亚阈值电流。用于所述半绝缘氧化镓层302的材料的示例包括但不限于镁(Mg)、铁(Fe)、碳(C)等。
所述源极节点层304、所述栅极节点层306和所述漏极节点层308对应于所述MESFET器件300的源极端子、栅极端子和漏极端子。所述源极节点层304、所述栅极节点层306和所述漏极节点层308用于连接目的(例如，将所述MESFET器件300连接到电源)。用于设置所述源极节点层304、所述栅极节点层306和所述漏极节点层308的金属的示例包括但不限于钛/金(Ti/Au)。在一个示例中，铂(Pt)金属可以用于将所述栅极节点层306设置在所述n掺杂氧化镓层114的上方。
所述欧姆接触层310A和310B用于电流流动(以及进一步的电连接)。用于形成欧姆接触层310A和310B的材料的示例包括但不限于钛/金(Ti/Au)、钛(Ti)、铟(In)、银(Ag)、锡(Sn)、钨(W)、钼(Mo)、钪(Sc)、锌(Zn)和锆(Zr)。
根据一个实施例，所述氧化镓(Ga2O3)层108包括n掺杂氧化镓(Ga2O3)114，所述n掺杂氧化镓(Ga2O3)层114位于半绝缘氧化镓(Ga2O3)层302的顶部。所述MESFET器件300基于所述构件100A，所述构件100A包括：所述过渡层104，例如，所述过渡层104沉积在所述硅基衬底层102上；所述氮化镓缓冲层106，沉积在所述过渡层104上。此外，所述氧化镓层108沉积在所述氮化镓缓冲层106上，所述氧化镓层108还包括所述半绝缘氧化镓层302和所述n掺杂氧化镓层114。所述半绝缘氧化镓层302沉积在所述氮化镓缓冲层106上，所述n掺杂氧化镓层114沉积在所述半绝缘氧化镓层302上，如图3所示。可选地，所述MESFET器件300的所述构件100A可包括所述钝化层110，所述钝化层110沉积在所述氮化镓缓冲层106上，在这种情况下，所述半绝缘氧化镓层302可以沉积在所述钝化层110上。有利的是，所述氧化镓层108包括所述半绝缘氧化镓层302(或半绝缘衬底)，以阻止亚阈值电流。然而，所述MESFET器件300可以根据所述构件100B、100C和100D中的一个来制造。
所述金属半导体场效应晶体管(metal-semiconductor field-effecttransistor，MESFET)器件300包括构件100A；所述构件100A还包括：源极节点层304、栅极节点层306和漏极节点层308，设置在所述n掺杂氧化镓(Ga2O3)层114的上方；一层欧姆接触层310A形成于所述n掺杂氧化镓(Ga2O3)层114和所述源极节点层304之间，一层欧姆接触层310B形成于所述n掺杂氧化镓(Ga2O3)层114和所述漏极节点层308之间。换言之，所述MESFET器件300包括所述构件100A，所述构件100A还包括两层欧姆接触层，所述两层欧姆接触层形成于所述n掺杂氧化镓层114上(例如，两侧)，用于电流流动。此后，所述源极节点层304、所述栅极节点层306和所述漏极节点层308直接设置在所述n掺杂氧化镓层114的上方。因此，所述欧姆接触层310A设置在所述n掺杂氧化镓层114和源极节点层304之间，所述欧姆接触层310B设置在所述n掺杂氧化镓层114和所述漏极节点层308之间。因此，所述MESFET器件300有利于将所述n掺杂氧化镓层114和所述半绝缘氧化镓层302(或超宽带隙技术)与所述氮化镓缓冲层106和所述硅基衬底层102(或硅基氮化镓技术)共集成。此外，所述MESFET器件300有利于在高功率电子器件中使用。由于传导过程(即，电流)主要只涉及一种载荷子(即，电子或空穴)，因此所述MESFET器件300是单极器件。因此，与双极晶体管相比，所述MESFET器件300具有更高的切换速度和工作频率。
根据一个实施例，金属半导体场效应晶体管(metal-semiconductor field-effect transistor，MESFET)器件300包括二极管；所述构件100A还包括第二氧化镓(Ga2O3)层，所述第二氧化镓(Ga2O3)层设置有所述p掺杂氮化镓(GaN)层112，所述p掺杂氮化镓(GaN)层112设置在所述第二Ga2O3层的下方，其中，所述第二氧化镓(Ga2O3)层通过触桥连接到所述漏极节点层308。在一种实现方式中，所述MESFET器件300可以包括所述二极管，并且对于该器件，所述构件100A包括所述p掺杂氮化镓层112，所述p掺杂氮化镓层112设置在所述氮化镓缓冲层106上。所述构件100A还包括所述第二氧化镓层(如图4B所示)，所述第二氧化镓层设置在所述p掺杂氮化镓层112上。所述第二氧化镓层与所述p掺杂氮化镓层112的连接使得在所述MESFET器件300中形成所述二极管。此外，所述构件100A使用所述触桥将所述第二氧化镓层连接到所述构件100A的所述漏极节点层308。因此，所述构件100A有助于制造具有集成体二极管的功率晶体管(即，所述MESFET器件300)。在一种实现方式中，所述第二氧化镓层通过通孔连接到所述漏极节点层308(即，连接两个触点)，所述通孔可以形成于所述漏极节点层308(或上金属化层)上，从而形成公共触点。
根据一个实施例，金属半导体场效应晶体管(metal-semiconductor field-effect transistor，MESFET)器件300包括二极管；其中，所述构件100A还包括所述p掺杂氮化镓(GaN)层112，所述p掺杂氮化镓(GaN)层112设置在所述氮化镓(GaN)缓冲层106的上方；其中，所述p掺杂氮化镓(GaN)层112通过触桥经由欧姆接触层连接到所述源极节点层304，所述氮化镓缓冲层106通过第二触桥经由欧姆接触层连接到所述漏极节点层308。换言之，所述MESFET器件300包括所述二极管和所述构件100A。所述构件100A还包括所述p掺杂氮化镓层112，所述p掺杂氮化镓层112设置在所述氮化镓缓冲层106上。在一个示例中，所述欧姆接触层(图3中未示出，但在图4C中示出)形成于所述p掺杂氮化镓层112上，另一层欧姆接触层(图3中未示出)形成于所述氮化镓缓冲层106上。形成于所述p掺杂氮化镓层112上的所述欧姆接触层还通过所述触桥(图3中未示出)将所述p掺杂氮化镓(GaN)层112与所述构件100A的所述源极节点层304连接。或者，所述触桥和所述欧姆接触层将所述p掺杂氮化镓(GaN)层112与所述构件100A的所述源极节点层304连接。此外，形成于所述氮化镓缓冲层106上的所述欧姆接触层(图3中未示出)还通过所述第二触桥(图3中未示出)将所述氮化镓缓冲层106与所述构件100A的所述漏极节点层308连接。或者，所述第二触桥和所述欧姆接触层将所述氮化镓缓冲层106与所述构件100A的所述漏极节点层308连接。因此，所述构件100A有利于制造具有集成体二极管的功率晶体管，以制造具有二极管的所述MESFET器件300，所述MESFET器件300设置在所述氮化镓缓冲层106和所述欧姆接触层之间。
根据一个实施例，所述构件100A还具有以下特征：所述氮化镓(GaN)缓冲层106包括氮化铝镓(AlGaN)层，所述氮化铝镓(AlGaN)层位于非有意掺杂(un-intentionallydoped，UID)氮化镓(GaN)层的顶部。在所述MESFET器件300中，所述构件100A的所述氮化镓缓冲层106包括所述氮化铝镓(AlGaN)层，所述氮化铝镓(AlGaN)层位于所述非有意掺杂(un-intentionally doped，UID)氮化镓(GaN)层的顶部。换句话说，(所述氮化镓缓冲层106的)所述非有意掺杂氮化镓层直接沉积在所述硅基衬底层102上，并且(所述氮化镓缓冲层106的)所述氮化铝镓层沉积在所述非有意掺杂氮化镓层上。有利的是，所述氮化镓缓冲层106的所述氮化铝镓层改善了与所述MESFET器件300的所述漏极节点层308的电连接。在一种实现方式中，二维电子气形成于氮化铝镓(AlGaN)层和下方的非有意掺杂氮化镓层之间的界面上。此外，所述MESFET器件300的所述二极管形成于所述p掺杂氮化镓层112和所述二维电子气之间。
根据一个实施例，所述欧姆接触层中的至少一层包括钛和/或金。由于所述欧姆接触层用于电流流动和进一步的电连接，因此通过使用所述构件100A的所述欧姆接触层(例如，所述欧姆接触层310A和310B)，利用钛和/或金等金属改善电连接。
图4A是本发明的一个实施例提供的金属氧化物半导体场效应晶体管(metal-semiconductor field-effect transistor，MOSFET)器件的示意图。结合图1A、图1B、图1C、图1D、图1E、图1F、图1G和图3中的元素对图4A进行描述。参考图4A，其中示出了金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)器件400A的示意图，所述MOSFET器件400A包括介电层402、所述硅基衬底层102、所述过渡层104、所述氮化镓缓冲层106、所述钝化层110、所述n掺杂氧化镓层114、所述半绝缘氧化镓(Ga2O3)层302、所述源极节点层304、所述栅极节点层306、所述漏极节点层308以及所述欧姆接触层310A和310B。
所述MOSFET器件400A是一种半导体器件，通常用于放大或切换电子信号。所述MOSFET器件400A是现代化电子器件的基本构件之一。所述MOSFET器件400A由具有不同层(或端子)的半导体材料组成，例如所述源极节点层304、所述栅极节点层306、所述漏极节点层308和所述介电层402。
所述介电层402也可以称为栅极介电层。用于形成所述介电层402的材料的示例包括但不限于氧化铝(Al2O3)、氮化硅(SiN)、氧化硅(或二氧化硅)(SiO2)、氧化铪(HfO2)和二氧化锆(ZrO2)。有利的是，所述介电层402用于保护所述n掺杂氧化镓层114(或防止所述n掺杂氧化镓层114氧化)。
本发明提供了一种金属氧化物半导体场效应晶体管(metal-oxide–semiconductor field-effect transistor，MOSFET)器件400A，包括构件100A；其中，源极节点层304、栅极节点层306和漏极节点层308设置在所述n掺杂氧化镓(Ga2O3)层114的上方；一层欧姆接触层310A形成于所述n掺杂氧化镓(Ga2O3)层114和所述源极节点层304之间，一层欧姆接触层310B形成于所述n掺杂氧化镓(Ga2O3)层114和所述漏极节点层308之间；介电层402形成于所述栅极节点层306、所述源极节点层304、所述n掺杂氧化镓(Ga2O3)层114和所述漏极节点层308之间。换言之，所述MOSFET器件400A包括所述构件100A，所述构件100A还包括：所述硅基衬底层102；所述过渡层104，沉积在所述硅基衬底层102上；所述氮化镓缓冲层106，沉积在所述过渡层104上。所述MOSFET器件400A的所述构件100A还包括所述钝化层110和所述氧化镓层108，例如，所述钝化层110沉积在所述氮化镓缓冲层106上，所述氧化镓层108设置在所述钝化层110上。在一个示例中，所述氧化镓层108还包括所述半绝缘氧化镓层302和所述n掺杂氧化镓层114，如图4A所示。或者，所述半绝缘氧化镓层302沉积在所述氮化镓缓冲层106上，所述n掺杂氧化镓层114沉积在所述半绝缘氧化镓层302上。所述MOSFET器件400A的所述构件100A还包括两层欧姆接触层310A和310B，所述两层欧姆接触层310A和310B形成于所述n掺杂氧化镓层114上，用于电流流动。此后，所述源极节点层304和所述漏极节点层308直接设置在所述n掺杂氧化镓层114的上方。因此，一层欧姆接触层310A设置在所述n掺杂氧化镓层114和所述源极节点层304之间，一层欧姆接触层310B设置在所述n掺杂氧化镓层114和所述漏极节点层308之间。此后，所述介电层402形成于所述n掺杂氧化镓层114上。在一个示例中，形成所述介电层402，以部分覆盖所述漏极节点层308和所述源极节点层304。所述MOSFET器件400A的所述构件100A还包括所述栅极节点层306，所述栅极节点层306直接设置在所述介电层402上。例如，所述栅极节点层306设置在所述介电层402(或栅极介电层)的可选区域中。因此，所述MOSFET器件400A的所述介电层402形成于所述栅极节点层306、所述源极节点层304、所述n掺杂氧化镓层114和所述漏极节点层308之间。用于形成所述介电层402的材料的示例包括但不限于氧化铝(Al2O3)、氮化硅(SiN)、氧化硅(或二氧化硅)(SiO2)、氧化铪(HfO2)和二氧化锆(ZrO2)。有利的是，所述介电层402用于保护所述n掺杂氧化镓层114或防止所述n掺杂氧化镓层114氧化。因此，所述MOSFET器件400A有利于将所述n掺杂氧化镓层114和所述半绝缘氧化镓层302(或超宽带隙技术)与所述氮化镓缓冲层106和所述硅基衬底层102(或硅基氮化镓技术)共集成。由于提高了所述构件100A的导热性和电气性能，所述MOSFET器件400A有利于在高功率电子器件中使用。
图4B是本发明的另一个实施例提供的金属氧化物半导体场效应晶体管器件的示意图。结合图1A、图1B、图1C、图1D、图1E、图1F、图1G、图3和图4A中的元素对图4B进行描述。参考图4B，其中示出了金属氧化物半导体场效应晶体管器件400B的示意图，所述金属氧化物半导体场效应晶体管器件400B包括二极管404、第二氧化镓(Ga2O3)层406、触桥408A和另一触桥408B。所述金属氧化物半导体场效应晶体管器件400B还包括所述硅基衬底层102、所述氮化镓缓冲层106、所述钝化层110、所述p掺杂氮化镓层112、所述n掺杂氧化镓层114、所述源极节点层304、所述栅极节点层306和所述漏极节点层308。
所述二极管404是作为电流流动单向开关的双端子半导体器件，并且也可以称为体二极管、集成体二极管等。通常，所述二极管404允许电流在一个方向上轻松流动，但是限制电流在相反方向上流动。所述第二氧化镓层406与所述氧化镓层108类似。
所述触桥408A和所述另一触桥408B中的每一个均用作电极接触端子。所述触桥408A和所述另一触桥408B对应于用于电流传输等的架空回路线。
根据一个实施例，金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effect transistor，MOSFET)器件400B包括二极管404；其中，所述构件100A还包括第二氧化镓(Ga2O3)层406，所述第二氧化镓(Ga2O3)层406设置有所述p掺杂氮化镓(GaN)层112，所述p掺杂氮化镓(GaN)层112设置在所述第二氧化镓(Ga2O3)层406的下方；其中，所述第二氧化镓(Ga2O3)层406通过触桥408A连接到所述漏极节点层308。换言之，所述MOSFET器件400B包括所述二极管404和所述构件100A。所述构件100A还包括所述氮化镓缓冲层106，所述氮化镓缓冲层106直接沉积在所述硅基衬底层102上。所述构件100A还包括所述钝化层110，所述钝化层110选择性地沉积在所述氮化镓缓冲层106上，所述n掺杂氧化镓层114也选择性地设置在所述钝化层110上。所述构件100A还包括：所述p掺杂氮化镓层112，选择性地设置在所述氮化镓缓冲层106的一部分上；所述第二氧化镓层406，设置在所述p掺杂氮化镓层112上。连接所述p掺杂氮化镓层112上方的所述第二氧化镓层406，使得在所述MOSFET器件400B中形成所述二极管404。此外，所述构件100A使用所述触桥408A将所述第二氧化镓层406连接到所述构件100A的所述漏极节点层308。在一个示例中，所述构件100A还使用所述另一触桥408B来连接所述源极节点层304与所述p掺杂氮化镓层112，如图4C中的进一步示出和描述。因此，所述MOSFET器件400B作为具有集成体二极管(具有所述二极管404等)的功率晶体管。此外，所述MOSFET器件400B有利于在电力电子器件以及其它此类应用中使用。
图4C是本发明的又一个实施例提供的金属氧化物半导体场效应晶体管器件的示意图。结合图1A、图1B、图1C、图1D、图1E、图1F、图1G、图3、图4A和图4B中的元素对图4C进行描述。参考图4C，其中示出了金属氧化物半导体场效应晶体管器件400C的示意图，所述金属氧化物半导体场效应晶体管器件400C包括欧姆接触层410、第二触桥412、非有意掺杂(un-intentionally doped，UID)氮化镓(GaN)层414、氮化铝镓(AlGaN)层416。所述金属氧化物半导体场效应晶体管器件400C还包括所述硅基衬底层102、所述氮化镓缓冲层106、所述钝化层110、所述p掺杂氮化镓层112、所述n掺杂氧化镓层114、所述源极节点层304、所述栅极节点层306、所述漏极节点层308、所述二极管404和所述另一触桥408B。
根据一个实施例，金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effect transistor，MOSFET)器件400C包括二极管404；其中，所述构件100A还包括p掺杂氮化镓(GaN)层112，所述p掺杂氮化镓(GaN)层112设置在所述氮化镓(GaN)缓冲层106的上方；其中，所述p掺杂氮化镓(GaN)层112通过触桥(即，所述另一触桥408B)经由欧姆接触层410连接到所述源极节点层304，所述氮化镓(GaN)缓冲层106通过第二触桥412经由欧姆接触层连接到所述漏极节点层308。换言之，所述金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)器件400C包括所述二极管404和所述构件100A。所述构件100A包括：所述氮化镓缓冲层106，直接沉积在所述硅基衬底层102上；所述钝化层110，选择性地沉积在所述氮化镓缓冲层106上。所述构件100A还包括所述p掺杂氮化镓层112，所述p掺杂氮化镓层112设置在所述氮化镓缓冲层106上。所述构件100A还包括所述欧姆接触层410，所述欧姆接触层410形成(例如，采用沉积)于所述p掺杂氮化镓层112上。所述欧姆接触层410通过所述另一触桥408B连接所述p掺杂氮化镓(GaN)层112和所述源极节点层304。或者，所述另一触桥408B和所述欧姆接触层410连接所述p掺杂氮化镓(GaN)层112与所述MOSFET器件400C的所述源极节点层304。在一个示例中，所述欧姆接触层(图4C中未示出)也形成于所述氮化镓缓冲层106上，以连接所述氮化镓缓冲层106与所述第二触桥412。所述第二触桥412还与所述构件100A的所述漏极节点层308连接。因此，本发明所述的构件100A有利于制造具有集成体二极管的功率晶体管，以制造具有所述二极管404的所述MOSFET器件400C，所述MOSFET器件400C设置在所述氮化镓缓冲层106和所述欧姆接触层410之间。
根据一个实施例，所述构件100A还具有以下特征：所述氮化镓(GaN)缓冲层106包括氮化铝镓(AlGaN)层416，所述氮化铝镓(AlGaN)层416位于非有意掺杂(un-intentionally doped，UID)氮化镓(GaN)层414的顶部。换句话说，(所述氮化镓缓冲层106的)所述非有意掺杂氮化镓层414直接沉积在所述硅基衬底层102上，(所述氮化镓缓冲层106的)所述氮化铝镓层416沉积在所述非有意掺杂氮化镓层414上。有利的是，所述氮化镓缓冲层106的所述氮化铝镓层416通过所述第二触桥412实现与所述构件100A的所述漏极节点层308的改进连接。
根据一个实施例，所述欧姆接触层中的至少一层包括钛和/或金。由于所述欧姆接触层用于连接目的，因此使用钛和/或金，通过所述构件100A中的一个所述欧姆接触层获得改进的连接。
图5A是本发明的一个实施例提供的肖特基二极管器件的示意图。结合图1A、图1B、图1C、图1D、图1E、图1F和图1G中的元素对图5A进行描述。参考图5A，其中示出了肖特基二极管器件500A的示意图，所述肖特基二极管器件500A包括阴极层502、n+(Sn)掺杂氧化镓(Ga2O3)层504、n-(Si)掺杂氧化镓(Ga2O3)层506和阳极层508。所述肖特基二极管器件500A还包括所述硅基衬底层102、所述过渡层104、所述氮化镓缓冲层106、所述氧化镓层108和所述钝化层110。
所述肖特基二极管器件500A是半导体二极管(或金属半导体结型二极管)，所述半导体二极管也可以称为热载流子二极管或肖特基势垒二极管。对于不同的应用(例如，电力电子器件)，所述肖特基二极管器件500A的切换动作非常快。
所述阴极层502和所述阳极层508对应于所述肖特基二极管器件500A的两个端子。在一个示例中，所述阳极层508是所述肖特基二极管器件500A的金属侧，所述阴极层502是所述肖特基二极管器件500A的半导体侧。在一种实现方式中，所述阳极层508包括铂、钛或金，所述阴极层502包括钛或金。
所述n+(Sn)掺杂氧化镓(Ga2O3)层504对应于掺杂有n+锡(Sn)的氧化镓，所述n-(Si)掺杂氧化镓(Ga2O3)层506对应于掺杂有n-硅(Si)的氧化镓。
本发明提供了所述构件100A，其中，所述氧化镓(Ga2O3)层108包括n-(Si)掺杂氧化镓(Ga2O3)层506，所述n-(Si)掺杂氧化镓(Ga2O3)层506位于n+(Sn)掺杂氧化镓(Ga2O3)层504的顶部；所述阳极层508形成于所述n-(Si)掺杂氧化镓(Ga2O3)层506的上方；所述阴极层502形成于所述氧化镓(Ga2O3)层108的下方，所述构件100A由此形成肖特基二极管器件500A。换言之，所述构件100A包括在所述肖特基二极管器件500A中，并且所述构件100A包括：所述过渡层104，沉积在所述硅基衬底层102上；所述氮化镓缓冲层106，直接沉积在所述过渡层104上。所述构件100A还包括所述阴极层502，所述阴极层502形成于所述氮化镓缓冲层106上。可选地，所述钝化层110也可以形成于所述氮化镓缓冲层106上，在这种情况下，所述阴极层502形成于所述钝化层110上，如图5A所示。所述构件100A还包括所述氧化镓层108，所述氧化镓层108设置在所述阴极层502上。所述氧化镓层108还包括所述n+(Sn)掺杂氧化镓层504和所述n-(Si)掺杂氧化镓层506。例如，所述n+(Sn)掺杂氧化镓层504沉积在所述阴极层502上，所述n-(Si)掺杂氧化镓层506沉积在所述n+(Sn)掺杂氧化镓层504上。此后，所述构件100A包括所述阳极层508，所述阳极层508形成于所述n-(Si)掺杂氧化镓层506上。因此，所述构件100A形成所述肖特基二极管器件500A，从而有利于在高功率电子器件中使用。在一个示例中，所述肖特基二极管器件500A包括用于肖特基接触层的金属叠层。用于所述肖特基接触层的所述金属叠层的金属示例包括但不限于镍(Ni)、铂(Pt)、钯(Pd)、钨(W)、铜(Cu)、铱(Ir)。此外，通过使用所述构件100A，所述肖特基二极管器件500A有利于将所述n-(Si)掺杂氧化镓层506和所述n+(Sn)掺杂氧化镓层504与所述氮化镓缓冲层106和所述硅基衬底层102(或硅基氮化镓技术)共集成。
图5B是本发明的另一个实施例提供的肖特基二极管器件的示意图。结合图1A、图1B、图1C、图1D、图1E、图1F、图1G和图5A中的元素对图5B进行描述。参考图5B，其中示出了肖特基二极管器件500B的示意图，所述肖特基二极管器件500B包括所述硅基衬底层102、所述过渡层104、所述氮化镓缓冲层106、所述氧化镓层108和所述钝化层110。所述肖特基二极管器件500B还包括所述阴极层502、所述n+(Sn)掺杂氧化镓(Ga2O3)层504、所述n-(Si)掺杂氧化镓(Ga2O3)层506和所述阳极层508。
根据一个实施例，所述氧化镓(Ga2O3)层108包括n-(Si)掺杂氧化镓(Ga2O3)层506，所述n-(Si)掺杂氧化镓(Ga2O3)层506位于n+(Sn)掺杂氧化镓(Ga2O3)层504的顶部；其中，所述n-(Si)掺杂氧化镓(Ga2O3)层506部分覆盖所述n+(Sn)掺杂氧化镓(Ga2O3)层504，以形成所述n+(Sn)掺杂氧化镓(Ga2O3)层504的暴露区；阳极层508形成于所述n-(Si)掺杂氧化镓(Ga2O3)层506的上方；阴极层502形成于所述n+(Sn)掺杂氧化镓(Ga2O3)层504的所述暴露区的上方，所述构件100A由此形成肖特基二极管器件500B。换言之，所述肖特基二极管器件500B包括所述构件100A，例如，所述构件100A还包括：所述过渡层104，沉积在所述硅基衬底层102上；所述氮化镓缓冲层106，直接沉积在所述过渡层104上。所述构件100A还包括所述氧化镓层108，所述氧化镓层108形成于氮化镓缓冲层106上。所述氧化镓层108还包括所述n-(Si)掺杂氧化镓层506和所述n+(Sn)掺杂氧化镓层504，例如所述n+(Sn)掺杂氧化镓层504沉积在所述氮化镓缓冲层106上，所述n-(Si)掺杂氧化镓层506沉积在所述n+(Sn)掺杂氧化镓层504上。可选地，所述钝化层110可以形成于所述氮化镓缓冲层106上，在这种情况下，所述n+(Sn)掺杂氧化镓层504形成于所述钝化层110上，所述n-(Si)掺杂氧化镓层506沉积在所述n+(Sn)掺杂氧化镓层504上，如图5B所示。在这种情况下，所述n-(Si)掺杂氧化镓层506用于部分覆盖所述n+(Sn)掺杂氧化镓层504，从而形成所述n+(Sn)掺杂氧化镓层504的所述暴露区。或者，所述n+(Sn)掺杂氧化镓层504被所述n-(Si)掺杂氧化镓层506部分覆盖并且部分暴露，使得所述阴极层502形成于所述n+(Sn)掺杂氧化镓(Ga2O3)层504的所述暴露区上。最后，所述构件100A包括所述阳极层508，所述阳极层508形成于所述n-(Si)掺杂氧化镓层506上，以缩小所述肖特基二极管器件500B的整体尺寸。因此，所述构件100A形成所述肖特基二极管器件500B，从而有利于在高功率电子器件中使用。通过使用所述构件100A，所述肖特基二极管器件500B有利于将所述n-(Si)掺杂氧化镓层506和所述n+(Sn)掺杂氧化镓层504与所述氮化镓缓冲层106和所述硅基衬底层102(或硅基氮化镓技术)共集成。
根据一个实施例，所述阳极层508包括铂(Pt)、钛(Ti)或金(Au)，所述阴极层502包括钛(Ti)或金(Au)。因为所述阳极层508和所述阴极层502还用于连接目的，以将所述肖特基二极管器件500B连接至电源，因此，通过将铂、钛或金用于所述阳极层508，以及将钛或金用于所述阴极层502，可以通过所述阳极层508和所述阴极层502获得改进的连接。
图6是本发明的一个实施例提供的盲紫外(ultra violet，UV)光电探测器的示意图。结合图1A、图1B、图1C、图1D、图1E、图1F和图1G中的元素对图6进行描述。参考图6，其中示出了盲紫外(ultra violet，UV)光电探测器600的示意图，所述盲紫外光电探测器600包括阴极602、一个或多个阳极604A和604B、所述硅基衬底层102、所述过渡层104、所述氮化镓缓冲层106、所述p掺杂氮化镓层112和所述氧化镓层108。
所述盲紫外光电探测器600是一种半导体器件，用于臭氧层空洞检测、火焰检测、空间通信、导弹制导、生化检测和紫外线(ultra violet，UV)(泄漏)检测等不同应用。所述盲紫外光电探测器600也可以称为日盲深紫外(deep ultraviolet，DUV)光电探测器。
所述阴极602和一个或多个阳极604A和604B对应于所述盲紫外光电探测器600的端子，用于进一步的连接，以将所述盲紫外光电探测器600连接至电源。
根据一个实施例，所述氧化镓(Ga2O3)层108用于部分覆盖所述p掺杂氮化镓(GaN)层112，以形成所述p掺杂氮化镓(GaN)层112的暴露区；所述构件100A还包括：阴极602，形成于所述氧化镓(Ga2O3)层108上；一个或多个阳极604A和604B，形成于所述p掺杂氮化镓(GaN)层112上。换言之，所述构件100A包括：所述过渡层104，沉积在所述硅基衬底层102上；所述氮化镓缓冲层106，直接沉积在所述过渡层104上。所述构件100A还包括所述p掺杂氮化镓层112，所述p掺杂氮化镓层112设置在所述氮化镓缓冲层106上。之后，所述氧化镓层108设置在所述p掺杂氮化镓层112上，以部分覆盖所述p掺杂氮化镓层112。在一个示例中，所述氧化镓层108设置在所述p掺杂氮化镓层112的中心。所述构件100A还包括：所述阴极602，形成于所述氧化镓层108上；所述一个或多个阳极604A和604B，形成于所述p掺杂氮化镓层112上。在一种实现方式中，形成于所述氧化镓层108上的所述阴极602是光敏阴极。因此，所述构件100A形成所述盲紫外光电探测器600，这有利于在臭氧层空洞检测、火焰检测、空间通信、导弹制导、生化检测和紫外线(ultraviolet，UV)泄漏检测等不同应用中使用。
图7是本发明的一个实施例提供的功率器件的框图。结合图1A、图1B、图1C、图1D、图1E、图1F和图1G中的元素对图7进行描述。参考图7，其中示出了功率器件702的框图700，所述功率器件702包括所述构件100A。
所述功率器件702是一种半导体器件，在集成电路或功率集成电路等功率电子器件中用作开关或整流器。所述功率器件702的示例包括但不限于功率金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)、功率二极管、晶闸管、绝缘栅极双极型晶体管(insulated-gate bipolar transistor，IGBT)等。
本发明提供了一种功率器件702，包括所述构件100A。通过使用所述构件100A，所述功率器件702有利于在所述构件100A的低成本硅衬底(即，图1A所示的硅基衬底层102)上将超宽带隙技术(例如，通过使用图1A所示的氧化镓(Ga2O3)层108)与氮化镓技术(即，图1A所示的氮化镓缓冲层106)共集成。此外，所述功率器件702可以包括所述构件100B、100C、100D、100E、100F和100G中的一个(分别如图1B至图1G所示)。所述功率器件702也可以称为光电器件。
图8是本发明的一个实施例提供的光电器件的框图。结合图1A、图1B、图1C、图1D、图1E、图1F和图1G中的元素对图8进行描述。参考图8，其中示出了光电器件802的框图800，所述光电器件802包括所述构件100A。
所述光电器件802是一种电子器件，所述光电器件也可以称为电光转换器或光电转换器。所述光电器件802提供改进的光通信，所述光电器件802的示例包括但不限于发光二极管、激光二极管、光电二极管、太阳能电池等。
本发明提供了一种光电器件802，包括所述构件100A。通过使用所述构件100A，所述光电器件802有利于在所述构件100A的低成本硅衬底(即，图1A所示的硅基衬底层102)上将超宽带隙技术(例如，通过使用图1A所示的氧化镓(Ga2O3)层108)与氮化镓技术(即，图1A所示的氮化镓缓冲层106)共集成。
在不脱离所附权利要求所定义的本发明范围的情况下，可以对上文描述的本发明的实施例进行修改。“包括”、“结合”、“具有”、“是”等用于描述和要求保护本发明的表述旨在以非排他的方式解释，即允许未明确描述的项目、部件或元素也存在。对单数的引用也应解释为与复数有关。本文使用的词语“示例性”表示“作为一个示例、实例或说明”。任何被描述为“示例性的”实施例不一定解释为比其它实施例更优选或更有利，和/或排除其它实施例的特征的结合。本文使用的词语“可选地”表示“在一些实施例中提供而在其它实施例中没有提供”。应理解，为了清楚起见而在单独实施例的上下文中描述的本发明的一些特征还可以在单个实施例中组合提供。相反，为简洁起见而在单个实施例的上下文中描述的本发明的各个特征也可以单独提供、以任何合适的组合提供，或适合于本发明的任何其它描述的实施例。

Claims (31)

1.一种构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，包括：
硅基衬底层(102)；
过渡层(104)，设置在所述硅基衬底层(102)的上方；
氮化镓(GaN)缓冲层(106)，设置在所述过渡层(104)的上方；所述构件(100A、100B、100C、100D、100E、100F、100G)还包括氧化镓(Ga2O3)层(108)。
2.根据权利要求1所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述氧化镓(Ga2O3)层(108)沉积在所述氮化镓(GaN)缓冲层(106)的上方。
3.根据权利要求2所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述构件(100A、100B、100C、100D、100E、100F、100G)还包括钝化层(110)，所述钝化层(110)位于所述氮化镓(GaN)缓冲层(106)和所述氧化镓(Ga2O3)层(108)之间，其中，所述钝化层(110)包括氧化铝、二氧化硅或氮化硅。
4.根据权利要求3所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述氧化镓(Ga2O3)层(108)沉积在所述氮化镓(GaN)缓冲层(106)上，所述氮化镓(GaN)缓冲层(106)位于所述钝化层(110)的开口中。
5.根据权利要求3所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述氧化镓(Ga2O3)层(108)通过沉积在所述钝化层(110)上而沉积在所述氮化镓(GaN)缓冲层(106)的上方。
6.根据权利要求3所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述氧化镓(Ga2O3)层(108)沉积在通过光刻蚀去除所述钝化层(110)的至少一部分所限定的区域中，所述氧化镓(Ga2O3)层(108)沉积在所述钝化层(110)的剩余部分上。
7.根据权利要求1所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述氧化镓(Ga2O3)层(108)通过所述氮化镓(GaN)缓冲层(106)和所述过渡层(104)中的开口沉积在所述硅基衬底层(102)上。
8.根据权利要求7所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述构件(100A、100B、100C、100D、100E、100F、100G)还包括钝化层(110)，所述钝化层(110)位于所述硅基衬底层(102)上。
9.根据权利要求2所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述构件(100A、100B、100C、100D、100E、100F、100G)还包括p掺杂氮化镓(GaN)层(112)，所述p掺杂氮化镓(GaN)层(112)设置在所述氮化镓(GaN)缓冲层(106)和所述氧化镓(Ga2O3)层(108)之间。
10.根据权利要求9所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述氧化镓(Ga2O3)层(108)为n掺杂氧化镓层。
11.根据权利要求1至6中任一项所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述氧化镓(Ga2O3)层(108)包括n掺杂氧化镓(Ga2O3)层(114)，所述n掺杂氧化镓(Ga2O3)层(114)位于半绝缘氧化镓(Ga2O3)层(302)的顶部。
12.一种金属半导体场效应晶体管(metal-semiconductor field-effecttransistor，MESFET)器件(300)，其特征在于，包括根据权利要求11所述的构件(100A、100B、100C、100D、100E、100F、100G)；所述构件(100A、100B、100C、100D、100E、100F、100G)还包括：
源极节点层(304)、栅极节点层(306)和漏极节点层(308)，设置在所述n掺杂氧化镓(Ga2O3)层(114)的上方；一层欧姆接触层(310A)形成于所述n掺杂氧化镓(Ga2O3)层(114)和所述源极节点层(304)之间，一层欧姆接触层(310B)形成于所述n掺杂氧化镓(Ga2O3)层(114)和所述漏极节点层(308)之间。
13.根据权利要求12所述的金属半导体场效应晶体管(metal-semiconductor field-effect transistor，MESFET)器件(300)，其特征在于，包括二极管(404)；所述构件(100A、100B、100C、100D、100E、100F、100G)还包括：
根据权利要求12设置的第二氧化镓(Ga2O3)层(406)，所述第二氧化镓(Ga2O3)层(406)具有设置在所述第二氧化镓(Ga2O3)层(406)下方的所述p掺杂氮化镓(GaN)层(112)，其中，所述第二氧化镓(Ga2O3)层(406)通过触桥(408A)连接到所述漏极节点层(308)。
14.根据权利要求12所述的金属半导体场效应晶体管(metal-semiconductor field-effect transistor，MESFET)器件(300)，其特征在于，包括二极管(404)；所述构件(100A、100B、100C、100D、100E、100F、100G)还包括：
p掺杂氮化镓(GaN)层(112)，设置在所述氮化镓(GaN)缓冲层(106)的上方；其中，所述p掺杂氮化镓(GaN)层(112)通过触桥(408B)经由欧姆接触层(410)连接到所述源极节点层(304)，所述氮化镓(GaN)缓冲层(106)通过第二触桥(412)经由欧姆接触层连接到所述漏极节点层(308)。
15.根据权利要求12、13或14中任一项所述的金属半导体场效应晶体管(metal-semiconductor field-effect transistor，MESFET)器件(300)，其特征在于，所述构件(100A、100B、100C、100D、100E、100F、100G)还具有以下特征：所述氮化镓(GaN)缓冲层(106)包括氮化铝镓(AlGaN)层(416)，所述氮化铝镓(AlGaN)层(416)位于非有意掺杂(un-intentionally doped，UID)氮化镓(GaN)层(414)的顶部。
16.根据权利要求12至15中任一项所述的金属半导体场效应晶体管(metal-semiconductor field-effect transistor，MESFET)器件(300)，其特征在于，所述欧姆接触层(310A、310B、410)中的至少一层包括钛和/或金。
17.一种金属氧化物半导体场效应晶体管(metal-oxide–semiconductor field-effect transistor，MOSFET)器件(400A、400B、400C)，其特征在于，包括根据权利要求11所述的构件(100A、100B、100C、100D、100E、100F、100G)；其中，源极节点层(304)、栅极节点层(306)和漏极节点层(308)设置在所述n掺杂氧化镓(Ga2O3)层(114)的上方；
一层欧姆接触层(310A)形成于所述n掺杂氧化镓(Ga2O3)层(114)和所述源极节点层(304)之间，一层欧姆接触层(310B)形成于所述n掺杂氧化镓(Ga2O3)层(114)和所述漏极节点层(308)之间；
介电层(402)形成于所述栅极节点层(306)、所述源极节点层(304)、所述n掺杂氧化镓(Ga2O3)层(114)和所述漏极节点层(308)之间。
18.根据权利要求17所述的金属氧化物半导体场效应晶体管(metal-oxide–semiconductor field-effect transistor，MOSFET)器件(400A、400B、400C)，其特征在于，包括二极管(404)；所述构件(100A、100B、100C、100D、100E、100F、100G)还包括：
根据权利要求9设置的第二氧化镓(Ga2O3)层(406)，所述第二氧化镓(Ga2O3)层(406)具有设置在所述第二氧化镓(Ga2O3)层(406)下方的所述p掺杂氮化镓(GaN)层(112)，其中，所述第二氧化镓(Ga2O3)层(406)通过触桥(408A)连接到所述漏极节点层(308)。
19.根据权利要求17所述的金属氧化物半导体场效应晶体管(metal-oxide–semiconductor field-effect transistor，MOSFET)器件(400A、400B、400C)，其特征在于，包括二极管(404)；所述构件(100A、100B、100C、100D、100E、100F、100G)还包括：
p掺杂氮化镓(GaN)层(112)，设置在所述氮化镓(GaN)缓冲层(106)的上方；其中，所述p掺杂氮化镓(GaN)层(112)通过触桥(408B)经由欧姆接触层(410)连接到所述源极节点层(304)，所述氮化镓(GaN)缓冲层(106)通过第二触桥(412)经由欧姆接触层连接到所述漏极节点层(308)。
20.根据权利要求18或19所述的金属氧化物半导体场效应晶体管(metal-oxide–semiconductor field-effect transistor，MOSFET)器件(400A、400B、400C)，其特征在于，所述构件(100A、100B、100C、100D、100E、100F、100G)还具有以下特征：所述氮化镓(GaN)缓冲层(106)包括氮化铝镓(AlGaN)层(416)，所述氮化铝镓(AlGaN)层(416)位于非有意掺杂(un-intentionally doped，UID)氮化镓(GaN)层(414)的顶部。
21.根据权利要求18至20中任一项所述的金属氧化物半导体场效应晶体管(metal-semiconductor field-effect transistor，MOSFET)器件(400A、400B、400C)，其特征在于，所述欧姆接触层(310A、310B、410)中的至少一层包括钛和/或金。
22.根据权利要求1至6中任一项所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述氧化镓层(Ga2O3)(108)包括n-(Si)掺杂氧化镓(Ga2O3)层(506)，所述n-(Si)掺杂氧化镓(Ga2O3)层(506)位于n+(Sn)掺杂氧化镓(Ga2O3)层(504)的顶部；
阳极层(508)形成于所述n-(Si)掺杂氧化镓(Ga2O3)层(506)的上方；
阴极层(502)形成于所述氧化镓(Ga2O3)层(108)的下方，所述构件(100A、100B、100C、100D、100E、100F、100G)由此形成肖特基二极管器件(500A、500B)。
23.根据权利要求1至6中任一项所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述Ga2O3层(108)包括n-(Si)掺杂氧化镓(Ga2O3)层(506)，所述n-(Si)掺杂氧化镓(Ga2O3)层(506)位于n+(Sn)掺杂氧化镓(Ga2O3)层(504)的顶部；其中，所述n-(Si)掺杂氧化镓(Ga2O3)层(506)部分覆盖所述n+(Sn)掺杂氧化镓(Ga2O3)层(504)，以形成所述n+(Sn)掺杂氧化镓(Ga2O3)层(504)的暴露区；
阳极层(508)形成于所述n-(Si)掺杂氧化镓(Ga2O3)层(506)的上方；
阴极层(502)形成于所述n+(Sn)掺杂氧化镓(Ga2O3)层(504)的所述暴露区的上方，所述构件(100A、100B、100C、100D、100E、100F、100G)由此形成肖特基二极管器件(500A、500B)。
24.根据权利要求22至23中任一项所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，所述阳极层(508)包括Pt、Ti或Au，所述阴极层(502)包括Ti或Au。
25.根据权利要求9所述的构件(100A、100B、100C、100D、100E、100F、100G)，其特征在于，
所述氧化镓(Ga2O3)层(108)用于部分覆盖所述p掺杂氮化镓(GaN)层(112)，以形成所述p掺杂氮化镓(GaN)层(112)的暴露区；
所述构件(100A、100B、100C、100D、100E、100F、100G)还包括：阴极(602)，形成于所述氧化镓(Ga2O3)层(108)上；一个或多个阳极(604A、604B)，形成于所述p掺杂氮化镓(GaN)层(112)上。
26.一种功率器件(702)，其特征在于，包括根据权利要求1至11中任一项所述的构件(100A、100B、100C、100D、100E、100F、100G)。
27.一种光电器件(802)，其特征在于，包括根据权利要求1至11中任一项所述的构件(100A、100B、100C、100D、100E、100F、100G)。
28.一种用于制造根据权利要求1至11中任一项所述的构件(100A、100B、100C、100D、100E、100F、100G)的方法(200)，其特征在于，所述方法(200)包括将所述氧化镓(Ga2O3)层(108)转移到所述构件(100A、100B、100C、100D、100E、100F、100G)。
29.根据权利要求28所述的用于制造根据权利要求1至11中任一项所述的构件(100A、100B、100C、100D、100E、100F、100G)的方法(200)，其特征在于，所述方法(200)还包括将所述氧化镓(Ga2O3)层(108)转移到所述构件(100A、100B、100C、100D、100E、100F、100G)。
30.根据权利要求28所述的用于制造根据权利要求1至11中任一项所述的构件(100A、100B、100C、100D、100E、100F、100G)的方法(200)，其特征在于，所述方法还包括通过利用大面积剥离技术将所述氧化镓(Ga2O3)层(108)转移到所述构件(100A、100B、100C、100D、100E、100F、100G)。
31.根据权利要求28所述的用于制造根据权利要求1至11中任一项所述的构件(100A、100B、100C、100D、100E、100F、100G)的方法(200)，其特征在于，所述方法(200)还包括通过利用电化学刻蚀技术将所述氧化镓(Ga2O3)层(108)转移到所述构件(100A、100B、100C、100D、100E、100F、100G)。
CN202180008239.1A 2021-07-22 2021-07-22 构件、晶体管器件、功率器件以及用于制造构件的方法 Pending CN115843391A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2021/070466 WO2023001374A1 (en) 2021-07-22 2021-07-22 Member, transistor devices, power devices, and method for manufacturing member

Publications (1)

Publication Number Publication Date
CN115843391A true CN115843391A (zh) 2023-03-24

Family

ID=77155754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180008239.1A Pending CN115843391A (zh) 2021-07-22 2021-07-22 构件、晶体管器件、功率器件以及用于制造构件的方法

Country Status (5)

Country Link
US (1) US20240079233A1 (zh)
EP (1) EP4285415A1 (zh)
JP (1) JP2024512971A (zh)
CN (1) CN115843391A (zh)
WO (1) WO2023001374A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118039706B (zh) * 2024-04-12 2024-08-23 中国科学院宁波材料技术与工程研究所 一种α-Ga2O3肖特基二极管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335677A (ja) * 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
US9590050B2 (en) * 2014-05-08 2017-03-07 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
CN107946358A (zh) * 2017-11-21 2018-04-20 华南理工大学 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法
WO2019139621A1 (en) * 2018-01-12 2019-07-18 Intel Corporation Transistors including first and second semiconductor materials between source and drain regions and methods of manufacturing the same
US11610887B2 (en) * 2019-01-09 2023-03-21 Intel Corporation Side-by-side integration of III-n transistors and thin-film transistors
CN112951911A (zh) * 2021-04-15 2021-06-11 南通大学 增强型GaN基高电子迁移率晶体管及其制备方法

Also Published As

Publication number Publication date
JP2024512971A (ja) 2024-03-21
EP4285415A1 (en) 2023-12-06
WO2023001374A1 (en) 2023-01-26
US20240079233A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
US9171937B2 (en) Monolithically integrated vertical JFET and Schottky diode
JP5567513B2 (ja) シリコンおよびｉｉｉ−ｖ族のモノリシック集積デバイス
US6690042B2 (en) Metal oxide semiconductor heterostructure field effect transistor
US7504673B2 (en) Semiconductor device including a lateral field-effect transistor and Schottky diode
TWI395320B (zh) 氮化鎵半導體裝置
US20130087803A1 (en) Monolithically integrated hemt and schottky diode
US9397022B2 (en) Semiconductor device having a locally reinforced metallization structure
EP1643561A2 (en) GaN-based semiconductor integrated circuit
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
CN111512415B (zh) 用于工程化衬底上的集成式器件的系统和方法
US20080048173A1 (en) Semiconductor Device Including a Lateral Field-Effect Transistor and Schottky Diode
CN111863806A (zh) 双向阻断的单片异质集成Cascode结构场效应晶体管及制作方法
US20240079233A1 (en) Member, transistor devices, power devices, and method for manufacturing member
US20130034939A1 (en) Method of manufacturing power device
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
CN114530492A (zh) 具有混合高k介质场板的横向氮化镓肖特基二极管结构
US20210035882A1 (en) Power Semiconductor Device and Method
US9595616B1 (en) Vertical III-nitride thin-film power diode
CN115663015B (zh) 一种半导体器件结构及其制备方法
US20230082571A1 (en) Power semiconductor device and method of producing power semiconductor device
US20210066495A1 (en) Power Semiconductor Device and Method
WO2024103252A1 (en) Nitride-based semiconductor ic chip and method for manufacturing the same
CN117613008A (zh) 一种低反向导通损耗的增强型器件的制备方法
CN117594580A (zh) 半导体装置和电子装置
CN118016666A (zh) 一种宽禁带半导体集成功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination