JP2024512971A - 部材、トランジスタデバイス、パワーデバイス及び部材の製造方法 - Google Patents

部材、トランジスタデバイス、パワーデバイス及び部材の製造方法 Download PDF

Info

Publication number
JP2024512971A
JP2024512971A JP2023558892A JP2023558892A JP2024512971A JP 2024512971 A JP2024512971 A JP 2024512971A JP 2023558892 A JP2023558892 A JP 2023558892A JP 2023558892 A JP2023558892 A JP 2023558892A JP 2024512971 A JP2024512971 A JP 2024512971A
Authority
JP
Japan
Prior art keywords
layer
ga2o3
gallium oxide
gallium nitride
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023558892A
Other languages
English (en)
Inventor
クラトラ，ジルベルト
シルベストリ，マルコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2024512971A publication Critical patent/JP2024512971A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

部材は、シリコンベース基板層と、シリコンベース基板層上に配置された遷移層と、遷移層上に配置された窒化ガリウム(GaN)バッファ層とを含む。当該部材は酸化ガリウム層を更に含む。当該部材は、シリコンベース基板層のような安価なシリコン基板上で窒化ガリウムバッファ層と共に酸化ガリウム層を使用すること等により、超ワイドバンドギャップ技術のワイドバンドギャップ技術との共統合に有益である。したがって、当該部材は、改善された熱伝導率及びより高い電気性能を有するシリコンベース基板層(又はシリコン製造ライン)上に窒化ガリウムバッファ層(又は窒化ガリウム)を確立するためのアクセスを提供する。

Description

本開示は、概して、半導体デバイスの分野に関し、より具体的には、部材、トランジスタデバイス、パワーデバイス及び部材の製造方法に関する。
一般的に、半導体デバイスは、その機能のために、シリコン(Si)、ゲルマニウム(Ge)等のような半導体材料の電子特性に基づいている。半導体デバイスは、従来のシリコン(Si)ベースの電界効果トランジスタ(FET, field-effect transistor)のように、個々のデバイスとして或いは集積回路(IC, integrated circuit)デバイスとして製造される。しかし、従来のSi材料の間の狭いバンドギャップ(又はエネルギーバンドギャップ)及び低い電界に起因して、従来のSiベースのFETの全体的な性能は低減される。従来、従来のSiベースのFETの考えられる代用品として、ワイドバンドギャップ(WBG, wide bandgap)半導体材料の開発又は超ワイドバンドギャップ(UWBG, ultrawide bandgap)半導体材料の開発等による集中的な取り組みが行われている。ワイドバンドギャップ(WBG, wide bangap)を有する半導体材料の例は、3.4電子ボルト(eV, electron volt)のバンドギャップを有する窒化ガリウム(GaN)、及び3.3eVのバンドギャップを有する炭化ケイ素(SiC)を含むが、これらに限定されない。同様に、超ワイドバンドギャップ(UWBG, ultrawide bandgap)を有する半導体材料の例は、4.9eVのバンドギャップを有する酸化ガリウム(又は三酸化二ガリウム又はGa2O3)、5.5eVのバンドギャップを有するダイヤモンド、及び6.28eVのバンドギャップを有する窒化アルミニウム(AlN)を含むが、これらに限定されない。ワイドバンドギャップを有する半導体材料及び超ワイドバンドギャップを有する半導体材料は、より大きいエネルギーバンドギャップ、より高い臨界電界等のような改善された材料特性を提供する。ワイドバンドギャップ半導体材料は、デバイスレベル及びシステムレベルの双方において部分的に改善された性能を提供し、例えば、従来のエンハンスメントモードGaN及びSiCパワーFETは、様々な製品において半導体製造業者により既に使用されている。したがって、ワイドバンドギャップ半導体材料及び超ワイドバンドギャップ半導体材料から、従来のSiベースのFETに対してかなりの性能改善が期待できる。超ワイドバンドギャップ半導体材料は、デバイス性能について多くの性能指数(FOM, figures-of-merit)を提供してもよく、これらのFOMは、バンドギャップと共に非線形にスケーリングする。
典型的には、高電力電子機器では、電力スイッチングのため、且つ、個々の用途を制御するために、高電力が必要とされる。例えば、従来のワイドバンドギャップ半導体材料ベースのFETは、電力スイッチングを低レベルに低減でき、当該低レベルでは、熱放散及びヒートシンクがシステム設計により妨げられず、全体的な消耗及びコストも同様に低減できる。このような半導体デバイスは、所与の降伏電圧の下でより強いドーピングを実現でき、これは、全体的な電気伝導及び電力スイッチングを低減する。その結果、このような半導体デバイスの電力変換の効率が増加する。従来、高い降伏電圧のために炭化ケイ素(又は縦型炭化ケイ素)を使用すること、低い降伏電圧のために窒化ガリウムを使用すること等により、半導体デバイスについてより強いドーピングが実現できる。従来のワイドバンドギャップ技術に関する限り、異なる用途のための半導体デバイスの大量生産のために通常使用される手法は、安価なシリコン基板上に窒化ガリウムを共集積することである。しかし、高性能半導体デバイスを実現するために、安価なシリコン基板上に超ワイドバンドギャップ技術(例えば、酸化ガリウム)を窒化ガリウムと共集積することが必要である。さらに、シリコン製造ラインでの確立された窒化ガリウムの使用は、窒化ガリウムベースのデバイスのより速い製造を可能にする。しかし、酸化ガリウムに関連する低い熱伝導率のため、安価なシリコン基板上に超ワイドバンドギャップ技術(例えば、酸化ガリウム)を窒化ガリウムと共集積することは非常に困難である。したがって、酸化ガリウムの低い熱伝導率に起因して、安価なシリコン基板上に超ワイドバンドギャップ技術(例えば、酸化ガリウム)を窒化ガリウムと共集積するための技術的問題が存在する。
したがって、上記の説明に鑑みて、従来の超ワイドバンドギャップ技術に関連する上記の欠点を克服する必要性が存在する。
本開示は、部材、トランジスタデバイス、パワーデバイス及び部材の製造方法を提供する。本開示は、超ワイドバンドギャップ技術(例えば、酸化ガリウム)をシリコン上窒化ガリウム(gallium nitride-on-silicon)技術と共集積するための既存の問題に対する解決策を提供する。本開示の目的は、従来技術において遭遇する問題を少なくとも部分的に克服する解決策を提供することであり、改善された部材、トランジスタデバイス、パワーデバイス、さらに、従来の超ワイドバンドギャップ技術に関連する問題を克服する部材を製造するための改善された方法を提供する。
本開示の1つ以上の目的は、添付の独立請求項において提供される解決策により達成される。本開示の有益な実現方式は、従属請求項において更に定義される。
一態様では、本開示は、シリコンベース基板層と、シリコンベース基板層上に配置された遷移層と、遷移層上に配置された窒化ガリウム(GaN)バッファ層とを含む部材を提供し、当該部材は酸化ガリウム層を更に含む。
本開示の部材は、例えば、パワー半導体デバイスのためのより高い電気的性能(例えば、降伏電圧(BV, breakdown voltage)、性能指数(FOM, figures-of-merit)の利益を達成するための、酸化ガリウム層の異なる特性(例えば、超ワイドバンドギャップ)を意味する。有益なことに、本開示の部材は、従来の超ワイドバンドギャップ技術に関連する制限を克服し、例えば、開示の部材は、酸化ガリウム層の活性領域を窒化ガリウムバッファ層(又は適切な窒化ガリウム)内に、且つ、シリコンベース基板層(又は炭化ケイ素(SiC)基板)上に移動させることにより、従来の酸化ガリウム層に関連する熱的制限(例えば、低い熱伝導率)を克服する。さらに、改善された熱伝導率及びより高い電気的性能のため、当該部材は、パワーデバイス又は光電子デバイスにおいて利用できる。
実現形式では、酸化ガリウム(Ga2O3)層は、窒化ガリウム(GaN)バッファ層上に堆積される。
この実現方式では、酸化ガリウム層は、窒化ガリウムバッファ層と直接接触している。その結果、当該部材は、従来の酸化ガリウム層(又は超ワイドバンドギャップ技術)に関連する熱的制限を克服する。
更なる実現形式では、当該部材は、窒化ガリウム(GaN)バッファ層と酸化ガリウム(Ga2O3)層との間にパッシベーション層を更に含み、パッシベーション層は、酸化アルミニウム、二酸化ケイ素又は窒化ケイ素を含む。
パッシベーション層は、窒化ガリウム(GaN)バッファ層の酸化を防止する。
更なる実現形式では、酸化ガリウム(Ga2O3)層は、パッシベーション層の開口内の窒化ガリウム(GaN)バッファ層上に堆積される。
この実現方式では、酸化ガリウム層の選択的配置は、窒化ガリウム(GaN)バッファ層及びシリコンベース基板層上のような異種基板上で実行される。
更なる実現形式では、酸化ガリウム(Ga2O3)層は、パッシベーション層上に堆積されることにより、窒化ガリウム(GaN)バッファ層上に堆積される。
パッシベーション層は、酸化ガリウム層との改善された付着を可能にし、層間剥離の考えられるリスクも低減する。
更なる実現形式では、酸化ガリウム(Ga2O3)層は、パッシベーション層の少なくとも一部を除去するリソグラフィエッチングにより画定された領域内に堆積され、酸化ガリウム(Ga2O3)層は、パッシベーション層の残りの部分上に堆積される。
この実現方式では、酸化ガリウム層の選択的配置は、パッシベーション層上で実行される。
更なる実現形式では、酸化ガリウム(Ga2O3)層は、窒化ガリウム(GaN)バッファ層及び遷移層における開口部を通じてシリコンベース基板層上に堆積される。
開口部を使用することにより、酸化ガリウム層はシリコンベース基板層と直接接触する。
更なる実現形式では、当該部材は、シリコンベース基板層上にパッシベーション層を更に含む。
有益なことに、パッシベーション層は、電気的絶縁、及びシリコンベース基板層と酸化ガリウム層との間の改善された付着を提供し、剥離のリスクも低減する。
更なる実現形式では、当該部材は、窒化ガリウム(GaN)バッファ層と酸化ガリウム(Ga2O3)層との間に配置されたpドープ窒化ガリウム(GaN)層を更に含む。
pドープ窒化ガリウム層(又は窒化ガリウム技術のp型ドーピング能力)は、従来の酸化ガリウム層におけるドーピングに関連する現在の制限を克服するのに有益である。
更なる実現形式では、酸化ガリウム(Ga2O3)層はnドープされる。
pドープ窒化ガリウム層及びnドープ酸化ガリウム層を使用することにより、pドープ窒化ガリウム層とnドープ酸化ガリウム層との間にpn接合が作成できる。
更なる実現形式では、酸化ガリウム(Ga2O3)層は、半絶縁性酸化ガリウム(Ga2O3)層の上にnドープ酸化ガリウム(Ga2O3)層を含む。
nドープ酸化ガリウム層及び半絶縁性酸化ガリウム層を使用することにより、本開示の部材は、ドーピング能力の点で従来の酸化ガリウム層の材料に関連する現在の制限を克服する。
他の態様では、本開示は、部材を含む金属半導体電界効果トランジスタ(MESFET, metal-semiconductor field-effect transistor)デバイスを提供し、当該部材は、ソースノード層を更に含み、ゲートノード層及びドレインノード層は、nドープ酸化ガリウム(Ga2O3)層上に配置され、1つのオーミックコンタクトが、nドープ酸化ガリウム(Ga2O3)層とソースノード層との間に形成され、1つのオーミックコンタクトが、nドープ酸化ガリウム(Ga2O3)層とドレインノード層との間に形成される。
金属半導体電界効果トランジスタ(MESFET, metal-semiconductor field-effect transistor)デバイスは、本開示の部材の全ての利点及び技術的効果を達成する。
更に他の態様では、本開示は、部材を含む金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)デバイスを提供し、ソースノード層、ゲートノード層及びドレインノード層は、nドープ酸化ガリウム(Ga2O3)層上に配置され、1つのオーミックコンタクトが、nドープ酸化ガリウム(Ga2O3)層とソースノード層との間に形成され、1つのオーミックコンタクトが、nドープ酸化ガリウム(Ga2O3)層とドレインノード層との間に形成され、誘電体層が、ゲートノード層と、ソースノード層、nドープ酸化ガリウム(Ga2O3)層及びドレインノード層との間に形成される。
金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)デバイスは、本開示の部材の全ての利点及び技術的効果を達成する。
更なる実現形式では、本開示は、部材を提供し、酸化ガリウム(Ga2O3)層は、n+(Sn)ドープ酸化ガリウム(Ga2O3)層の上にn-(Si)ドープ酸化ガリウム(Ga2O3)層を含み、アノード層がn-(Si)ドープ酸化ガリウム(Ga2O3)層の上に形成され、カソード層が酸化ガリウム(Ga2O3)層の下に形成され、それにより、当該部材がショットキー(Schottky)ダイオードデバイスを形成する。
ショットキーダイオードデバイスは、本開示の部材の全ての利点及び技術的効果を達成する。
更に他の態様では、本開示は、部材を提供し、酸化ガリウム(Ga2O3)層は、pドープ窒化ガリウム(GaN)層を部分的に覆うように配置され、pドープ窒化ガリウム(GaN)層の露出領域を形成し、当該部材は、酸化ガリウム(Ga2O3)層上に形成されたカソードと、pドープ窒化ガリウム(GaN)層上に形成された1つ以上のアノードとを更に含む。
当該部材は、ブラインド紫外光検出器を形成するのに有益であり、本開示の部材の全ての利点及び技術的効果を達成する。
更に他の態様では、本開示は、部材を含むパワーデバイスを提供する。
パワーデバイスは、本開示の部材の全ての利点及び技術的効果を達成する。さらに、開示のパワーデバイスは、低減された電力消費で高速スイッチングを提供する。
更に他の態様では、本開示は、当該部材を含む光電子デバイスを提供する。
光電子デバイスは、本開示の部材の全ての利点及び技術的効果を達成する。さらに、開示の光電子デバイスは、改善された光通信を提供する。
更に他の態様では、本開示は、部材を製造する方法を提供し、当該方法は、酸化ガリウム(Ga2O3)層を部材に転写することを含む。
当該方法は、本開示の部材の全ての利点及び技術的効果を達成する。
全ての上記の実現形式が組み合わされることができることが認識されるべきである。
本出願に記載される全てのデバイス、要素、回路、ユニット及び手段は、ソフトウェア若しくはハードウェア要素又はこれらのいずれかの種類の組み合わせで実現されてもよい点に留意されたい。本出願に記載される様々なエンティティにより実行される全てのステップ、及び様々なエンティティにより実行されるように記載される機能は、それぞれのエンティティがそれぞれのステップ及び機能を実行するように適合又は構成されることを意味することが意図される。特定の実施形態の以下の説明において、外部エンティティにより実行される特定の機能又はステップが、その特定のステップ又は機能を実行するそのエンティティの特定の詳細な要素の説明に反映されていない場合でも、これらの方法及び機能が、それぞれのソフトウェア若しくはハードウェア要素又はこれらのいずれかの種類の組み合わせで実現できることは、当業者にとって明らかであるべきである。本開示の特徴は、添付の特許請求の範囲により定義される本開示の範囲から逸脱することなく、様々な組み合わせで組み合わされることが可能であることが認識される。
本開示の更なる態様、利点、特徴及び目的は、以下の添付の特許請求の範囲と併せて解釈される例示的な実現方式の図面及び詳細な説明から明らかになる。
上記の概要及び例示的な実施形態の以下の詳細な説明は、添付の図面と併せて読むことでより良く理解される。本開示を例示する目的で、本開示の例示的な構成が図面に示される。しかし、本開示は、ここに開示される特定の方法及び手段に限定されない。さらに、当業者は、図面が縮尺通りではないことを理解する。可能な限り、同様の要素は同じ番号で示されている。
ここで、本開示の実施形態について、単なる例として、以下の図面を参照して説明する。
本開示の様々な例による部材の異なる概略図である。 本開示の様々な例による部材の異なる概略図である。 本開示の様々な例による部材の異なる概略図である。 本開示の様々な例による部材の異なる概略図である。 本開示の様々な例による部材の異なる概略図である。 本開示の様々な例による部材の異なる概略図である。 本開示の様々な例による部材の異なる概略図である。 本開示の例による部材を製造するための方法のフローチャートである。 本開示の例による金属半導体電界効果トランジスタデバイス(MESFET, metal-semiconductor field-effect transistor device)デバイスの概略図である。 本開示の様々な例による金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)デバイスの異なる概略図である。 本開示の様々な例による金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)デバイスの異なる概略図である。 本開示の様々な例による金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)デバイスの異なる概略図である。 本開示の様々な例によるショットキーダイオードデバイスの異なる概略図である。 本開示の様々な例によるショットキーダイオードデバイスの異なる概略図である。 本開示の例によるブラインド紫外(UV, ultra violet)光検出器の概略図である。 本開示の実施形態によるパワーデバイスのブロック図である。 本開示の例による光電子デバイスのブロック図である。
添付の図面において、下線付きの数字は、下線付きの数字が上に位置する項目、又は下線付きの数字が隣接する項目を表すために使用される。下線のない数字は、下線のない数字を項目にリンク付ける線により識別される項目に関連する。数字に下線が引かれておらず、関連する矢印が付随するとき、下線のない数字は、矢印が指している一般的な項目を識別するために使用される。
以下の詳細な説明は、本開示の実施形態及びこれらが実現できる方法を示す。本開示を実行するいくつかのモードが開示されているが、当業者は、本開示を実行又は実施するための他の実施形態も考えられることを認識する。
図１Ａは、本開示の実施形態による部材の概略図である。図１Aを参照すると、シリコンベース基板層102、遷移層104、窒化ガリウム(GaN)バッファ層106及び酸化ガリウム(Ga2O3)層108を含む部材100Aの概略図が示されている。
本開示は、
シリコンベース基板層102と、
シリコンベース基板層102上に配置された遷移層104と、
遷移層104上に配置された窒化ガリウム(GaN)バッファ層106と
を含む部材100Aを提供し、部材100Aは酸化ガリウム(Ga2O3)層108を更に含む。
部材100Aは、半導体材料の1つ以上の層を含む半導体構造である。一例では、1つの層の半導体材料は、他の層の半導体材料と比較して同じでもよい(或いは異なってもよい)。部材100Aはまた、半導体材料以外の材料の層又は構造を含んでもよい。さらに、部材100Aは、半導体デバイスを構成してもよく、或いは、半導体デバイスに含まれてもよい。本開示の部材100Aは、安価なシリコン基板上、例えば、シリコンベース基板層102上の窒化ガリウムバッファ層106への酸化ガリウム(Ga2O3)層108の共集積(co-integration)のように、超ワイドバンドギャップ(UWBG, ultrawide-bandgap)技術とワイドバンドギャップ技術との共統合(co-integration)を意味する。
シリコンベース基板層102は、半導体材料の薄いスライスであり、これはまた、単一ウェハ又はチップと呼ばれてもよい。シリコンベース基板層102は、部材100Aのベースとして機能する。その豊富な利用可能性のため、シリコンベース基板層102は、低コスト材料である。シリコンベース基板層102は、6インチ(6’’)、8インチ(8’’)及び12インチ(12’’)のサイズのように、異なるサイズで利用可能である。
遷移層104は、十分な歪み緩和を提供し、窒化ガリウムバッファ層106におけるクラックの形成を制限又は防止するために使用される材料(例えば、組成傾斜材料)の層である。
窒化ガリウムバッファ層106は、ワイドバンドギャップ(WBG, wide-bandgap)半導体材料である窒化ガリウム半導体材料の層である。窒化ガリウムバッファ層106のバンドギャップは、3.4電子ボルト(eV, electron volt)の値である。
酸化ガリウム(Ga2O3)層108は、超ワイドバンドギャップ(UWBG, ultra-wide bandgap)半導体材料である酸化ガリウム材料の層である。酸化ガリウム層108のバンドギャップは、4.9eVの値である。
言い換えると、部材100Aのシリコンベース基板層102は、部材100Aのベースとして機能する。さらに、遷移層104は、シリコンベース基板層102上に堆積される。部材100Aは、遷移層104上に配置された窒化ガリウムバッファ層106を更に含む。言い換えると、窒化ガリウムバッファ層106は、図１Ａに示すように、GaN-On-Si基板を形成するように、シリコンベース基板層102上に配置される。有益なことに、遷移層104は、十分な歪み緩和を提供し、また、窒化ガリウムバッファ層106におけるクラックの形成を制限又は防止する。したがって、部材100Aは、シリコンベース基板層102上のような低コストシリコン基板上の窒化ガリウムバッファ層106のような既存の窒化ガリウム(SiC又はSi)技術基盤を利用する。有益なことに、部材100Aは、相補型金属酸化膜半導体(CMOS, complementary metal-oxide-semiconductor)ライン(例えば、6’’及び8’’及び12’’)の大量生産において窒化ガリウムバッファ層106を使用すること等により、固結窒化ガリウム(SiC又はSi)プロセス能力を利用する。部材100Aは、酸化ガリウム層108を更に含む。したがって、部材100Aは、酸化ガリウム層108(すなわち、超ワイドバンドギャップ半導体材料)の特性を利用して、パワー半導体デバイスのためのより高い電気的性能、例えば、降伏電圧(BV, breakdown voltage)、性能指数(FOM, figures-of-merit)を達成する。有益なことに、部材100Aは、酸化ガリウム層108の活性領域を窒化ガリウムバッファ層106(又は適切な窒化ガリウム)内に、且つ、シリコンベース基板層102(又は炭化ケイ素(SiC)基板)上に移動させることにより、改善された熱伝導率を提供する。
実施形態によれば、酸化ガリウム(Ga2O3)層108は、窒化ガリウム(GaN)バッファ層106上に堆積される。一例では、酸化ガリウム層108の厚さは、ナノメートル(nm)からマイクロメートル(μm)である。さらに、酸化ガリウム層108は、窒化ガリウムバッファ層106と直接接触する。
したがって、部材100Aは、パワー半導体デバイスのためのより高い電気的性能(例えば、降伏電圧(BV, breakdown voltage)、性能指数(FOM, figures-of-merit))を達成するために、酸化ガリウム層108の異なる特性(例えば、超ワイドバンドギャップ)を使用する。有益なことに、部材100Aは、従来の超ワイドバンドギャップ技術に関連する制限を克服する。例えば、部材100Aは、酸化ガリウム層108の活性領域を窒化ガリウムバッファ層106(又は適切な窒化ガリウム)内に、且つ、シリコンベース基板層102(又は炭化ケイ素(SiC)基板)上に移動させることにより、改善された熱伝導率を提供する。さらに、改善された熱伝導性により、部材100Aは、パワーデバイス又は光電子デバイスにおける利用に有益である。
図１Ｂは、本開示の他の実施形態による部材の概略図である。図１Ｂは、図１Ａからの要素に関連して記載される。図１Ｂを参照すると、パッシベーション層110、窒化ガリウム(GaN)バッファ層106及び酸化ガリウム(Ga2O3)層108を含む部材100Bの概略図が示されている。
パッシベーション層110は、窒化ガリウム(GaN)バッファ層106の酸化を防止するように構成される。パッシベーション層110の例は、二酸化ケイ素(SiO2)層、窒化ケイ素(SiN)層又は酸化アルミニウム(Al2O3)層等を含むが、これらに限定されない。
実施形態によれば、酸化ガリウム(Ga2O3)層108は、パッシベーション層110の開口部内の窒化ガリウム(GaN)バッファ層106上に堆積される。一例では、パッシベーション層110は、最初に窒化ガリウムバッファ層106上に堆積される。その後、パッシベーション層110は、パッシベーション層110内に開口部を画定するように、リソグラフィエッチング、フォトリソグラフィ又は電子ビームリソグラフィを介していくつかの点(又は場所)において除去される。したがって、図１Ｂに示すように、窒化ガリウムバッファ層106が開口部を通じて露出される。その後、酸化ガリウム層108が、開口部内、また、窒化ガリウムバッファ層106上に堆積される。したがって、酸化ガリウム層108の選択的配置は、窒化ガリウム(GaN)バッファ層106及びシリコンベース基板層102上のような異種基板上で実行される。
図１Ｃは、本開示の更に他の実施形態による部材の概略図である。図１Ｃは、図１Ａ及び図１Ｂからの要素に関連して記載される。図１Ｃを参照すると、シリコンベース基板層102、遷移層104、窒化ガリウムバッファ層106、酸化ガリウム層108及びパッシベーション層110を含む部材100Cの概略図が示されている。
実施形態によれば、部材100Cは、窒化ガリウム(GaN)バッファ層106と酸化ガリウム(Ga2O3)層108との間にパッシベーション層110を含み、パッシベーション層110は、例えば、酸化アルミニウム、二酸化ケイ素又は窒化ケイ素を含む。本開示の範囲を限定することなく、酸化アルミニウム、二酸化ケイ素又は窒化ケイ素の特性と同様の他の材料が使用されてもよいことが、当業者により理解されるべきである。部材100Cにおいて、パッシベーション層110は、窒化ガリウムバッファ層106上に堆積される。その後、酸化ガリウム層108がパッシベーション層110上に堆積される。有益なことに、パッシベーション層110は、窒化ガリウムバッファ層106の酸化を防止する。パッシベーション層110の例は、二酸化ケイ素(SiO2)層、窒化ケイ素(SiN)層又は酸化アルミニウム(Al2O3)層等を含むが、これらに限定されない。一例では、パッシベーション層110は、プラズマ化学気相堆積(PECVD, plasma-enhanced chemical vapor deposition)、低圧化学気相堆積(LPCVP, low pressure chemical vapor deposition)、原子層堆積(ALD, atomic layer deposition)パッシベーション等のような周知の考えられるパッシベーション方式のうち1つを介して堆積される。
実施形態によれば、酸化ガリウム(Ga2O3)層108は、パッシベーション層110上に堆積されることにより、窒化ガリウム(GaN)バッファ層106上に堆積される。部材100Cにおいて、パッシベーション層110は、窒化ガリウムバッファ層106上に堆積され、パッシベーションされた窒化ガリウムの形成をもたらす。その後、図１Ｃに示すように、酸化ガリウム層108がパッシベーション層110上に堆積される。部材100Cにおいて、酸化ガリウム層108の断片(例えば、特定の面積及び厚さを有する)は、パッシベーションされた窒化ガリウム(又は窒化アルミニウムガリウム(AlGaN))層上に堆積される。有益なことに、パッシベーション層110は、酸化ガリウム層108との改善された付着を可能にし、層間剥離の考えられるリスクも低減する。
図１Ｄは、本開示の他の実施形態による部材の概略図である。図１Ｄは、図１Ａ、図１Ｂ及び図１Ｃからの要素に関連して記載される。図１Ｄを参照すると、窒化ガリウムバッファ層106、酸化ガリウム層108及びパッシベーション層110を含む部材100Dの概略図が示されている。
実施形態によれば、酸化ガリウム(Ga2O3)層108は、パッシベーション層110の少なくとも一部を除去するリソグラフィエッチングにより画定された領域内に堆積され、酸化ガリウム(Ga2O3)層108は、パッシベーション層110の残りの部分上に堆積される。言い換えると、パッシベーション層110は、最初に窒化ガリウムバッファ層106上に堆積される。その後、パッシベーション層110が酸化ガリウム層108の堆積のための下層として使用される領域(又は複数の領域)を画定するために、リソグラフィエッチングが使用される。言い換えると、図１Ｄに示すように、全体の窒化ガリウムバッファ層106からパッシベーション層110の少なくとも一部を除去するために、リソグラフィエッチングが使用される。その後、酸化ガリウム層108は、パッシベーション層110の残りの部分(例えば、過剰に画定されたパッシベーション領域)上に堆積される。有益なことに、部材100Dは、パッシベーション層110上への酸化ガリウム層108の選択的配置を達成する。
図１Ｅは、本開示の更に他の実施形態による部材の概略図である。図１Ｅは、図１Ａ、図１Ｂ、図１Ｃ及び図１Ｄからの要素に関連して記載される。図１Ｅを参照すると、シリコンベース基板層102、遷移層104、窒化ガリウムバッファ層106及び酸化ガリウム層108を含む部材100Eの概略図が示されている。
実施形態によれば、酸化ガリウム(Ga2O3)層108は、窒化ガリウム(GaN)バッファ層106及び遷移層104の開口部を通じてシリコンベース基板層102上に堆積される。言い換えると、遷移層104はシリコンベース基板層102上に堆積され、窒化ガリウムバッファ層106は遷移層104上に堆積される。その後、下のシリコンベース基板層102を露出させるように、窒化ガリウムバッファ層106及び遷移層104に開口部(又はトレンチ)が(例えばリソグラフィを介して)形成される。さらに、図１Ｅに示すように、酸化ガリウム層108が開口部に堆積される。言い換えると、酸化ガリウム層108は、シリコンベース基板層102(又は露出されたシリコン基板)上に堆積される。したがって、酸化ガリウム層108は、シリコンベース基板層102と直接接触する。実現方式では、シリコンベース基板層102は、酸化ガリウム層108の堆積前にp型ドーピングを介してドープされる。他の実現方式では、シリコンベース基板層102は、酸化ガリウム層108の堆積の前にn型ドーピングを介してドープされる。
図１Ｆは、本開示の他の実施形態による部材の概略図である。図１Ｆは、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ及び図１Ｅからの要素に関連して記載される。図１Ｆを参照すると、シリコンベース基板層102、遷移層104、窒化ガリウムバッファ層106、酸化ガリウム層108及びパッシベーション層110を含む部材100Fの概略図が示されている。
実施形態によれば、部材100Fは、シリコンベース基板層102上にパッシベーション層(すなわち、パッシベーション層110)を更に含む。一例では、遷移層104はシリコンベース基板層102上に堆積され、窒化ガリウムバッファ層106は遷移層104上に堆積される。その後、下のシリコンベース基板層102を露出させるように、窒化ガリウムバッファ層106及び遷移層104に開口部(又はトレンチ)が(例えば、リソグラフィエッチングステップを介して)形成される。その後、図１Ｆに示すように、パッシベーション層110が、窒化ガリウムバッファ層106の一方の側(例えば、垂直側)上の開口内に堆積され、遷移層104の一方の側(例えば、水平側)上にも堆積される。さらに、酸化ガリウム層108がパッシベーション層110上に堆積される。したがって、パッシベーション層110は、シリコンベース基板層102(又は露出されたシリコン基板)と酸化ガリウム層108との間に挿入される。有益なことに、パッシベーション層110は、電気的絶縁、及びシリコンベース基板層102と酸化ガリウム層108との間の改善された付着を提供し、剥離のリスクも低減する。さらに、酸化ガリウム層108は、(図１Ｂの)部材100B及び(図１Ｄの)部材100Dにおいて得られるのと同様の方式でパッシベーション層110上に堆積させることができる。
図１Ｇは、本開示の更に他の実施形態による部材の概略図である。図１Ｇは、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ及び図１Ｆからの要素に関連して記載される。図１Ｇを参照すると、pドープ窒化ガリウム(GaN)層112、nドープ酸化ガリウム(Ga2O3)層114、シリコンベース基板層102、遷移層104、窒化ガリウムバッファ層106及び酸化ガリウム層108を含む部材100Gの概略図が示されている。pドープ窒化ガリウム層112は、p型ドーパントを有する窒化ガリウムに対応し、nドープ酸化ガリウム層114は、n型ドーピングを有する酸化ガリウム層108に対応する。
実施形態によれば、部材100Gは、窒化ガリウム(GaN)バッファ層106と酸化ガリウム(Ga2O3)層108との間に配置されたpドープ窒化ガリウム(GaN)層112を含む。一例では、窒化ガリウムバッファ層106は遷移層104上に堆積され、窒化ガリウムバッファ層106はpドープ窒化ガリウム層112により更に覆われる。その後、酸化ガリウム層108が、pドープ窒化ガリウム層112上に直接堆積される。一例では、酸化ガリウム層108は、pドープ窒化ガリウム層112の選択部分上に堆積される。有益なことに、部材100Gは、pドープ窒化ガリウム層112(又は窒化ガリウム技術のp型ドーピング能力)を利用する。
実施形態によれば、部材100Gは、酸化ガリウム(Ga2O3)層108がnドープされていることを特徴とする。酸化ガリウム層108は、図１Ｇに示すnドープ酸化ガリウム層114のようにnドープされる。したがって、nドープ酸化ガリウム層114とpドープ窒化ガリウム層112(又は窒化ガリウム材料)との間にPN接合が作成される。nドープ酸化ガリウム層114を使用することにより、部材100Gは、ドーピング能力に関して、従来の酸化ガリウム層の材料に関する制限を克服する。実現方式では、酸化ガリウム層108は、nドープ酸化ガリウム層114を含み、これは、例えば図３において詳細に説明する半絶縁性酸化ガリウム層の上に配置されてもよい。
図２は、本開示の実施形態による部材を製造するための方法のフローチャートである。図２は、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、図１Ｆ及び図１Ｇからの要素に関連して記載される。図２を参照すると、ステップ202及び204を含む方法200が示されている。
部材(例えば、部材100A)を製造するための方法200であって、方法200は、酸化ガリウム(Ga2O3)層(すなわち、酸化ガリウム層108)を部材(例えば、部材100A)に転写することを含む。方法200は、超ワイドバンドギャップ(UWBG, ultrawide-bandgap)技術の熱伝導率を改善し、UWBG技術のドーピング(p型)能力を改善するために、UWBG技術とワイドバンドギャップ技術との共統合を意味する。言い換えると、方法200は、安価なシリコン基板上、例えば、部材100Aのシリコンベース基板層102上の窒化ガリウムバッファ層106への酸化ガリウム(Ga2O3)層108の共集積を提供する。方法200は、部材100A、100B、100C、100D、100E、100F及び100Gの全てに適用可能である。
ステップ202において、方法200は、酸化ガリウム(Ga2O3)層(すなわち、酸化ガリウム層108)を部材(例えば、部材100A)に転写することを含む。例えば、部材100Aは、部材100Aのベースとして機能するシリコンベース基板層102を含む。その後、遷移層104がシリコンベース基板層102上に堆積され、次いで、窒化ガリウムバッファ層106が遷移層104上に堆積される。その結果、部材100Aは、GaN-On-Si基板を形成するような、シリコンベース基板層102、遷移層104及び窒化ガリウムバッファ層106を含む。さらに、方法200は、酸化ガリウム(Ga2O3)層108を部材100Aに転写することを含む。すなわち、酸化ガリウム層108は、窒化ガリウムバッファ層106上に堆積される。このように、方法200は、安価なシリコン基板上の窒化ガリウムバッファ層106への酸化ガリウム(Ga2O3)層108の共集積を提供する。したがって、方法200は、パワー半導体デバイスについてのより高い電気的性能(BV、FOM)を達成する。有益なことに、方法200は、従来の超ワイドバンドギャップ技術に関連する制限を克服する。例えば、方法200は、酸化ガリウム層108の活性領域を窒化ガリウムバッファ層106(又は適切な窒化ガリウム)内に、且つ、シリコンベース基板層102(又は炭化ケイ素(SiC)基板)上に移動させることにより、従来の酸化ガリウムに関連する熱的制限を克服し、したがって、改善された熱伝導率を提供する。
ステップ204において、方法200は、酸化ガリウム(Ga2O3)層108を部材100Aに転写することを更に含む。一例では、酸化ガリウム(Ga2O3)層108を部材100Aに転写することは、スマートカット技術又は結晶材料の微細層を機械的支持体上に転写する他の既知の技術のような転写技術を使用して行われてもよい。言い換えると、方法200は、部材100Aへの酸化ガリウム層108の非常に薄い層の転写、又は部材100Aの窒化ガリウムバッファ層106上への酸化ガリウム層108の堆積を含む。一般的に、スマートカット技術は、機械的支持体上への結晶シリコン材料の非常に微細な層の転写を可能にする技術的プロセスである。実現方式では、スマートカット技術の適用は、主にシリコンオンインシュレータ(SOI, silicon-on-insulator)ウェハ基板の製造にある。
実施形態によれば、方法200は、大面積剥離技術を利用することにより、酸化ガリウム(Ga2O3)層108を部材100Aに転写することを更に含む。言い換えると、方法200は、大面積剥離技術を利用することを含む。一例では、大面積剥離技術は、酸化ガリウム層108の剥離層のような剥離層(又は薄いフレーク)の劈開(cleaving)又は機械的剥離を可能にする。次いで、酸化ガリウム層108の剥離層が、部材100A上等のいずれかの基板に転写されてもよい。
実施形態によれば、方法200は、電気化学エッチング技術を利用することにより、酸化ガリウム(Ga2O3)層108を部材100Aに転写することを更に含む。言い換えると、方法200は、バンドギャップを超えるエネルギーを有する照射光及び印加された外部バイアスにより反応を促進する電気化学又は光電気化学(PEC, photo-electrochemical)エッチング技術を利用することを含む。したがって、電気化学エッチング技術はまた、酸化ガリウム層108を部材100Aに転写するための方法200の開始ステップとして使用できる。有益なことに、電気化学エッチング技術は、高い選択性のために、また、導入される新たな欠陥の数の低減のために、非常に有望である。
したがって、方法200は、パワー半導体デバイスのためのより高い電気的性能(例えば、降伏電圧(BV, breakdown voltage)、性能指数(FOM, figures-of-merit))を達成するために、酸化ガリウム層108の異なる特性(例えば、超広帯域バンドギャップ)を使用することを含む。有益なことに、方法200は、従来の超ワイドバンドギャップ技術に関連する制限を克服する。例えば、方法200は、部材100A上(窒化ガリウムバッファ層106上及びシリコンベース基板層102上等)の酸化ガリウム層108の活性領域の転写により、従来の酸化ガリウムに関連する熱的制限(例えば、低い熱伝導率)を克服し、改善された熱伝導率を提供する。
ステップ202及び204は単なる例示であり、ここでの特許請求の範囲から逸脱することなく、1つ以上のステップが追加されるか、1つ以上のステップが除去されるか、或いは、1つ以上のステップが異なる順序において提供される他の代替形態も提供できる。
図３は、本開示の実施形態による金属半導体電界効果トランジスタ(MESFET, metal-semiconductor field-effect transistor)デバイスの概略図である。図３は、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、図１Ｆ及び図１Ｇからの要素に関連して記載される。図３を参照すると、半絶縁性酸化ガリウム(Ga2O3)層302、ソースノード層304、ゲートノード層306、ドレインノード層308並びにオーミックコンタクト310A及び310Bを含む金属半導体電界効果トランジスタデバイス300の概略図が示されている。金属半導体電界効果トランジスタ(MESFET, metal-semiconductor field-effect transistor)デバイス300は、シリコンベース基板層102、遷移層104、窒化ガリウムバッファ層106、パッシベーション層110及びnドープ酸化ガリウム層114を含む部材100Aを更に含む。
MESFETデバイス300は半導体デバイスであり、これは、一般的に、電子信号を増幅又はスイッチングするために使用される。MESFETデバイス300は、現代の電子機器の基本構成ブロックの1つである。MESFETデバイス300は、ソースノード層304、ゲートノード層306及びドレインノード層308のような少なくとも3つの層(又は端子)を有する半導体材料から構成される。
半絶縁性酸化ガリウム層302はまた、半絶縁性基板と呼ばれてもよい。一例では、半絶縁性酸化ガリウム層302は、サブスレッショルド電流を止めるために酸化ガリウム層108により含まれる。半絶縁性酸化ガリウム層302に使用される材料の例は、マグネシウム(Mg)、鉄(Fe)、炭素(C)等を含むが、これらに限定されない。
ソースノード層304、ゲートノード層306及びドレインノード層308は、MESFETデバイス300のソース端子、ゲート端子及びドレイン端子に対応する。ソースノード層304、ゲートノード層306及びドレインノード層308は、接続目的で(例えば、MESFETデバイス300を電源に接続するために)使用される。ソースノード層304、ゲートノード層306及びドレインノード層308を配置するために使用される金属の例は、チタン/金(Ti/Au)を含むが、これに限定されない。一例では、nドープ酸化ガリウム層114上にゲートノード層306を配置するために、白金(Pt)金属が使用できる。
オーミックコンタクト310A及び310Bは、電流の流れ(及び更なる電気的接続)のために使用される。オーミックコンタクト310A及び310Bの形成に使用される材料の例は、チタン/金(Ti/Au)、チタン(Ti)、インジウム(In)、銀(Ag)、スズ(Sn)、タングステン(W)、モリブデン(Mo)、スカンジウム(Sc)、亜鉛(Zn)及びジルコニウム(Zr)を含むが、これらに限定されない。
実施形態によれば、酸化ガリウム(Ga2O3)層108は、半絶縁性酸化ガリウム(Ga2O3)層302の上にnドープ酸化ガリウム(Ga2O3)層114を含む。MESFETデバイス300は、シリコンベース基板層102上に堆積された遷移層104のような遷移層104と、遷移層104上に堆積された窒化ガリウムバッファ層106とを含む部材100Aに基づく。さらに、酸化ガリウム層108は、窒化ガリウムバッファ層106上に堆積され、酸化ガリウム層108は、半絶縁性酸化ガリウム層302及びnドープ酸化ガリウム層114を更に含む。図３に示すように、半絶縁性酸化ガリウム層302は窒化ガリウムバッファ層106上に堆積され、nドープ酸化ガリウム層114は半絶縁性酸化ガリウム層302上に堆積される。任意選択で、MESFETデバイス300の部材100Aは、窒化ガリウムバッファ層106上に堆積されたパッシベーション層110を含むことができ、その場合、半絶縁性酸化ガリウム層302はパッシベーション層110上に堆積できる。有益なことに、半絶縁性酸化ガリウム層302(又は半絶縁性基板)は、サブスレッショルド電流を止めるために酸化ガリウム層108により含まれる。しかし、部材100B、100C及び100Dのうち1つに応じてMESFETデバイス300が製造できる。
金属半導体電界効果トランジスタ(MESFET, metal-semiconductor field-effect transistor)デバイス300は、部材100Aを含み、部材100Aは、ソースノード層304を更に含み、ゲートノード層306及びドレインノード層308は、nドープ酸化ガリウム(Ga2O3)層114上に配置され、1つのオーミックコンタクト310Aが、nドープ酸化ガリウム(Ga2O3)層114とソースノード層304との間に形成され、1つのオーミックコンタクト310Bが、nドープ酸化ガリウム(Ga2O3)層114とドレインノード層308との間に形成される。言い換えると、MESFETデバイス300は部材100Aを含み、これは、nドープ酸化ガリウム層114上(例えば、その両側)の2つのオーミックコンタクトの形成を更に含み、これらは電流の流れのために使用される。その後、ソースノード層304、ゲートノード層306及びドレインノード層308は、nドープ酸化ガリウム層114上に直接配置される。その結果、オーミックコンタクト310Aは、nドープ酸化ガリウム層114とソースノード層304との間に配置され、オーミックコンタクト310Bは、nドープ酸化ガリウム層114とドレインノード層308との間に配置される。したがって、MESFETデバイス300は、nドープ酸化ガリウム層114及び半絶縁性酸化ガリウム層302(又は超ワイドバンドギャップ技術)を窒化ガリウムバッファ層106及びシリコンベース基板層102(又はGaN-on-Si技術)と共集積するのに有益である。さらに、MESFETデバイス300は、高電力電子機器に有益である。MESFETデバイス300は、その伝導プロセス(すなわち、電流の流れ)が主に1種類の電荷担体(すなわち、電子又は正孔のいずれか)のみを含むので、ユニポーラデバイスである。したがって、MESFETデバイス300は、バイポーラトランジスタよりも高いスイッチング速度及び高い動作周波数を有する。
実施形態によれば、金属半導体電界効果トランジスタ(MESFET, metal-semiconductor field-effect transistor)デバイス300は、ダイオードを含み、部材100Aは、第2の酸化ガリウム(Ga2O3)層を更に含み、pドープ窒化ガリウム(GaN)層112が第2のGa2O3層の下に配置され、第2の酸化ガリウム(Ga2O3)層は、コンタクトブリッジを通じてドレインノード層308に接続される。実現方式は、MESFETデバイス300はダイオードを含んでもよく、そのために、部材100Aは、窒化ガリウムバッファ層106上に配置されたpドープ窒化ガリウム層112を含む。部材100Aは、pドープ窒化ガリウム層112上に配置された第2の酸化ガリウム層(図４Ｂに示す)を更に含む。第2の酸化ガリウム層とpドープ窒化ガリウム層112との接続は、MESFETデバイス300内のダイオードの形成をもたらす。さらに、コンタクトブリッジは、第2の酸化ガリウム層を部材100Aのドレインノード層308に接続するために部材100Aにより使用される。したがって、部材100Aは、集積ボディダイオードを有するパワートランジスタ(すなわち、MESFETデバイス300)を製造するために有益に使用される。実現方式では、第2の酸化ガリウム層は、共通コンタクトを形成するためにドレインノード層308(又は上部金属化レベル)上に形成できるビアを通じてドレインノード層308に接続される(すなわち、2つのコンタクトが接続される)。
実施形態によれば、金属半導体電界効果トランジスタ(MESFET, metal-semiconductor field-effect transistor)デバイス300は、ダイオードを含み、部材100Aは、窒化ガリウム(GaN)バッファ層106上に配置されたpドープ窒化ガリウム(GaN)層112を更に含み、pドープ窒化ガリウム(GaN)層112は、オーミックコンタクトを介してコンタクトブリッジを通じてソースノード層304に接続され、窒化ガリウムバッファ層106は、オーミックコンタクトを介して第2のコンタクトブリッジを通じてドレインノード層308に接続される。言い換えると、MESFETデバイス300は、ダイオード及び部材100Aを含む。部材100Aは、窒化ガリウムバッファ層106上に配置されたpドープ窒化ガリウム層112を更に含む。一例では、オーミックコンタクト(図３に図示しないが、図４Ｃ図示する)がpドープ窒化ガリウム層112上に形成され、他のオーミックコンタクト(図３に図示せず)が窒化ガリウムバッファ層106上に形成される。pドープ窒化ガリウム層112上に形成されたオーミックコンタクトは、コンタクトブリッジ(図３に図示せず)を通じて、pドープ窒化ガリウム(GaN)層112を部材100Aのソースノード層304に更に接続する。代替として、コンタクトブリッジ及びオーミックコンタクトは、pドープ窒化ガリウム(GaN)層112を部材100Aのソースノード層304に接続する。さらに、窒化ガリウムバッファ層106上に形成されたオーミックコンタクト(図３に図示せず)は、第2のコンタクトブリッジ(図３に図示せず)を通じて窒化ガリウムバッファ層106を部材100Aのドレインノード層308に更に接続する。代替として、第2のコンタクトブリッジ及びオーミックコンタクトは、窒化ガリウムバッファ層106を部材100Aのドレインノード層308に接続する。したがって、部材100Aは、窒化ガリウムバッファ層106とオーミックコンタクトとの間に配置されたダイオードを有するMESFETデバイス300を製造することのように、集積ボディダイオードを有するパワートランジスタを製造するのに有益である。
実施形態によれば、部材100Aは、窒化ガリウム(GaN)バッファ層106が、窒化ガリウム(GaN)非意図的ドープ(UID, un-intentionally doped)層の上に窒化アルミニウムガリウム(AlGaN)層を含むことを更に特徴とする。MESFETデバイス300において、部材100Aの窒化ガリウムバッファ層106は、窒化ガリウム(GaN)非意図的ドープ(UID, un-intentionally doped)層の上に窒化アルミニウムガリウム(AlGaN)層を含む。言い換えると、(窒化ガリウムバッファ層106の)窒化ガリウム非意図的ドープ層は、シリコンベース基板層102上に直接堆積され、(窒化ガリウムバッファ層106の)窒化アルミニウムガリウム層は、窒化ガリウム非意図的ドープ層上に堆積される。有益なことに、窒化ガリウムバッファ層106の窒化アルミニウムガリウム層は、MESFETデバイス300のドレインノード層308との改善された電気接続を提供する。実現方式では、二次元電子ガスが、窒化アルミニウムガリウム層(AlGaN)層と、下の窒化ガリウム非意図的ドープ層との間の界面に形成される。さらに、MESFETデバイス300のダイオードは、pドープ窒化ガリウム層112と二次元電子ガスとの間に形成される。
実施形態によれば、オーミックコンタクトの少なくとも1つは、チタン及び/又は金を含む。オーミックコンタクトは、電流の流れ及び更なる電気的接続の目的のために使用されるので、チタン及び/又は金の金属を使用することにより、部材100Aのオーミックコンタクト(例えば、オーミックコンタクト310A及び310B)を通じて改善された電気的接続が得られる。
図４Ａは、本開示の実施形態による金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)デバイスの概略図である。図４Ａは、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、図１Ｆ、図１Ｇ及び図3からの要素に関連して記載される。図４Ａを参照すると、誘電体層402、シリコンベース基板層102、遷移層104、窒化ガリウムバッファ層106、パッシベーション層110、nドープ酸化ガリウム層114、半絶縁性酸化ガリウム(Ga2O3)層302、ソースノード層304、ゲートノード層306、ドレインノード層308並びにオーミックコンタクト310A及び310Bを含む金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)デバイス400Aの概略図が示されている。
MOSFETデバイス400Aは半導体デバイスであり、これは、一般的に、電子信号を増幅又はスイッチングするために使用される。MOSFETデバイス400Aは、現代の電子機器の基本構成ブロックの1つである。MOSFETデバイス400Aは、ソースノード層304、ゲートノード層306、ドレインノード層308及び誘電体層402のような異なる層(又は端子)を有する半導体材料から構成される。
誘電体層402はまた、ゲート誘電体と呼ばれてもよい。誘電体層402の形成に使用される材料の例は、酸化アルミニウム(Al2O3)、窒化ケイ素(SiN)、酸化ケイ素(又は二酸化ケイ素)(SiO2)、酸化ハフニウム(HfO2)及び二酸化ジルコニウム(ZrO2)を含むが、これらに限定されない。有益なことに、誘電体層402は、nドープ酸化ガリウム層114を保護する(或いは酸化を防止する)ために使用される。
本開示は、部材100Aを含む金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)デバイス400Aを提供し、ソースノード層304、ゲートノード層306及びドレインノード層308は、nドープ酸化ガリウム(Ga2O3)層114上に配置され、1つのオーミックコンタクト310Aは、nドープ酸化ガリウム(Ga2O3)層114とソースノード層304との間に形成され、1つのオーミックコンタクト310Bは、nドープ酸化ガリウム(Ga2O3)層114とドレインノード層308との間に形成され、誘電体層402は、ゲートノード層306と、ソースノード層304、nドープ酸化ガリウム(Ga2O3)層114及びドレインノード層308との間に形成される。言い換えると、MOSFETデバイス400Aは、シリコンベース基板層102と、シリコンベース基板層102上に堆積された遷移層104と、遷移層104上に堆積された窒化ガリウムバッファ層106とを更に含む部材100Aを含む。MOSFETデバイス400Aの部材100Aは、パッシベーション層110を更に含み、パッシベーション層110のような酸化ガリウム層108は、窒化ガリウムバッファ層106上に堆積され、酸化ガリウム層108は、パッシベーション層110上に配置される。一例では、酸化ガリウム層108は、図４Ａに示すように、半絶縁性酸化ガリウム層302及びnドープ酸化ガリウム層114を更に含む。代替として、半絶縁性酸化ガリウム層302は窒化ガリウムバッファ層106上に堆積され、nドープ酸化ガリウム層114は半絶縁性酸化ガリウム層302上に堆積される。MOSFETデバイス400Aの部材100Aは、nドープ酸化ガリウム層114上の2つのオーミックコンタクト310A及び310Bの形成を更に含み、これらは電流の流れのために使用される。その後、ソースノード層304及びドレインノード層308は、nドープ酸化ガリウム層114上に直接配置される。その結果、1つのオーミックコンタクト310Aが、nドープ酸化ガリウム層114とソースノード層304との間に配置され、1つのオーミックコンタクト310Bが、nドープ酸化ガリウム層114とドレインノード層308との間に配置される。その後、誘電体層402がnドープ酸化ガリウム層114上に形成される。一例では、誘電体層402は、ドレインノード層308及びソースノード層304を部分的に覆うように形成される。MOSFETデバイス400Aの部材100Aは、誘電体層402上に直接配置されたゲートノード層306を更に含む。例えば、ゲートノード層306は、誘電体層402(又はゲート誘電体)の選択的領域上に配置される。その結果、MOSFETデバイス400Aの誘電体層402は、ゲートノード層306と、ソースノード層304、nドープ酸化ガリウム層114及びドレインノード層308との間に形成される。誘電体層402の形成に使用される材料の例は、酸化アルミニウム(Al2O3)、窒化ケイ素(SiN)、酸化ケイ素(又は二酸化ケイ素)(SiO2)、酸化ハフニウム(HfO2)及び二酸化ジルコニウム(ZrO2)を含むが、これらに限定されない。有益なことに、誘電体層402は、nドープ酸化ガリウム層114を保護するため或いは酸化を防止するために使用される。したがって、MOSFETデバイス400Aは、nドープ酸化ガリウム層114及び半絶縁性酸化ガリウム層302(又は超ワイドバンドギャップ技術)を、窒化ガリウムバッファ層106及びシリコンベース基板層102(又はGaN-on-Si技術)と共集積するのに有益である。MOSFETデバイス400Aは、部材100Aの改善された熱伝導率及びより高い電気的性能のため、高電力電子機器での使用に有益である。
図４Ｂは、本開示の他の実施形態による金属酸化膜半導体電界効果トランジスタデバイスの概略図である。図４Ｂは、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、図１Ｆ、図１Ｇ、図３及び図４Ａからの要素に関連して説明される。図４Ｂを参照すると、ダイオード404、第2の酸化ガリウム(Ga2O3)層406、コンタクトブリッジ408A及び他のコンタクトブリッジ408Bを含む金属酸化膜半導体電界効果トランジスタデバイス400Bの概略図が示されている。金属酸化膜半導体電界効果トランジスタデバイス400Bは、シリコンベース基板層102、窒化ガリウムバッファ層106、パッシベーション層110、pドープ窒化ガリウム層112、nドープ酸化ガリウム層114、ソースノード層304、ゲートノード層306及びドレインノード層308を更に含む。
ダイオード404は、電流の流れのための一方向スイッチとして機能する2端子半導体デバイスであり、ボディダイオード、集積ボディダイオード等とも呼ばれてもよい。一般的に、ダイオード404は、電流が一方向に容易に流れることを可能にするが、反対方向の電流の流れを制限する。第2の酸化ガリウム層406は、酸化ガリウム層108と同様である。
コンタクトブリッジ408A及び他のコンタクトブリッジ408Bのそれぞれは、電極接触端子として使用される。コンタクトブリッジ408A及び他のコンタクトブリッジ408Bは、電流伝達等のための空中回路線に対応する。
実施形態によれば、金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)デバイス400Bは、ダイオード404を含み、部材100Aは、第2の酸化ガリウム(Ga2O3)層406を更に含み、pドープ窒化ガリウム(GaN)層112が第2の酸化ガリウム(Ga2O3)層406の下に配置され、第2の酸化ガリウム(Ga2O3)層406は、コンタクトブリッジ408Aを通じてドレインノード層308に接続される。言い換えると、MOSFETデバイス400Bは、ダイオード404及び部材100Aを含む。部材100Aは、シリコンベース基板層102上に直接堆積された窒化ガリウムバッファ層106を更に含む。部材100Aは、窒化ガリウムバッファ層106上に選択的に堆積されたパッシベーション層110を更に含み、nドープ酸化ガリウム層114も、パッシベーション層110上に選択的に配置される。部材100Aは、窒化ガリウムバッファ層106の一部の上に選択的に配置されたpドープ窒化ガリウム層112と、pドープ窒化ガリウム層112上に配置された第2の酸化ガリウム層406とを更に含む。pドープ窒化ガリウム層112上の第2の酸化ガリウム層406の接続は、MOSFETデバイス400B内のダイオード404の形成をもたらす。さらに、コンタクトブリッジ408Aは、第2の酸化ガリウム層406を部材100Aのドレインノード層308に接続するために部材100Aにより使用される。一例では、部材100Aは、図４Ｃに更に図示及び記載されるように、ソースノード層304をpドープ窒化ガリウム層112に接続するために、他方のコンタクトブリッジ408Bを更に使用する。したがって、MOSFETデバイス400Bは、ダイオード404のような集積ボディダイオードを有するパワートランジスタとして機能する。さらに、MOSFETデバイス400Bは、パワーエレクトロニクス及び他のこのような用途に有益である。
図４Ｃは、本開示の更に他の実施形態による金属酸化膜半導体電界効果トランジスタデバイスの概略図である。図４Ｃは、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、図１Ｆ、図１Ｇ、図３、図４Ａ及び４Ｂからの要素に関連して記載される。図４Ｃを参照すると、オーミックコンタクト410、第2のコンタクトブリッジ412、窒化ガリウム(GaN)非意図的ドープ(UID, un-intentionally doped)層414及び窒化アルミニウムガリウム(AlGaN)層416を含む金属酸化膜半導体電界効果トランジスタデバイス400Cの概略図が示されている。金属酸化膜半導体電界効果トランジスタデバイス400Cは、シリコンベース基板層102、窒化ガリウムバッファ層106、パッシベーション層110、pドープ窒化ガリウム層112、nドープ酸化ガリウム層114、ソースノード層304、ゲートノード層306、ドレインノード層308、ダイオード404及び他のコンタクトブリッジ408Bを更に含む。
実施形態によれば、金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)デバイス400Cは、ダイオード404を含み、部材100Aは、窒化ガリウム(GaN)バッファ層106上に配置されたpドープ窒化ガリウム(GaN)層112を更に含み、pドープ窒化ガリウム(GaN)層112は、オーミックコンタクト410を介して、コンタクトブリッジ(すなわち、他方のコンタクトブリッジ408B)を通じてソースノード層304に接続され、窒化ガリウム(GaN)バッファ層106は、オーミックコンタクトを介して、第2のコンタクトブリッジ412を通じてドレインノード層308に接続される。言い換えると、金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)デバイス400Cは、ダイオード404及び部材100Aを含む。部材100Aは、シリコンベース基板層102上に直接堆積された窒化ガリウムバッファ層106と、窒化ガリウムバッファ層106上に選択的に堆積されたパッシベーション層110とを含む。部材100Aは、窒化ガリウムバッファ層106上に配置されたpドープ窒化ガリウム層112を更に含む。部材100Aは、pドープ窒化ガリウム層112上に(例えば、成膜を使用して)形成されたオーミックコンタクト410を更に含む。オーミックコンタクト410は、他方のコンタクトブリッジ408Bを通じてpドープ窒化ガリウム(GaN)層112をソースノード層304に接続する。代替として、他方のコンタクトブリッジ408B及びオーミックコンタクト410は、pドープ窒化ガリウム(GaN)層112をMOSFETデバイス400Cのソースノード層304と接続する。一例では、オーミックコンタクト(図４Ｃに図示せず)も窒化ガリウムバッファ層106上に形成され、これは、窒化ガリウムバッファ層106を第2のコンタクトブリッジ412に接続する。第2のコンタクトブリッジ412は、部材100Aのドレインノード層308と更に接続される。したがって、本開示の部材100Aは、窒化ガリウムバッファ層106とオーミックコンタクト410との間に配置されたダイオード404を有するMOSFETデバイス400Cを製造することのように、集積ボディダイオードを有するパワートランジスタを製造するのに有益である。
実施形態によれば、部材100Aは、窒化ガリウム(GaN)バッファ層106が、窒化ガリウム(GaN)非意図的ドープ(UID, intentionally doped)層414の上に窒化アルミニウムガリウム(AlGaN)層416を含むことを更に特徴とする。言い換えると、(窒化ガリウムバッファ層106の)窒化ガリウム非意図的ドープ層414は、シリコンベース基板層102上に直接堆積され、(窒化ガリウムバッファ層106の)窒化アルミニウムガリウム層416は、窒化ガリウム非意図的ドープ層414上に堆積される。有益なことに、窒化ガリウムバッファ層106の窒化アルミニウムガリウム層416は、第2のコンタクトブリッジ412を通じて部材100Aのドレインノード層308との改善された接続を提供する。
実施形態によれば、オーミックコンタクトの少なくとも1つは、チタン及び/又は金を含む。オーミックコンタクトは接続目的のために使用されるので、チタン及び/又は金の金属を使用することにより、部材100Aのオーミックコンタクトの1つを通じて改善された接続が得られる。
図５Ａは、本開示の実施形態によるショットキーダイオードデバイスの概略図である。図５Ａは、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、図１Ｆ及び図１Ｇからの要素に関連して記載される。図５Ａを参照すると、カソード層502、n+(Sn)ドープ酸化ガリウム(Ga2O3)層504、n-(Si)ドープ酸化ガリウム(Ga2O3)層506及びアノード層508を含むショットキーダイオードデバイス500Aの概略図が示されている。ショットキーダイオードデバイス500Aは、シリコンベース基板層102、遷移層104、窒化ガリウムバッファ層106、酸化ガリウム層108及びパッシベーション層110を更に含む。
ショットキーダイオードデバイス500Aは、半導体ダイオード(又は金属半導体接合ダイオード)であり、ホットキャリアダイオード又はショットキーバリアダイオードと呼ばれてもよい。ショットキーダイオードデバイス500Aは、異なる用途(例えば、パワーエレクトロニクス)について非常に高速のスイッチング動作を有する。
カソード層502及びアノード層508は、ショットキーダイオードデバイス500Aの2つの端子に対応する。一例では、アノード層508はショットキーダイオードデバイス500Aの金属側であり、カソード層502はショットキーダイオードデバイス500Aの半導体側である。実現方式では、アノード層508は、白金、チタン又は金を含み、カソード層502は、チタン又は金の金属を含む。
n+(Sn)ドープ酸化ガリウム(Ga2O3)層504は、n+スズ(Sn)でドープされた酸化ガリウムに対応し、n-(Si)ドープ酸化ガリウム(Ga2O3)層506は、n-シリコン(Si)でドープされた酸化ガリウムに対応する。
本開示は、部材100Aを提供し、酸化ガリウム(Ga2O3)層108は、n+(Sn)ドープ酸化ガリウム(Ga2O3)層504の上にn-(Si)ドープ酸化ガリウム(Ga2O3)層506を含み、アノード層508はn-(Si)ドープ酸化ガリウム(Ga2O3)層506の上に形成され、カソード層502は酸化ガリウム(Ga2O3)層108の下に形成され、それにより、部材100Aはショットキーダイオードデバイス500Aを形成する。言い換えると、部材100Aはショットキーダイオードデバイス500Aにより含まれ、部材100Aは、シリコンベース基板層102上に堆積された遷移層104と、遷移層104上に直接堆積された窒化ガリウムバッファ層106とを含む。部材100Aは、窒化ガリウムバッファ層106上に形成されたカソード層502を更に含む。任意選択で、パッシベーション層110も窒化ガリウムバッファ層106上に形成でき、その場合、カソード層502は、図５Ａに示すように、パッシベーション層110上に形成される。部材100Aは、カソード層502上に配置された酸化ガリウム層108を更に含む。酸化ガリウム層108は、n+(Sn)ドープ酸化ガリウム層504及びn-(Si)ドープ酸化ガリウム層506を更に含む。例えば、n+(Sn)ドープ酸化ガリウム層504はカソード層502上に堆積され、n-(Si)ドープ酸化ガリウム層506はn+(Sn)ドープ酸化ガリウム層504上に堆積される。その後、部材100Aは、n-(Si)ドープ酸化ガリウム層506上に形成されたアノード層508を含む。その結果、部材100Aはショットキーダイオードデバイス500Aを形成し、これは、高電力電子機器に有益である。一例では、ショットキーダイオードデバイス500Aは、ショットキーコンタクトのための金属スタックを含む。ショットキーコンタクトのための金属スタックに使用される金属の例は、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タングステン(W)、銅(Cu)、イリジウム(Ir)を含むが、これらに限定されない。さらに、部材100Aを使用することにより、ショットキーダイオードデバイス500Aは、n-(Si)ドープ酸化ガリウム層506及びn+(Sn)ドープ酸化ガリウム層504を、窒化ガリウムバッファ層106及びシリコンベース基板層102(又はGaN-on-Si技術)と共集積するのに有益である。
図５Ｂは、本開示の他の実施形態によるショットキーダイオードデバイスの概略図である。図５Ｂは、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、図１Ｆ、図１Ｇ及び図５Ａからの要素に関連して記載される。図５Ｂを参照すると、シリコンベース基板層102、遷移層104、窒化ガリウムバッファ層106、酸化ガリウム層108及びパッシベーション層110を含むショットキーダイオードデバイス500Bの概略図が示されている。ショットキーダイオードデバイス500Bは、カソード層502、n+(Sn)ドープ酸化ガリウム(Ga2O3)層504、n-(Si)ドープ酸化ガリウム(Ga2O3)層506及びアノード層508を更に含む。
実施形態によれば、酸化ガリウム(Ga2O3)層108は、n+(Sn)ドープ酸化ガリウム(Ga2O3)層504の上にn-(Si)ドープ酸化ガリウム(Ga2O3)層506を含み、n-(Si)ドープ酸化ガリウム(Ga2O3)層506は、n+(Sn)ドープ酸化ガリウム(Ga2O3)層504を部分的に覆い、n+(Sn)ドープ酸化ガリウム(Ga2O3)層504の露出領域を形成し、アノード層508は、n-(Si)ドープ酸化ガリウム(Ga2O3)層506上に形成され、カソード層502は、n+(Sn)ドープ酸化ガリウム(Ga2O3)層504の露出領域上に形成され、それにより、部材100Aはショットキーダイオードデバイス500Bを形成する。言い換えると、ショットキーダイオードデバイス500Bは、部材100Aを含み、例えば、部材100Aは、シリコンベース基板層102上に堆積された遷移層104と、遷移層104上に直接堆積された窒化ガリウムバッファ層106とを更に含む。部材100Aは、窒化ガリウムバッファ層106上に形成された酸化ガリウム層108を更に含む。酸化ガリウム層108は、n-(Si)ドープ酸化ガリウム層506及びn+(Sn)ドープ酸化ガリウム層504を更に含み、例えば、n+(Sn)ドープ酸化ガリウム層504は、窒化ガリウムバッファ層106上に堆積され、n-(Si)ドープ酸化ガリウム層506は、n+(Sn)ドープ酸化ガリウム層504上に堆積される。任意選択で、パッシベーション層110は、窒化ガリウムバッファ層106上に形成でき、その場合、図５Ｂに示すように、n+(Sn)ドープ酸化ガリウム層504がパッシベーション層110上に形成され、n-(Si)ドープ酸化ガリウム層506がn+(Sn)ドープ酸化ガリウム層504上に堆積される。このような場合、n-(Si)ドープ酸化ガリウム層506は、n+(Sn)ドープ酸化ガリウム層504を部分的に覆うように配置され、その結果、n+(Sn)ドープ酸化ガリウム層504の露出領域が形成される。代替として、n+(Sn)ドープ酸化ガリウム層504は、n-(Si)ドープ酸化ガリウム層506により部分的に覆われ、カソード層502がn+(Sn)ドープ酸化ガリウム(Ga2O3)層504の露出領域上に形成されるように部分的に露出される。最後に、部材100Aは、ショットキーダイオードデバイス500Bの全体サイズを低減するためにn-(Si)ドープ酸化ガリウム層506上に形成されたアノード層508を含む。したがって、部材100Aは、高電力電子機器に有益であるショットキーダイオードデバイス500Bを形成する。部材100Aを使用することにより、ショットキーダイオードデバイス500Bは、n-(Si)ドープ酸化ガリウム層506及びn+(Sn)ドープ酸化ガリウム層504を、窒化ガリウムバッファ層106及びシリコンベース基板層102(又はGaN-on-Si技術)と共集積するのに有益である。
実施形態によれば、アノード層508は、白金(Pt)、チタン(Ti)又は金(Au)を含み、カソード層502は、チタン(Ti)又は金(Au)を含む。アノード層508及びカソード層502は、ショットキーダイオードデバイス500Bを電源に接続することのように、接続目的のために更に使用される。したがって、アノード層508に白金、チタン又は金を使用し、カソード層502にチタン又は金の金属を使用することにより、アノード層508及びカソード層502を通じて改善された接続が得られることができる。
図６は、本開示の実施形態によるブラインド紫外(UV, ultra violet)光検出器の概略図である。図６は、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、図１Ｆ及び図１Ｇからの要素に関連して記載される。図６を参照すると、カソード602、1つ以上のアノード604A及び604B、シリコンベース基板層102、遷移層104、窒化ガリウムバッファ層106、pドープ窒化ガリウム層112並びに酸化ガリウム層108を含むブラインド紫外(UV)光検出器600の概略図が示されている。
ブラインド紫外光検出器600は、半導体デバイスであり、これは、オゾンホールの検出、火炎の検出、宇宙通信、ミサイル誘導、生化学検出及び紫外UV(漏れ)の検査等のような異なる用途に使用される。ブラインド紫外光検出器600はまた、ソーラーブラインド深紫外(DUV, deep ultraviolet)光検出器と呼ばれてもよい。
カソード602並びに1つ以上のアノード604A及び604Bは、ブラインド紫外光検出器600の端子に対応し、これらは、ブラインド紫外光検出器600を電源に接続することのように、更なる接続のために使用される。
実施形態によれば、酸化ガリウム(Ga2O3)層108は、pドープ窒化ガリウム(GaN)層112を部分的に覆うように配置され、pドープ窒化ガリウム(GaN)層112の露出領域を形成し、部材100Aは、酸化ガリウム(Ga2O3)層108上に形成されたカソード602と、pドープ窒化ガリウム(GaN)層112上に形成された1つ以上のアノード604A及び604Bとを更に含む。言い換えると、部材100Aは、シリコンベース基板層102上に堆積された遷移層104と、遷移層104上に直接堆積された窒化ガリウムバッファ層106とを含む。部材100Aは、窒化ガリウムバッファ層106上に配置されたpドープ窒化ガリウム層112を更に含む。その後、酸化ガリウム層108は、pドープ窒化ガリウム層112を部分的に覆うように、pドープ窒化ガリウム層112上に配置される。一例では、酸化ガリウム層108は、pドープ窒化ガリウム層112の中心に配置される。部材100Aは、酸化ガリウム層108上のカソード602と、pドープ窒化ガリウム層112上の1つ以上のアノード604A及び604Bとの形成を更に含む。実現方式では、酸化ガリウム層108上に形成されたカソード602は、感光性カソードである。したがって、部材100Aは、ブラインド紫外光検出器600を形成し、これは、オゾンホールの検出、火炎の検出、宇宙通信、ミサイル誘導、生化学的検出及び紫外線(UV, ultraviolet)漏れの検査等のような異なる用途に有益である。
図７は、本開示の実施形態によるパワーデバイスのブロック図である。図７は、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、図１Ｆ及び図１Ｇからの要素に関連して記載される。図７を参照すると、部材100Aを含むパワーデバイス702のブロック図700が示されている。
パワーデバイス702は、集積回路又はパワー集積回路のようなパワーエレクトロニクスにおいてスイッチ又は整流器として使用される半導体デバイスである。パワーデバイス702の例は、パワー金属酸化膜半導体電界効果トランジスタ(MOSFET, metal-oxide-semiconductor field-effect transistor)、パワーダイオード、サイリスタ、絶縁ゲートバイポーラトランジスタ(IGBT, insulated-gate bipolar transistor)等を含むが、これらに限定されない。
本開示は、部材100Aを含むパワーデバイス702を提供する。部材100Aを使用することにより、パワーデバイス702は、部材100Aの安価なシリコン基板(すなわち、図１Ａのシリコンベース基板層102)上の窒化ガリウム技術(すなわち、図１Ａの窒化ガリウムバッファ層106)との(例えば、図１Ａの酸化ガリウム(Ga2O3)層108の使用による)超ワイドバンドギャップ技術の共統合に有益である。さらに、パワーデバイス702は、(それぞれ図１Ｂ～図１Ｇの)部材100B、100C、100D、100E、100F及び100Gのうち1つを含んでもよい。パワーデバイス702はまた、光電子デバイスと呼ばれてもよい。
図８は、本開示の実施形態による光電子デバイスのブロック図である。図８は、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、図１Ｆ及び図１Ｇからの要素に関連して記載される。図８を参照すると、部材100Aを含む光電子デバイス802のブロック図800が示されている。
光電子デバイス802は、電気光変換器又は光電気変換器とも呼ばれてもよい電子デバイスである。光電子デバイス802は、改善された光通信を提供し、光電子デバイス802の例は、発光ダイオード、レーザダイオード、フォトダイオード、太陽電池等を含むが、これらに限定されない。
本開示は、部材100Aを含む光電子デバイス802を提供する。部材100Aを使用することにより、光電子デバイス802は、部材100Aの安価なシリコン基板(すなわち、図１Ａのシリコンベース基板層102)上の窒化ガリウム技術(すなわち、図１Ａの窒化ガリウムバッファ層106)との(例えば、図１Ａの酸化ガリウム(Ga2O3)層108の使用による)超ワイドバンドギャップ技術の共統合に有益である。
添付の特許請求の範囲により定義される本開示の範囲から逸脱することなく、上記に記載の本開示の実施形態に対する修正が考えられる。本開示を説明して特許請求するために使用される「含む(including)」、「含む(comprising)」、「組み込む(incorporating)」、「有する(have)」、「である(is)」のような表現は、非排他的な方式で解釈されることを意図しており、すなわち、明示的に説明されていない項目、構成要素又は要素も存在することを許容する。単数形への言及はまた、複数形に関連すると解釈されるべきである。「例示的」という単語は、ここでは、「例、事例又は例示としての役目をする」ことを意味するために使用される。「例示的」として説明されるいずれかの実施形態は、必ずしも、他の実施形態よりも好ましいこと又は有益であることとして解釈されるべきではなく、或いは、他の実施形態からの特徴の組み込みを排除するものではない。「任意選択で」という用語は、ここでは「いくつかの実施形態において提供され、他の実施形態において提供されない」ことを意味するために使用される。明確にするために別々の実施形態の文脈で記載される本開示の特定の特徴はまた、単一の実施形態において組み合わせて提供されてもよいことが認識される。逆に、簡潔にするために単一の実施形態の文脈で記載されている本発明の様々な特徴も、別々に、或いは、いずれかの適切な組み合わせで、或いは、本開示のいずれかの他の記載の実施形態における適切なものとして提供されてもよい。

Claims (31)

  1. 部材(100A,100B,100C,100D,100E,100F,100G)であって、
    シリコンベース基板層(102)と、
    前記シリコンベース基板層(102)上に配置された遷移層(104)と、
    前記遷移層(104)上に配置された窒化ガリウム(GaN)バッファ層(106)とを含み、
    当該部材(100A,100B,100C,100D,100E,100F,100G)は酸化ガリウム層(Ga2O3)(108)を更に含む、部材(100A,100B,100C,100D,100E,100F,100G)。
  2. 前記酸化ガリウム(Ga2O3)層(108)は、窒化ガリウム(GaN)バッファ層(106)上に堆積される、請求項１に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  3. 当該部材(100A,100B,100C,100D,100E,100F,100G)は、前記窒化ガリウム(GaN)バッファ層(106)と前記酸化ガリウム(Ga2O3)層(108)との間にパッシベーション層(110)を更に含み、前記パッシベーション層は、酸化アルミニウム、二酸化ケイ素又は窒化ケイ素を含む、請求項２に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  4. 前記酸化ガリウム(Ga2O3)(108)層は、前記パッシベーション層の開口内の前記窒化ガリウム(GaN)バッファ層(106)上に堆積される、請求項３に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  5. 前記酸化ガリウム(Ga2O3)層(108)は、前記パッシベーション層(110)上に堆積されることにより、前記窒化ガリウム(GaN)バッファ層(106)上に堆積される、請求項３に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  6. 前記酸化ガリウム(Ga2O3)層(108)は、前記パッシベーション層(110)の少なくとも一部を除去するリソグラフィエッチングにより画定された領域内に堆積され、前記酸化ガリウム(Ga2O3)層(108)は、前記パッシベーション層(110)の残りの部分上に堆積される、請求項３に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  7. 前記酸化ガリウム(Ga2O3)層(108)は、前記窒化ガリウム(GaN)バッファ層(106)及び前記遷移層(104)における開口部を通じて前記シリコンベース基板層(102)上に堆積される、請求項１に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  8. 当該部材(100A,100B,100C,100D,100E,100F,100G)は、前記シリコンベース基板層(102)上にパッシベーション層(110)を更に含む、請求項７に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  9. 当該部材(100A,100B,100C,100D,100E,100F,100G)は、前記窒化ガリウム(GaN)バッファ層(106)と前記酸化ガリウム(Ga2O3)層(108)との間に配置されたpドープ窒化ガリウム(GaN)層(112)を更に含む、請求項２に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  10. 前記酸化ガリウム(Ga2O3)層(108)はnドープされる、請求項９に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  11. 前記酸化ガリウム(Ga2O3)層(108)は、半絶縁性酸化ガリウム(Ga2O3)層(302)の上にnドープ酸化ガリウム(Ga2O3)層(114)を含む、請求項１乃至６のうちいずれか１項に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  12. 請求項１１に記載の部材(100A,100B,100C,100D,100E,100F,100G)を含む金属半導体電界効果トランジスタ(MESFET)デバイス(300)であって、
    当該部材(100A,100B,100C,100D,100E,100F,100G)は、ソースノード層(304)を更に含み、ゲートノード層(306)及びドレインノード層(308)は、前記nドープ酸化ガリウム(Ga2O3)層(114)上に配置され、1つのオーミックコンタクト(310A)が、前記nドープ酸化ガリウム(Ga2O3)層(114)と前記ソースノード層(304)との間に形成され、1つのオーミックコンタクト(310B)が、前記nドープ酸化ガリウム(Ga2O3)層(114)と前記ドレインノード層(308)との間に形成される、金属半導体電界効果トランジスタ(MESFET)デバイス(300)。
  13. ダイオード(404)を含む請求項１２に記載の金属半導体電界効果トランジスタ(MESFET)デバイス(300)であって、
    前記部材(100A,100B,100C,100D,100E,100F,100G)は、請求項１２に従って配置された第2の酸化ガリウム(Ga2O3)層(406)を更に含み、前記pドープ窒化ガリウム(GaN)層(112)が前記第2の酸化ガリウム(Ga2O3)層(406)の下に配置され、前記第2の酸化ガリウム(Ga2O3)層(406)は、コンタクトブリッジ(408A)を通じて前記ドレインノード層(308)に接続される、金属半導体電界効果トランジスタ(MESFET)デバイス(300)。
  14. ダイオード(404)を含む請求項１２に記載の金属半導体電界効果トランジスタ(MESFET)デバイス(300)であって、
    前記部材(100A,100B,100C,100D,100E,100F,100G)は、前記窒化ガリウム(GaN)バッファ層(106)上に配置されたpドープ窒化ガリウム(GaN)層(112)を更に含み、前記pドープ窒化ガリウム(GaN)層(112)は、オーミックコンタクト(410)を介して、コンタクトブリッジ(408B)を通じて前記ソースノード層(304)に接続され、前記窒化ガリウム(GaN)バッファ層(106)は、オーミックコンタクトを介して、第2のコンタクトブリッジ(412)を通じて前記ドレインノード層(308)に接続される、金属半導体電界効果トランジスタ(MESFET)デバイス(300)。
  15. 前記部材(100A,100B,100C,100D,100E,100F,100G)は、前記窒化ガリウム(GaN)バッファ層(106)が、窒化ガリウム(GaN)非意図的ドープ(UID)層(414)の上に窒化アルミニウムガリウム(AlGaN)層(416)を含むことを更に特徴とする、請求項１２乃至１４のうちいずれか１項に記載の金属半導体電界効果トランジスタ(MESFET)デバイス(300)。
  16. 前記オーミックコンタクト(310A,310B,410)の少なくとも1つは、チタン及び/又は金を含む、請求項１２乃至１５のうちいずれか１項に記載の金属半導体電界効果トランジスタ(MESFET)デバイス(300)。
  17. 請求項１１に記載の部材(100A,100B,100C,100D,100E,100F,100G)を含む金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイス(400A,400B,400C)であって、
    ソースノード層(304)、ゲートノード層(306)及びドレインノード層(308)は、前記nドープ酸化ガリウム(Ga2O3)層(114)上に配置され、
    1つのオーミックコンタクト(310A)が、前記nドープ酸化ガリウム(Ga2O3)層(114)と前記ソースノード層(304)との間に形成され、1つのオーミックコンタクト(310B)が、前記nドープ酸化ガリウム(Ga2O3)層(114)と前記ドレインノード層(308)との間に形成され、
    誘電体層(402)が、前記ゲートノード層(306)と、前記ソースノード層(304)、前記nドープ酸化ガリウム(Ga2O3)層(114)及び前記ドレインノード層(308)との間に形成される、金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイス(400A,400B,400C)。
  18. ダイオード(404)を含む請求項１７に記載の金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイス(400A,400B,400C)であって、
    前記部材(100A,100B,100C,100D,100E,100F,100G)は、請求項９に従って配置された第2の酸化ガリウム(Ga2O3)層(406)を更に含み、前記pドープ窒化ガリウム(GaN)層(112)が前記第2の酸化ガリウム(Ga2O3)層(406)の下に配置され、前記第2の酸化ガリウム(Ga2O3)層(406)は、コンタクトブリッジ(408A)を通じて前記ドレインノード層(308)に接続される、金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイス(400A,400B,400C)。
  19. ダイオード(404)を含む請求項１７に記載の金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイス(400A,400B,400C)であって、
    前記部材(100A,100B,100C,100D,100E,100F,100G)は、前記窒化ガリウム(GaN)バッファ層(106)上に配置されたpドープ窒化ガリウム(GaN)層(112)を更に含み、前記pドープ窒化ガリウム(GaN)層(112)は、オーミックコンタクト(410)を介して、コンタクトブリッジ(408B)を通じて前記ソースノード層(304)に接続され、前記窒化ガリウム(GaN)バッファ層(106)は、オーミックコンタクトを介して、第2のコンタクトブリッジ(412)を通じて前記ドレインノード層(308)に接続される、金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイス(400A,400B,400C)。
  20. 前記部材(100A,100B,100C,100D,100E,100F,100G)は、前記窒化ガリウム(GaN)バッファ層(106)が、窒化ガリウム(GaN)非意図的ドープ(UID)層(414)の上に窒化アルミニウムガリウム(AlGaN)層(416)を含むことを更に特徴とする、請求項１８又は１９に記載の金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイス(400A,400B,400C)。
  21. 前記オーミックコンタクト(310A,310B,410)の少なくとも1つは、チタン及び/又は金を含む、請求項１８乃至２０のうちいずれか１項に記載の金属酸化膜半導体電界効果トランジスタ(MOSFET)デバイス(400A,400B,400C)。
  22. 前記酸化ガリウム(Ga2O3)層(108)は、n+(Sn)ドープ酸化ガリウム(Ga2O3)層(504)の上にn-(Si)ドープ酸化ガリウム(Ga2O3)層(506)を含み、
    アノード層(508)が前記n-(Si)ドープ酸化ガリウム(Ga2O3)層(506)の上に形成され、
    カソード層(502)が前記酸化ガリウム(Ga2O3)層(108)の下に形成され、それにより、当該部材(100A,100B,100C,100D,100E,100F,100G)がショットキーダイオードデバイス(500A),500B)を形成する、請求項１乃至６のうちいずれか１項に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  23. 前記Ga2O3層(108)は、n+(Sn)ドープ酸化ガリウム(Ga2O3)層(504)の上にn-(Si)ドープ酸化ガリウム(Ga2O3)層(506)を含み、前記n-(Si)ドープ酸化ガリウム(Ga2O3)層(506)は、前記n+(Sn)ドープ酸化ガリウム(Ga2O3)層(504)を部分的に覆い、前記n+(Sn)ドープ酸化ガリウム(Ga2O3)層(504)の露出領域を形成し、
    アノード層(508)が前記n-(Si)ドープ酸化ガリウム(Ga2O3)層(506)の上に形成され、
    カソード層(502)が前記n+(Sn)ドープ酸化ガリウム(Ga2O3)層(504)の前記露出領域の上に形成され、それにより、当該部材(100A,100B,100C,100D,100E,100F,100G)がショットキーダイオードデバイス(500A),500B)を形成する、請求項１乃至６のうちいずれか１項に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  24. 前記アノード層(508)は、Pt、Ti又はAuを含み、前記カソード層502は、Ti又はAuを含む、請求項２２又は２３に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  25. 前記酸化ガリウム(Ga2O3)層(108)は、前記pドープ窒化ガリウム(GaN)層(112)を部分的に覆うように配置され、前記pドープ窒化ガリウム(GaN)層(112)の露出領域を形成し、
    当該部材(100A,100B,100C,100D,100E,100F,100G)は、前記酸化ガリウム(Ga2O3)層(108)上に形成されたカソード(602)と、前記pドープ窒化ガリウム(GaN)層(112)上に形成された1つ以上のアノード(604A,604B)とを更に含む、請求項９に記載の部材(100A,100B,100C,100D,100E,100F,100G)。
  26. 請求項１乃至１１のうちいずれか１項に記載の部材(100A,100B,100C,100D,100E,100F,100G)を含むパワーデバイス(702)。
  27. 請求項１乃至１１のうちいずれか１項に記載の部材(100A,100B,100C,100D,100E,100F,100G)を含む光電子デバイス(802)。
  28. 請求項１乃至１１のうちいずれか１項に記載の部材(100A,100B,100C,100D,100E,100F,100G)を製造するための方法(200)であって、
    前記酸化ガリウム(Ga2O3)層(108)を前記部材(100A,100B,100C,100D,100E,100F,100G)に転写することを含む、製造方法(200)。
  29. 前記酸化ガリウム(Ga2O3)層(108)を前記部材(100A,100B,100C,100D,100E,100F,100G)に転写することを更に含む、請求項２８に記載の製造方法(200)。
  30. 大面積剥離技術を利用することにより、前記酸化ガリウム(Ga2O3)層(108)を前記部材(100A,100B,100C,100D,100E,100F,100G)に転写することを更に含む、請求項２８に記載の製造方法(200)。
  31. 電気化学エッチング技術を利用することにより、前記酸化ガリウム(Ga2O3)層(108)を前記部材(100A,100B,100C,100D,100E,100F,100G)に転写することを更に含む、請求項２８に記載の製造方法(200)。
JP2023558892A 2021-07-22 2021-07-22 部材、トランジスタデバイス、パワーデバイス及び部材の製造方法 Pending JP2024512971A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2021/070466 WO2023001374A1 (en) 2021-07-22 2021-07-22 Member, transistor devices, power devices, and method for manufacturing member

Publications (1)

Publication Number Publication Date
JP2024512971A true JP2024512971A (ja) 2024-03-21

Family

ID=77155754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023558892A Pending JP2024512971A (ja) 2021-07-22 2021-07-22 部材、トランジスタデバイス、パワーデバイス及び部材の製造方法

Country Status (5)

Country Link
US (1) US20240079233A1 (ja)
EP (1) EP4285415A1 (ja)
JP (1) JP2024512971A (ja)
CN (1) CN115843391A (ja)
WO (1) WO2023001374A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335677A (ja) * 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
US9590050B2 (en) * 2014-05-08 2017-03-07 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
CN107946358A (zh) * 2017-11-21 2018-04-20 华南理工大学 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法
WO2019139621A1 (en) * 2018-01-12 2019-07-18 Intel Corporation Transistors including first and second semiconductor materials between source and drain regions and methods of manufacturing the same
US11610887B2 (en) * 2019-01-09 2023-03-21 Intel Corporation Side-by-side integration of III-n transistors and thin-film transistors
CN112951911A (zh) * 2021-04-15 2021-06-11 南通大学 增强型GaN基高电子迁移率晶体管及其制备方法

Also Published As

Publication number Publication date
WO2023001374A1 (en) 2023-01-26
EP4285415A1 (en) 2023-12-06
US20240079233A1 (en) 2024-03-07
CN115843391A (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
US10074588B2 (en) Semiconductor devices with a thermally conductive layer and methods of their fabrication
US6690042B2 (en) Metal oxide semiconductor heterostructure field effect transistor
US9397022B2 (en) Semiconductor device having a locally reinforced metallization structure
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
US20130087803A1 (en) Monolithically integrated hemt and schottky diode
JP2019514218A (ja) シリコン基板上にＧａＮを形成した横型高電圧ショットキーダイオード
EP1643561A2 (en) GaN-based semiconductor integrated circuit
JP2017224838A (ja) パッシベーション層を有する半導体素子およびその生産方法
US9331155B2 (en) Semiconductor device and manufacturing method
KR20160057343A (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
CN103579327A (zh) 高电子迁移率晶体管及其形成方法
CN111512415B (zh) 用于工程化衬底上的集成式器件的系统和方法
US20230197788A1 (en) Methods, devices, and systems related to forming semiconductor power devices with a handle substrate
JP2008219021A (ja) 電力変換装置用ＧａＮ系半導体装置
JP2024512971A (ja) 部材、トランジスタデバイス、パワーデバイス及び部材の製造方法
Ren et al. Experimental characterization of the fully integrated Si-GaN cascoded FET
US6653707B1 (en) Low leakage Schottky diode
US9595616B1 (en) Vertical III-nitride thin-film power diode
CN115997287B (zh) 氮化物基半导体ic芯片及其制造方法
Alomari III–V and Wide Bandgap
CN114530492A (zh) 具有混合高k介质场板的横向氮化镓肖特基二极管结构
JP2023554559A (ja) リーク電流を低減可能なｉｉｉ族窒化物トランジスタ構造及びその作製方法
Piedra Design-space and scalable technology for GaN based power transistors
CN112585763A (zh) 半导体装置和其制造方法
CN115831898A (zh) 功率半导体器件和制造功率半导体器件的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230925